JPH11133914A - 気体放電型表示装置の駆動回路 - Google Patents

気体放電型表示装置の駆動回路

Info

Publication number
JPH11133914A
JPH11133914A JP9296764A JP29676497A JPH11133914A JP H11133914 A JPH11133914 A JP H11133914A JP 9296764 A JP9296764 A JP 9296764A JP 29676497 A JP29676497 A JP 29676497A JP H11133914 A JPH11133914 A JP H11133914A
Authority
JP
Japan
Prior art keywords
circuit
pull
electrode
gas discharge
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9296764A
Other languages
English (en)
Inventor
Koji Ito
幸治 伊藤
Koichi Itsuda
浩一 五田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP9296764A priority Critical patent/JPH11133914A/ja
Publication of JPH11133914A publication Critical patent/JPH11133914A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G09G3/2942—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge with special waveforms to increase luminous efficiency
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

(57)【要約】 【課題】 放電電流の変化や電極浮遊容量のばらつきな
ど負荷の変動があっても駆動回路から出力される緩勾配
波形の勾配の変化を少なくし、気体放電型表示装置の放
電動作を安定化するとともに、駆動回路から出力される
緩勾配波形の印加時間を短くし、駆動回路のタイミング
の設計自由度を大きくする。 【解決手段】 走査電極駆動回路１５は、走査／維持パ
ルス発生回路Ｐ1〜ＰNおよび緩勾配波形発生回路Ｕ2aを
有する初期化パルス発生回路Ｓ2から構成されている。
緩勾配波形発生回路Ｕ2aは、ドレインを＋Ｖｒ（Ｖ）の
定電位点に接続したプルアップＦＥＴＱと、プルアップ
ＦＥＴＱのゲートに一端を接続された抵抗ＲG2aと、プ
ルアップＦＥＴＱのゲートとドレインとの間に接続され
たコンデンサＣF2aとからなるミラー積分回路から構成
されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、テレビジョン受
像機および広告表示板等の画像表示に用いる気体放電型
表示装置の駆動回路に関するものである。
【０００２】
【従来の技術】気体放電型表示装置の１つであるＡＣ型
プラズマディスプレイパネル（以後、ＰＤＰという）と
しては、２電極対向放電型や３電極面放電型などが考案
されている。図１２に示すように、従来の３電極面放電
型ＰＤＰ１１の電極配列はマトリクスを構成しており、
列方向にはＭ列のデータ電極ＤＡＴＡ1〜ＤＡＴＡMが配
列され、行方向にはＮ行の走査電極ＳＣＮ1〜ＳＣＮNお
よびＮ行の維持電極ＳＵＳ1〜ＳＵＳNが配列されてい
る。これらマトリクスの各交点にＭ×Ｎ個のセルが形成
されている。ＰＤＰ１１のデータ電極ＤＡＴＡ1〜ＤＡ
ＴＡMにはデータ電極駆動回路１２が接続され、走査電
極ＳＣＮ1〜ＳＣＮNには走査電極駆動回路１３が接続さ
れ、維持電極ＳＵＳ1〜ＳＵＳNには維持電極駆動回路１
４が接続されている。
【０００３】このようなＰＤＰの駆動タイミング図の一
例を図１３に示す。まず初期化期間ですべての走査電極
ＳＣＮ1〜ＳＣＮNに電圧が＋Ｖｒ（Ｖ）で立ち上がりが
緩勾配波形である初期化パルスを印加して、ひとつ前の
サブフィールドで書き込み放電を起こしたセルにおいて
走査電極からデータ電極の方向に放電電流が流れる初期
化放電を起こす。
【０００４】次に、書き込み期間に、所定のデータ電極
ＤＡＴＡ1〜ＤＡＴＡMに電圧が＋Ｖｗ（Ｖ）である書き
込みパルス、１番目の走査電極ＳＣＮ1に電圧が−Ｖｓ
（Ｖ）である走査パルスを印加して、所定のデータ電極
ＤＡＴＡ1〜ＤＡＴＡMと走査電極ＳＣＮ1との交点部の
セルにおいて書き込み放電を起こす。引き続き走査電極
ＳＣＮ2〜ＳＣＮNにおいても同様な動作が行われ、表示
画面全体にわたってデータの書き込みが行われる。
【０００５】続く維持期間において、すべての維持電極
ＳＵＳ1〜ＳＵＳNとすべての走査電極ＳＣＮ1〜ＳＣＮN
とに交互に電圧が−Ｖｓ（Ｖ）である維持パルスを印加
して、書き込み放電が起こったセルで維持放電を開始
し、その後維持パルスの印加を続けている間、維持放電
を継続する。
【０００６】続く消去期間において、すべての維持電極
ＳＵＳ1〜ＳＵＳNに電圧が−Ｖｓ（Ｖ）で立ち下がりが
緩勾配波形である消去パルスを印加して、維持放電の起
こっていたセルで消去放電を起こし維持放電を停止させ
る。
【０００７】以上の書き込み期間、維持期間、消去期間
からなるサブフィールドを、維持パルス数を変えること
で重み付けをして複数個組み合わせてサブフィールド列
を作り、これを１フィールド（１６．７ｍｓ）として、
画像表示を行う。
【０００８】以上に説明した従来のＰＤＰの駆動回路に
おいて、初期化パルスと消去パルスの発生に緩勾配波形
発生回路が使われている。以下に従来の走査電極駆動回
路と従来の維持電極駆動回路について説明し、その中で
従来の緩勾配波形発生回路について説明する。
【０００９】図１４は、従来の走査電極駆動回路１３の
出力部分を示したものであり、走査／維持パルス発生回
路Ｐ1〜ＰNおよび初期化パルス発生回路Ｓ1から構成さ
れている。走査／維持パルス発生回路Ｐ1〜ＰNは、ドレ
インを初期化パルス発生回路Ｓ1の出力に接続したプル
アップＦＥＴＱH1〜ＱHNと、ソースが−Ｖｓ（Ｖ）の定
電位点に接続されたプルダウンＦＥＴＱL1〜ＱLNと、プ
ルアップＦＥＴＱH1〜ＱHNに並列接続されたダイオード
ＤH1〜ＤHN（通常、ダイオードＤH1〜ＤHNはプルアップ
ＦＥＴＱH1〜ＱHNの寄生ダイオードを利用する）とから
なるプッシュプル回路で、それらの出力はＰＤＰの走査
電極ＳＣＮ1〜ＳＣＮNにそれぞれ接続されている。初期
化パルス発生回路Ｓ1は、ドレインが抵抗Ｒ1aを介して
＋Ｖｒ（Ｖ）の定電位点に接続されたプルアップＦＥＴ
Ｑ1aと、ソースが接地されたプルダウンＦＥＴＱ
LS1と、プルダウンＦＥＴＱLS1に並列接続されたダイオ
ードＤLS 1（通常、ダイオードＤLS1はプルダウンＦＥＴ
ＱLS1の寄生ダイオードを利用する）とからなるプッシ
ュプル回路である。この初期化パルス発生回路Ｓ1にお
いて、Ｕ1aが従来の緩勾配波形発生回路であり、プルア
ップＦＥＴＱ1aと抵抗Ｒ1aとからなる。
【００１０】従来の走査電極駆動回路の動作を説明す
る。まず図１２の初期化期間の始まりにおいて、プルア
ップＦＥＴＱH1〜ＱHNはオン、プルダウンＦＥＴＱL1〜
ＱLNはオフ、プルアップＦＥＴＱ1aはオフ、プルダウン
ＦＥＴＱLS1はオンになっている。したがって、走査電
極ＳＣＮ1〜ＳＣＮNにはプルダウンＦＥＴＱLS1，ダイ
オードＤLS1，プルアップＦＥＴＱH1〜ＱHN，ダイオー
ドＤH1〜ＤHNを介して０（Ｖ）が印加されている。そし
てプルダウンＦＥＴＱLS1がオフになりプルアップＦＥ
ＴＱ1aがオンに変化すると、＋Ｖｒ（Ｖ）の定電位点→
抵抗Ｒ1a→プルアップＦＥＴＱ1a→プルアップＦＥＴＱ
H1〜ＱHN→走査電極ＳＣＮ1〜ＳＣＮNの経路で電流が流
れ、走査電極ＳＣＮ1〜ＳＣＮNに初期化パルスが印加さ
れる。このとき初期化パルスの立ち上がりは、走査電極
ＳＣＮ1〜ＳＣＮNがそれぞれ持つ電極浮遊容量ＣSCi（i
=1〜N）の合計ＣSC＝ＣSC1＋・・・＋ＣSCNと抵抗Ｒ1a
とによるＣＲ時定数回路で決まる緩勾配波形になる。画
面サイズが２０インチ程度の気体放電型表示装置の場
合、抵抗Ｒ1aの値は数百オームから数キロオームという
比較的高い値となる。この初期化パルスの緩勾配波形
は、ＰＤＰの放電動作の安定性を決めるので、抵抗Ｒ1a
の値を調整して勾配を最適化する。そして次にプルアッ
プＦＥＴＱ1aがオフ、プルダウンＦＥＴＱLS1がオンに
変化すると、走査電極ＳＣＮ1〜ＳＣＮN→ダイオードＤ
H1〜ＤHN→プルダウンＦＥＴＱLS1の経路で電流が流
れ、初期化パルスが終了する。
【００１１】引き続く書き込み期間において、プルアッ
プＦＥＴＱ1aがオフ、プルダウンＦＥＴＱLS1がオンの
ままで、走査／維持パルス発生回路Ｐ1〜ＰNが順次プッ
シュプル動作して、走査電極ＳＣＮ1〜ＳＣＮNに走査パ
ルスが印加される。引き続く維持期間において、プルア
ップＦＥＴＱ1aがオフ、プルダウンＦＥＴＱLS1がオン
のままで、走査／維持パルス発生回路Ｐ1〜ＰNすべてが
同時にプッシュプル動作して、走査電極ＳＣＮ1〜ＳＣ
ＮNに維持パルスが印加される。引き続く消去期間にお
いて、プルアップＦＥＴＱ1aがオフ、プルダウンＦＥＴ
ＱLS1がオンでプルアップＦＥＴＱH1〜ＱHNがオン、プ
ルダウンＦＥＴＱL1〜ＱLNがオフになって、走査電極Ｓ
ＣＮ1〜ＳＣＮNにはプルダウンＦＥＴＱLS1、ダイオー
ドＤLS1、プルアップＦＥＴＱH1〜ＱHN、ダイオードＤ
H1〜ＤHNを介して０（Ｖ）が印加される。
【００１２】また図１５は、従来の維持電極駆動回路１
４の出力部分を示したものであり、維持パルス発生回路
Ｗ1および消去パルス発生回路として動作する緩勾配波
形発生回路Ｕ1bから構成されている。維持パルス発生回
路Ｗ1はドレインが接地されたプルアップＦＥＴＱ
HW1と、プルアップＦＥＴＱHW1に並列接続されたダイオ
ードＤHW1（通常、ダイオードＤHW1はプルアップＦＥＴ
ＱHW1の寄生ダイオードを利用する）と、ソースが−Ｖ
ｓ（Ｖ）の定電位点に接続されたプルダウンＦＥＴＱ
LW1とからなるプッシュプル回路で、その出力はＰＤＰ
の維持電極ＳＵＳ1〜ＳＵＳNに接続されている。緩勾配
波形発生回路Ｕ1bは、ソースが−Ｖｓ（Ｖ）の定電位点
に接続されたプルダウンＦＥＴＱ1bと、プルダウンＦＥ
ＴＱ1bのドレインに接続された抵抗Ｒ1bとからなり、プ
ルダウンＦＥＴＱ1bは抵抗Ｒ1bを介して維持電極ＳＵＳ
1〜ＳＵＳNに接続されている。
【００１３】次に、従来の維持電極駆動回路の動作を説
明する。まず図１２の初期化期間および書き込み期間に
おいて、プルアップＦＥＴＱHW1はオン、プルダウンＦ
ＥＴＱLW1はオフ、プルダウンＦＥＴＱ1bはオフになっ
ている。したがって、維持電極ＳＵＳ1〜ＳＵＳNにはプ
ルアップＦＥＴＱHW1，ダイオードＤHW1を介して０
（Ｖ）が印加されている。そして維持期間において維持
パルス発生回路Ｗ1がプッシュプル動作して、維持電極
ＳＵＳ1〜ＳＵＳNに維持パルスが印加される。引き続く
消去期間の始まりにおいて、プルアップＦＥＴＱHW1が
オン、プルダウンＦＥＴＱLW1がオフ、プルダウンＦＥ
ＴＱ1bがオフの状態から、プルアップＦＥＴＱHW1がオ
フ、プルダウンＦＥＴＱ1bがオンに変化すると、維持電
極ＳＵＳ1〜ＳＵＳN→抵抗Ｒ1b→プルダウンＦＥＴＱ1b
→−Ｖｓ（Ｖ）の定電位点の経路で電流が流れ、維持電
極ＳＵＳ1〜ＳＵＳNに消去パルスが印加される。このと
き消去パルスの立ち下がりは、維持電極ＳＵＳ1〜ＳＵ
ＳNがそれぞれ持つ電極浮遊容量ＣSUi（i=1〜N）の合計
ＣSU＝ＣSU1＋・・・＋ＣSUNと抵抗Ｒ1bとによるＣＲ時
定数回路で決まる緩勾配波形になる。画面サイズが２０
インチ程度の気体放電型表示装置の場合、抵抗Ｒ1bの値
は数百オームから数キロオームという比較的高い値とな
る。この消去パルスの緩勾配波形は、ＰＤＰの放電動作
の安定性を決めるので、抵抗Ｒ1bの値を調整して勾配を
最適化する。そして次にプルダウンＦＥＴＱ1bがオフ、
プルアップＦＥＴＱHW1がオンに変化すると、０（Ｖ）
の定電位点→プルアップＦＥＴＱHW1→維持電極ＳＵＳ1
〜ＳＵＳNの経路で電流が流れ、消去パルスが終了す
る。
【００１４】
【発明が解決しようとする課題】しかし、初期化パルス
や消去パルスなどの緩勾配波形印加時においては、書き
込み放電や維持放電を行った点灯セル数の変化に応じて
放電するセル数が変化し、緩勾配波形印加時の電流は変
動するが、前記のように、出力インピーダンスが比較的
高いＣＲ時定数回路で緩勾配波形発生回路が構成されて
いると、この電流変動により緩勾配波形の勾配が変化し
ていた。したがって、ある点灯セル数において放電動作
範囲が最大になるよう緩勾配波形の勾配を設定しても、
点灯セル数が変化すると緩勾配波形の勾配が変化して書
き込み不良や消去不良のセルが発生しやすくなり、ＰＤ
Ｐの放電動作範囲を狭いものにしていた。
【００１５】また、このような従来のＰＤＰの駆動回路
では、緩勾配波形発生回路がＰＤＰの電極浮遊容量を利
用したＣＲ時定数回路で構成されているため、ＰＤＰご
とに電極浮遊容量にばらつきがあると、緩勾配波形の勾
配もばらつくことになり、ＰＤＰの放電動作範囲を狭い
ものにしていた。
【００１６】本発明の第１の目的は、放電電流の変化や
電極浮遊容量のばらつきなど緩勾配波形発生回路の負荷
に変動があっても緩勾配波形の勾配の変化を少なくし
て、放電動作範囲が広いＰＤＰの駆動回路を提供するこ
とである。
【００１７】また、このような従来のＰＤＰの駆動回路
では、緩勾配波形発生回路がＣＲ時定数回路で構成され
ており、緩勾配波形は飽和電圧に近づくほど緩やかにな
るカーブを描いていた。このため、緩勾配波形の印加開
始直後の最も勾配が急となるところにも必要とする勾配
をもたせ、かつ波形の先端をほぼ飽和電圧まで到達させ
ようとすると、長い印加時間が必要であった。このよう
に印加時間が長いことが、より高画質を得るため１フィ
ールドあたりのサブフィールド数を増す場合などにおい
て妨げになっていた。
【００１８】本発明の第２の目的は、緩勾配波形の先端
を短時間に完全に飽和電圧まで到達させ、印加時間を抑
えることで、タイミングの設計自由度が大きい駆動回路
を提供することである。
【００１９】
【課題を解決するための手段】この課題を解決するため
に本発明の気体放電型表示装置の駆動回路は、放電空間
を挟んで対向配置した第１基板と第２基板とを有し、前
記第１基板上に第１電極が配列され、前記第１電極と直
交対向して第２電極が前記第２基板上に配列された気体
放電型表示装置を駆動する駆動回路であって、前記第１
電極または前記第２電極に接続されたミラー積分回路か
らなる緩勾配波形発生回路を備えたものである。
【００２０】その具体的構成である第１の駆動回路は、
第１電極または第２電極に共通端子が接続されるととも
に定電位点に出力端子が接続された反転増幅素子と、前
記反転増幅素子の入力端子に接続された電流制限素子
と、前記入力端子と前記出力端子との間に接続されたコ
ンデンサとを有するミラー積分回路を備えたものであ
る。
【００２１】また、別の具体的構成である第２の駆動回
路は、第１電極または第２電極に出力端子が接続される
とともに定電位点に共通端子が接続された反転増幅素子
と、前記反転増幅素子の入力端子に接続された電流制限
素子と、前記入力端子と前記出力端子との間に接続され
たコンデンサとを有するミラー積分回路を備えたもので
ある。
【００２２】さらに別の具体的構成である第３の駆動回
路は、第１電極または第２電極に共通端子が接続される
とともに定電位点に出力端子が接続された反転増幅素子
と、前記反転増幅素子の入力端子に接続された電流制限
素子と、前記定電位点とは別の定電位点と前記入力端子
との間に接続されたコンデンサとを有するミラー積分回
路を備えたものである。
【００２３】この構成により、緩勾配波形発生回路の出
力インピーダンスが低くなるとともに緩勾配波形発生回
路の部品定数で緩勾配波形の勾配が決定されるため、放
電電流の変化や電極浮遊容量のばらつきなど負荷の変動
を受け難くなって、緩勾配波形の勾配の変化が少なくな
る。さらに、緩勾配波形の先端が短時間で完全に飽和電
圧まで到達するので、印加時間を抑えることができる。
【００２４】
【発明の実施の形態】以下、本発明の気体放電型表示装
置の駆動回路の実施形態について、図面を参照しながら
説明する。
【００２５】図９は本発明で用いる３電極面放電型ＰＤ
Ｐの部分破断斜視図である。図９に示すように、第１の
ガラス基板１上に走査電極２群と維持電極３群とが設け
られ、これらの電極群は第１の誘電体層４で覆われ、第
１の誘電体層は保護膜５で覆われている。そして、隔壁
６を挟んで第１のガラス基板１と対向して第２のガラス
基板７が設けられ、第１のガラス基板１と第２のガラス
基板７との間に放電用ガスが満たされた放電空間が形成
される。第２のガラス基板７上にデータ電極８群が、走
査電極２群と維持電極３群とに直交対向して設けられて
いる。データ電極８群は第２の誘電体層９で覆われてお
り、第２の誘電体層９の表面には蛍光体１０が付設され
ている。
【００２６】図１０に示すように、３電極面放電型ＰＤ
Ｐ１１の電極配列はマトリクスを構成しており、列方向
にはＭ列のデータ電極ＤＡＴＡ1〜ＤＡＴＡMが配列さ
れ、行方向にはＮ行の走査電極ＳＣＮ1〜ＳＣＮNおよび
Ｎ行の維持電極ＳＵＳ1〜ＳＵＳNが配列されている。こ
れらマトリクスの各交点にＭ×Ｎ個のセルが形成されて
いる。ＰＤＰ１１のデータ電極ＤＡＴＡ1〜ＤＡＴＡMに
はデータ電極駆動回路１２が接続されている。また、走
査電極ＳＣＮ1〜ＳＣＮNには走査電極駆動回路１５が接
続され、維持電極ＳＵＳ1〜ＳＵＳNには維持電極駆動回
路１６が接続されている。
【００２７】図１１は本発明の気体放電型表示装置の駆
動回路における駆動タイミング図の一例である。まず初
期化期間ですべての走査電極ＳＣＮ1〜ＳＣＮNに電圧が
＋Ｖｒ（Ｖ）で立ち上がりが直線的な緩勾配波形である
初期化パルスを印加して、ひとつ前のサブフィールドで
書き込み放電を起こしたセルにおいて走査電極からデー
タ電極の方向に放電電流が流れる初期化放電を起こす。
【００２８】次に、書き込み期間において、所定のデー
タ電極ＤＡＴＡ1〜ＤＡＴＡMに電圧が＋Ｖｗ（Ｖ）であ
る書き込みパルス、第１番目の走査電極ＳＣＮ1に電圧
が−Ｖｓ（Ｖ）である走査パルスを印加して、選択され
た所定のデータ電極ＤＡＴＡ 1〜ＤＡＴＡMと第１番目の
走査電極ＳＣＮ1との交点部のセルにおいて書き込み放
電を起こす。引き続き走査電極ＳＣＮ2〜ＳＣＮNにおい
ても同様な動作が行われ、表示画面全体にわたって書き
込みが行われる。
【００２９】続く維持期間において、すべての維持電極
ＳＵＳ1〜ＳＵＳNとすべての走査電極ＳＣＮ1〜ＳＣＮN
とに交互に電圧が−Ｖｓ（Ｖ）である維持パルスを印加
して、書き込み放電が起こった箇所のセルで維持放電を
開始し、その後維持パルスの印加を続けている間、維持
放電を維持する。
【００３０】続く消去期間において、すべての維持電極
ＳＵＳ1〜ＳＵＳNに、電圧が−Ｖｓ（Ｖ）で立ち下がり
が直線的な緩勾配波形である消去パルスを印加して、維
持放電の起こっていたセルで消去放電を起こし維持放電
を停止させる。
【００３１】以上の書き込み期間、維持期間、消去期間
から成るサブフィールドを、維持パルス数を変えること
で重み付けをして複数個組み合わせてサブフィールド列
を作り、これを１フィールド（１６．７ｍｓ）として、
画像表示を行う。
【００３２】以上の駆動タイミングが図１２に示した従
来例と異なるところは、初期化パルスおよび消去パルス
の緩勾配波形が直線的に変化して短時間で飽和している
ことと、それによって初期化パルスおよび消去パルスの
時間幅が小さくなっていることである。実験によれば、
初期化パルスおよび消去パルスの時間幅は、従来ではそ
れぞれ２００μｓ必要であったものが、本実施の形態で
はそれぞれ１００μｓとすることができ、１フィールド
を８サブフィールドで構成した場合は１．６ｍｓの余裕
時間が得られ、その分をサブフィールド数を増やしたり
書き込みパルス幅を広くする等、画質を改善する時間に
費やすことができる。
【００３３】以下、具体的な回路構成について図を用い
て説明する。 （実施の形態１）図１は、本発明によるＰＤＰの駆動回
路の実施の形態１における走査電極駆動回路１５の出力
部分を示すブロック図であり、走査／維持パルス発生回
路Ｐ1〜ＰNおよび初期化パルス発生回路Ｓ2から構成さ
れている。気体放電型表示装置１１のデータ電極ＤＡＴ
Ａ1〜ＤＡＴＡMおよび維持電極ＳＵＳ1〜ＳＵＳN等は省
略している。走査／維持パルス発生回路Ｐ1〜ＰNはそれ
ぞれ、初期化パルス発生回路Ｓ2の出力にドレインを接
続したプルアップＦＥＴＱH1〜ＱHNと、プルアップＦＥ
ＴＱH1〜ＱHNのソースにドレインを接続するとともにソ
ースを−Ｖｓ（Ｖ）の定電位点に接続したプルダウンＦ
ＥＴＱL1〜ＱLNと、プルアップＦＥＴＱH1〜ＱHNのソー
スとドレインとの間に接続されたダイオードＤH1〜ＤHN
（通常、ダイオードＤH1〜ＤHNはプルアップＦＥＴＱH1
〜ＱHNの寄生ダイオードを利用する）とからなるプッシ
ュプル回路であり、走査／維持パルス発生回路Ｐ1〜ＰN
の出力はＰＤＰ１１の走査電極ＳＣＮ1〜ＳＣＮNにそれ
ぞれ接続されている。
【００３４】初期化パルス発生回路Ｓ2は、ドレイン
（出力端子）を＋Ｖｒ（Ｖ）の定電位点に接続したプル
アップＦＥＴ（反転増幅素子）Ｑと、プルアップＦＥＴ
Ｑのゲート（入力端子）に一端を接続された抵抗（電流
制限素子）ＲG2aと、プルアップＦＥＴＱのゲートとド
レインとの間に接続されたコンデンサＣF2aと、ソース
を接地するとともにプルアップＦＥＴＱのソース（共通
端子）にドレインを接続したプルダウンＦＥＴＱ
LS2と、プルダウンＦＥＴＱLS2のソースとドレインとの
間に接続されたダイオードＤLS2（通常、ダイオードＤ
LS2はプルダウンＦＥＴＱ LS2の寄生ダイオードを利用す
る）とからなるプッシュプル回路である。この初期化パ
ルス発生回路Ｓ2において、本発明に係る緩勾配波形発
生回路Ｕ2aはミラー積分回路から構成されており、この
点が図１４に示した従来の走査電極駆動回路１３と異な
るところである。
【００３５】なお上記の構成では、プルアップＦＥＴＱ
にＮ型のＦＥＴを使用しているが、電圧の印加方向を反
転すればＰ型のＦＥＴも同様に使用できる。さらに、プ
ルアップＦＥＴＱはバイポーラトランジスタなどＦＥＴ
以外の素子であってもよい。
【００３６】また上記の構成では、電流制限素子に抵抗
ＲG2aを使用しているが、定電流素子など抵抗以外の電
流制限素子であってもよい。
【００３７】次に、図１に示した走査電極駆動回路の動
作を説明する。まず図１１の初期化期間の始まりにおい
て、プルアップＦＥＴＱH1〜ＱHNはオン、プルダウンＦ
ＥＴＱL1〜ＱLNはオフ、プルアップＦＥＴＱはオフ、プ
ルダウンＦＥＴＱLS2はオンになっている。したがっ
て、走査電極ＳＣＮ1〜ＳＣＮNにはそれぞれ、プルダウ
ンＦＥＴＱLS2、ダイオードＤLS2、プルアップＦＥＴＱ
H1〜ＱHN、ダイオードＤ H1〜ＤHNを介して０（Ｖ）が印
加されている。そしてプルダウンＦＥＴＱLS2がオフに
なりプルアップＦＥＴＱがオンに変化すると、＋Ｖｒ
（Ｖ）の定電位点→プルアップＦＥＴＱ→プルアップＦ
ＥＴＱH1〜ＱHN→走査電極ＳＣＮ1〜ＳＣＮNの経路で電
流が流れ、走査電極ＳＣＮ1〜ＳＣＮNに初期化パルスが
印加される。このとき初期化パルスの立ち上がり時間ｔ
は、入力電圧をＶIN、プルアップＦＥＴＱのゲートしき
い値電圧をＶTとすると、ｔ＝（ＣF2a×Ｖｒ）／｛（Ｖ
IN−Ｖ T）／ＲG2a｝で決まる直線的な緩勾配波形にな
る。また、緩勾配波形発生回路Ｕ 2aの出力インピーダン
スは、プルアップＦＥＴＱの出力インピーダンスで決ま
る低い値（数オーム）になる。したがって、初期化パル
スの波形が立ち上がる途中で起きる放電に起因する放電
電流の変化や電極浮遊容量ＣSC1〜ＣSCNのばらつきがあ
っても緩勾配波形の勾配はほとんど変化しないので、放
電動作を安定化することができる。なお、この初期化パ
ルスの緩勾配波形は、ＰＤＰ１１の放電動作の安定性を
決めるので、抵抗ＲG2aの値を調整して勾配を最適化す
る。
【００３８】そして次にプルアップＦＥＴＱがオフ、プ
ルダウンＦＥＴＱLS2がオンに変化すると、走査電極Ｓ
ＣＮ1〜ＳＣＮN→ダイオードＤH1〜ＤHN→プルダウンＦ
ＥＴＱLS2の経路で電流が流れ、初期化パルスが終了す
る。
【００３９】引き続く書き込み期間において、プルアッ
プＦＥＴＱがオフ、プルダウンＦＥＴＱLS2がオンのま
まで、走査／維持パルス発生回路Ｐ1〜ＰNが順次プッシ
ュプル動作して、走査電極ＳＣＮ1〜ＳＣＮNに走査パル
スが印加される。引き続く維持期間において、プルアッ
プＦＥＴＱがオフ、プルダウンＦＥＴＱLS2がオンのま
まで、走査／維持パルス発生回路Ｐ1〜ＰNが同時にプッ
シュプル動作して、走査電極ＳＣＮ1〜ＳＣＮNに維持パ
ルスが印加される。引き続く消去期間において、プルア
ップＦＥＴＱがオフ、プルダウンＦＥＴＱLS2がオン
で、プルアップＦＥＴＱH1〜ＱHNがオン、プルダウンＦ
ＥＴＱL1〜ＱLNがオフになって、走査電極ＳＣＮ1〜Ｓ
ＣＮNにはプルダウンＦＥＴＱLS2、ダイオードＤLS2、
プルアップＦＥＴＱH1〜ＱHN、ダイオードＤH1〜ＤHNを
介して０（Ｖ）が印加される。
【００４０】次に図２は、本発明によるＰＤＰの駆動回
路の実施の形態１における維持電極駆動回路の出力部分
を示すブロック図であり、維持パルス発生回路Ｗ1およ
び消去パルス発生回路として動作する緩勾配波形発生回
路Ｕ2bから構成されている。気体放電型表示装置１１の
データ電極ＤＡＴＡ1〜ＤＡＴＡMおよび走査電極ＳＣＮ
1〜ＳＣＮN等は省略している。維持パルス発生回路Ｗ1
は、ドレインが接地されたプルアップＦＥＴＱHW1と、
プルアップＦＥＴＱHW1に並列接続されたダイオードＤ
HW1（通常、ダイオードＤHW1はプルアップＦＥＴＱHW1
の寄生ダイオードを利用する）と、−Ｖｓ（Ｖ）の定電
位点にソースを接続するとともにプルアップＦＥＴＱ
HW1のソースにドレインを接続したプルダウンＦＥＴＱ
LW1とからなるプッシュプル回路であり、その出力はＰ
ＤＰ１１の維持電極ＳＵＳ1〜ＳＵＳNに接続されてい
る。
【００４１】消去パルス発生回路として動作する緩勾配
波形発生回路Ｕ2bは、−Ｖｓ（Ｖ）の定電位点にソース
（共通端子）を接続するとともに維持電極ＳＵＳ1〜Ｓ
ＵＳNにドレイン（出力端子）を接続したプルダウンＦ
ＥＴ（反転増幅素子）Ｑdと、プルダウンＦＥＴＱdのゲ
ート（入力端子）に一端を接続された抵抗ＲG2bと、プ
ルダウンＦＥＴＱdのゲートとドレインとの間に接続さ
れたコンデンサＣF2bとから構成されている。このよう
に緩勾配波形発生回路Ｕ2bはミラー積分回路から構成さ
れており、図１５に示した従来の維持電極駆動回路１４
と異なるところである。
【００４２】なお上記の構成では、プルダウンＦＥＴＱ
dにＮ型のＦＥＴを使用しているが、電圧の印加方向を
反転すればＰ型のＦＥＴも同様に使用できる。さらに、
プルダウンＦＥＴＱdはバイポーラトランジスタなどＦ
ＥＴ以外の素子であってもよい。
【００４３】また上記の構成では、電流制限素子として
抵抗ＲG2bを使用しているが、定電流素子など抵抗以外
の電流制限素子であってもよい。
【００４４】次に、本発明の維持電極駆動回路の動作を
説明する。まず図１１の維持期間が終了する時点では、
プルアップＦＥＴＱHW1はオン、プルダウンＦＥＴＱLW1
はオフ、プルダウンＦＥＴＱdはオフになっている。し
たがって維持電極ＳＵＳ1〜ＳＵＳNはプルアップＦＥＴ
ＱHW1、ダイオードＤHW1を介して０（Ｖ）が印加されて
いる。そして維持期間において維持パルス発生回路Ｗ1
がプッシュプル動作して、維持電極ＳＵＳ1〜ＳＵＳNに
維持パルスが印加される。引き続く図１１の消去期間の
始まりにおいて、プルアップＦＥＴＱHW1がオン、プル
ダウンＦＥＴＱL W1がオフ、プルダウンＦＥＴＱdがオフ
の状態から、プルアップＦＥＴＱHW1がオフ、プルダウ
ンＦＥＴＱdがオンに変化すると、維持電極ＳＵＳ1〜Ｓ
ＵＳN→プルダウンＦＥＴＱd→−Ｖｓ（Ｖ）の定電位点
の経路で電流が流れ、維持電極ＳＵＳ1〜ＳＵＳNに消去
パルスが印加される。このとき消去パルスの立ち下がり
時間ｔは、入力電圧をＶIN、プルダウンＦＥＴＱdのゲ
ートしきい値電圧をＶTとすると、ｔ＝（ＣF2b×Ｖｓ）
／｛（ＶIN−ＶT）／ＲG2b｝で決まる直線的な緩勾配波
形になる。また、緩勾配波形発生回路Ｕ2bの出力インピ
ーダンスは、プルダウンＦＥＴＱdの出力インピーダン
スで決まる低い値になる。したがって消去パルスの波形
が立ち下がる途中で起きる放電に起因する放電電流の変
化や電極浮遊容量ＣSU1〜ＣSUNのばらつきがあっても緩
勾配波形の勾配はほとんど変化しないので、放電動作を
安定化することができる。なお、抵抗ＲG2bの値を調整
して消去パルスの立ち下がりの勾配を最適化することに
よって、ＰＤＰ１１の放電動作を安定化することができ
る。そして次にプルダウンＦＥＴＱdがオフ、プルアッ
プＦＥＴＱHW1がオンに変化すると、０（Ｖ）の定電位
点→プルアップＦＥＴＱH W1→維持電極ＳＵＳ1〜ＳＵＳ
Nの経路で電流が流れ、消去パルスが終了する。
【００４５】本実施の形態の気体放電型表示装置の駆動
回路は、以上説明した緩勾配波形発生回路を備えたこと
により、緩勾配波形発生回路の出力インピーダンスが低
くなるとともに、緩勾配波形発生回路の部品定数で緩勾
配波形の勾配が決定される。それによって、放電電流の
変化や電極浮遊容量のばらつきなどの負荷の変動があっ
ても、緩勾配波形の勾配の変化が少なくなり、ＰＤＰの
放電動作範囲を広くすることができる。また、緩勾配波
形の勾配が単位時間当たりほぼ一定の電圧変化量になり
直線的になって、かつ波形の先端が短時間で完全に飽和
電圧まで到達するので、印加時間を抑えることができ、
その分をサブフィールド数を増やしたり書き込みパルス
幅を広くする等、画質を改善する時間に費やすことがで
きる。したがって、駆動回路のタイミングの設計自由度
を大きくすることができる。
【００４６】（実施の形態２）次に図３は、本発明によ
るＰＤＰの駆動回路の実施の形態２における走査電極駆
動回路の緩勾配波形発生回路部分のみを示した回路図で
あり、その他の構成は、実施の形態１と同じである。図
３の緩勾配波形発生回路Ｕ3は、ＰＤＰ１１の電極に共
通端子（ソース）が接続されるとともに、定電位点ＶB1
（Ｖ）に出力端子（ドレイン）が接続されたプルアップ
ＦＥＴ（反転増幅素子）Ｑ3と、プルアップＦＥＴＱ3の
入力端子（ゲート）に一端が接続された抵抗（電流制限
素子）ＲG3と、プルアップＦＥＴＱ3の入力端子（ゲー
ト）に一端が接続されるとともに定電位点ＶB1（Ｖ）と
は異なる定電位点ＶB2（Ｖ）に他端が接続されたコンデ
ンサＣF3とからなるミラー積分回路である。ここで、プ
ルアップＦＥＴＱ3はＮ型であり、ＶB1（Ｖ）に＋Ｖｒ
（Ｖ）、ＶB2（Ｖ）に０（Ｖ）を印加している。この構
成により、図１１の初期化パルスを発生することができ
る。
【００４７】また、緩勾配波形発生回路Ｕ3におけるプ
ルアップＦＥＴＱ3をＰ型のＦＥＴにするとともに、Ｖ
B1（Ｖ）に−Ｖｓ（Ｖ）、ＶB2（Ｖ）に０（Ｖ）を印加
することにより、維持電極駆動回路に用いる緩勾配波形
発生回路を構成することができ、図１１の消去パルスを
発生することができる。
【００４８】以上の構成により、実施の形態１と同様の
効果を得ることができる。なお、実施の形態１では、Ｎ
型およびＰ型のどちらのＦＥＴを使用しても立ち上がり
波形および立ち下がり波形を発生する緩勾配波形発生回
路を構成できたのに対し、本実施の形態では前述のよう
にＮ型のＦＥＴで立ち上がり波形、Ｐ型のＦＥＴで立ち
下がり波形を発生する緩勾配波形発生回路を構成するこ
とができる。
【００４９】また、プルアップＦＥＴＱ3（維持電極駆
動回路に用いた場合はプルダウンＦＥＴとなる）はバイ
ポーラトランジスタなどＦＥＴ以外の素子であってもよ
い。
【００５０】また上記の構成では、電流制限素子に抵抗
ＲG3を使用しているが、定電流素子など抵抗以外の電流
制限素子であってもよい。
【００５１】（実施の形態３）次に図４（ａ）〜（ｄ）
は、本発明によるＰＤＰの駆動回路の実施の形態３にお
ける走査電極駆動回路の緩勾配波形発生回路部分のみを
示す回路図であり、その他の構成は実施の形態１または
２と同じである。
【００５２】図４（ａ）の緩勾配波形発生回路Ｕ4が図
１の緩勾配波形発生回路Ｕ2aと回路構成上異なる点は、
プルアップＦＥＴＱ4のゲートとドレインとの間に、コ
ンデンサＣF4と抵抗ＲF4とを直列接続したものを設けた
ことである。図４（ｂ）の緩勾配波形発生回路Ｕ5が図
３の緩勾配波形発生回路Ｕ3と回路構成上異なる点は、
プルアップＦＥＴＱ5のゲートと定電位点ＶB2（Ｖ）と
の間に、コンデンサＣF5と抵抗ＲF5とを直列接続したも
のを設けたことである。図４（ｃ）の緩勾配波形発生回
路Ｕ6が図１の緩勾配波形発生回路Ｕ2aと回路構成上異
なる点は、プルアップＦＥＴＱ6のゲートとドレインと
の間に、コンデンサＣF6と定電圧ダイオードＺＤF6とを
直列接続したものを設けたことである。図４（ｄ）の緩
勾配波形発生回路Ｕ7が図３の緩勾配波形発生回路Ｕ3と
回路構成上異なる点は、プルアップＦＥＴＱ7のゲート
と定電位点ＶB2（Ｖ）との間に、コンデンサＣF7と定電
圧ダイオードＺＤF7とを直列接続したものに置き換えた
点である。緩勾配波形発生回路Ｕ4、Ｕ5、Ｕ6およびＵ7
により発生する立ち上がりの緩勾配波形を図５（ａ）に
実線で示す。
【００５３】また、緩勾配波形発生回路Ｕ4またはＵ6は
維持電極駆動回路の緩勾配波形発生回路として用いるこ
とができる。この場合発生する立ち下がりの緩勾配波形
を図５（ｂ）に実線で示す。このように本実施の形態で
は、緩勾配波形にオフセット電圧ＶF（Ｖ）を設けるこ
とができる。オフセット電圧ＶFの値は抵抗ＲF（ＲF4ま
たはＲF5）を設ける場合、入力電圧をＶIN、ＦＥＴＱ
（Ｑ4またはＱ5）のゲートしきい値電圧をＶT、ゲート
抵抗をＲGとすると、ＶF＝ＲF×（ＶIN−ＶT）／ＲGで
計算される値となる。また、定電圧ダイオードＺＤ
F（ＺＤF6またはＺＤF7）を設ける場合、オフセット電
圧ＶFの値は定電圧ダイオードＺＤFのツェナー電圧値と
なる。このＶFの値は緩勾配波形印加時におけるＰＤＰ
の放電開始電圧よりもわずかに小さい値に設定する。図
５（ａ）、（ｂ）に点線で示す波形は図１、図２、図３
に示した緩勾配波形発生回路Ｕ2a、Ｕ2b、Ｕ3により発
生する緩勾配波形であり、印加期間ｔ1を要する。一
方、ＶFなるオフセット電圧を設けた場合は、緩勾配波
形の電圧変化量がＶFだけ少なくなるため印加時間がｔ2
となり、緩勾配波形発生回路Ｕ2a、Ｕ2b、Ｕ3の場合よ
りも印加時間を小さく抑えることができ、実施の形態１
の場合以上に駆動回路のタイミングの設計自由度を大き
くすることができる。
【００５４】（実施の形態４）次に図６（ａ）、（ｂ）
は、本発明によるＰＤＰの駆動回路の実施の形態４にお
ける走査電極駆動回路の緩勾配波形発生回路部分のみを
示す回路図であり、その他の構成は実施の形態１または
２と同じである。図６（ａ）の緩勾配波形発生回路Ｕ8
が緩勾配波形発生回路Ｕ2aと回路構成上異なる点は、コ
ンデンサＣF8に、電流制限素子である抵抗ＲS8と整流素
子であるダイオードＤS8とを並列接続したものを直列接
続するとともに、電流制限素子ＲG8に整流素子ＤG8を並
列接続していることである。図６（ｂ）の緩勾配波形発
生回路Ｕ9が緩勾配波形発生回路Ｕ3と回路構成上異なる
点は、コンデンサＣF9に、電流制限素子である抵抗ＲS9
と整流素子であるダイオードＤS9とを並列接続したもの
を直列接続するとともに、電流制限素子ＲG9に整流素子
ＤG9を並列接続していることである。
【００５５】緩勾配波形発生回路Ｕ8、Ｕ9では、緩勾配
波形発生時のコンデンサＣF8、ＣF9の放電電流はダイオ
ードＤS8、ＤS9を通じて流れ、緩勾配波形発生後の急激
な電圧復帰の時にコンデンサＣF8、ＣF9の充電電流のピ
ーク値が抵抗ＲS8、ＲS9で抑えられるとともに、プルア
ップＦＥＴＱ8、Ｑ9のゲート電圧が引き上がるのをダイ
オードＤG8、ＤG9で抑えることができる。したがって、
緩勾配波形発生後の急激な電圧復帰の時にプルアップＦ
ＥＴＱ8、Ｑ9のゲート電圧の引き上がりがなくなり、プ
ルアップＦＥＴＱ8、Ｑ9の加熱や破壊を防止することが
できる。
【００５６】緩勾配波形発生回路Ｕ8と同様の回路構成
によって、維持電極駆動回路の緩勾配波形発生回路とす
ることができる。また、緩勾配波形発生回路Ｕ9はＮ型
のＦＥＴＱ9をＰ型にすることによって、維持電極駆動
回路の緩勾配波形発生回路に使用することができる。こ
の場合も前述と同様の効果を得ることができる。
【００５７】（実施の形態５）次に図７（ａ）は、本発
明の気体放電型表示装置の駆動回路の実施の形態５にお
ける維持電極駆動回路の緩勾配波形発生回路部分のみを
示す回路図であり、その他の構成は、実施の形態１と同
じである。図７（ａ）の緩勾配波形発生回路Ｕ 10が図２
の緩勾配波形発生回路Ｕ2bと回路構成上異なる点は、プ
ルダウンＦＥＴＱ10のドレインとコンデンサＣF10との
接続点と維持パルス発生回路Ｗ1の出力との間にダイオ
ード（整流素子）ＤA10を設けていることである。
【００５８】図７（ａ）のような構成にすることによ
り、緩勾配波形発生回路Ｕ10が緩勾配波形を出力すると
きにコンデンサＣF10が放電し、その後の緩勾配波形終
了時の電圧復帰の時にコンデンサＣF10は充電されるも
のの、ワイヤードオア接続されたプッシュプル回路から
なる維持パルス発生回路Ｗ1がその後、プッシュプル動
作しても整流素子ＤA10があるため、コンデンサＣF10の
放電電流は阻止されて、コンデンサＣF10での充放電が
行われなくなり、駆動回路の消費電力を減らすことがで
きる。
【００５９】なお、立ち上がりが緩勾配である緩勾配波
形発生回路にプッシュプル回路Ｗ2がワイヤードオア接
続される場合は図７（ｂ）、図７（ｃ）のようになる。
図７（ｂ）の緩勾配波形発生回路Ｕ11が図１の緩勾配波
形発生回路Ｕ2aと回路構成上異なる点は、プルアップＦ
ＥＴＱ11のソースにダイオードＤA11を設けていること
である。図７（ｃ）の緩勾配波形発生回路Ｕ12が図３の
緩勾配波形発生回路Ｕ 3と回路構成上異なる点は、プル
アップＦＥＴＱ12のソースにダイオードＤA12を設けて
いることである。
【００６０】（実施の形態６）次に図８（ａ）、（ｂ）
は、本発明の気体放電型表示装置の駆動回路の実施の形
態６における走査電極駆動回路の緩勾配波形発生回路部
分のみを示す回路図であり、その他の構成は実施の形態
１または２と同じである。図８（ａ）の緩勾配波形発生
回路Ｕ13が緩勾配波形発生回路Ｕ2aと回路構成上異なる
点、および図８（ｂ）の緩勾配波形発生回路Ｕ14が緩勾
配波形発生回路Ｕ3と回路構成上異なる点は、抵抗（電
流制限素子）ＲG13、ＲG14の一端に他の抵抗（電流制限
素子）Ｒ I13、ＲI14の一端と定電圧素子ＺＤG13、ＺＤ
G14の一端とを接続するとともに、定電圧素子ＺＤG13、
ＺＤG14の他端をＦＥＴＱ13、Ｑ14の共通端子に接続し
たことである。
【００６１】図８のような構成により、入力電圧ＶINの
変動は定電圧素子ＺＤG13、ＺＤG14で安定化されるた
め、入力電圧ＶINが変動しても緩勾配波形の勾配はほと
んど変化しなくなる。なお、抵抗ＲI13、ＲI14は定電圧
素子ＺＤG13、ＺＤG14を過電流から保護するためのもの
である。
【００６２】緩勾配波形発生回路Ｕ13と同様の回路構成
によって、維持電極駆動回路の緩勾配波形発生回路とす
ることができる。また、緩勾配波形発生回路Ｕ14はＮ型
のＦＥＴＱ14をＰ型にした回路構成によって、維持電極
駆動回路の緩勾配波形発生回路とすることができる。こ
の場合も前述と同様の効果を得ることができる。
【００６３】なお、上記６つの実施の形態では、初期化
パルス発生回路および消去パルス発生回路に本発明の緩
勾配波形発生回路を用いた例を説明しているが、これ以
外の気体放電型表示装置の駆動回路の駆動パルス発生回
路においても、上記６つの実施の形態で説明した緩勾配
波形発生回路を用いることができる。
【００６４】また、上記６つの実施の形態では、３電極
面放電型の気体放電型表示装置の駆動回路を例にして説
明しているが、２電極対向放電型やその他の気体放電型
表示装置の駆動回路においても上記６つの実施の形態で
説明した緩勾配波形発生回路を用いることができる。
【００６５】
【発明の効果】以上のように本発明によれば、気体放電
型表示装置の電極にミラー積分回路からなる緩勾配波形
発生回路の出力電圧波形を印加するように構成している
ので、放電電流の変化や電極浮遊容量のばらつきなど負
荷の変動があっても駆動回路から出力される緩勾配波形
の勾配の変化が少なくなり、その結果気体放電型表示装
置の放電動作範囲を広くすることができる。また、駆動
回路から出力される緩勾配波形の先端を短時間で完全に
飽和電圧まで到達させ、印加時間を抑えることができる
ので、駆動回路のタイミングの設計自由度を大きくする
ことができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の走査電極駆動回路を示
すブロック図
【図２】本発明の実施の形態１の維持電極駆動回路を示
すブロック図
【図３】本発明の実施の形態２の緩勾配波形発生回路を
示すブロック図
【図４】本発明の実施の形態３の緩勾配波形発生回路を
示すブロック図
【図５】図４の緩勾配波形発生回路の出力波形図
【図６】本発明の実施の形態４の緩勾配波形発生回路を
示すブロック図
【図７】本発明の実施の形態５の緩勾配波形発生回路を
示すブロック図
【図８】本発明の実施の形態６の緩勾配波形発生回路を
示すブロック図
【図９】気体放電型表示装置の部分破断斜視図
【図１０】本発明の気体放電型表示装置の駆動回路全体
の構成図
【図１１】本発明による気体放電型表示装置の駆動タイ
ミング図
【図１２】従来例における気体放電型表示装置の駆動回
路全体の構成図
【図１３】従来例における気体放電型表示装置の駆動タ
イミング図
【図１４】従来例における気体放電型表示装置の走査電
極駆動回路を示すブロック図
【図１５】従来例における気体放電型表示装置の維持電
極駆動回路を示すブロック図
【符号の説明】
１ 第１のガラス基板 ２ 走査電極 ３ 維持電極 ４ 第１の誘電体層 ５ 保護膜層 ６ 隔壁 ７ 第２のガラス基板 ８ データ電極 ９ 第２の誘電体層 １０ 蛍光体 １１ 気体放電型表示装置 １３、１５ 走査電極駆動回路 １４、１６ 維持電極駆動回路

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 放電空間を挟んで対向配置した第１基板
    と第２基板とを有し、前記第１基板上に第１電極が配列
    され、前記第１電極と直交対向して第２電極が前記第２
    基板上に配列された気体放電型表示装置を駆動する駆動
    回路であって、前記第１電極または前記第２電極に接続
    されたミラー積分回路からなる緩勾配波形発生回路を備
    えた気体放電型表示装置の駆動回路。
  2. 【請求項２】 第１電極または第２電極に共通端子が接
    続されるとともに定電位点に出力端子が接続された反転
    増幅素子と、前記反転増幅素子の入力端子に接続された
    電流制限素子と、前記入力端子と前記出力端子との間に
    接続されたコンデンサとを有するミラー積分回路を備え
    た請求項１記載の気体放電型表示装置の駆動回路。
  3. 【請求項３】 第１電極または第２電極に出力端子が接
    続されるとともに定電位点に共通端子が接続された反転
    増幅素子と、前記反転増幅素子の入力端子に接続された
    電流制限素子と、前記入力端子と前記出力端子との間に
    接続されたコンデンサとを有するミラー積分回路を備え
    た請求項１記載の気体放電型表示装置の駆動回路。
  4. 【請求項４】 第１電極または第２電極に共通端子が接
    続されるとともに定電位点に出力端子が接続された反転
    増幅素子と、前記反転増幅素子の入力端子に接続された
    電流制限素子と、前記定電位点とは別の定電位点と前記
    入力端子との間に接続されたコンデンサとを有するミラ
    ー積分回路を備えた請求項１記載の気体放電型表示装置
    の駆動回路。
  5. 【請求項５】 コンデンサのかわりに、コンデンサと電
    流制限素子または定電圧素子とを直列接続した素子を設
    けた請求項２ないし４のいずれかに記載の気体放電型表
    示装置の駆動回路。
  6. 【請求項６】 コンデンサのかわりに、電流制限素子と
    整流素子とを並列接続した素子にコンデンサを直列接続
    した素子を設けるとともに、入力端子に接続された電流
    制限素子に並列接続された整流素子を設けた請求項２な
    いし４のいずれかに記載の気体放電型表示装置の駆動回
    路。
  7. 【請求項７】 反転増幅素子の共通端子に整流素子を接
    続した請求項２または４記載の気体放電型表示装置の駆
    動回路。
  8. 【請求項８】 出力端子とコンデンサとの接続点に整流
    素子を接続した請求項３記載の気体放電型表示装置の駆
    動回路。
  9. 【請求項９】 一端が入力端子に接続された電流制限素
    子の他端に、別の電流制限素子の一端と定電圧素子の一
    端とを接続するとともに、前記定電圧素子の他端を共通
    端子に接続した請求項２ないし４のいずれかに記載の気
    体放電型表示装置の駆動回路。
JP9296764A 1997-10-29 1997-10-29 気体放電型表示装置の駆動回路 Pending JPH11133914A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9296764A JPH11133914A (ja) 1997-10-29 1997-10-29 気体放電型表示装置の駆動回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9296764A JPH11133914A (ja) 1997-10-29 1997-10-29 気体放電型表示装置の駆動回路

Publications (1)

Publication Number Publication Date
JPH11133914A true JPH11133914A (ja) 1999-05-21

Family

ID=17837832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9296764A Pending JPH11133914A (ja) 1997-10-29 1997-10-29 気体放電型表示装置の駆動回路

Country Status (1)

Country Link
JP (1) JPH11133914A (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002017345A1 (en) * 2000-08-18 2002-02-28 Matsushita Electric Industrial Co., Ltd. Gas dischargeable panel
JP2002108278A (ja) * 2000-10-03 2002-04-10 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置およびその駆動方法
KR20020062142A (ko) * 2001-01-19 2002-07-25 후지츠 히다찌 플라즈마 디스플레이 리미티드 평면 표시 장치의 구동 회로
JP2002236468A (ja) * 2000-12-06 2002-08-23 Pioneer Electronic Corp プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
JP2002328649A (ja) * 2001-03-02 2002-11-15 Fujitsu Ltd プラズマディスプレイパネルの駆動方法および表示駆動装置
KR20040029689A (ko) * 2002-10-02 2004-04-08 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치 및 구동방법
KR100430089B1 (ko) * 2002-01-11 2004-05-03 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치
KR100467432B1 (ko) * 2002-07-23 2005-01-24 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 회로 및 그 방법
KR100489273B1 (ko) * 2002-10-02 2005-05-17 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치 및 구동방법
KR100491838B1 (ko) * 2003-05-01 2005-05-27 엘지전자 주식회사 플라즈마 디스플레이 패널의 램프파형 구동장치
KR100497237B1 (ko) * 2003-10-09 2005-06-23 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100502927B1 (ko) * 2003-06-23 2005-07-21 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100647755B1 (ko) 2003-12-24 2006-11-24 후지츠 히다찌 플라즈마 디스플레이 리미티드 구동 회로, 구동 방법, 및 플라즈마 디스플레이 장치
KR100709134B1 (ko) * 2000-10-27 2007-04-19 가부시끼가이샤 히다치 세이사꾸쇼 플라스마 디스플레이 패널의 구동방법 및 구동회로
JP2008102477A (ja) * 2006-10-17 2008-05-01 Samsung Sdi Co Ltd プラズマ表示装置、その駆動装置及びその駆動方法
US7468714B2 (en) 1998-09-04 2008-12-23 Panasonic Corporation Plasma display panel driving method and plasma display panel apparatus capable of displaying high-quality images with high luminous efficiency
JP2009047870A (ja) * 2007-08-20 2009-03-05 Hitachi Ltd プラズマディスプレイ装置および駆動方法
JP2010066780A (ja) * 2002-07-26 2010-03-25 Samsung Sdi Co Ltd プラズマディスプレイパネルの駆動装置及び駆動方法
US7911417B2 (en) 2001-01-18 2011-03-22 Lg Electronics Inc. Method and apparatus for expressing gray levels in a plasma display panel

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7724214B2 (en) 1998-09-04 2010-05-25 Panasonic Corporation Plasma display panel driving method and plasma display panel apparatus capable of displaying high-quality images with high luminous efficiency
US7705807B2 (en) 1998-09-04 2010-04-27 Panasonic Corporation Plasma display panel driving method and plasma display panel apparatus capable of displaying high-quality images with high luminous efficiency
US7701418B2 (en) 1998-09-04 2010-04-20 Panasonic Corporation Plasma display panel driving method and plasma display panel apparatus capable of displaying high-quality images with high luminous efficiency
US7701417B2 (en) 1998-09-04 2010-04-20 Panasonic Corporation Plasma display panel driving method and plasma display panel apparatus capable of displaying high-quality images with high luminous efficiency
US7683859B2 (en) 1998-09-04 2010-03-23 Panasonic Corporation Plasma display panel driving method and plasma display panel apparatus capable of displaying high-quality images with high luminous efficiency
US7652643B2 (en) 1998-09-04 2010-01-26 Panasonic Corporation Plasma display panel driving method and plasma display panel apparatus capable of displaying high-quality images with high luminous efficiency
US7649511B2 (en) 1998-09-04 2010-01-19 Panasonic Corporation Plasma display panel driving method and plasma display panel apparatus capable of displaying high-quality images with high luminous efficiency
US7728795B2 (en) 1998-09-04 2010-06-01 Panasonic Corporation Plasma display panel driving method and plasma display panel apparatus capable of displaying high-quality images with high luminous efficiency
US7468714B2 (en) 1998-09-04 2008-12-23 Panasonic Corporation Plasma display panel driving method and plasma display panel apparatus capable of displaying high-quality images with high luminous efficiency
US7728794B2 (en) 1998-09-04 2010-06-01 Panasonic Corporation Plasma display panel driving method and plasma display panel apparatus capable of displaying high-quality images with high luminous efficiency
US7728793B2 (en) 1998-09-04 2010-06-01 Panasonic Corporation Plasma display panel driving method and plasma display panel apparatus capable of displaying high-quality images with high luminous efficiency
US7009587B2 (en) 2000-08-18 2006-03-07 Matsushita Electric Industrial Co., Ltd. Gas dischargeable panel
USRE43083E1 (en) 2000-08-18 2012-01-10 Panasonic Corporation Gas dischargeable panel
JP4828781B2 (ja) * 2000-08-18 2011-11-30 パナソニック株式会社 ガス放電パネル
WO2002017345A1 (en) * 2000-08-18 2002-02-28 Matsushita Electric Industrial Co., Ltd. Gas dischargeable panel
JP2002108278A (ja) * 2000-10-03 2002-04-10 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置およびその駆動方法
KR100709134B1 (ko) * 2000-10-27 2007-04-19 가부시끼가이샤 히다치 세이사꾸쇼 플라스마 디스플레이 패널의 구동방법 및 구동회로
JP2002236468A (ja) * 2000-12-06 2002-08-23 Pioneer Electronic Corp プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
US7911417B2 (en) 2001-01-18 2011-03-22 Lg Electronics Inc. Method and apparatus for expressing gray levels in a plasma display panel
KR20020062142A (ko) * 2001-01-19 2002-07-25 후지츠 히다찌 플라즈마 디스플레이 리미티드 평면 표시 장치의 구동 회로
JP2002328649A (ja) * 2001-03-02 2002-11-15 Fujitsu Ltd プラズマディスプレイパネルの駆動方法および表示駆動装置
JP4512971B2 (ja) * 2001-03-02 2010-07-28 株式会社日立プラズマパテントライセンシング 表示駆動装置
KR100723994B1 (ko) * 2001-03-02 2007-06-04 가부시끼가이샤 히다치 세이사꾸쇼 플라즈마 디스플레이 패널의 구동 방법 및 표시 구동 장치
KR100430089B1 (ko) * 2002-01-11 2004-05-03 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치
KR100467432B1 (ko) * 2002-07-23 2005-01-24 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 회로 및 그 방법
JP2010066780A (ja) * 2002-07-26 2010-03-25 Samsung Sdi Co Ltd プラズマディスプレイパネルの駆動装置及び駆動方法
KR100489273B1 (ko) * 2002-10-02 2005-05-17 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치 및 구동방법
KR20040029689A (ko) * 2002-10-02 2004-04-08 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치 및 구동방법
KR100491838B1 (ko) * 2003-05-01 2005-05-27 엘지전자 주식회사 플라즈마 디스플레이 패널의 램프파형 구동장치
KR100502927B1 (ko) * 2003-06-23 2005-07-21 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100497237B1 (ko) * 2003-10-09 2005-06-23 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100647755B1 (ko) 2003-12-24 2006-11-24 후지츠 히다찌 플라즈마 디스플레이 리미티드 구동 회로, 구동 방법, 및 플라즈마 디스플레이 장치
JP2008102477A (ja) * 2006-10-17 2008-05-01 Samsung Sdi Co Ltd プラズマ表示装置、その駆動装置及びその駆動方法
JP4519147B2 (ja) * 2006-10-17 2010-08-04 三星エスディアイ株式会社 プラズマ表示装置及びその駆動装置
JP2009047870A (ja) * 2007-08-20 2009-03-05 Hitachi Ltd プラズマディスプレイ装置および駆動方法

Similar Documents

Publication Publication Date Title
JPH11133914A (ja) 気体放電型表示装置の駆動回路
US7545345B2 (en) Plasma display panel and driving method thereof
US6608609B1 (en) Method for driving plasma display panel
JP2000305510A (ja) Ａｃ型プラズマディスプレイパネルの駆動方法
KR20030084806A (ko) 교류형 플라즈마 디스플레이 패널의 구동방법
JP4121486B2 (ja) プラズマディスプレイパネル駆動装置及びプラズマディスプレイ装置
JP3582964B2 (ja) プラズマディスプレイパネルの駆動装置
US7414597B2 (en) Plasma display panel driving circuit
US20070139360A1 (en) Apparatus and method of driving plasma display panel
US7852292B2 (en) Plasma display apparatus and driving method thereof
US7612740B2 (en) Plasma display and driving method thereof
KR100515322B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
JP2005338842A (ja) プラズマディスプレイ装置
JP2895397B2 (ja) 気体放電型表示装置の駆動方法
KR100911963B1 (ko) 플라즈마 표시 패널의 구동 장치
JP2007011193A (ja) プラズマディスプレイパネル駆動回路および表示装置
US7486259B2 (en) Plasma display panel and method for driving the same
JP2002196720A (ja) プラズマディスプレイ装置
KR20050095154A (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
KR100578938B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
JP3008888B2 (ja) プラズマディスプレイパネルの駆動方法
KR100508950B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
KR100570607B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100581882B1 (ko) 플라즈마 디스플레이 패널의 램프회로
KR100560475B1 (ko) 플라즈마 표시 패널 및 그의 구동방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040723

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040723

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040805

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080118

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080411

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080418

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080606

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091118