KR100491838B1 - 플라즈마 디스플레이 패널의 램프파형 구동장치 - Google Patents

플라즈마 디스플레이 패널의 램프파형 구동장치 Download PDF

Info

Publication number
KR100491838B1
KR100491838B1 KR10-2003-0028031A KR20030028031A KR100491838B1 KR 100491838 B1 KR100491838 B1 KR 100491838B1 KR 20030028031 A KR20030028031 A KR 20030028031A KR 100491838 B1 KR100491838 B1 KR 100491838B1
Authority
KR
South Korea
Prior art keywords
switch element
display panel
discharge
voltage
setup
Prior art date
Application number
KR10-2003-0028031A
Other languages
English (en)
Other versions
KR20040094092A (ko
Inventor
정윤권
양희찬
신성곤
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2003-0028031A priority Critical patent/KR100491838B1/ko
Publication of KR20040094092A publication Critical patent/KR20040094092A/ko
Application granted granted Critical
Publication of KR100491838B1 publication Critical patent/KR100491838B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 리셋구간에서의 큰 방전을 방지하도록 한 플라즈마 디스플레이 패널의 램프파형 구동장치에 관한 것이다.
본 발명은 표시패널과, 셋업 전압원과, 상기 표시패널과 상기 셋업 전압원 사이에 접속되어 상기 셋업 전압원으로부터의 셋업파형을 상기 표시패널에 공급하기 위한 스위치 소자와, 상기 스위치 소자와 상기 표시패널 사이에 접속되어 상기 스위치 소자의 출력신호에서의 전류를 제한하기 위한 전류 제한회로를 구비하는 것을 특징으로 한다.

Description

플라즈마 디스플레이 패널의 램프파형 구동장치{APPARATUS FOR DRIVING RAMP WAVEFORM OF PLASMA DISPLAY PANEL}
본 발명은 플라즈마 디스플레이 패널의 램프파형 구동장치에 관한 것으로, 특히 리셋구간에서의 큰 방전을 방지하도록 한 플라즈마 디스플레이 패널의 램프파형 구동장치에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 한다)은 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 방전할 때 발생하는 자외선을 이용하여 형광체를 여기 발광시킴으로써 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 화질이 향상되고 있다.
도 1을 참조하면, 종래의 3전극 교류 면방전형 PDP의 방전셀은 스캔전극(Y1 내지 Yn) 및 서스테인전극(Z)과, 스캔전극(Y1 내지 Yn) 및 서스테인전극(Z)과 직교하는 어드레스전극(X1 내지 Xm)을 구비한다.
스캔전극(Y1 내지 Yn), 서스테인전극(Z) 및 어드레스전극(X1 내지 Xm)의 교차부에는 적색, 녹색 및 청색 중 어느 하나를 표시하기 위한 셀(1)이 형성된다. 스캔전극(Y1 내지 Yn) 및 서스테인전극(Z)은 도시하지 않은 상부기판 상에 형성된다. 상부기판에는 도시하지 않는 유전체층과 MgO 보호층이 적층된다. 어드레스전극(X1 내지 Xm)은 도시하지 않은 하부기판 상에 형성된다. 하부기판 상에는 수평으로 인접한 셀들 간에 광학적, 전기적 혼신을 방지하기 위한 격벽이 형성된다. 하부기판과 격벽 표면에는 진공자외선에 의해 여기되어 가시광을 방출하는 형광체가 형성된다. 상부기판과 하부기판 사이의 방전공간에는 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 주입된다.
PDP는 화상의 계조를 구현하기 위하여, 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전화면을 초기화시키기 위한 리셋 기간과, 주사라인을 선택하고 선택된 주사라인에서 셀을 선택하기 위한 어드레스 기간과, 방전횟수에 따라 계조를 구현하는 서스테인 기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 도 2와 같이 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1 내지 SF8)로 나누어지게 된다. 8개의 서브 필드들(SF1 내지 SF8) 각각은 전술한 바와 같이, 초기화 기간, 어드레스 기간 및 서스테인 기간으로 나누어지게 된다. 각 서브필드의 초기화기간과 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간과 그에 할당되는 서스테인펄스의 수는 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.
도 3은 두 개의 서브필드에 공급되는 PDP의 구동파형을 나타낸다.
도 3을 참조하면, PDP는 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인 기간으로 나누어 구동된다.
리셋기간의 초기에는 모든 스캔전극들(Y)에 상승 램프파형(Ramp-up)이 인가되며, 서스테인전극(Z)과 어드레스전극(X)에는 0[V]가 인가된다. 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에서 스캔전극(Y)과 어드레스전극(X) 사이와 스캔전극(Y)과 서스테인전극(Z) 사이에는 빛이 거의 발생되지 않는 쓰기 암방전(dark discharge) 또는 셋업 방전이 일어난다. 이러한 셋업방전에 의해 어드레스전극(X)과 서스테인전극(Z) 상에는 정극성(+)의 벽전하가 쌓이게 되며, 스캔전극(Y) 상에는 부극성(-)의 벽전하가 쌓이게 된다.
리셋 기간의 후기에는 대략 서스테인전압(Vs)부터 하강하기 시작하는 하강 램프파형(Ramp-dn)이 스캔전극들(Y)에 동시에 인가된다. 이와 동시에, 서스테인전극(Z)에는 정극성의 서스테인전압(Vs)이 인가되고, 어드레스전극(X)에는 0[V]가 인가된다. 이렇게 하강 램프파형(Ramp-dn)이 인가될 때, 스캔전극(Y)과 서스테인전극(Z) 사이에 빛이 거의 발생되지 않는 소거 암방전 또는 셋다운방전이 일어난다. 이러한 셋다운방전에 의해 어드레스방전에 불필요한 과도 벽전하가 소거된다.
어드레스 기간에는 부극성 스캔펄스(scan)가 스캔전극들(Y)에 순차적으로 인가됨과 동시에 스캔펄스(scan)에 동기되어 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화 기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 서스테인전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다.
서스테인전극(Z)에는 셋다운 기간과 어드레스 기간 동안에 스캔전극(Y)과의 전압차를 줄여 스캔전극(Y)과의 오방전이 일어나지 않도록 정극성 직류전압(Zdc)이 공급된다.
서스테인 기간에는 스캔전극들(Y)과 서스테인전극들(Z)에 교번적으로 서스테인펄스(sus)가 인가된다. 어드레스 방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때마다 스캔전극(Y)과 서스테인전극(Z) 사이에 서스테인 방전 즉, 표시방전이 일어나게 된다.
이와 같은, 종래의 PDP 구동방법 중 초기화 기간에서는 도 4에 도시된 바와 같은 래프파형 구동자치로부터의 셋업전압이 공급된다.
도 4를 참조하면, 종래 기술에 따른 PDP의 램프파형 구동장치는 셋업 전압원(Vset-up)에서 소정의 기울기로 셋업전압까지 상승하는 상승램프 파형을 생성하는 것으로, 펄스공급원(Vs)으로부터의 스위칭 펄스에 응답하여 상승 램프파형을 공급하는 스위치 소자(SW)와, 펄스공급원(Vs)과 스위치 소자(SW)의 게이트 단자 사이에 직렬 접속된 제 1 및 제 2 저항(R1, R2)과, 스위치 소자(SW)의 게이트 단자와 드레인 단자 사이에 접속된 커패시터(C)를 구비한다.
펄스공급원(Vs)은 스위치 소자(SW)의 게이트 단자에 스위칭 펄스를 공급한다. 제 1 스위치 소자(SW)는 셋업 전압원(Vset-up)과 패널(PANEL) 사이에 접속된다. 커패시터(C)와 제 1 및 제 2 저항(R1, R2)은 RC시정수에 의해서 제 1 스위치 소자(SW)를 통해 패널에 공급되는 셋업전압의 상승 기울기를 조절하게 된다. 이 때, 스위치 소자(SW)의 게이트 단자와 소스 단자 사이에는 제너 다이오드(ZD)가 접속되어 제 1 및 제 2 저항(R1, R2) 사이의 노드 상의 전압을 일정하게 유지시키게 된다.
이와 같은, 종래기술에 따른 PDP 램프파형 구동장치는 커패시터(C)와 제 1 및 제 2 저항(R1, R2)의 RC시정수에 의해 펄스공급원(Vs)으로부터 스위치 소자(SW)에 공급되는 스위칭 제어신호를 조절하여 스위치 소자(SW)를 경유하여 패널에 공급되는 셋업 전압의 상승기울기를 조절하게 된다.
최근에는 PDP에 봉입된 방전가스에서 방전효율을 높이기 위하여 Xe의 함량을 높이는 추세에 있다. 그런데 Xe의 함량을 높이면 방전이 지연되는 지터(jitter) 값이 길어지는 문제점이 있다. 이렇게 방전이 지연되면 리셋기간에서 방전이 원치않는 수준 이상으로 크게 일어나게 되어 벽전하 제어가 어려울 뿐만 아니라 리셋 기간의 블랙휘도가 높아짐으로써 콘트라스트 특성을 저하시키게 된다. 이를 도 5 및 도 6을 결부하여 상세히 설명하기로 한다.
Xe의 함량이 낮은 PDP에서 리셋기간 동안 스캔전극(Y)과 서스테인전극(Z) 사이에 인가되는 인가전압(Vyz)과 갭전압(Vg)은 도 5와 같다. 인가전압(Vyz)은 도 3과 같이 외부 구동회로로부터 스캔전극(Y)과 서스테인전극(Z)에 인가되는 전압으로 나타나는 스캔전극(Y)과 서스테인전극(Z) 사이의 전압이다. 갭전압(Vg)은 방전가스에 인가되는 전압으로써 셀 내에 방전을 유발하게 하는 전압이다.
Xe의 함량이 낮으면, 리셋 기간의 셋업방전은 갭전압(Vg)이 방전개시전압(Firing Voltage : Vf)에 도달할 때 발생된다. 셋업방전이 일어난 후에 갭전압(Vg)은 하강 기울기의 램프파형(Ramp-dn)이 스캔전극(Y)에 인가되기 전까지 방전개시전압(Vf)으로 유지된다. 마찬가지로, 리셋 기간의 셋다운방전은 갭전압(Vg)이 방전개시전압(-Vf)에 도달할 때 발생된다. 셋다운방전이 일어난 후에 갭전압(Vg)은 스캔바이어스전압이 스캔전극(Y)에 인가되기 전까지 방전개시전압(-Vf)으로 유지된다. 한편, 리셋 기간이 개시되기 이전의 초기상태(41)에서 서스테인 방전횟수 등이 셀마다 다르기 때문에 그 초기상태(41)에서 벽전압(Vg)은 셀마다 다르게 될 수 있다.
Xe의 함량이 높으면, 도 6에서 알 수 있는 바 셋업방전은 Xe의 고함량으로 인한 방전지연으로 인하여 갭전압(Vg)이 방전개시전압(Vf)에 도달하는 시점(tf)에 발생되지 않고 그 시점(tf)으로부터 지터 값만큼 지연된 tf' 시점에 발생된다. tf' 시점에서 벽전압(Vf)은 외부 인가전압(Vyz)이 상승하면서 방전개시전압(Vf)보다 큰 전압으로 상승된다. 따라서, 셋업방전은 원치 않는 수준 이상으로 크게 발생하게 되고, 순간적으로 방전 전류(Ip)도 많이 흐르게 된다. 결과적으로, 종래기술에 따른 PDP의 램프파형 구동장치는 상술한 Xe의 함량에 따라 셋업방전에서 발생되는 원치 않는 수준 이상의 큰 방전을 제어할 수 없는 문제점이 있다.
다시 말하여, PDP의 가스방전은 램프파형 구동장치에서 공급되는 전압과 전류에 많은 제한을 받게 된다. 즉, PDP의 구동에서는 주로 사용되는 방전은 글루우(Glow) 방전과 다크(Dark) 방전이 있는데, 글루우 방전은 전류를 많이 필요로 하면서 빛을 많이 발생하게 된다. 따라서, 글루우 방전은 갭 전압(Vg)이 방전개시전압(Vf)에 도달하는 시점(tf)을 초과하고 램프파형 구동장치에서 공급되는 전류가 충분하여야 발생할 수 있다. 한편, 암방전은 갭 전압(Vg)이 방전개시전압(Vf)에 도달하는 시점(tf) 미만에서 발생하는 것인데 이때의 가스의 저항이 큰 상태이므로 전류도 적게 흐르고 빛의 발생양도 적게 된다.
그러나, PDP에 봉입된 방전가스에서 방전효율을 높이기 위하여 Xe의 함량이 증가됨에 따라 방전이 지연되는 지터(jitter) 값의 증가로 인하여 암방전 발생시점에서 램프파형 구동장치에서 공급되는 전압이 높아진 상태이므로 큰 방전이 발생하게 된다.
따라서, 본 발명의 목적은 리셋구간에서의 큰 방전을 방지하도록 한 플라즈마 디스플레이 패널의 램프파형 구동장치를 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의 램프파형 구동장치는 표시패널과, 셋업 전압원과, 상기 표시패널과 상기 셋업 전압원 사이에 접속되어 상기 셋업 전압원으로부터의 셋업파형을 상기 표시패널에 공급하기 위한 스위치 소자와, 상기 스위치 소자와 상기 표시패널 사이에 접속되어 상기 스위치 소자의 출력신호에서의 전류를 제한하기 위한 전류 제한회로를 구비하는 것을 특징으로 한다.
상기 플라즈마 디스플레이 패널의 램프파형 구동장치에서 상기 전류 제한회로는 저항인 것을 특징으로 한다.
상기 플라즈마 디스플레이 패널의 램프파형 구동장치에서 상기 저항의 저항값은 상기 저항에 걸리는 전압이 상기 스위치 소자의 소스 전극과 게이트 전극 간의 전압이 스위치 소자의 문턱전압보다 낮도록 설정되는 것을 특징으로 한다.
상기 플라즈마 디스플레이 패널의 램프파형 구동장치는 상기 스위치 소자에 접속되어 상기 셋업 전압원으로부터 상기 표시패널에 공급되는 상기 셋업 전압의 상승 기울기를 조절하는 기울기 조절회로를 더 구비하는 것을 특징으로 한다.
상기 플라즈마 디스플레이 패널의 램프파형 구동장에서 상기 기울기 조절회로는 상기 스위치 소자의 게이트 전극에 접속되는 적어도 하나의 저항과, 상기 저항과 상기 스위치 소자의 게이트 전극 사이의 노드와 상기 스위치 전극의 드레인 전극 사이에 접속되는 커패시터를 구비하는 것을 특징으로 하는 특징으로 한다.
상기 플라즈마 디스플레이 패널의 램프파형 구동장치는 상기 기울기 조절회로와 상기 스위치 소자의 출력단자 사이에 접속되는 제너 다이오드를 더 구비하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 7 및 도 8을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 7 및 도 8을 참조하면, 본 발명의 실시 예에 따른 플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 한다)은 셋업 전압원(Vset-up)에서 소정의 기울기로 셋업전압까지 상승하는 상승램프 파형을 생성하는 것으로, 펄스공급원(Vs)으로부터의 스위칭 펄스에 응답하여 상승 램프파형을 공급하는 스위치 소자(SW)와, 펄스공급원(Vs)과 스위치 소자(SW)의 게이트 단자 사이에 직렬 접속된 제 1 및 제 2 저항(R1, R2)과, 스위치 소자(SW)의 게이트 단자와 드레인 단자 사이에 접속된 커패시터(C)와, 스위치 소자(SW)와 패널 사이에 접속되는 전류 제한회로(LR)를 구비한다.
펄스공급원(Vs)은 스위치 소자(SW)의 게이트 단자에 스위칭 펄스를 공급한다. 제 1 스위치 소자(SW)는 셋업 전압원(Vset-up)과 패널(PANEL) 사이에 접속된다. 커패시터(C)와 제 1 및 제 2 저항(R1, R2)은 RC시정수에 의해서 제 1 스위치 소자(SW)를 통해 패널에 공급되는 셋업전압의 상승 기울기를 조절하게 된다. 이 때, 스위치 소자(SW)의 게이트 단자와 소스 단자 사이에는 제너 다이오드(ZD)가 접속되어 제 1 및 제 2 저항(R1, R2) 사이의 노드 상의 전압을 일정하게 유지시키게 된다.
전류 제한회로(LR)는 스위치 소자(SW)의 소스 단자와 패널 사이에 접속되는 전류제한용 저항(LR)를 구비한다.
전류 제한용 저항(LR)은 패널의 방전전류(Ip)의 증가 또는 감소에 의해 상기 스위치 소자(SW)를 턴-온(Turn-On) 또는 턴-오프(Turn-Off) 시키게 된다. 이를 상세히 하면, 스위치 소자(SW)는 게이트 단자와 소스 단자 사이의 전압(VGS)이 스위치 소자(SW)의 문턱전압(Threshold Voltage)(VT)보다 큰 경우에 턴-온되고, 문턱전압(VT)보다 작은 경우에 턴-오프되게 된다.
이 때, 게이트 단자와 소스 단자 사이의 전압(VGS)은 아래의 수학식 1과 같이 게이트 단자의 전압(VG)과 전류 제한용 저항(LR)에 의해 소스 단자의 전압(VLR)의 차가 된다. 전류 제한용 저항(LR)에 의해 소스 단자의 전압(VLR)은 전류 제한용 저항(LR)에 흐르는 방전전류(Ip)와 전류 제한용 저항(LR)의 저항값(RLR)에 의해 결정된다.
수학식 1에 의해서 스위치 소자(SW)의 소스 단자의 전압(VLR)은 방전전류(Ip)가 증가하게 되면 수학식 1과 같이 게이트 단자와 소스 단자 사이의 전압(VGS)이 감소하게 되므로 스위치 소자(SW)가 턴-오프되는 반면에 방전전류(Ip)가 감소하게 되면 수학식 1과 같이 게이트 단자와 소스 단자 사이의 전압(VGS)이 증가하게 되므로 스위치 소자(SW)가 턴-온된다. 이에 따라, 전류 제한용 저항(LR)의 저항값은 도 8에 도시된 바와 같이 방전전류(Ip)가 임의의 한계점(A)을 넘으면 게이트 단자와 소스 단자 사이의 전압(VGS)이 스위치 소자(SW)의 문턱전압(VT)보다 작도록 설정된다.
이와 같은, 본 발명의 실시 예에 따른 PDP의 램프파형 구동장치는 스위치 소자(SW)의 소스단자와 패널 사이에 접속된 전류 제한용 저항(LR)을 이용하여 방전전류의 증가 또는 감소에 따라 스위치 소자(SW)를 스위칭시킴으로써 방전전류(Ip)를 제한할 수 있게 된다.
이를 상세히 하면, PDP의 가스방전은 램프파형 구동장치에서 공급되는 전압과 전류에 많은 제한을 받게 된다. 즉, PDP의 구동에서는 주로 사용되는 방전은 글루우(Glow) 방전과 다크(Dark) 방전이 있는데, 글루우 방전은 전류를 많이 필요로 하면서 빛을 많이 발생하게 된다. 따라서, 글루우 방전은 갭 전압(Vg)이 방전개시전압(Vf)에 도달하는 시점(tf)을 초과하고 램프파형 구동장치에서 공급되는 전류가 충분하여야 발생할 수 있다. 한편, 암방전은 갭 전압(Vg)이 방전개시전압(Vf)에 도달하는 시점(tf) 미만에서 발생하는 것인데 이때의 가스의 저항이 큰 상태이므로 전류도 적게 흐르고 빛의 발생양도 적게 된다.
그러나, PDP에 봉입된 방전가스에서 방전효율을 높이기 위하여 Xe의 함량이 증가됨에 따라 방전이 지연되는 지터(jitter) 값의 증가로 인하여 암방전 발생시점에서 램프파형 구동장치에서 공급되는 전압이 높아진 상태이므로 큰 방전이 발생하게 된다. 이 때, 암방전도 램프파형 구동장치에서 공급되는 방전전류(Ip)의 양에 따라 방전의 형태가 달라지기 때문에 이 때의 방전전류(Ip)를 본 발명의 실시 예에 따른 PDP의 램프파형 구동장치에서 전류 제한용 저항(LR)이 제한하게 된다. 따라서, 암방전시 램프파형 구동장치에서 공급되는 방전전류(Ip)의 양을 제한함으로써 큰 방전을 방지할 수 있다.
상술한 바와 같이, 본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의 램프파형 구동장치는 램프파형 구동장치에 전류제한 회로를 추가하여 리셋 기간에서의 방전전류의 양을 제한함으로써 리셋 기간에서서 큰 방전을 방지할 수 있게 된다. 이에 따라, 본 발명은 글루우 방전의 발생할 가능성을 감소시키며 빛의 발생이 적은 안전한 암방전을 유도할 수 있게 된다. 따라서, 본 발명은 고함량 Xe 패널의 동작 안정성을 향상시키고 콘트라스트를 향상시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.
도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 전극배치를 개략적으로 나타내는 평면도이다.
도 2는 256 계조를 구현하기 위한 8 비트 디폴트 코드의 서브필드 패턴을 나타내는 도면이다.
도 3은 통상적인 플라즈마 디스플레이 패널의 구동 파형을 나타내는 파형도이다.
도 4는 통상적인 플라즈마 디스플레이 패널의 램프파형 구동장치를 나타내는 회로도.
도 5는 Xe의 함량이 낮은 플라즈마 디스플레이 패널에서 외부 인가전압과 갭전압의 변화를 나타내는 파형도이다.
도 6은 Xe의 함량이 높은 플라즈마 디스플레이 패널에서 외부 인가전압과 갭전압의 변화를 나타내는 파형도이다.
도 7은 본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의 램프파형 구동장치를 나타내는 회로도.
도 8은 Xe의 함량이 높은 플라즈마 디스플레이 패널에서 외부 인가전압과 갭전압의 변화를 나타내는 파형도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
41 : 초기 상태 SW : 스위치 소자
LR : 전류 제한용 저항 ZD : 제너 다이오드
C : 커패시터 R1, R2 : 저항

Claims (6)

  1. 표시패널과,
    셋업 전압원과,
    상기 표시패널과 상기 셋업 전압원 사이에 접속되어 상기 셋업 전압원으로부터의 셋업파형을 상기 표시패널에 공급하기 위한 스위치 소자와,
    상기 스위치 소자와 상기 표시패널 사이에 접속되어 상기 스위치 소자의 출력신호에서의 전류를 제한하기 위한 전류 제한회로를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 램프파형 구동장치.
  2. 제 1 항에 있어서,
    상기 전류 제한회로는 저항인 것을 특징으로 하는 플라즈마 디스플레이 패널의 램프파형 구동장치.
  3. 제 2 항에 있어서,
    상기 저항의 저항값은 상기 저항에 걸리는 전압이 상기 스위치 소자의 소스 전극과 게이트 전극 간의 전압이 스위치 소자의 문턱전압보다 낮도록 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 램프파형 구동장치.
  4. 제 1 항에 있어서,
    상기 스위치 소자에 접속되어 상기 셋업 전압원으로부터 상기 표시패널에 공급되는 상기 셋업 전압의 상승 기울기를 조절하는 기울기 조절회로를 더 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 램프파형 구동장치.
  5. 제 4 항에 있어서,
    상기 기울기 조절회로는,
    상기 스위치 소자의 게이트 전극에 접속되는 적어도 하나의 저항과,
    상기 저항과 상기 스위치 소자의 게이트 전극 사이의 노드와 상기 스위치 전극의 드레인 전극 사이에 접속되는 커패시터를 구비하는 것을 특징으로 하는 특징으로 하는 플라즈마 디스플레이 패널의 램프파형 구동장치.
  6. 제 4 항에 있어서,
    상기 기울기 조절회로와 상기 스위치 소자의 출력단자 사이에 접속되는 제너 다이오드를 더 구비하는 것을 특징으로 하는 특징으로 하는 플라즈마 디스플레이 패널의 램프파형 구동장치.
KR10-2003-0028031A 2003-05-01 2003-05-01 플라즈마 디스플레이 패널의 램프파형 구동장치 KR100491838B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0028031A KR100491838B1 (ko) 2003-05-01 2003-05-01 플라즈마 디스플레이 패널의 램프파형 구동장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0028031A KR100491838B1 (ko) 2003-05-01 2003-05-01 플라즈마 디스플레이 패널의 램프파형 구동장치

Publications (2)

Publication Number Publication Date
KR20040094092A KR20040094092A (ko) 2004-11-09
KR100491838B1 true KR100491838B1 (ko) 2005-05-27

Family

ID=37373866

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0028031A KR100491838B1 (ko) 2003-05-01 2003-05-01 플라즈마 디스플레이 패널의 램프파형 구동장치

Country Status (1)

Country Link
KR (1) KR100491838B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100710251B1 (ko) * 2005-12-30 2007-04-20 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동 장치
KR100839424B1 (ko) 2007-01-08 2008-06-19 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR100823195B1 (ko) * 2007-01-29 2008-04-18 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11133914A (ja) * 1997-10-29 1999-05-21 Matsushita Electric Ind Co Ltd 気体放電型表示装置の駆動回路
JP2001242824A (ja) * 2000-02-28 2001-09-07 Mitsubishi Electric Corp プラズマディスプレイパネルの駆動方法、プラズマディスプレイ装置及びプラズマディスプレイパネル用駆動装置
KR20030000107A (ko) * 2001-06-22 2003-01-06 삼성전자 주식회사 전력 회수율을 개선한 플라즈마 디스플레이 패널 구동장치 및 방법
KR20040029689A (ko) * 2002-10-02 2004-04-08 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치 및 구동방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11133914A (ja) * 1997-10-29 1999-05-21 Matsushita Electric Ind Co Ltd 気体放電型表示装置の駆動回路
JP2001242824A (ja) * 2000-02-28 2001-09-07 Mitsubishi Electric Corp プラズマディスプレイパネルの駆動方法、プラズマディスプレイ装置及びプラズマディスプレイパネル用駆動装置
KR20030000107A (ko) * 2001-06-22 2003-01-06 삼성전자 주식회사 전력 회수율을 개선한 플라즈마 디스플레이 패널 구동장치 및 방법
KR20040029689A (ko) * 2002-10-02 2004-04-08 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치 및 구동방법

Also Published As

Publication number Publication date
KR20040094092A (ko) 2004-11-09

Similar Documents

Publication Publication Date Title
KR100627118B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
JP2006195488A (ja) 高コントラストプラズマディスプレイ
JP2005338839A (ja) プラズマ表示パネルの駆動方法及びプラズマ表示装置
KR100508249B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100727300B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR20050071201A (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
JP4530048B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
KR100456152B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100610891B1 (ko) 플라즈마 디스플레이 패널의 구동방법
US7170472B2 (en) Apparatus and method for driving plasma display panel
KR100366942B1 (ko) 플라즈마 디스플레이 패널의 저전압 어드레스 구동방법
KR100447120B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
JP2006195463A (ja) プラズマディスプレイ装置
KR100491837B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100491838B1 (ko) 플라즈마 디스플레이 패널의 램프파형 구동장치
KR100472366B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
EP1755102A2 (en) Plasma display apparatus
JP2009250995A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
KR100385884B1 (ko) 플라즈마 디스플레이 패널의 리셋 구동장치
JP2007163736A (ja) プラズマディスプレイパネルの駆動方法
KR100589244B1 (ko) 플라즈마 디스플레이 패널의 구동장치
KR100738222B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 방법
KR100472365B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100415613B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
WO2008072458A1 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120424

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee