KR100467432B1

KR100467432B1 - 플라즈마 디스플레이 패널의 구동 회로 및 그 방법

Info

Publication number: KR100467432B1
Application number: KR10-2002-0043252A
Authority: KR
Inventors: 최학기
Original assignee: 삼성에스디아이 주식회사
Priority date: 2002-07-23
Filing date: 2002-07-23
Publication date: 2005-01-24
Also published as: KR20040009331A

Abstract

본 발명은 플라즈마 디스플레이 패널의 리셋 방전시 발광량을 줄이고 콘트라스트 비의 저하를 방지하기 위한 플라즈마 디스플레이 패널의 구동 회로 및 그 방법에 관한 것이다.

이를 위하여 본 발명은 서브필드별 램프 리셋 전위와 기울기가 리셋 전압(Vset)의 전위 레벨과 같거나 낮도록 조정하기 위해, 상기 리셋 전압이 충전되는 직렬 경로 상에 두개의 커패시터를 직렬 배치하고, 램프용 전계효과 트랜지스터를 추가함으로서, 패널의 동작 전압의 마진 손실이 보정 가능할 뿐만 아니라 백그라운드 휘도를 낮추어 콘트라스트 비가 저하되는 것을 방지하고, 또한 램프 리셋의 전위와 기울기를 서브필드별 다르게 인가하기 위해 별도의 추가 전원 없이 커패시터와 스위칭 소자만 추가하므로 추가 비용이 소요되지 않는다는 효과를 제공하여 준다.

Description

플라즈마 디스플레이 패널의 구동 회로 및 그 방법{Driving circuit for plasma display panel and method thereof}

본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 보다 상세하게는 플라즈마 디스플레이 패널의 리셋 방전시 발광량을 줄이고 콘트라스트 비의 저하를 방지하기 위한 플라즈마 디스플레이 패널의 구동 회로 및 그 방법에 관한 것이다.

최근, 액정표시장치(Liquid Crystal Display, LCD), 전계 방출 표시장치(Field Emission Display, FED), PDP(Plasma Display Panel) 등의 평면 표시 장치가 활발히 개발되고 있다. 이들 평면 표시 장치 중에서 PDP는 다른 평면 표시 장치에 비해 휘도 및 발광 효율이 높으며 시야각이 넓다는 장점이 있다. 따라서, PDP가 40인치 이상의 대형 표시 장치에서 종래의 CRT(Cathode Ray Tube)를 대체할 표시장치로서 각광받고 있다.

PDP는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 픽셀이 매트릭스 형태로 배열되어 있다. 이러한 PDP는 인가되는 구동 전압 파형의 형태와 방전셀의 구조에 따라 직류형(DC형)과 교류형(AC형)으로 구분된다.

직류형 PDP는 전극이 방전 공간에 그대로 노출되어 있어서 전압이 인가되는 동안 전류가 방전공간에 그대로 흐르게 되며, 이를 위해 전류 제한을 위한 저항을 만들어 주어야 하는 단점이 있다. 반면, 교류형 PDP는 전극을 유전체층이 덮고 있어 자연스러운 커패시턴스 성분의 형성으로 전류가 제한되며 방전시 이온의 충격으로부터 전극이 보호되므로 직류형에 비해 수명이 길다는 장점이 있다.

도 1은 교류형 플라즈마 디스플레이 패널의 일부 사시도이다.

도 1에 도시된 바와 같이, 제1 유리기판(1)위에는 유전체층(2) 및 보호막(3)으로 덮인 주사전극(4)과 유지전극(5)이 쌍을 이루어 평행하게 설치된다. 제2 유리기판(6)위에는 절연체층(7)으로 덮인 복수의 어드레스전극(8)이 설치된다. 어드레스전극(8)들 사이에 있는 절연체층(7) 위에는 어드레스전극(8)과 평행하게 격벽(9)이 형성되어 있다. 또한, 절연체층(7)의 표면 및 격벽(9)의 양측면에 형광체(10)가 형성되어 있다.

제1 유리기판(1)과 제2 유리기판(6)은 주사전극(4)과 어드레스전극(8) 및 유지전극(5)과 어드레스전극(8)이 직교하도록 방전공간(11)을 사이에 두고 대향하여 배치되어 있다. 어드레스전극(8)과, 쌍을 이루는 주사전극(4)과 유지전극(5)과의 교차부에 있는 방전공간이 방전셀(12)을 형성한다.

도 2는 교류형 플라즈마 디스플레이 패널의 중간 계조 구현 방법이 도시된 도면이다.

도 2는 6비트 계조 구현 방법이 도시된 것으로서, 하나의 TV 필드(field)를 6개의 서브 필드로 나누고 있으며, 하나의 서브 필드마다 어드레스기간과 유자 방전 유지 기간으로 분리되어 구성되어 있다.

현재 상용화되어 있는 제품은 도 2에 도시된 바와 같이, 6개의 서브 필드보다 많은 10~12개 또는 그 이상의 서브 필드로 1 TV 필드가 구성되어 있다. 서브 필드의 개수가 많을수록 PDP 화질에 있어 가장 중요한 문제가 되는 의사윤곽을 저감시킬 수 있기 때문에 여러 가지 방법을 사용하여 그 개수를 늘이는 연구가 진행되고 있다.

각 서브필드는 리셋구간, 어드레스 구간, 유지 구간으로 구성된다.

리셋 구간은 이전의 유지 방전의 벽전하 상태를 소거하고 다음의 어드레스 방전을 안정적으로 수행하기 위해 벽전하를 셋업(setup)하는 역할을 한다.

어드레스 구간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀(즉, 어드레싱된 셀)에 벽전하를 쌓아두는 동작을 수행하는 기간이다. 유지 구간은 어드레싱된 셀에 실제로 화상을 표시하기 위한 방전을 수행하는 기간이다.

도 3은 플라즈마 디스플레이 패널의 전극 배열도를 나타낸다.

도 3에 도시된 바와 같이, PDP 전극은 m ×n의 매트릭스 구성을 가지고 있으며, 구체적으로 열 방향으로는 어드레스전극(A1~Am)이 배열되어 있고, 행 방향으로는 n 행의 주사전극(Y1~Yn) 및 유지전극(X1~Xn)이 지그재그로 배열되어 있다. 이하에서는 주사전극을 "Y 전극", 유지전극을 "X 전극"이라 칭한다.

도 3에 도시된 방전셀(12)은 도 1에 도시된 방전셀(12)에 대응한다.

도 4는 플라즈마 디스플레이 패널의 구동 회로도를 도시한 것이다.

도 4에 나타나 있듯이, 패널에 전력을 인가한 후 이를 회수하여 회수된 전력을 다시 패널에 인가하는 전력회수부(10), 전력회수부(10)를 통해 전력을 공급받아 패널에서 어드레싱된 셀에 화상을 표시하기 위해 유지방전을 수행하는 유지방전부(20), 및 유지방전부(20)의 유지방전이 완료되면 유지전극에 소거전압, 램프 파형의 상승전압, 하강전압을 인가하는 전압인가부(30)를 포함한다.

전력회수부(10)는 전력 회수를 위한 상승(Rising) 및 하강(Falling) 스위칭 기능을 하는 M1, M2 FET가 병렬로 연결된다. 이때, M1 FET와 M2 FET 사이에는 제1및 제2 다이오드(D1, D2)가 설치되어 있다.

유지방전부(20)는 유지방전 전압(Vs)이 인가되어 유지 방전을 수행토록 유지 스위칭 및 접지 스위칭 기능을 하는 M3, M4 FET가 각각 병렬로 연결된다.

위의 전력회수부(10)와 유지방전부(20)는 제1 인덕터(L1)에 의해 서로 연결되어 있다.

전압인가부(30)는 커패시터들(C2, C3), 다이오드들(D3, D4), M5, M6, M7, M8, M9 FET로 구성된다.

도 5는 플라즈마 디스플레이 패널의 구동 파형도의 일 실시예를 도시한 것이다.

도 5에는 ADS 구동법을 사용하여 주사 전극과 유지 전극의 구동 파형을 도시한 것으로서, 구동 파형 중 램프 리셋을 행하고 있는 주사 전극의 구동 파형은 도 4의 회로로부터 구현된다.

C2에는 M4 FET가 도통되는 동안 도 4의 ⓐ 경로를 통해 Vset 전압만큼 충전된다. 이렇게 C2에 충전된 전압은 도 4에서 램프 리셋을 위한 전압이다.

이때, M5 FET가 오프 동작되면, M6 FET가 정전류 동작을 하면서 도통되고 도 5의 구동 파형도와 같은 램프 파형이 출력된다.

도 5에서, 첫 번째 서브필드와 두 번째, 세 번째 서브필드가 모드 램프 리셋 동작을 수행하고 있다. 이 경우에, 매 서브필드마다 램프 리셋 동작을 하면서 전체적으로 고르게 벽전하를 쌓기 때문에 방전에 실패하거나 또는 선택되지 않는 셀이 방전하는 등의 실패 발생이 적어진다.

그러나, 방전시키는 셀이 하나도 없는 풀 블랙(Full black) 화면의 경우에, 서브 필드의 개수만큼 도 4에 도시된 바와 같은 고전압의 램프 리셋 방전을 수행하게 되는데 이는 콘트라스트 비에 악형을 주게 된다는 문제점이 있다.

도 6은 플라즈마 디스플레이 패널의 구동 파형도의 다른 실시예를 도시한 것이다.

도 6은 램프 리셋을 매 서브필드마다 수행하지 않고 적절히 빼면서 램프 리셋을 수행하는 것으로서, 그만큼 백그라운드 휘도를 저하시켜 결국 콘트라스트 비의 향상을 유도하는 구동 파형도이다.

이때, 도 6도 도 4의 회로를 이용해 구동 파형의 출력이 가능하다.

그런데, 도 6에 도시된 바와 같은 구동 파형은 콘트라스트 비가 향상되는 대신에 그만큼의 리셋 동작은 불완전해져 구동 전압 마진이 작아지게 되는 문제점이 있다.

이와 같이, ADS 구동을 하는 플라즈마 디스플레이 패널에 있어서, 1TV 필드 기간 동안 n개의 서브필드에서 발생하는 n번의 리셋 방전은 항상 나타나는 것으로, 블랙 화면을 나타낼 때도 일정량의 발광이 존재하게 되어 콘트라스트 비의 저하를 초래한다.

이를 방지하기 위해, 위에서 언급한 바와 같이 매 서브필드마다 리셋 방전을 수행하지 않고 일부 서브필드에서만 리셋 방전을 수행하는 기술이 적용되기는 하나 패널의 구동 전압 마진을 감소시키게 된다.

본 발명은 위의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 콘트라스트 비를 향상시키면서 패널의 구동 전압 마진을 확보할 수 있는 플라즈마 디스플레이 패널의 구동 회로 및 그 방법을 제공하는 것이다.

도 7은 본 발명에 따른 실시예의 플라즈마 디스플레이 패널의 구동 회로도를 도시한 것이다.

도 8은 본 발명에 따른 실시예의 플라즈마 디스플레이 패널의 구동 파형도를 도시한 것이다.

상기한 바와 같은 목적을 실현하기 위한 본 발명에 따른 플라즈마 디스플레이 패널의 구동 회로의 특징은, 패널에 전력을 인가한 후 이를 회수하여 회수된 전력을 다시 패널에 인가하는 전력회수부; 상기 전력회수부를 통해 전력을 공급받아 패널에서 어드레싱된 셀에 화상을 표시하기 위해 유지방전을 수행하는 유지방전부; 및 상기 유지방전부의 유지방전이 완료되면, 정해진 구간마다 소거전압, 상승전압, 하강전압을 패널에 인가하고, 제1 기울기를 갖는 상승 리셋 펄스 및 상기 제1 기울기보다 작은 제2 기울기를 갖는 상승 램프 리셋 펄스를 각각 제1 서브필드 및 제2 서브필드에 인가하는 전압인가부를 포함한다.

상기 전압인가부는 상기 제1 기울기를 갖는 상승 램프 리셋 펄스의 제1 전압을 공급하는 전원에 전기적으로 직렬로 연결되는 제1 및 제2 커패시터; 상기 제1 전원과 상기 제1 커패시터의 접점에 일단이 전기적으로 연결되고 상기 패널에 타단이 전기적으로 연결되며, 상기 제1 기울기를 갖는 상승 램프 리셋 펄스를 출력하기 위한 제1 램프용 전계효과 트랜지스터; 및 상기 제1 커패시터와 상기 제2 커패시터의 접점에 일단이 전기적으로 연결되고 상기 패널에 타단이 전기적으로 연결되며, 상기 제2 기울기를 갖는 상승 램프 리셋 펄스를 출력하기 위한 제2 램프용 전계효과 트랜지스터를 포함하며, 상기 상승 램프 리셋 펄스의 제1 기울기 및 제2 기울기는 상기 제1 및 제2 커패시터의 용량 비율에 따라 결정된다.

한편, 본 발명에 따른 플라즈마 디스플레이 패널의 구동 방법의 특징은, 제1 기울기를 갖는 상승 램프 리셋 펄스를 제1 서브필드에 인가하고 상기 제1 기울기보다 작은 제2 기울기를 갖는 상승 램프 리셋 펄스를 제2 서브필드에 인가하여 리셋 방전을 수행하는 리셋 단계; 상기 리셋 단계 이후, 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀에 벽전하를 쌓아두는 동작을 수행하는 어드레스 단계; 및 상기 어드레스 단계에서 어드레싱된 셀에 화상을 표시하기 위해 유지방전을 수행하는 유지방전 단계를 포함한다.

상기 리셋 단계에서, 상기 제1 및 제2 서브필드에 인가되는 상승 램프 리셋 펄스의 제1 및 제2 기울기 각각은 상기 제1 기울기를 갖는 상승 램프 리셋 펄스의 제1 전압을 공급하는 전원에 전기적으로 직렬 연결되는 제1 및 제2 커패시터의 용량 비율에 따라 결정된다.

이하 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시예를 상세히 설명하면 다음과 같다.

도 7에 도시된 바와 같이, 패널에 전력을 인가한 후 이를 회수하여 회수된 전력을 다시 패널에 인가하는 전력회수부(100), 전력회수부(100)를 통해 전력을 공급받아 패널에서 어드레싱된 셀에 화상을 표시하기 위해 유지방전을 수행하는 유지방전부(200), 및 유지방전부(200)의 유지방전이 완료되면, 유지전극에 소거전압을인가하는 소거 구간, 약방전을 위해 램프 파형의 상승전압을 인가하는 상승 구간, 완만하게 하강하는 하강전압을 인가하는 하강 구간을 포함하는 전압인가부(300)를 포함한다.

전력회수부(100)는 전력 회수를 위한 상승(Rising) 및 하강(Falling) 스위칭 기능을 하는 M1, M2 FET가 병렬로 연결된다. 이때, M1 FET와 M2 FET 사이에는 제1 및 제2 다이오드(D1, D2)가 설치되어 있다.

유지방전부(200)는 유지방전 전압(Vs)이 인가되어 유지 방전을 수행토록 유지 스위칭 및 접지 스위칭 기능을 하는 M3, M4 FET가 각각 병렬로 연결된다.

위의 전력회수부(100)와 유지방전부(200)는 제1 인덕터(L1)에 의해 서로 연결되어 있다.

전압인가부(300)는 상승 구간에서 램프 리셋 펄스 인가시 서브필드별로 전위 레벨이나 기울기가 서로 다르게 인가되도록 C4, D5, 및 M7 FET가 추가되어 커패시터들(C2, C3, C4), 다이오드들(D3, D4, D5), M5, M6, M7, M8, M9, M10 FET로 구성된다.

즉, 전압인가부(300)는 리셋 전압(Vset)이 충전되는 직렬 경로 상에 C2와 C4가 직렬 연결되고, M6과 M7 FET가 램프용 스위치로 동작된다.

이때, 전압인가부(300)는 C2와 C4, M6 FET, M7 FET 이외에 다른 직렬 커패시터와 램프용 스위치를 추가하여 램프 리셋 전위에 또 다른 전위 레벨의 램프 리셋 파형을 추가시킬 수 있다.

위의 경우에, 직렬 커패시터와 램프용 스위치가 일정 수 이상으로 추가되어다수의 램프 리셋 전위 레벨이 만들어지게 되면, 회로의 복잡성과 패널 동작 조건에 악영향을 미칠 수 있으므로 적절한 수의 직렬 커패시터와 램프용 스위치를 추가 설계해야 한다.

이와 같이 구성되는 본 발명에 따른 실시예의 플라즈마 디스플레이 패널의 구동 회로의 동작을 첨부된 도면을 참고하여 상세히 설명하면 다음과 같다.

도 8에 나타나 있듯이, 램프 리셋 펄스의 전위 레벨과 기울기가 서브필드별 서로 달라짐을 알 수 있다.

M4 FET가 도통하면, 리셋 전압이 D3, C2, C4, M4 FET의 경로(도 7의 ⓑ 경로)를 통해 C2, C4에 충전된다. 이때, C2, C4에 충전되는 전압은 하기한 수학식 1로 결정된다.

첫 번째 서브필드에서는 M4 FET의 도통으로 C3, C4에 충전된 전압이 M5 FET가 오프 동작되고, M6 FET가 도통되어 리셋 전압(Vset)의 전위 레벨로 램프 리셋 동작을 수행한다.

그 후, 두 번째 서브필드에서는 M5 FET가 오프 동작된 후에 M7 FET가 도통되면서 리셋 전압의 전위 레벨보다 낮은 레벨 수준으로 램프 리셋 동작을 수행한다.

이때, 램프 리셋 펄스의 기울기가 첫 번째 서브필드에 비해 두 번째 서브필드에서 보다 완만해짐을 알 수 있다.

또한, 두 번째 서브필드와 세 번째 서브필드, 각 서브필드에서의 램프 리셋 펄스의 전위 레벨은 도 7의 C2, C4의 용량 비율을 조정하여 변경시킬 수 있다.

위와 같이, 본 발명에 따른 실시예의 플라즈마 디스플레이 패널의 구동 방법은 높은 수준의 리셋 전압의 전위 레벨로 램프 리셋 동작을 수행하여 플라즈마 디스플레이 패널의 동작 전압 마진을 확보하면서, 리셋 전압의 전위 레벨보다 낮은 수준의 전위 레벨로 램프 리셋 동작을 수행하여 백그라운드 휘도를 낮추어 콘트라스트 비를 향상시킬 수 있다.

상기 도면과 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

본 발명에 의한 플라즈마 디스플레이 패널의 구동 회로와 그 방법은 램프 리셋 전위와 그 기울기를 각 서브필드마다 적정 수준으로 달리하여 선택적으로 인가함으로써 패널의 동작 전압의 마진 손실이 보정 가능할 뿐만 아니라 백그라운드 휘도를 낮추어 콘트라스트 비가 저하되는 것을 방지하는 효과가 있다.

또한, 본 발명에 의한 플라즈마 디스플레이 패널의 구동 회로와 그 방법은 램프 리셋의 전위와 기울기를 서브필드별 다르게 인가하기 위해 별도의 추가 전원 없이 커패시터와 스위칭 소자만 추가하므로 추가 비용이 소요되지 않는다는 효과도 있다.

Claims

패널에 전력을 인가한 후 이를 회수하여 회수된 전력을 다시 패널에 인가하는 전력회수부;

상기 전력회수부를 통해 전력을 공급받아 패널에서 어드레싱된 셀에 화상을 표시하기 위해 유지방전을 수행하는 유지방전부; 및

상기 유지방전부의 유지방전이 완료되면, 정해진 구간마다 소거전압, 상승전압, 하강전압을 패널에 인가하고, 제1 기울기를 갖는 상승 리셋 펄스 및 상기 제1 기울기보다 작은 제2 기울기를 갖는 상승 램프 리셋 펄스를 각각 제1 서브필드 및 제2 서브필드에 인가하는 전압인가부

를 포함하는 플라즈마 디스플레이 패널의 구동 회로.
제 1 항에 있어서,

상기 전압인가부는

상기 제1 기울기를 갖는 상승 램프 리셋 펄스의 제1 전압을 공급하는 전원에 전기적으로 직렬로 연결되는 제1 및 제2 커패시터;

상기 제1 전원과 상기 제1 커패시터의 접점에 일단이 전기적으로 연결되고 상기 패널에 타단이 전기적으로 연결되며, 상기 제1 기울기를 갖는 상승 램프 리셋 펄스를 출력하기 위한 제1 램프용 전계효과 트랜지스터; 및

상기 제1 커패시터와 상기 제2 커패시터의 접점에 일단이 전기적으로 연결되고 상기 패널에 타단이 전기적으로 연결되며, 상기 제2 기울기를 갖는 상승 램프 리셋 펄스를 출력하기 위한 제2 램프용 전계효과 트랜지스터를 포함하며,

상기 상승 램프 리셋 펄스의 제1 기울기 및 제2 기울기는 상기 제1 및 제2 커패시터의 용량 비율에 따라 결정되는 플라즈마 디스플레이 패널의 구동 회로.
한 프레임을 복수의 서브필드로 나누어 구동하는 플라즈마 디스플레이 패널의 구동 방법에 있어서,

제1 기울기를 갖는 상승 램프 리셋 펄스를 제1 서브필드에 인가하고 상기 제1 기울기보다 작은 제2 기울기를 갖는 상승 램프 리셋 펄스를 제2 서브필드에 인가하여 리셋 방전을 수행하는 리셋 단계;

상기 리셋 단계 이후, 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀에 벽전하를 쌓아두는 동작을 수행하는 어드레스 단계; 및

상기 어드레스 단계에서 어드레싱된 셀에 화상을 표시하기 위해 유지방전을 수행하는 유지방전 단계

를 포함하는 플라즈마 디스플레이 패널의 구동 방법.
제 3 항에 있어서,

상기 리셋 단계에서,

상기 제1 및 제2 서브필드에 인가되는 상승 램프 리셋 펄스의 제1 및 제2 기울기 각각은 상기 제1 기울기를 갖는 상승 램프 리셋 펄스의 제1 전압을 공급하는 전원에 전기적으로 직렬 연결되는 제1 및 제2 커패시터의 용량 비율에 따라 결정되는 플라즈마 디스플레이 패널의 구동 방법.
제 3 항에 있어서,

상기 리셋 단계에서,

상기 제1 서브필드에 인가되는 상승 램프 펄스의 제1 기울기보다 작은 제2 기울기를 갖는 상승 램프 리셋 펄스가 인가되는 상기 제2 서브필드는 상기 복수개의 서브필드 중 상기 제1 서브필드를 제외한 나머지 서브필드인 플라즈마 디스플레이 패널의 구동 방법.
삭제
제2항에 있어서,

상기 제1 서브필드의 리셋 기간에서 제1 기울기를 갖는 상승 램프 리셋 펄스가 인가되는 동안 상기 제1 램프용 전계효과 트랜지스터가 턴온되는 플라즈마 디스플레이 패널의 구동 회로.
제2항에 있어서,

상기 제2 서브필드의 리셋 기간에서 제2 기울기를 갖는 상승 램프 리셋 펄스가 인가되는 동안 상기 제2 램프용 전계효과 트랜지스터가 턴온되는 플라즈마 디스프레이 패널의 구동 회로.
제2항에 있어서,

상기 제1 서브필드에 인가되는 상승 램프 리셋 펄스의 제1 기울기보다 작은 제2 기울기를 갖는 상승 램프 리셋 펄스가 인가되는 제2 서브필드는 상기 제1 서브필드를 제외한 나머지 서브필드인 플라즈마 디스플레이 패널의 구동 회로.