JPH11121645A - セラミック多層基板及びその製造方法 - Google Patents

セラミック多層基板及びその製造方法

Info

Publication number
JPH11121645A
JPH11121645A JP9280111A JP28011197A JPH11121645A JP H11121645 A JPH11121645 A JP H11121645A JP 9280111 A JP9280111 A JP 9280111A JP 28011197 A JP28011197 A JP 28011197A JP H11121645 A JPH11121645 A JP H11121645A
Authority
JP
Japan
Prior art keywords
conductor pattern
pattern
conductor
ceramic
multilayer substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9280111A
Other languages
English (en)
Other versions
JP3173439B2 (ja
Inventor
Noboru Mori
昇 毛利
Hayashi Matsunaga
速 松永
Masaaki Hayama
雅昭 葉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP28011197A priority Critical patent/JP3173439B2/ja
Priority to US09/173,288 priority patent/US6429114B1/en
Publication of JPH11121645A publication Critical patent/JPH11121645A/ja
Application granted granted Critical
Publication of JP3173439B2 publication Critical patent/JP3173439B2/ja
Priority to US10/074,792 priority patent/US6861744B2/en
Priority to US10/081,948 priority patent/US20020094604A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/207—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a prefabricated paste pattern, ink pattern or powder pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0113—Female die used for patterning or transferring, e.g. temporary substrate having recessed pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H05K3/4667—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders characterized by using an inorganic intermediate insulating layer

Abstract

(57)【要約】 【課題】 セラミック多層基板の製造方法として、配線
抵抗が低く、高密度の配線が可能なものを提供する。 【解決手段】 凹版を用いてセラミック基板２上に第１
導体パターン３を転写し、第１絶縁層２１を形成した上
に第２導体パターン４を形成し、ビア１１で両導体パタ
ーン３，４を接続する構成とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はセラミック多層基板
及びその製造方法に関する。
【０００２】
【従来の技術】近年、電子機器の小型化が進んでおり、
それに伴って電子機器内で使用される電子部品の小型化
についてもとどまるところを知らない。電子回路を形成
するプリント回路基板やセラミック多層基板についても
同様であり、回路を形成する導体やビアホールの微細化
技術あるいは、多層化技術により一層の高密度配線を実
現する方向にある。
【０００３】従来のセラミック多層基板の製造方法を図
１９によって説明する。まず、アルミナを主成分とする
厚み約０．２mm程度のグリーンシート５１を用意し、必
要な箇所にビアホール５２をパンチングあるいはＣＯ2
レーザーによって穴明け加工を施す。次に、そのビアホ
ール５２に、導電性ペースト（例えばタングステンペー
ストなど）をスクリーン印刷法などにより充填・乾燥し
てビア５３を形成する。
【０００４】続いてそのグリーンシート５１に導電性ペ
ーストによって導体パターン５４をスクリーン印刷法に
よって所望の回路パターンを印刷形成すれば第１層の回
路基板５５が準備されることになる。同様に第２層の回
路基板５６あるいは第３層の回路基板５７、更に必要が
あれば第４層の回路基板５８を準備し、それぞれ位置合
わせをして、プレスすることにより積層された回路基板
５９を得ることができる。次に、これを９００〜１６０
０℃の高温にて焼成すれば、セラミック多層基板６０が
得られる。
【０００５】この方法によれば、積層数を増すことによ
って、高密度化を図ることができる。
【０００６】
【発明が解決しようとする課題】しかしながら、前述の
従来のセラミック多層基板の製造方法は以下のような問
題点を有していた。
【０００７】導体パターン５４の形成がスクリーン印
刷によるため、ライン幅（Ｗ）／ライン間隔（Ｓ）＝７
５μｍ／７５μｍ以下に微細にすることが非常に困難で
ある。
【０００８】スクリーン印刷による導体パターン５４
の形成の場合は、微細パターンにする程膜厚も薄くな
り、例えばＷ＝７５μｍの時にはその膜厚が約５μｍし
かとれないので、配線抵抗が高くなるという欠点を有す
る。
【０００９】配線材料が特にタングステンの場合に
は、銀（Ａｇ）や銅（Ｃｕ）による配線よりも配線抵抗
が３〜５倍ほど高く、微細パターンになる程この欠点が
大きくなり、電気部品として使用できなくなる場合が多
くなる。
【００１０】基板及び配線材料は、約９００ないし１
６００℃という高温で同時に焼成されるために焼成後に
約１５〜２０％という材料収縮が発生し、このために基
板の寸法ばらつきが大きく生じる。この収縮ばらつきの
ために配線部の寸法ばらつきも大きくなり、ＬＳＩの非
常に微細なバンプとの接線が精度上から不正確となり、
実装歩留りの低下の原因となっている。
【００１１】更に、スクリーン印刷による導体パター
ン５４の形成の場合、ライン幅が７５μｍ以上となり
（印刷歩留り及び配線抵抗を配慮すれば一般に１２０μ
ｍ以上必要）、狭い面積の中で多くのラインを形成する
ためには配線の多層化をせざるを得なくなり、多層化す
る程、又実装精度のために寸法精度を厳しくする程、基
板コストは高くなる。
【００１２】本発明は、このような従来の課題を解決す
るものであり、以下のような長所を備えたセラミック多
層基板及びその製造方法を提供することを目的とするも
のである。
【００１３】導体パターンのライン幅の微細化が１０
μｍまで可能であり、セラミック多層基板として例えば
ライン幅が３０μｍであれば導体膜厚が３０μｍの高膜
厚が可能となり、配線抵抗が低く、配線密度も非常に高
いものにすることができる。
【００１４】導体パターンの形成と同時に、微細なビ
アパターンを形成できるので、非常に寸法精度が高く緻
密な配線パターンが形成できる。
【００１５】絶縁層が研磨あるいは研削されているの
で、平坦化され層数を増やしても、層間の接続が悪くな
ることはなく、更に、表層部にＬＳＩチップをフェース
ダウン実装する場合においても平坦化されているので、
接続の良いセラミック多層基板となる。
【００１６】導体パターンは、すでに焼成済みのセラ
ミック基板上に形成するため、ＬＳＩとの接続用ランド
パターンの精度は数μｍ程度のばらつきで制御が可能で
あり、ＬＳＩのパッド間ピッチが１００μｍ以下のもの
に対しても微細で高精度な寸法の配線パターン上へのフ
ェースダウン実装の歩留りはほぼ１００％を実現でき
る。
【００１７】
【課題を解決するための手段】上記目的を達成するため
に本発明のセラミック多層基板の製造法は、可とう性樹
脂基材の表面に第１導体パターンに対応するパターンで
第１の溝を形成し、又第１導体パターンのビア部に対応
するパターンで第２の溝を第１の溝よりも深く形成した
凹版を製造する工程と、第１及び第２の溝に導電性ペー
ストを充填し、脱泡及び乾燥する工程と、前記工程で乾
燥された導電性ペーストを乾燥による体積減少分を補う
ために追加の導電性ペーストを再充填し、再脱泡及び再
乾燥する工程とを所定の回数を繰り返す工程と、凹版と
セラミック基板とを所定の範囲の熱及び圧力を加えるこ
とによって貼り合わせる工程と、凹版をセラミック基板
から剥離して導電性ペーストのパターンをセラミック基
板上に転写し焼成して第１導体パターンを形成する工程
と、第１導体パターンの上に第１絶縁層を印刷形成する
工程と、第１絶縁層の上に第２導体パターンを印刷形成
する工程とを包含するものである。
【００１８】この構成によれば、可とう性樹脂基材の表
面に微細な第１の溝と第２の溝を第１導体パターンに対
応したパターンで形成して凹版を製造し、溝部に導電性
ペーストを充填・脱泡・乾燥し、乾燥による体積減少分
を補うために追加の導電性ペーストを再充填し、再乾燥
する工程を所定の回数繰り返すことで溝部に濃縮された
導体材料が充填されることになり、凹版とセラミック基
板とを所定の範囲の熱及び圧力を加えることによって貼
り合わせ、凹版をセラミック基板から剥離して、乾燥さ
れた導電性ペーストのパターンをセラミック基板上に転
写し、焼成して第１導体パターンを形成し、第１導体パ
ターンの上に第１絶縁層を印刷形成し、更に第１絶縁層
の上に第２導体パターンを印刷形成することによって、
高膜厚で微細な配線パターンを簡単に形成することが可
能となり、配線抵抗が低く、配線密度の高い、しかも配
線パターンの寸法精度の高いものができるという効果を
有する。
【００１９】
【発明の実施の形態】請求項１に記載の発明は、セラミ
ック基板上に第１導体パターンを凹版印刷によって形成
し、第１導体パターンの上に絶縁体を形成しているセラ
ミック多層基板の製造方法であって、（ａ）可とう性樹
脂基材の表面に第１導体パターンに対応するパターンで
第１の溝を形成し、又第１導体パターンのビア部に対応
するパターンで第２の溝を第１の溝よりも深く形成した
凹版を製造する工程と、（ｂ）この第１及び第２の溝に
導電性ペーストを充填し、脱泡及び乾燥する工程と、
（ｃ）前記工程（ｂ）で乾燥された導電性ペーストを乾
燥による体積減少分を補うために追加の導電性ペースト
を再充填し、再脱泡及び再乾燥する工程とを所定の回数
を繰り返す工程と、（ｄ）この凹版とセラミック基板と
を所定の範囲の熱及び圧力を加えることによって貼り合
わせる工程と、（ｅ）この凹版をセラミック基板から剥
離して、導電性ペーストのパターンをセラミック基板上
に転写し、焼成して第１導体パターンを形成する工程
と、（ｆ）第１導体パターンの上に第１絶縁層を印刷形
成する工程と、（ｇ）第１絶縁層の上に第２導体パター
ンを印刷形成する工程と、を包含するセラミック多層基
板の製造方法であり、配線密度が高く、導体パターンの
ライン幅の微細化が可能となる。
【００２０】請求項２に記載の発明は、セラミック基板
が、セラミック基板と、セラミック基板の少なくとも一
方の表面に形成された厚さ２０μｍ以下の樹脂層とを備
え、この樹脂層は熱硬化性樹脂または熱可塑性樹脂であ
る請求項１に記載のセラミック多層基板の製造方法であ
り、厚さ２０μｍ以下にすることにより、導体パターン
の変形が非常に小さくなるという作用を有する。
【００２１】請求項３に記載の発明は、第１導体パター
ンの上に第１絶縁層を全面に印刷形成し、第１絶縁層の
乾燥皮膜を研磨あるいは研削することで第１導体パター
ンのビア部を露出させ、焼成した請求項１に記載のセラ
ミック多層基板の製造方法であり、ビアサイズ、ビアピ
ッチが小さくなっても高精度にビア露出が可能となり、
高密度な多層化が可能であるという作用を有する。
【００２２】請求項４に記載の発明は、第１導体パター
ンの上に第１絶縁層を全面に印刷形成し、焼成後に第１
絶縁層を研磨あるいは研削することで、第１導体パター
ンのビア部を露出させた請求項１に記載のセラミック多
層基板の製造方法であり、ビアサイズ、ビアピッチが小
さくなっても高精度にビア露出が可能であり、ビアと絶
縁層の高さが同一面で平坦化ができ、２層目以降の凹版
転写が高歩留りで可能であるという作用を有する。
【００２３】請求項５に記載の発明は、第１導体パター
ンの上に第１絶縁層を全面に印刷形成し、第１絶縁層の
乾燥皮膜を研磨あるいは研削することで第１導体パター
ンのビア部を露出させ、焼成した後で再び研磨あるいは
研削した請求項１に記載のセラミック多層基板の製造方
法であり、高精度にビア露出が可能で、ビアと絶縁層が
同一面に平坦化加工が容易で低コストになるという作用
を有する。
【００２４】請求項６に記載の発明は、第２導体パター
ンは第１導体パターンと同様の工程で形成した請求項１
に記載のセラミック多層基板の製造方法であり、２層目
にも凹版のファイン形成が可能なので高密度な多層化が
実現できることになる。
【００２５】請求項７に記載の発明は、セラミック基板
の他方の面に第１導体パターン及び第２導体パターンと
同様の方法で形成した第３導体パターン及び第４導体パ
ターンを形成した請求項１または６に記載のセラミック
多層基板の製造方法であり、セラミック基板の両面に凹
版のファイン形成が可能なので更に高密度な多層化が実
現できることになる。
【００２６】請求項８に記載の発明は、第３導体パター
ンは第１導体パターンと、又第４導体パターンは第２導
体パターンと同時に貼り合わせ、転写形成した請求項７
に記載のセラミック多層基板の製造方法であり、セラミ
ック基板の両面に同時にパターン形成するので製造コス
トが低減可能となる。
【００２７】請求項９に記載の発明は、セラミック基板
の一部に誘電体層を形成した請求項１に記載のセラミッ
ク多層基板の製造方法であり、誘電体層を加えることに
より電源ノイズの低減に効果がある。
【００２８】請求項１０に記載の発明は、セラミック基
板のスルーホール部に導体材料をほぼ完全に充填・焼成
された請求項１に記載のセラミック多層基板の製造方法
であり、スルーホールを完全に充填することにより、ス
ルーホール上へのビア形成が可能となり、高密度配線が
可能となる。
【００２９】請求項１１に記載の発明は、第１導体ある
いは第２導体パターンの一部に、ＬＳＩチップをフェー
スダウン実装して、電気的接続を行う工程を含む請求項
１または６に記載のセラミック多層基板の製造方法であ
り、高密度配線の基板なので、ＬＳＩチップをフェース
ダウン実装が可能となっており、更にフェースダウン実
装が可能なので、製品の小型化につながる。
【００３０】請求項１２に記載の発明は、第２の溝はＬ
ＳＩチップのパッド部に対応させて第１導体あるいは第
２導体パターンを形成して微細なバンプと成し、このバ
ンプの頂点部に導電性ペーストを付着させ、ＬＳＩチッ
プをフェースダウン実装して電気的接続を行う工程を含
む請求項１または６に記載のセラミック多層基板の製造
方法であり、導体パターンに凹版でバンプを同時に形成
できるので、ＬＳＩチップに予めバンプを形成する必要
がなく低コスト化更に、リペアが可能となる。
【００３１】請求項１３に記載の発明は、セラミック基
板と、可とう性樹脂基材を使用した凹版印刷によってセ
ラミック基板上に転写形成された第１導体パターンと、
この第１導体パターン上の絶縁層と、上記第１導体パタ
ーンと一体となった凸状の段差を有するビア部を介して
電気的に接続された第２の導体パターンとを備えたセラ
ミック多層基板であり、凸状の段差のビアのためにビア
の転写性が良く高歩留りとなる。
【００３２】請求項１４に記載の発明は、セラミック基
板と、可とう性樹脂基材を使用した凹版印刷によってセ
ラミック基板上に転写形成された第１導体及び第３導体
パターンと、この第１導体及び第３導体パターン上の絶
縁層と、上記第１導体及び第３導体パターンと一体とな
った凸状の段差を有するビア部を介して電気的に接続さ
れた第２導体及び第４導体パターンとを備えたセラミッ
ク多層基板であり、両面に凸状の段差のビアを設けるこ
とによりビアの転写性が良く、更に両面多層基板として
高密度なセラミック多層基板となる。
【００３３】請求項１５に記載の発明は、導体パターン
の一部に網状パターンを備えた請求項１３または１４に
記載のセラミック多層基板であり、電源やＧＮＤ電極の
低インピーダンス化に効果がある。
【００３４】請求項１６に記載の発明は、導体パターン
の外周部にシールドパターンを備えた請求項１３または
１４に記載のセラミック多層基板であり、外周部のシー
ルドにより耐ノイズ性が向上することになる。
【００３５】請求項１７に記載の発明は、セラミック基
板のスルーホール部に導体材料をほぼ完全に充填・焼成
し、このスルーホール部の上に第１導体パターンあるい
は第３導体パターンのビア部が配置される請求項１３ま
たは１４に記載のセラミック多層基板であり、スルーホ
ールを完全に充填することによりスルーホール上へのビ
ア形成が可能となり、高密度配線が可能となる。
【００３６】請求項１８に記載の発明は、セラミック基
板の一部に誘電体層を形成した請求項１３または１４に
記載のセラミック多層基板であり、誘電体層を加えるこ
とにより、電源ノイズの低減に効果がある。
【００３７】請求項１９に記載の発明は、第１導体ある
いは第２導体パターンの一部に、ＬＳＩチップをフェー
スダウン実装して、電気的接続をした請求項１３または
１４に記載のセラミック多層基板であり、高密度配線の
基板なので、ＬＳＩチップをフェースダウン実装が可能
となっており更にフェースダウン実装が可能なので、製
品の小型化につながる。
【００３８】請求項２０に記載の発明は、第２の溝はＬ
ＳＩチップのパッド部に対応させて第１導体あるいは第
２導体パターンを形成して微細なバンプと成し、このバ
ンプの頂点部に導電性ペーストを付着させ、ＬＳＩチッ
プをフェースダウン実装して電気的接続をした請求項１
３または１４に記載のセラミック多層基板であり、導体
パターンに凹版でバンプを同時に形成した構成なのでＬ
ＳＩチップに予めバンプを形成する必要がなく、低コス
ト化が図れる。
【００３９】請求項２１に記載の発明は、第１導体ある
いは第２導体パターンの一部に０．８mmピッチ以下の格
子状ランドを設け、この格子状ランドにＬＳＩパッケー
ジを実装して電気的接続をした請求項１３または１４に
記載のセラミック多層基板であり、高密度配線の基板な
ので、０．８mmピッチ以下の格子状ランドのパッケージ
で実装可能となる。
【００４０】（実施の形態１）本発明のセラミック基板
の製造方法の第１の実施の形態を図１〜図９を参照して
以下に説明する。
【００４１】本実施の形態のセラミック多層基板１は、
図１に示す通り、セラミック基板２の上に導体ライン幅
を２０μｍ、ライン間隔を４０μｍ、導体膜厚は焼成後
で２０μｍにした第１導体パターン３を形成し、又同時
に第１導体パターン３に径１００μｍのビア１１を形成
した。第１導体パターン３の上には第１絶縁層２１を形
成し、更にその上には第２導体パターン４を形成し、こ
の第２導体パターン４はビア１１と電気的に接続されて
いる。
【００４２】続いて、本実施の形態の製造方法を工程順
に説明する。まず、第１導体パターン３は凹版印刷によ
って製造される。図２において、使用される凹版４０
は、厚さ１２５μｍの可とう性樹脂基材であるポリイミ
ドフィルムに対し予め所望の配線パターンに対応した形
状となるようエキシマレーザ装置を用いて紫外線領域の
波長２４８ｎｍのレーザビームにて照射されて作成され
る。レーザビームで照射された部分は光化学反応で分解
されて第１導体パターン３のラインに相当する第１の溝
１２が加工される。本実施の形態では溝の幅を２５μ
ｍ、溝の深さを３０μｍとした。
【００４３】次に、第１導体パターン３のビア１１に対
応するパターンで第２の溝１３を前記同様にエキシマレ
ーザ装置を用いて更に加工を加えて深い溝とした。本実
施の形態では第２の溝１３の最深部の径は１２０μｍ、
溝深さは９０μｍとした。
【００４４】このようにエキシマレーザを用いるために
第１の溝１２の幅が１０μｍ以下でも可能となり、更に
第１及び第２の溝１２，１３の深さも任意に調整でき、
しかも溝部の幅の寸法よりも深さ寸法の方を大きくとれ
るというアスペクト比の大きなことがこの凹版４０の特
徴の一つである。
【００４５】可とう性樹脂基材としては、エキシマレー
ザによる加工の場合は、光化学反応で分解される材料で
あれば何でも可能であるが、他にポリエチレンテレフタ
レート（ＰＥＴ）やポリエーテルイミド（ＰＥＩ）など
も使用できる。凹版４０の材料として使用しているポリ
イミドフィルムでは溝部１２，１３の中に充填されて転
写される導体ペースト４２とフィルムとの剥離性が充分
でない。そのため、転写工程において溝部１２，１３の
内部に導体ペースト４２が残存しやすい。そこで、凹版
４０の表面、特に溝部１２，１３の表面に剥離層（図示
せず）を形成する。剥離層はフッ化炭素系単分子膜を使
用した。
【００４６】次に、剥離層が形成された凹版４０の表面
に導体ペースト４２としてＡｇ−Ｐｄペーストを塗布す
る。そして、塗布後の凹版４０の表面をスキージ４１で
掻くことによって凹版表面の余分なＡｇ−Ｐｄペースト
を除去するとともに、溝部１２，１３の中にＡｇ−Ｐｄ
ペーストを充分に充填する。
【００４７】凹版に導体ペースト４２を充填する時に、
特に溝１２，１３の幅が狭くなったり、第２の溝１３の
ように深くなってくると図３（ａ）に示すように気泡８
が残存しやすくなる。そこで本実施の形態では真空装置
に導体ペースト４２の充填された凹版４０を入れて脱泡
し、気泡を除去し、再度スキージ４１で凹版４０の表面
を掻くことによって凹版４０の表面の余分な導体ペース
ト４２を除去し、図３（ｂ）のように気泡８のない導体
ペースト４２の充填とした。
【００４８】脱泡方法は、導体ペースト４２の充填され
た凹版４０を回転装置に入れて、遠心力によって気泡８
を除去することによっても可能であった。又、回転装置
を真空にすることにより更に気泡８の除去は容易とな
り、凹版４０の溝１２，１３の形態によってその脱泡方
法は自由に選択することができる。充填されたＡｇ−Ｐ
ｄペーストは凹版４０とともに乾燥機を用いて乾燥させ
てＡｇ−Ｐｄペースト中の有機溶剤を蒸発させる。その
ため、有機溶剤の蒸発分に相当するだけ、溝部１２，１
３の内部に充填されているＡｇ−Ｐｄペーストの体積が
減少する。そこで、この体積減少分を補うためにＡｇ−
Ｐｄペーストの充填脱泡工程及び乾燥工程を再度繰り返
す。この繰り返しによって充填されているＡｇ−Ｐｄペ
ーストの乾燥後の厚さを溝部１２，１３の深さとほぼ同
等にすることができる。本例では３回の充填・脱泡・乾
燥を繰り返した。
【００４９】一方、セラミック基板２は、図４に示すよ
うにスルーホール７にスクリーン印刷により導体ペース
トを充填・乾燥を繰り返し焼成することによって、完全
に導体材料、ここではＡｇ−Ｐｄで埋めた。
【００５０】続いて、セラミック基板２上に導体パター
ンが転写されるように、熱可塑性樹脂よりなる接着層４
４によってセラミック基板２に形成した。図５に模式的
に示されているように、乾燥済み導体ペースト４３が充
填された溝部１２，１３を有する側の凹版４０の表面と
接着層４４とを対向させ、凹版４０とセラミック基板２
とを加熱・加圧して貼り合わせる。ここで、セラミック
基板２として焼成済みのセラミック基板２を使用した。
後述するように、接着層４４の厚さが厚くなると、焼成
時に接着層４４自身の燃焼と収縮力によって導体パター
ンがうまく形成されないという問題点が発生する。発明
者らによる検討の結果、接着層４４の厚さは２０μｍ以
下が適当であることが確認されている。貼り合わせ工程
の温度は１３０℃とした。これは使用する熱可塑性樹脂
のガラス転移点よりも約３０℃程高い温度を選び、転写
性の良いことを確認した。熱可塑性樹脂は、ポリビニー
ルブチラール樹脂（以下、ＰＶＢと略記）を溶解したブ
チルカルビトールアセテート（以下、ＢＣＡと略記）の
溶液をセラミック基板２の表面にディップ法によって塗
布して乾燥する。これによって、セラミック基板２の表
面全体に厚さ５μｍのＰＶＢ層を接着層４４として形成
する。なお、ＰＶＢ層はディップ法の他にスピンナー法
あるいはロールコータ法、スクリーン印刷法を用いて塗
布することもできる。
【００５１】ところで、通常、セラミック基板２の表面
には少なくとも約３０μｍ程度のうねりが存在する。こ
こで凹版として柔軟性をもっていないような例えばガラ
ス製凹版等の場合には硬く剛性が大きすぎるために、貼
り合わせ時に凹版が基板のうねり形状に充分に追従でき
ないが、本発明のようにフレキシブル性に富んだ樹脂製
の凹版４０を使用する構成によれば、基板のうねり形状
に充分に追従でき、転写性の優れた製造方法となる。
【００５２】次に、転写工程として、貼り合わせられた
凹版４０とセラミック基板２との温度を室温まで下げて
から凹版４０をセラミック基板２から剥離させ、配線パ
ターンに応じてパターン化させた第１導体パターンであ
る乾燥済み導体ペースト４３の転写を行う。この時、図
６に示すように、凹版４０がフレキシブル性に富んでい
るため、凹版４０を９０°以上の角度に曲げることが可
能である。この結果、セラミック基板２からの凹版４０
の剥離は線状の剥離になるため、必要な剥離力が低減さ
れて凹版４０を容易に剥離することができる。
【００５３】次に、上記のように乾燥済み導体ペースト
４３が転写されたセラミック基板２をピーク温度８５０
℃の温度プロフィールの下で焼成する。焼成の対象にな
るセラミック基板２は接着層４４を介して導体パターン
が形成されている構造になるので、焼成条件の設定によ
っては接着層４４から燃焼ガスが勢い良く発生して導体
パターンの不良の原因になる剥離や変形が生じることが
ある。そのような不具合の発生を防ぐためには、接着層
４４の燃焼が開始されてから終了するまでの温度に相当
する２００〜５００℃の間の昇温時の温度勾配を２００
℃／Ｈｒ以下にすることが望ましい。
【００５４】これらの温度条件と接着層の膜厚の関係に
検討を加えた結果、上記温度条件の下では接着層４４が
２０μｍ以下であれば、導体パターンの変形もなく、焼
成時の導体パターン剥がれも無いことが確認できた。以
上の工程により、第１導体パターン３が形成され、最小
ライン幅２０μｍ、最小ライン間隔４０μｍ、焼成後の
導体膜厚２０μｍ、ビア径１００μｍ、ビア高さ６０μ
ｍの図７に示すものが得られた。溝部の寸法よりも小さ
くなったのは、導体材料が焼成によって収縮したからで
ある。
【００５５】又、第１導体パターン３の電気抵抗は、最
大線長部分で０．４Ω、導体の面積抵抗値は２．１ｍΩ
と非常に小さい配線抵抗にすることができた。
【００５６】次に、図８に示すように、第１導体パター
ン３の形成されたセラミック基板２に第１絶縁層２１を
スクリーン印刷法により印刷・焼成した。第１絶縁層２
１の材料は、セラミック基板２とほぼ同じ熱膨張係数を
もった結晶化ガラスをペースト化して、印刷したもので
ある。ビア部の上部は、スクリーン版の乳剤にて印刷さ
れないようにパターン形成したものである。
【００５７】次に、第２導体パターン４の形成は、図９
に示すように、第１絶縁層２１の上にスクリーン印刷法
によってＷ／Ｓ＝１００μｍ／１００μｍのルールにて
印刷し焼成することによって焼成した。第２導体パター
ン４と第１導体パターン３はビア１１を介して電気的に
接続したものである。
【００５８】本実施の形態においては、以下に示す効果
を有する。可とう性樹脂基材の表面に微細な第１の溝１
２と第２の溝１３を形成して凹版４０とし、溝部１２，
１３に導体ペースト４２を充填・脱泡・乾燥し、乾燥に
よる体積減少を補うために追加の導体ペーストを再充填
・再脱泡し、再乾燥する工程を所定の回数繰り返すこと
で溝部１２，１３に濃縮された導体材料を充填し、その
凹版４０とセラミック基板２とを貼り合わせ、溝部１
２，１３に充填された導体材料をセラミック基板２上に
転写し、焼成して微細な導体パターンを形成して第１導
体パターン３とし、第１導体パターン３の上に第１絶縁
層２１を印刷形成し、更に第１絶縁層２１の上に第２導
体パターン４を印刷形成することによって、セラミック
多層基板としたので、例えば、ライン幅が２０μｍで配
線膜厚が２０μｍ、ビア径１００μｍ、ビア高さ６０μ
ｍの微細で高密度配線ができ、配線抵抗も非常に低いセ
ラミック多層基板１が得られる。
【００５９】（実施の形態２）本発明のセラミック多層
基板の製造方法の第２の実施の形態を図１０（ａ）〜
（ｅ）を参照して以下に説明する。図１０（ａ）〜
（ｅ）は本実施の形態の部分断面図である。
【００６０】まず、図１０（ａ）に示すように、第１導
体パター３を形成する工程までは、第１の実施の形態と
全く同じ工程とした。
【００６１】次に、第１導体パターン３上に形成する第
１絶縁層２１の形成は図１０（ｂ）に示すようにビア１
１の上も全て印刷するようにスクリーン印刷によって形
成した。第１絶縁層２１は、乾燥された後に図１０
（ｃ）に示すようにビア１１が数μｍ削られる程度ま
で、研削機にて研削し平坦化した。この工程において、
必要なビア部は全て第１絶縁層２１の中から露出してい
る。
【００６２】次に、この状態でピーク温度８５０℃の温
度プロフィールの下で焼成した。焼成すると、図１０
（ｄ）に示すように、第１絶縁層２１は焼成による体積
収縮により膜厚が薄くなり、相対的にビア１１が１０μ
ｍ程度突き出た形となる。
【００６３】次に第２導体パターン４の形成について
は、図１０（ｅ）に示すようにスクリーン印刷によって
Ｗ／Ｓ＝１００μｍ／１００μｍのルールにて印刷し焼
成することによってセラミック多層基板１を形成した。
第２導体パターン４と第１導体パターン３はビア１１を
介して電気的に接続したものである。
【００６４】本実施の形態においては、以下に示す効果
を有する。第１導体パターン３のビアサイズ及びビアピ
ッチが小さくなるに従って、第１絶縁層２１はスクリー
ン印刷によってビア部の上のみを印刷しないパターンで
形成することは精度上非常に困難になってくる。この実
施の形態の手段によれば、第１導体パターン３で形成可
能なビア１１であれば、正確にビア１１の露出が可能と
なるので、第１の実施の形態よりも一層高密度の配線パ
ターン及びセラミック多層基板１が得られることにな
る。
【００６５】（実施の形態３）本発明のセラミック多層
基板の製造方法の第３の実施の形態を図１１（ａ）〜
（ｄ）を参照して以下に説明する。図１１（ａ）〜
（ｄ）は本実施の形態の部分断面図である。
【００６６】まず、図１１（ａ）に示すように、第１導
体パターン３を形成する工程までは、第１の実施の形態
と全く同じ工程とした。
【００６７】次に第１導体パターン３上に形成する第１
絶縁層２１の形成は図１１（ｂ）に示すように、ビア１
１の上も全て印刷するようにスクリーン印刷によって形
成し、ピーク温度８５０℃の温度プロフィールの下で焼
成した。焼成後に、図１１（ｃ）に示すように研磨機に
て第１絶縁層２１を研磨し、第１絶縁層２１から全ての
ビア１１が完全に露出するまで研磨することによって、
第１絶縁層２１の表面を平坦化した。
【００６８】次に第２導体パターン４の形成は、まず図
１１（ｃ）の工程で得られた基板の表面に接着層を塗布
し、続いて第１導体パターン３の形成工程と全く同様の
工程で第２導体パターン４を形成した凹版により、転写
形成して、図１１（ｄ）に示すような第２導体パターン
４が形成された。この第２導体パターン４の配線ルール
も第１導体パターン３の配線ルールと全く同じものとし
た。
【００６９】本実施の形態においては、以下に示す効果
を有する。この実施の形態の手段によれば、第１導体パ
ターン３で形成可能なビア１１であれば、正確にビア１
１の露出が可能となり、更にビア１１の高さと絶縁層２
１の高さが同一面となり、平坦化についても第２の実施
の形態よりも優れたものになっているので、第２導体パ
ターン４を高密度配線にするために凹版による転写工程
が必要な場合には、非常に有効となり、第１及び第２の
実施の形態よりも一層高密度の配線パターン及びセラミ
ック多層基板１が得られることになる。
【００７０】（実施の形態４）本発明のセラミック多層
基板の製造方法の第４の実施の形態を図１２（ａ）〜
（ｆ）を参照して以下に説明する。図１２（ａ）〜
（ｆ）は本実施の形態の部分断面図である。
【００７１】図１２（ａ）〜（ｄ）は図１０（ａ）〜
（ｄ）に対応しているように、第１の絶縁層２１の形成
・焼成までは全く同じ工程とした。従って、図１２
（ｄ）に示すように、ビア１１は第１の絶縁層２１から
相対的に１０μｍ程度突き出ている状態になっている。
【００７２】次に、図１２（ｅ）に示すように、ビア１
１のみを削るために研磨機によって研磨し、ビア１１を
第１の絶縁層２１と同じ高さとした。第２導体パターン
４の形成は第３の実施の形態と全く同じ方法で形成し
た。
【００７３】本実施の形態においては、以下に示す効果
を有する。この実施の形態の手段によれば、研磨あるい
は研削工程が２回となるが、１回目の研削工程は絶縁層
２１の乾燥皮膜の研削のため、非常に容易に短時間で研
削が可能である。又、２回目の研磨工程は、ビア１１の
露出部分のみの研磨でありこれも非常に容易に短時間で
研磨が可能であるという利点を有する。又、高密度な配
線パターンを実現できるという利点については、第３の
実施の形態と全く同じ効果を有する。
【００７４】（実施の形態５）本発明のセラミック多層
基板の製造方法の第５の実施の形態を図１３、図１４
（ａ）〜（ｃ）を参照して以下に説明する。
【００７５】まず、セラミック基板２のスルーホール部
に導体ペーストを充填・焼成し、基板の両面に接着層４
４を形成した。
【００７６】第１導体パターン３及び第３導体パターン
５は、それぞれの所望のパターンに加工された凹版４０
の溝部へ導体ペーストを第１の実施の形態と同様に充填
し準備した。
【００７７】次に、図１３に示すように、前記充填され
た凹版４０をセラミック基板２の両面に同時に位置合わ
せし、プレス治具４５にて貼り合わせ第１の実施の形態
と同様に凹版４０の剥離、導体パターンの焼成を行っ
た。図１４（ａ）は第１及び第３導体パターン３，５の
焼成後の部分断面図である。
【００７８】続いて、図１４（ｂ）に示すように、両面
に第１、第２の絶縁層２１，２２を形成し、第４の実施
の形態と同様の方法で研磨することにより第１及び第３
導体パターン３，５のビア１１部を露出させた。
【００７９】次に、第２及び第４導体パターン４，６に
ついても、それぞれ所望のパターンに加工された凹版４
０の溝部へ導体ペーストを充填し、第１及び第３導体パ
ターン３，５と同様の方法で、それぞれ図１４（ｃ）に
示すように、導体パターンの転写・焼成を行った。
【００８０】本実施の形態においては、以下に示す効果
を有する。この実施の形態によれば、導体パターンの形
成がセラミック基板２の両面で同時に形成でき、焼成や
絶縁層２１，２２の研磨においても両面同時形成ができ
るので、多層にすることによっても製造工程が短縮化で
き、製造コストの低減に大きな効果を得ることができ
る。又、両面同時形成することによって、絶縁層２１，
２２とセラミック基板２間の若干の熱膨張係数差による
セラミック多層基板の反りも低減することができ、反り
の小さなセラミック多層基板１を得ることができる。
【００８１】（実施の形態６）本発明のセラミック多層
基板の製造方法の第６の実施の形態を図１５（ａ）〜
（ｄ）を参照して以下に説明する。図１５（ａ）〜
（ｄ）は本実施の形態の部分断面図である。
【００８２】図１５（ａ）において、第１絶縁層２１の
研磨工程までは第４の実施の形態と同様である。本実施
の形態においては、第２導体パターン４の形成で、対応
する凹版パターンの第２の溝にＬＳＩチップのパッド部
に配置上対応させて設け、第１導体パターン３の形成と
同様の工程で第２の溝に充填された導体材料をバンプ状
１５にしたものである。
【００８３】本実施の形態でのバンプ１５のサイズはバ
ンプ径が５０μｍ、バンプ高さが５０μｍ、バンプ最小
ピッチが１００μｍとした。次にバンプ先端部に導電性
接着剤４７を均一に塗布するために、図１５（ｂ）に示
すように、導電性接着剤転写治具４９に予め導電性接着
剤４７を均一の膜厚でコーティングしておき、その導電
性接着剤転写治具４９をバンプ１５上にセラミック基板
２と平行に下方へ下げて転写する。
【００８４】次に、図１５（ｃ）に示すように、ＬＳＩ
チップ４６のパッド部とバンプ１５の正確な位置合わせ
を行い、ＬＳＩチップ４６をバンプ１５の上に搭載す
る。搭載後はすみやかに導電性接着剤４７を加熱硬化さ
せて、ＬＳＩチップ４６とバンプ１５を接合させる。次
に図１５（ｄ）に示すように、ＬＳＩチップとバンプ間
に封止樹脂４８を封入し、加熱硬化させた。
【００８５】本実施の形態においては、以下に示す効果
を有する。この実施の形態によれば、第２導体パターン
４にバンプ１５を同時に形成できるので、ＬＳＩチップ
４６側に予めバンプを形成するような手段は不要で、Ｌ
ＳＩチップ４６の製造コストの低減に有効である。又、
セラミック多層基板上に多数のＬＳＩチップ４６を搭載
する場合においても、第２導体パターン４に必要なバン
プ１５を形成することによって、工程を増やすことな
く、同時に多数のＬＳＩチップ４６に対応するバンプ１
５を形成することができる。
【００８６】更に、ＬＳＩチップ４６の実装後の検査に
おいては、導電性接着剤４７の硬化前に電気検査をする
ことによって、ＬＳＩチップ４６の実装の良否を判定
し、仮に実装不良であれば、該当ＬＳＩチップ４６を取
りはずし、再搭載あるいは別のＬＳＩチップ４６を搭載
し、再検査後に良品と判定されてから導電性接着剤４７
を硬化でき、セラミック多層基板の歩留り向上に有効と
なる。
【００８７】ただ、ＬＳＩチップ４６によっては、すで
にバンプを形成されたＬＳＩチップを使用せざるを得な
い場合もあるが、この場合においても例えば第５の実施
の形態のセラミック多層基板に直接そのＬＳＩチップ４
６に適した実施の形態で実装することにより、高密度な
セラミック多層基板として有効となる。
【００８８】このように、本実施の形態の高密度なセラ
ミック多層基板を用いれば、更に様々な実施の形態が可
能となる。
【００８９】図１６に示すものは、第１〜第４導体パタ
ーン３，４，５，６の形成は凹版による転写パターンの
形成で配線の高密度化を図り、表層部にＬＳＩチップ４
６をフェースダウンにて直接実装したものである。
【００９０】又、図１７に示すものは、第１〜第４導体
パターン３，４，５，６の形成はセラミック基板２の片
面に集中形成し、一方の面には誘電体層２３をスクリー
ン印刷により形成して、誘電体層２３を挟む電極は電源
電極２４とグランド電極２５とした。この誘電体層２３
は誘電率ε＝１００００の高誘電率材料としたので電源
ノイズの低減に大きな効果が得られた。
【００９１】なお、図１７に示す実施の形態では、第１
〜第３導体パターン３，４，５の最外周部にシールド電
極１８を設け、更に第１〜第３導体パターン３，４，５
の一部に含まれる電源電極２４及びグランド電極２５は
メッシュ状パターンとした。これにより信号ラインの耐
ノイズ性の向上と、電源電極２４及びグランド電極２５
の低インピーダンス化を図ることができた。
【００９２】図１８（ａ），（ｂ）に示すものは、別の
実施の形態の例である。図１８（ａ）は本実施の形態の
方法により作成されたチップサイズパッケージ（ＣＳ
Ｐ）であり、バンプ１５は第５導体パターン１６と同時
に形成したものである。図１８（ｂ）は誘電体層２３を
設けたセラミック多層基板の表層部に前記ＣＳＰを直接
実装して得られたものである。前記ＣＳＰは、ランド部
１７が０．８mmピッチのフルグリッドで形成しており
又、総ランド数も４００ランドとなっているためセラミ
ック多層基板の配線も高密度なものが必要となり、従来
例のセラミック多層基板では実現が困難となっていた。
【００９３】ここにおいても、本実施の形態の設計ルー
ルであるＷ／Ｓ＝２０μｍ／４０μｍが非常に有効であ
ることが判明した。
【００９４】
【発明の効果】以上のように本発明は、導体パターンの
ライン幅の微細化が１０μｍまで可能となり、導体膜厚
も３０μｍが可能で配線抵抗が低く、配線密度の高いも
のとすることができ、微細なビアパターンも形成でき、
絶縁層が研磨あるいは研削で平坦化され、層数を増やし
ても接続性が良く、表層部にＬＳＩチップをフェースダ
ウン実装する場合も接続性に優れたものとなる。
【図面の簡単な説明】
【図１】本発明の実施の形態１によるセラミック多層基
板の部分断面図
【図２】同セラミック多層基板における凹版への導体ペ
ーストの充填工程を模式的に示す概略図
【図３】（ａ）同セラミック多層基板における凹版への
導体ペーストの脱泡前の状態を模式的に示す概略図 （ｂ）同脱泡後の状態を模式的に示す概略図
【図４】同セラミック多層基板における接着層形成工程
後の部分断面図
【図５】同セラミック多層基板の凹版とセラミック基板
の積層工程を模式的に示す概略図
【図６】同セラミック多層基板の転写工程を模式的に示
す概略図
【図７】同セラミック多層基板の導体パターンの焼成工
程後の部分断面図
【図８】同セラミック多層基板の絶縁層形成後の部分断
面図
【図９】同セラミック多層基板の第２導体パターンの形
成後の部分断面図
【図１０】（ａ）〜（ｅ）本発明の実施の形態２による
セラミック多層基板の製造工程を説明する部分断面図
【図１１】（ａ）〜（ｄ）本発明の実施の形態３による
セラミック多層基板の製造工程を説明する部分断面図
【図１２】（ａ）〜（ｆ）本発明の実施の形態４による
セラミック多層基板の製造工程を説明する部分断面図
【図１３】本発明の実施の形態５によるセラミック多層
基板の凹版とセラミック基板の積層工程を模式的に示す
概略図
【図１４】（ａ）〜（ｃ）同セラミック多層基板の製造
工程を説明する部分断面図
【図１５】（ａ）〜（ｄ）本発明の実施の形態６による
セラミック多層基板の製造工程を説明する部分断面図
【図１６】同セラミック多層基板の別の実施の形態を示
す部分断面図
【図１７】同セラミック多層基板の別の実施の形態を示
す部分断面図
【図１８】（ａ）同セラミック多層基板と同方法にて作
成したチップサイズパッケージの部分断面図 （ｂ）同セラミック多層基板へチップサイズパッケージ
を実装した部分断面図
【図１９】（ａ）〜（ｇ）従来のセラミック多層基板の
製造工程を説明する部分断面図
【符号の説明】
１ セラミック多層基板 ２ セラミック基板 ３ 第１導体パターン ４ 第２導体パターン ５ 第３導体パターン ６ 第４導体パターン ７ スルーホール ８ 気泡 １１ ビア １２ 第１の溝 １３ 第２の溝 １５ バンプ １６ 第５導体パターン １７ ランド部 １８ シールド電極 ２１ 第１絶縁層 ２２ 第２絶縁層 ２３ 誘電体層 ２４ 電源電極 ２５ グランド電極 ４０ 凹版 ４１ スキージ ４２ 導体ペースト ４３ 乾燥済み導体ペースト ４４ 接着層 ４５ プレス治具 ４６ ＬＳＩチップ ４７ 導電性接着剤 ４８ 封止樹脂 ４９ 導電性接着剤転写治具
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ // Ｈ０５Ｋ 3/20 Ｈ０５Ｋ 3/20 Ｃ

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 セラミック基板上に第１導体パターンを
    凹版印刷によって形成し、第１導体パターンの上に絶縁
    体を形成しているセラミック多層基板の製造方法であっ
    て、 （ａ）可とう性樹脂基材の表面に第１導体パターンに対
    応するパターンで第１の溝を形成し、又第１導体パター
    ンのビア部に対応するパターンで第２の溝を第１の溝よ
    りも深く形成した凹版を製造する工程と、 （ｂ）この第１及び第２の溝に導電性ペーストを充填
    し、脱泡及び乾燥する工程と、 （ｃ）前記工程（ｂ）で乾燥された導電性ペーストを乾
    燥による体積減少分を補うために追加の導電性ペースト
    を再充填し、再脱泡及び再乾燥する工程とを所定の回数
    を繰り返す工程と、 （ｄ）この凹版とセラミック基板とを所定の範囲の熱及
    び圧力を加えることによって貼り合わせる工程と、 （ｅ）この凹版をセラミック基板から剥離して、導電性
    ペーストのパターンをセラミック基板上に転写し、焼成
    して第１導体パターンを形成する工程と、 （ｆ）第１導体パターンの上に第１絶縁層を印刷形成す
    る工程と、 （ｇ）第１絶縁層の上に第２導体パターンを印刷形成す
    る工程と、を包含するセラミック多層基板の製造方法。
  2. 【請求項２】 セラミック基板が、セラミック基板と、
    セラミック基板の少なくとも一方の表面に形成された厚
    さ２０μｍ以下の樹脂層とを備え、この樹脂層は熱硬化
    性樹脂または熱可塑性樹脂である請求項１に記載のセラ
    ミック多層基板の製造方法。
  3. 【請求項３】 第１導体パターンの上に第１絶縁層を全
    面に印刷形成し、第１絶縁層の乾燥皮膜を研磨あるいは
    研削することで第１導体パターンのビア部を露出させ、
    焼成した請求項１に記載のセラミック多層基板の製造方
    法。
  4. 【請求項４】 第１導体パターンの上に第１絶縁層を全
    面に印刷形成し、焼成後に第１絶縁層を研磨あるいは研
    削することで、第１導体パターンのビア部を露出させた
    請求項１に記載のセラミック多層基板の製造方法。
  5. 【請求項５】 第１導体パターンの上に第１絶縁層を全
    面に印刷形成し、第１絶縁層の乾燥皮膜を研磨あるいは
    研削することで第１導体パターンのビア部を露出させ、
    焼成した後で再び研磨あるいは研削した請求項１に記載
    のセラミック多層基板の製造方法。
  6. 【請求項６】 第２導体パターンは第１導体パターンと
    同様の工程で形成した請求項１に記載のセラミック多層
    基板の製造方法。
  7. 【請求項７】 セラミック基板の他方の面に第１導体パ
    ターン及び第２導体パターンと同様の方法で形成した第
    ３導体パターン及び第４導体パターンを形成した請求項
    １または６に記載のセラミック多層基板の製造方法。
  8. 【請求項８】 第３導体パターンは第１導体パターン
    と、又第４導体パターンは第２導体パターンと同時に貼
    り合わせ、転写形成した請求項７に記載のセラミック多
    層基板の製造方法。
  9. 【請求項９】 セラミック基板の一部に誘電体層を形成
    した請求項１に記載のセラミック多層基板の製造方法。
  10. 【請求項１０】 セラミック基板のスルーホール部に導
    体材料をほぼ完全に充填・焼成された請求項１に記載の
    セラミック多層基板の製造方法。
  11. 【請求項１１】 第１導体あるいは第２導体パターンの
    一部に、ＬＳＩチップをフェースダウン実装して、電気
    的接続を行う工程を含む請求項１または６に記載のセラ
    ミック多層基板の製造方法。
  12. 【請求項１２】 第２の溝はＬＳＩチップのパッド部に
    対応させて第１導体あるいは第２導体パターンを形成し
    て微細なバンプと成し、このバンプの頂点部に導電性ペ
    ーストを付着させ、ＬＳＩチップをフェースダウン実装
    して電気的接続を行う工程を含む請求項１または６に記
    載のセラミック多層基板の製造方法。
  13. 【請求項１３】 セラミック基板と、可とう性樹脂基材
    を使用した凹版印刷によってセラミック基板上に転写形
    成された第１導体パターンと、この第１導体パターン上
    の絶縁層と、上記第１導体パターンと一体となった凸状
    の段差を有するビア部を介して電気的に接続された第２
    の導体パターンとを備えたセラミック多層基板。
  14. 【請求項１４】 セラミック基板と、可とう性樹脂基材
    を使用した凹版印刷によってセラミック基板上に転写形
    成された第１導体及び第３導体パターンと、この第１導
    体及び第３導体パターン上の絶縁層と、上記第１導体及
    び第３導体パターンと一体となった凸状の段差を有する
    ビア部を介して電気的に接続された第２導体及び第４導
    体パターンとを備えたセラミック多層基板。
  15. 【請求項１５】 導体パターンの一部に網状パターンを
    備えた請求項１３または１４に記載のセラミック多層基
    板。
  16. 【請求項１６】 導体パターンの外周部にシールドパタ
    ーンを備えた請求項１３または１４に記載のセラミック
    多層基板。
  17. 【請求項１７】 セラミック基板のスルーホール部に導
    体材料をほぼ完全に充填・焼成し、このスルーホール部
    の上に第１導体パターンあるいは第３導体パターンのビ
    ア部が配置される請求項１３または１４に記載のセラミ
    ック多層基板。
  18. 【請求項１８】 セラミック基板の一部に誘電体層を形
    成した請求項１３または１４に記載のセラミック多層基
    板。
  19. 【請求項１９】 第１導体あるいは第２導体パターンの
    一部に、ＬＳＩチップをフェースダウン実装して、電気
    的接続をした請求項１３または１４に記載のセラミック
    多層基板。
  20. 【請求項２０】 第２の溝はＬＳＩチップのパッド部に
    対応させて第１導体あるいは第２導体パターンを形成し
    て微細なバンプと成し、このバンプの頂点部に導電性ペ
    ーストを付着させ、ＬＳＩチップをフェースダウン実装
    して電気的接続をした請求項１３または１４に記載のセ
    ラミック多層基板。
  21. 【請求項２１】 第１導体あるいは第２導体パターンの
    一部に０．８mmピッチ以下の格子状ランドを設け、この
    格子状ランドにＬＳＩパッケージを実装して電気的接続
    をした請求項１３または１４に記載のセラミック多層基
    板。
JP28011197A 1997-10-14 1997-10-14 セラミック多層基板及びその製造方法 Expired - Fee Related JP3173439B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP28011197A JP3173439B2 (ja) 1997-10-14 1997-10-14 セラミック多層基板及びその製造方法
US09/173,288 US6429114B1 (en) 1997-10-14 1998-10-14 Method for fabricating a multilayer ceramic substrate
US10/074,792 US6861744B2 (en) 1997-10-14 2002-02-12 Multilayer ceramic substrate utilizing an intaglio plate with a plurality of grooves having different depths
US10/081,948 US20020094604A1 (en) 1997-10-14 2002-02-20 Method for fabricating a multilayer ceramic substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28011197A JP3173439B2 (ja) 1997-10-14 1997-10-14 セラミック多層基板及びその製造方法

Publications (2)

Publication Number Publication Date
JPH11121645A true JPH11121645A (ja) 1999-04-30
JP3173439B2 JP3173439B2 (ja) 2001-06-04

Family

ID=17620486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28011197A Expired - Fee Related JP3173439B2 (ja) 1997-10-14 1997-10-14 セラミック多層基板及びその製造方法

Country Status (2)

Country Link
US (3) US6429114B1 (ja)
JP (1) JP3173439B2 (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001069991A1 (fr) * 2000-03-15 2001-09-20 Matsushita Electric Industrial Co., Ltd. Procede de fabrication d'un substrat ceramique a plusieurs couches, et pate conductrice
WO2001095681A1 (fr) 2000-06-07 2001-12-13 Matsushita Electric Industrial Co., Ltd. Procede de fabrication d'un substrat de ceramique
WO2003007670A1 (en) * 2001-07-12 2003-01-23 Matsushita Electric Industrial Co., Ltd. Method for manufacturing ceramic multilayer circuit board
JP2003101197A (ja) * 2000-02-09 2003-04-04 Matsushita Electric Ind Co Ltd 配線基板および多層配線基板
EP1392093A1 (en) * 2001-05-24 2004-02-25 Matsushita Electric Industrial Co., Ltd. Method for manufacturing ceramic multilayered board
US6861744B2 (en) * 1997-10-14 2005-03-01 Matsushita Electric Industrial Co., Ltd. Multilayer ceramic substrate utilizing an intaglio plate with a plurality of grooves having different depths
JP2005277385A (ja) * 2004-02-27 2005-10-06 Tdk Corp 積層チップインダクタ形成用部材および積層チップインダクタ部品の製造方法
US7100275B2 (en) 2000-03-31 2006-09-05 Mitsubishi Denki Kabushiki Kaisha Method of producing a multi-layered wiring board
JP2006302930A (ja) * 2005-04-15 2006-11-02 Matsushita Electric Ind Co Ltd 配線基板とそれを用いた電子部品実装体およびそれらの製造方法
JP2007305741A (ja) * 2006-04-10 2007-11-22 Murata Mfg Co Ltd セラミック多層基板及びその製造方法
WO2011022121A3 (en) * 2009-06-30 2011-04-21 Edwards Lifesciences Corporation Analyte sensor fabrication
US8033016B2 (en) 2005-04-15 2011-10-11 Panasonic Corporation Method for manufacturing an electrode and electrode component mounted body
KR20140065991A (ko) * 2012-11-22 2014-05-30 삼성전자주식회사 잉크젯 프린팅을 이용한 배선 형성 방법
WO2014188760A1 (ja) * 2013-05-21 2014-11-27 株式会社村田製作所 モジュール
JP2015153921A (ja) * 2014-02-17 2015-08-24 三菱瓦斯化学株式会社 配線回路基板及びその製造方法
CN112714559A (zh) * 2020-12-05 2021-04-27 深圳市辉煌线路板有限公司 一种多层pcb板生产方法
WO2022220087A1 (ja) * 2021-04-16 2022-10-20 株式会社クリエイティブコーティングス 電子部品製造用の凹版治具

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6871396B2 (en) * 2000-02-09 2005-03-29 Matsushita Electric Industrial Co., Ltd. Transfer material for wiring substrate
JP2002110801A (ja) * 2000-09-27 2002-04-12 Matsushita Electric Ind Co Ltd 配線抵抗補正方法
JP2002111222A (ja) * 2000-10-02 2002-04-12 Matsushita Electric Ind Co Ltd 多層基板
JP2003258189A (ja) * 2002-03-01 2003-09-12 Toshiba Corp 半導体装置及びその製造方法
US6946205B2 (en) * 2002-04-25 2005-09-20 Matsushita Electric Industrial Co., Ltd. Wiring transfer sheet and method for producing the same, and wiring board and method for producing the same
JP3969192B2 (ja) * 2002-05-30 2007-09-05 株式会社デンソー 多層配線基板の製造方法
JP3835352B2 (ja) * 2002-06-03 2006-10-18 株式会社デンソー バンプの形成方法及びバンプを有する基板と他の基板との接合方法
US20050161814A1 (en) * 2002-12-27 2005-07-28 Fujitsu Limited Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus
DE10317596A1 (de) * 2003-04-16 2004-11-11 Epcos Ag Verfahren zur Erzeugung von Lotkugeln auf einem elektrischen Bauelement
CN100380596C (zh) * 2003-04-25 2008-04-09 株式会社半导体能源研究所 液滴排出装置、图案的形成方法及半导体装置的制造方法
JP2005096390A (ja) * 2003-05-29 2005-04-14 Ngk Spark Plug Co Ltd 配線基板およびその製造方法ならびにこれを用いるグリーンシート成形用キャリアシート
DE10339487B4 (de) * 2003-08-27 2007-03-15 Infineon Technologies Ag Verfahren zum Aufbringen eines Halbleiterchips auf einen Träger
US7333346B2 (en) * 2003-08-27 2008-02-19 Denso Corporation Circuit board having test coupon and method for evaluating the circuit board
DE10352946B4 (de) * 2003-11-11 2007-04-05 Infineon Technologies Ag Halbleiterbauteil mit Halbleiterchip und Umverdrahtungslage sowie Verfahren zur Herstellung desselben
CN100533808C (zh) * 2004-01-26 2009-08-26 株式会社半导体能源研究所 显示器件及其制造方法以及电视设备
US7462514B2 (en) 2004-03-03 2008-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same, liquid crystal television, and EL television
US7642038B2 (en) * 2004-03-24 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus
DE102004056702B3 (de) * 2004-04-22 2006-03-02 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat
JP2006013455A (ja) * 2004-05-27 2006-01-12 Canon Inc 多層プリント配線板及び多層プリント回路板
US8158517B2 (en) * 2004-06-28 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring substrate, thin film transistor, display device and television device
JP4596846B2 (ja) * 2004-07-29 2010-12-15 三洋電機株式会社 回路装置の製造方法
TWI259748B (en) * 2004-09-22 2006-08-01 Murata Manufacturing Co Wiring board and wiring board module
FI20041525A (fi) * 2004-11-26 2006-03-17 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
US7765686B2 (en) * 2005-03-14 2010-08-03 Ricoh Company, Ltd. Multilayer wiring structure and method of manufacturing the same
US20070178237A1 (en) * 2005-08-02 2007-08-02 Shin Dong M Method for patterning coatings
KR100699874B1 (ko) * 2005-11-08 2007-03-28 삼성전자주식회사 삽입형 연결부를 갖는 비. 지. 에이 패키지 그 제조방법 및이를 포함하는 보드 구조
US20080131673A1 (en) * 2005-12-13 2008-06-05 Yasuyuki Yamamoto Method for Producing Metallized Ceramic Substrate
DE102006008050A1 (de) * 2006-02-21 2007-08-23 Imi Intelligent Medical Implants Ag Vorrichtung mit flexiblem Mehrschichtsystem zur Kontaktierung oder Elektrostimulation von lebenden Gewebezellen oder Nerven
DE102006035865B3 (de) * 2006-08-01 2008-03-06 Infineon Technologies Ag Verfahren zum Platzieren von Material auf einer Zielplatte mithilfe einer Transferplatte sowie eine integrierte Schaltung und eine zur Durchführung des Verfahrens geeignete Vorrichtung
US8048479B2 (en) * 2006-08-01 2011-11-01 Qimonda Ag Method for placing material onto a target board by means of a transfer board
KR20110019536A (ko) * 2009-08-20 2011-02-28 삼성전기주식회사 세라믹 기판 및 그 제조방법
US8461462B2 (en) * 2009-09-28 2013-06-11 Kyocera Corporation Circuit substrate, laminated board and laminated sheet
JP5165773B2 (ja) * 2011-02-10 2013-03-21 フリージア・マクロス株式会社 キャリヤー付金属箔及びこれを用いた積層基板の製造方法
EP2503621A1 (en) * 2011-03-24 2012-09-26 Moser Baer India Ltd. A barrier layer and a method of manufacturing the barrier layer
KR20130033868A (ko) * 2011-09-27 2013-04-04 삼성전기주식회사 메쉬 패턴을 갖는 패키지 기판 및 그 제조방법
KR101431918B1 (ko) * 2012-12-31 2014-08-19 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 표면처리방법
US9699898B2 (en) * 2013-12-27 2017-07-04 Lg Chem, Ltd. Conductive film and method for manufacturing same
US9844136B2 (en) 2014-12-01 2017-12-12 General Electric Company Printed circuit boards having profiled conductive layer and methods of manufacturing same
GB201613051D0 (en) * 2016-07-28 2016-09-14 Landa Labs (2012) Ltd Applying an electrical conductor to a substrate
US11018028B2 (en) * 2018-11-07 2021-05-25 Epistar Corporation Method of applying conductive adhesive and manufacturing device using the same
US11570339B2 (en) * 2020-09-30 2023-01-31 Lextar Electronics Corporation Photodiode package structure with shutters, forming method thereof, and wearable device having the same

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5106461A (en) * 1989-04-04 1992-04-21 Massachusetts Institute Of Technology High-density, multi-level interconnects, flex circuits, and tape for tab
US5162240A (en) * 1989-06-16 1992-11-10 Hitachi, Ltd. Method and apparatus of fabricating electric circuit pattern on thick and thin film hybrid multilayer wiring substrate
DK0538358T3 (da) * 1990-07-12 1996-06-17 De La Rue Holographics Ltd Forbedringer vedrørende underskriftsfelter
JPH04240792A (ja) * 1991-01-24 1992-08-28 Matsushita Electric Ind Co Ltd 回路基板の製造方法
JPH04221674A (ja) * 1990-12-25 1992-08-12 Matsushita Electric Ind Co Ltd 凹版印刷法
JP3061944B2 (ja) * 1992-06-24 2000-07-10 キヤノン株式会社 液体噴射記録ヘッド、その製造方法及び記録装置
JPH06267963A (ja) * 1993-03-17 1994-09-22 Rohm Co Ltd 半導体部品におけるバンプ電極の形成方法
JP3325351B2 (ja) * 1993-08-18 2002-09-17 株式会社東芝 半導体装置
JP3152236B2 (ja) * 1993-09-21 2001-04-03 松下電器産業株式会社 電子部品の製造方法
JP3039285B2 (ja) * 1993-09-21 2000-05-08 松下電器産業株式会社 電子部品およびその製造方法
US5609704A (en) * 1993-09-21 1997-03-11 Matsushita Electric Industrial Co., Ltd. Method for fabricating an electronic part by intaglio printing
US5643831A (en) * 1994-01-20 1997-07-01 Fujitsu Limited Process for forming solder balls on a plate having apertures using solder paste and transferring the solder balls to semiconductor device
EP0706208B1 (en) * 1994-10-03 2002-06-12 Kabushiki Kaisha Toshiba Method of manufacturing of a semiconductor package integral with semiconductor chip.
JP2001523390A (ja) * 1994-12-22 2001-11-20 ベネディクト・ジー・ペース 反転型のチップが接合された高い実装効率を有するモジュール
JP3589500B2 (ja) * 1995-03-30 2004-11-17 大日本印刷株式会社 プラズマディスプレイパネルパネルのセル障壁製造方法
US6123863A (en) * 1995-12-22 2000-09-26 Canon Kabushiki Kaisha Process for producing liquid-jet recording head, liquid-jet recording head produced thereby, and recording apparatus equipped with recording head
JP2809200B2 (ja) * 1996-06-03 1998-10-08 日本電気株式会社 半導体装置の製造方法
JP3642110B2 (ja) * 1996-06-11 2005-04-27 松下電器産業株式会社 電子部品の製造方法
US5886410A (en) * 1996-06-26 1999-03-23 Intel Corporation Interconnect structure with hard mask and low dielectric constant materials
US5926694A (en) * 1996-07-11 1999-07-20 Pfu Limited Semiconductor device and a manufacturing method thereof
JPH10242324A (ja) * 1997-02-25 1998-09-11 Sumitomo Metal Mining Co Ltd 電極を内包したセラミック基板およびその製造方法
JP3173410B2 (ja) * 1997-03-14 2001-06-04 松下電器産業株式会社 パッケージ基板およびその製造方法
JPH1164425A (ja) * 1997-08-25 1999-03-05 Nec Corp 電子部品における導通検査方法及び装置
JP3173439B2 (ja) * 1997-10-14 2001-06-04 松下電器産業株式会社 セラミック多層基板及びその製造方法
JP3509507B2 (ja) * 1997-11-10 2004-03-22 松下電器産業株式会社 バンプ付電子部品の実装構造および実装方法
US6075710A (en) * 1998-02-11 2000-06-13 Express Packaging Systems, Inc. Low-cost surface-mount compatible land-grid array (LGA) chip scale package (CSP) for packaging solder-bumped flip chips
WO2000035260A1 (fr) * 1998-12-07 2000-06-15 Matsushita Electric Industrial Co., Ltd. Procede de fabrication d'un substrat ceramique
JP3951508B2 (ja) * 1999-06-11 2007-08-01 松下電器産業株式会社 電子部品の製造方法
JP2000353761A (ja) * 1999-06-11 2000-12-19 Matsushita Electric Ind Co Ltd 配線基板の製造方法

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861744B2 (en) * 1997-10-14 2005-03-01 Matsushita Electric Industrial Co., Ltd. Multilayer ceramic substrate utilizing an intaglio plate with a plurality of grooves having different depths
JP2003101197A (ja) * 2000-02-09 2003-04-04 Matsushita Electric Ind Co Ltd 配線基板および多層配線基板
WO2001069991A1 (fr) * 2000-03-15 2001-09-20 Matsushita Electric Industrial Co., Ltd. Procede de fabrication d'un substrat ceramique a plusieurs couches, et pate conductrice
US6846375B2 (en) 2000-03-15 2005-01-25 Matsushita Electric Industrial Co., Ltd. Method of manufacturing multilayer ceramic wiring board and conductive paste for use
US7100275B2 (en) 2000-03-31 2006-09-05 Mitsubishi Denki Kabushiki Kaisha Method of producing a multi-layered wiring board
US6808578B2 (en) * 2000-06-07 2004-10-26 Matsushita Electric Industrial Co., Ltd. Method for producing ceramic substrate
JP2001352152A (ja) * 2000-06-07 2001-12-21 Matsushita Electric Ind Co Ltd セラミック基板の製造方法
WO2001095681A1 (fr) 2000-06-07 2001-12-13 Matsushita Electric Industrial Co., Ltd. Procede de fabrication d'un substrat de ceramique
JP4576670B2 (ja) * 2000-06-07 2010-11-10 パナソニック株式会社 セラミック基板の製造方法
US6811634B2 (en) * 2001-05-24 2004-11-02 Matsushita Electric Industrial Co., Ltd. Method for manufacturing ceramic multi-layered board
EP1392093A4 (en) * 2001-05-24 2004-12-15 Matsushita Electric Ind Co Ltd METHOD FOR PRODUCING A CERAMIC MULTI-LAYERED CIRCUIT BOARD
EP1392093A1 (en) * 2001-05-24 2004-02-25 Matsushita Electric Industrial Co., Ltd. Method for manufacturing ceramic multilayered board
US7186307B2 (en) 2001-07-12 2007-03-06 Matsushita Electric Industrial Co., Ltd. Method for manufacturing a ceramic multilayer circuit board
WO2003007670A1 (en) * 2001-07-12 2003-01-23 Matsushita Electric Industrial Co., Ltd. Method for manufacturing ceramic multilayer circuit board
JP2005277385A (ja) * 2004-02-27 2005-10-06 Tdk Corp 積層チップインダクタ形成用部材および積層チップインダクタ部品の製造方法
JP2006302930A (ja) * 2005-04-15 2006-11-02 Matsushita Electric Ind Co Ltd 配線基板とそれを用いた電子部品実装体およびそれらの製造方法
JP4617978B2 (ja) * 2005-04-15 2011-01-26 パナソニック株式会社 配線基板の製造方法
US8033016B2 (en) 2005-04-15 2011-10-11 Panasonic Corporation Method for manufacturing an electrode and electrode component mounted body
JP2007305741A (ja) * 2006-04-10 2007-11-22 Murata Mfg Co Ltd セラミック多層基板及びその製造方法
WO2011022121A3 (en) * 2009-06-30 2011-04-21 Edwards Lifesciences Corporation Analyte sensor fabrication
KR20140065991A (ko) * 2012-11-22 2014-05-30 삼성전자주식회사 잉크젯 프린팅을 이용한 배선 형성 방법
WO2014188760A1 (ja) * 2013-05-21 2014-11-27 株式会社村田製作所 モジュール
US9832871B2 (en) 2013-05-21 2017-11-28 Murata Manufacturing Co, Ltd. Module
JP2015153921A (ja) * 2014-02-17 2015-08-24 三菱瓦斯化学株式会社 配線回路基板及びその製造方法
CN112714559A (zh) * 2020-12-05 2021-04-27 深圳市辉煌线路板有限公司 一种多层pcb板生产方法
CN112714559B (zh) * 2020-12-05 2022-05-03 深圳市辉煌线路板有限公司 一种多层pcb板生产方法
WO2022220087A1 (ja) * 2021-04-16 2022-10-20 株式会社クリエイティブコーティングス 電子部品製造用の凹版治具

Also Published As

Publication number Publication date
US6861744B2 (en) 2005-03-01
JP3173439B2 (ja) 2001-06-04
US6429114B1 (en) 2002-08-06
US20020100966A1 (en) 2002-08-01
US20020094604A1 (en) 2002-07-18

Similar Documents

Publication Publication Date Title
JP3173439B2 (ja) セラミック多層基板及びその製造方法
JP3173410B2 (ja) パッケージ基板およびその製造方法
US7704548B2 (en) Method for manufacturing wiring board
US7485569B2 (en) Printed circuit board including embedded chips and method of fabricating the same
KR100716815B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
US7282394B2 (en) Printed circuit board including embedded chips and method of fabricating the same using plating
JP3556904B2 (ja) フルオロ複合体基板を用いたマイクロ波多機能モジュールの製造方法
JP2010171413A (ja) 部品内蔵配線基板の製造方法
JP2005142523A (ja) 埋設抵抗を有する印刷回路基板の製造方法
KR100521941B1 (ko) 다층 세라믹 기판의 제조 방법
JP2010171414A (ja) 部品内蔵配線基板の製造方法
US6374733B1 (en) Method of manufacturing ceramic substrate
JP2007258541A (ja) 配線基板の製造方法
JP2004253432A (ja) プリント配線基板の製造方法
JPH0563112B2 (ja)
KR100771674B1 (ko) 인쇄회로기판 및 그 제조방법
JP2004055777A (ja) 複合多層配線基板の製造方法
JP5306797B2 (ja) 部品内蔵配線基板の製造方法
JP2748890B2 (ja) 有機樹脂多層配線基板およびその製造方法
JPH0982835A (ja) 回路基板および多層回路基板
JP3846209B2 (ja) 多層印刷配線基板の製造方法及び多層印刷配線基板
JPH06310861A (ja) セラミック多層基板におけるサーマルビアの形成方法
JP3709453B2 (ja) セラミックス多層配線基板の製造方法
JP2009200294A (ja) 積層基板およびその製造方法
JPH0645758A (ja) 多層セラミック基板およびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees