JP2809200B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2809200B2 JP2809200B2 JP8139999A JP13999996A JP2809200B2 JP 2809200 B2 JP2809200 B2 JP 2809200B2 JP 8139999 A JP8139999 A JP 8139999A JP 13999996 A JP13999996 A JP 13999996A JP 2809200 B2 JP2809200 B2 JP 2809200B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- groove
- shaped opening
- silicon oxide
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 43
- 238000004519 manufacturing process Methods 0.000 title claims description 41
- 238000000034 method Methods 0.000 title claims description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 62
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 62
- 150000004767 nitrides Chemical class 0.000 claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 238000000206 photolithography Methods 0.000 claims description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 28
- 229910052782 aluminium Inorganic materials 0.000 description 26
- 239000010410 layer Substances 0.000 description 22
- 229920002120 photoresistant polymer Polymers 0.000 description 20
- 238000010586 diagram Methods 0.000 description 14
- 238000001459 lithography Methods 0.000 description 8
- 238000005498 polishing Methods 0.000 description 5
- 230000010354 integration Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 101100345589 Mus musculus Mical1 gene Proteins 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000004121 copper complexes of chlorophylls and chlorophyllins Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に溝状配線構造を有する半導体装置の製
造方法に関する。
方法に関し、特に溝状配線構造を有する半導体装置の製
造方法に関する。
【0002】
【従来の技術】従来、基板および下層配線上に設けられ
た層間絶縁膜に、溝状開口部と孔状開口部を設けてこれ
を金属で埋めることにより、ビアホールと上層配線を同
時に形成する方法が知られており、例えば特開昭63−
271958号公報に開示されている。
た層間絶縁膜に、溝状開口部と孔状開口部を設けてこれ
を金属で埋めることにより、ビアホールと上層配線を同
時に形成する方法が知られており、例えば特開昭63−
271958号公報に開示されている。
【0003】以下、図11〜図14を用いてこの従来技
術を説明する。図11及び図12は素子断面図により表
した製造工程図である。なお、特開昭63−27195
8号公報には拡散層上にコンタクト孔を介して配線を形
成する例が記載されているが、ここでは下層配線上にビ
アホールと上層配線を設ける例を説明する。
術を説明する。図11及び図12は素子断面図により表
した製造工程図である。なお、特開昭63−27195
8号公報には拡散層上にコンタクト孔を介して配線を形
成する例が記載されているが、ここでは下層配線上にビ
アホールと上層配線を設ける例を説明する。
【0004】まず図11(A)に示すように、シリコン
基板(401)上に第1のシリコン酸化膜(402)を
形成した後、第1の配線として配線A(403)を例え
ばアルミにより所定の形状で形成し、次いで第2のシリ
コン酸化膜(404)を全面に形成する。
基板(401)上に第1のシリコン酸化膜(402)を
形成した後、第1の配線として配線A(403)を例え
ばアルミにより所定の形状で形成し、次いで第2のシリ
コン酸化膜(404)を全面に形成する。
【0005】次に、通常のフォトリソグラフィー技術で
形成されたフォトレジスト(405)をマスクとして第
2のシリコン酸化膜を異方性エッチングし、図11
(B)に示すように、ビアホールのための孔状開口部
(420)を配線A(403)に至るように形成する。
形成されたフォトレジスト(405)をマスクとして第
2のシリコン酸化膜を異方性エッチングし、図11
(B)に示すように、ビアホールのための孔状開口部
(420)を配線A(403)に至るように形成する。
【0006】フォトレジスト(405)を除去した後、
フォトリソグラフィー技術と異方性エッチング技術によ
り所定の形状のフォトレジスト(406)を形成し、こ
れをマスクとして第2の配線のための溝状開口部(41
1、412)を第2のシリコン酸化膜の途中の深さまで
形成する(図11(C))。このとき、先に形成した孔
状開口部(420)は十分に深いため、この底部にはフ
ォトレジスト(406)が残存している。
フォトリソグラフィー技術と異方性エッチング技術によ
り所定の形状のフォトレジスト(406)を形成し、こ
れをマスクとして第2の配線のための溝状開口部(41
1、412)を第2のシリコン酸化膜の途中の深さまで
形成する(図11(C))。このとき、先に形成した孔
状開口部(420)は十分に深いため、この底部にはフ
ォトレジスト(406)が残存している。
【0007】フォトレジスト(406)を除去すること
により、図12(A)に示すように、ビアホール(44
1)と溝状開口部(411、412)が形成される。
により、図12(A)に示すように、ビアホール(44
1)と溝状開口部(411、412)が形成される。
【0008】次に、図12(B)に示すように、全面に
金属として例えばアルミ(407)を形成し、ビアホー
ルと溝状開口部を埋める。
金属として例えばアルミ(407)を形成し、ビアホー
ルと溝状開口部を埋める。
【0009】続いて、図12(C)に示すように全面を
エッチバックし、開口部にのみアルミを残す。この結
果、配線A(403)がビアホール(441)内のアル
ミを介して第2の配線である配線B(431)と接続す
る。また、第2の配線である配線C(432)は単独配
線として形成される。
エッチバックし、開口部にのみアルミを残す。この結
果、配線A(403)がビアホール(441)内のアル
ミを介して第2の配線である配線B(431)と接続す
る。また、第2の配線である配線C(432)は単独配
線として形成される。
【0010】図13は、従来の半導体装置の素子平面図
であり、このX−Y断面が図12(C)に相当する。
であり、このX−Y断面が図12(C)に相当する。
【0011】図14は、各リソグラフィー工程で使用す
るマスクパターンをポジプロセスの場合について工程順
に示している。図14(A)は配線Aのマスクパター
ン、図14(B)はビアホールのための孔状開口部(4
20)のマスクパターン、図14(C)は配線B及び配
線Cのための溝状開口部(411、412)のマスクパ
ターンを示す。
るマスクパターンをポジプロセスの場合について工程順
に示している。図14(A)は配線Aのマスクパター
ン、図14(B)はビアホールのための孔状開口部(4
20)のマスクパターン、図14(C)は配線B及び配
線Cのための溝状開口部(411、412)のマスクパ
ターンを示す。
【0012】絶縁膜内の開口部にのみ金属を埋め込み溝
状配線を形成する技術として、上記従来技術ではエッチ
バックによる方法を説明したが、別の技術として化学的
機械的研磨法(CMP=Chemical Mecha
nical polshing)が知られている。この
CMPによる溝状配線の形成技術は、例えば特公平7−
77218号公報に開示されている。この技術は、基板
上の絶縁膜に開口部を設け、この開口部を埋めるのに十
分な厚さの金属層を形成した後、絶縁膜と金属層の表面
が実質的に同一平面になるまで、アルミナ粉末を含む酸
添加スラリを用いて化学的機械的に研磨するものであ
る。この技術を孔状開口部と溝状開口部を有する半導体
装置に適用すれば、エッチバックを用いた方法よりも、
より平坦な表面を形成することができる。
状配線を形成する技術として、上記従来技術ではエッチ
バックによる方法を説明したが、別の技術として化学的
機械的研磨法(CMP=Chemical Mecha
nical polshing)が知られている。この
CMPによる溝状配線の形成技術は、例えば特公平7−
77218号公報に開示されている。この技術は、基板
上の絶縁膜に開口部を設け、この開口部を埋めるのに十
分な厚さの金属層を形成した後、絶縁膜と金属層の表面
が実質的に同一平面になるまで、アルミナ粉末を含む酸
添加スラリを用いて化学的機械的に研磨するものであ
る。この技術を孔状開口部と溝状開口部を有する半導体
装置に適用すれば、エッチバックを用いた方法よりも、
より平坦な表面を形成することができる。
【0013】
【発明が解決しようとする課題】一般に集積回路の動作
速度は、配線抵抗と配線容量に依存し、どちらも低いこ
とが望ましい。配線抵抗を低減するためには配線膜厚お
よび配線幅を大きくする必要がある。一方、配線容量を
低減するためには配線幅を狭くし、かつ隣接配線間隔を
広げる必要がある。
速度は、配線抵抗と配線容量に依存し、どちらも低いこ
とが望ましい。配線抵抗を低減するためには配線膜厚お
よび配線幅を大きくする必要がある。一方、配線容量を
低減するためには配線幅を狭くし、かつ隣接配線間隔を
広げる必要がある。
【0014】しかしながら、これらの2つの要求は両立
しないため、回路の設計に際しては両者を考慮した上で
適正な値を選択することになる。すなわち、回路動作速
度が配線抵抗に強く依存する回路においては、配線抵抗
が低くなるように配線膜厚と配線幅を大きくすることが
効果的である。逆に回路動作速度が配線容量に強く依存
する回路においては、配線容量が低くなるように配線幅
を狭くしかつ隣接配線間隔を大きくとる。いずれにおい
ても、レイアウト面積が大きくなり集積度が犠牲になる
ため、回路動作速度と集積度とを両立させるのは困難で
ある。
しないため、回路の設計に際しては両者を考慮した上で
適正な値を選択することになる。すなわち、回路動作速
度が配線抵抗に強く依存する回路においては、配線抵抗
が低くなるように配線膜厚と配線幅を大きくすることが
効果的である。逆に回路動作速度が配線容量に強く依存
する回路においては、配線容量が低くなるように配線幅
を狭くしかつ隣接配線間隔を大きくとる。いずれにおい
ても、レイアウト面積が大きくなり集積度が犠牲になる
ため、回路動作速度と集積度とを両立させるのは困難で
ある。
【0015】したがって従来技術においては、配線の厚
さを固定していることから、配線抵抗と配線容量が回路
のレイアウトによって一義的に決まってしまい、必ずし
も最適な設計がなされていなかった。
さを固定していることから、配線抵抗と配線容量が回路
のレイアウトによって一義的に決まってしまい、必ずし
も最適な設計がなされていなかった。
【0016】そこで本発明の目的は、集積回路の設計に
おける配線抵抗および配線容量の選択の幅を広げて設計
の自由度を高めることにより、回路動作速度および集積
度が向上した半導体装置を提供することであり、また回
路設計が簡易化された該半導体装置の製造方法を提供す
ることである。
おける配線抵抗および配線容量の選択の幅を広げて設計
の自由度を高めることにより、回路動作速度および集積
度が向上した半導体装置を提供することであり、また回
路設計が簡易化された該半導体装置の製造方法を提供す
ることである。
【0017】
【課題を解決するための手段】本発明者は、上記の目的
を達成するために種々の検討を重ねた結果、本発明を完
成した。
を達成するために種々の検討を重ねた結果、本発明を完
成した。
【0018】
【0019】
【0020】
【0021】本発明は、シリコン基板上に第1の絶縁膜
を形成し該第1の絶縁膜上に第1の配線を形成する工程
と、該第1の配線および該第1の絶縁膜上に第2の絶縁
膜を形成する工程と、該第2の絶縁膜に第1の溝状開口
部と孔状開口部と第2の溝状開口部を形成する工程と、
これら開口部内に金属を埋め込み且つ該第2の絶縁膜の
全面に金属を形成する工程と、該金属表面と第2の絶縁
膜表面とが同一平面になるまで金属を除去する工程とを
有する半導体装置の製造方法であって、前記第1の溝状
開口部を前記第1の配線上の領域を含む複数の箇所に設
けた後に、前記孔状開口部と前記第2の溝状開口部を、
同一のフォトリソグラフィー工程および同一のエッチン
グ工程で設け、その際、前記孔状開口部を前記第1の配
線上にある一の第1の溝状開口部の少なくとも一部に重
ねて第1の配線に至るように設け、且つ、前記第2の溝
状開口部を第1の溝状開口部が設けられていない領域お
よび前記一の第1の溝状開口部とは異なる第1の溝状開
口部の少なくとも一部に重なる領域に設けることを特徴
とする半導体装置の製造方法に関する。
を形成し該第1の絶縁膜上に第1の配線を形成する工程
と、該第1の配線および該第1の絶縁膜上に第2の絶縁
膜を形成する工程と、該第2の絶縁膜に第1の溝状開口
部と孔状開口部と第2の溝状開口部を形成する工程と、
これら開口部内に金属を埋め込み且つ該第2の絶縁膜の
全面に金属を形成する工程と、該金属表面と第2の絶縁
膜表面とが同一平面になるまで金属を除去する工程とを
有する半導体装置の製造方法であって、前記第1の溝状
開口部を前記第1の配線上の領域を含む複数の箇所に設
けた後に、前記孔状開口部と前記第2の溝状開口部を、
同一のフォトリソグラフィー工程および同一のエッチン
グ工程で設け、その際、前記孔状開口部を前記第1の配
線上にある一の第1の溝状開口部の少なくとも一部に重
ねて第1の配線に至るように設け、且つ、前記第2の溝
状開口部を第1の溝状開口部が設けられていない領域お
よび前記一の第1の溝状開口部とは異なる第1の溝状開
口部の少なくとも一部に重なる領域に設けることを特徴
とする半導体装置の製造方法に関する。
【0022】また本発明は、シリコン基板上に第1のシ
リコン酸化膜を形成し該第1のシリコン酸化膜上に第1
の窒化膜を形成する工程と、該第1の窒化膜上に第1の
配線を形成する工程と、該第1の配線および該第1の窒
化膜上に第2のシリコン酸化膜を形成する工程と、該第
2のシリコン酸化膜上に第2の窒化膜を形成し該第2の
窒化膜上に第3のシリコン酸化膜を形成する工程と、第
1の溝状開口部と孔状開口部と第2の溝状開口部をエッ
チングにより形成する工程と、これら開口部内に金属を
埋め込み且つ該第3のシリコン酸化膜の全面に金属を形
成する工程と、該金属表面と第3のシリコン酸化膜表面
とが同一平面になるまで金属を除去する工程とを有する
半導体装置の製造方法であって、前記孔状開口部を第1
の配線に至るように設け、同時に前記第1の溝状開口部
を第1の配線上に位置しないように設け、その後、前記
第2の溝状開口部を、孔状開口部を含む領域および第1
の溝状開口部と異なる領域に設け、その際、前記第2の
溝状開口部は、第2の窒化膜がエッチングストッパーと
なるような条件で設けることを特徴とする半導体装置の
製造方法に関する。
リコン酸化膜を形成し該第1のシリコン酸化膜上に第1
の窒化膜を形成する工程と、該第1の窒化膜上に第1の
配線を形成する工程と、該第1の配線および該第1の窒
化膜上に第2のシリコン酸化膜を形成する工程と、該第
2のシリコン酸化膜上に第2の窒化膜を形成し該第2の
窒化膜上に第3のシリコン酸化膜を形成する工程と、第
1の溝状開口部と孔状開口部と第2の溝状開口部をエッ
チングにより形成する工程と、これら開口部内に金属を
埋め込み且つ該第3のシリコン酸化膜の全面に金属を形
成する工程と、該金属表面と第3のシリコン酸化膜表面
とが同一平面になるまで金属を除去する工程とを有する
半導体装置の製造方法であって、前記孔状開口部を第1
の配線に至るように設け、同時に前記第1の溝状開口部
を第1の配線上に位置しないように設け、その後、前記
第2の溝状開口部を、孔状開口部を含む領域および第1
の溝状開口部と異なる領域に設け、その際、前記第2の
溝状開口部は、第2の窒化膜がエッチングストッパーと
なるような条件で設けることを特徴とする半導体装置の
製造方法に関する。
【0023】
【発明の実施の形態】以下、本発明の実施の形態を挙げ
て詳細に説明する。
て詳細に説明する。
【0024】実施形態1 図1(D)は、本実施形態における半導体装置の素子断
面図である。シリコン基板(101)上に第1のシリコ
ン酸化膜(102)が設けられ、その上に第1の配線と
してアルミからなる厚さ0.5μmの配線A(103)
が所定の形状で設けられ一層目配線として機能する。こ
の全面に第2のシリコン酸化膜(104)が配線A上で
約1.3μmの厚さとなるように設けられている。
面図である。シリコン基板(101)上に第1のシリコ
ン酸化膜(102)が設けられ、その上に第1の配線と
してアルミからなる厚さ0.5μmの配線A(103)
が所定の形状で設けられ一層目配線として機能する。こ
の全面に第2のシリコン酸化膜(104)が配線A上で
約1.3μmの厚さとなるように設けられている。
【0025】第2のシリコン酸化膜には、第2の配線で
ある配線B〜E(131〜134)のための溝状開口
部、並びにビアホール(141)のための孔状開口部が
設けられ、それらの内部にはアルミが埋められている。
配線A(103)はビアホール(141)内のアルミを
介して配線B(131)と接続している。配線B(13
1)及び配線C(132)は厚さ約0.5μmであり、
二層目配線として機能する。配線D(133)は厚さ約
1.0μmであり、二層目配線として機能する。配線E
(134)は、一段目の深さ約0.5μmの溝状開口部
と二段目の深さ約1.0μmの溝状開口部とからなる開
口部に形成され、合計で約1.5μmの厚さを有し、二
層目配線として機能する。
ある配線B〜E(131〜134)のための溝状開口
部、並びにビアホール(141)のための孔状開口部が
設けられ、それらの内部にはアルミが埋められている。
配線A(103)はビアホール(141)内のアルミを
介して配線B(131)と接続している。配線B(13
1)及び配線C(132)は厚さ約0.5μmであり、
二層目配線として機能する。配線D(133)は厚さ約
1.0μmであり、二層目配線として機能する。配線E
(134)は、一段目の深さ約0.5μmの溝状開口部
と二段目の深さ約1.0μmの溝状開口部とからなる開
口部に形成され、合計で約1.5μmの厚さを有し、二
層目配線として機能する。
【0026】従来例では第2の配線として配線B及び配
線Cのみが設けられていたが、本実施形態においては、
新たに配線D及び配線Eを設けている。配線D及び配線
Eは、配線膜厚がそれぞれ1.0μm及び1.5μmで
あり、従来の配線の2〜3倍であるため、これらの配線
抵抗は2分の1〜3分の1へと大幅に低減している。
線Cのみが設けられていたが、本実施形態においては、
新たに配線D及び配線Eを設けている。配線D及び配線
Eは、配線膜厚がそれぞれ1.0μm及び1.5μmで
あり、従来の配線の2〜3倍であるため、これらの配線
抵抗は2分の1〜3分の1へと大幅に低減している。
【0027】また本実施形態では、二層目配線として3
種類の膜厚を有する配線を設けているため、回路の設計
に際して、配線抵抗と配線容量を考慮した自由度の高い
設計が可能になる。例えば、配線抵抗よりも配線容量の
低減が重要な箇所には、薄い配線である0.5μm厚の
配線B及び配線Cを使用し、逆に容量よりも抵抗の低減
が重要な箇所には厚い配線である1.0μm厚の配線D
を使用すればよい。さらに、より低抵抗化が重要な箇
所、例えば大電流が流れる電源用配線などには、より厚
い配線である1.5μm厚の配線Eを使用すればよい。
種類の膜厚を有する配線を設けているため、回路の設計
に際して、配線抵抗と配線容量を考慮した自由度の高い
設計が可能になる。例えば、配線抵抗よりも配線容量の
低減が重要な箇所には、薄い配線である0.5μm厚の
配線B及び配線Cを使用し、逆に容量よりも抵抗の低減
が重要な箇所には厚い配線である1.0μm厚の配線D
を使用すればよい。さらに、より低抵抗化が重要な箇
所、例えば大電流が流れる電源用配線などには、より厚
い配線である1.5μm厚の配線Eを使用すればよい。
【0028】なお、配線B、配線C及び配線Dについて
は配置上の制約が無く自由に配置できるが、配線Eにつ
いては下に配線Aが無い領域にのみ配置することが必要
である。
は配置上の制約が無く自由に配置できるが、配線Eにつ
いては下に配線Aが無い領域にのみ配置することが必要
である。
【0029】次に、本実施形態の半導体装置の製造方法
について説明する。
について説明する。
【0030】図1(A)〜(D)は、本実施形態の半導
体装置の製造方法を素子断面図により表した製造工程図
である。まず図1(A)に示すように、シリコン基板
(101)上に第1のシリコン酸化膜(102)を形成
した後、配線A(103)として例えば0.5μm厚の
アルミを所定の形状で形成し、次いで第2のシリコン酸
化膜(104)を全面に形成する。その表面をCMPに
より平坦化し、配線A上でのシリコン酸化膜の厚さが約
1.3μmとなるようにする。
体装置の製造方法を素子断面図により表した製造工程図
である。まず図1(A)に示すように、シリコン基板
(101)上に第1のシリコン酸化膜(102)を形成
した後、配線A(103)として例えば0.5μm厚の
アルミを所定の形状で形成し、次いで第2のシリコン酸
化膜(104)を全面に形成する。その表面をCMPに
より平坦化し、配線A上でのシリコン酸化膜の厚さが約
1.3μmとなるようにする。
【0031】続いて、通常のフォトリソグラフィー技術
で形成されたフォトレジスト(105)をマスクとして
第2のシリコン酸化膜を約0.5μmの深さまで異方性
エッチングし、配線B(131)、配線C(132)及
び配線E(134)のためのそれぞれの第1の溝状開口
部(111、112、113)を形成する(図1
(A))。
で形成されたフォトレジスト(105)をマスクとして
第2のシリコン酸化膜を約0.5μmの深さまで異方性
エッチングし、配線B(131)、配線C(132)及
び配線E(134)のためのそれぞれの第1の溝状開口
部(111、112、113)を形成する(図1
(A))。
【0032】フォトレジスト(105)を除去した後、
図1(B)に示すように、同様のフォトリソグラフィー
技術と異方性エッチング技術により、フォトレジスト
(106)をマスクとして第2のシリコン酸化膜を約
1.0μmの深さまで異方性エッチングし、孔状開口部
(120)及び第2の溝状開口部(121、122)を
形成する。孔状開口部(120)と第2の溝状開口部
(122)は、先に形成した第1の溝状開口部(11
1、113)の内部にそれぞれ形成する。また、第2の
溝状開口部(121)は第2のシリコン酸化膜に新たに
開孔する。その際、孔状開口部(120)の下には配線
A(103)があるため、孔の深さは約0.8μmでと
まる。第2の溝状開口部(121)は配線A(103)
と第1のシリコン酸化膜(102)の上部に位置してい
るが、第2のシリコン酸化膜のエッチング量が約l.0
μmであるため、配線A上では約0.3μm厚のシリコ
ン酸化膜が、また第1のシリコン酸化膜上では約0.8
μm厚の第2のシリコン酸化膜が残った状態になってお
り、配線Aとの短絡の危険性はない。また、第2の溝状
開口部(122)では第2のシリコン酸化膜が約0.3
μm厚で残っており、下部に配線Aがなければ短絡の危
険性はない。
図1(B)に示すように、同様のフォトリソグラフィー
技術と異方性エッチング技術により、フォトレジスト
(106)をマスクとして第2のシリコン酸化膜を約
1.0μmの深さまで異方性エッチングし、孔状開口部
(120)及び第2の溝状開口部(121、122)を
形成する。孔状開口部(120)と第2の溝状開口部
(122)は、先に形成した第1の溝状開口部(11
1、113)の内部にそれぞれ形成する。また、第2の
溝状開口部(121)は第2のシリコン酸化膜に新たに
開孔する。その際、孔状開口部(120)の下には配線
A(103)があるため、孔の深さは約0.8μmでと
まる。第2の溝状開口部(121)は配線A(103)
と第1のシリコン酸化膜(102)の上部に位置してい
るが、第2のシリコン酸化膜のエッチング量が約l.0
μmであるため、配線A上では約0.3μm厚のシリコ
ン酸化膜が、また第1のシリコン酸化膜上では約0.8
μm厚の第2のシリコン酸化膜が残った状態になってお
り、配線Aとの短絡の危険性はない。また、第2の溝状
開口部(122)では第2のシリコン酸化膜が約0.3
μm厚で残っており、下部に配線Aがなければ短絡の危
険性はない。
【0033】フォトレジスト(106)を除去後、図1
(C)に示すように、金属として例えばアルミ(10
7)を全面に形成する。
(C)に示すように、金属として例えばアルミ(10
7)を全面に形成する。
【0034】次に、CMPにより、アルミ(107)の
表面と第2のシリコン酸化膜(104)の表面とが同一
平面になるまで研磨する。この結果、図1(D)に示す
ように、第2のシリコン酸化膜に形成された開口部をア
ルミが埋めることになる。
表面と第2のシリコン酸化膜(104)の表面とが同一
平面になるまで研磨する。この結果、図1(D)に示す
ように、第2のシリコン酸化膜に形成された開口部をア
ルミが埋めることになる。
【0035】図2は、本実施形態の半導体装置の素子平
面図であり、図2のX−Y断面が図1(D)に相当す
る。図2中には、配線B(131)、配線C(13
2)、配線D(133)及び配線E(134)の他に、
ビアホール(141)の形状と配線A(103)の形状
を示している。
面図であり、図2のX−Y断面が図1(D)に相当す
る。図2中には、配線B(131)、配線C(13
2)、配線D(133)及び配線E(134)の他に、
ビアホール(141)の形状と配線A(103)の形状
を示している。
【0036】図3は、各リソグラフィー工程で使用する
マスクパターンをポジプロセスの場合について工程順に
示している。図3(A)は配線Aのマスクパターン、図
3(B)は配線B、C及びEのための溝状開口部(11
1、112、113)のマスクパターン、図3(C)は
ビアホールのための孔状開口部(120)、配線Dのた
めの溝状開口部(121)及び配線Eのための溝状開口
部(122)のマスクパターンを示す。
マスクパターンをポジプロセスの場合について工程順に
示している。図3(A)は配線Aのマスクパターン、図
3(B)は配線B、C及びEのための溝状開口部(11
1、112、113)のマスクパターン、図3(C)は
ビアホールのための孔状開口部(120)、配線Dのた
めの溝状開口部(121)及び配線Eのための溝状開口
部(122)のマスクパターンを示す。
【0037】本実施形態の製造方法では、層間絶縁膜で
ある第2のシリコン酸化膜に溝状開口部および孔状開口
部を形成する際、ビアホール開孔のためのマスクが、ビ
アホール用のマスクパターンだけでなく配線用のマスク
パターンをも有している。このため、ビアホールと同程
度に深い、すなわち厚い溝状配線を形成することが可能
になる。さらに、溝状配線用のマスクパターンを既に形
成されている溝状開口部に重なる位置に形成することに
より、より深い溝状配線を形成することが可能となる。
ある第2のシリコン酸化膜に溝状開口部および孔状開口
部を形成する際、ビアホール開孔のためのマスクが、ビ
アホール用のマスクパターンだけでなく配線用のマスク
パターンをも有している。このため、ビアホールと同程
度に深い、すなわち厚い溝状配線を形成することが可能
になる。さらに、溝状配線用のマスクパターンを既に形
成されている溝状開口部に重なる位置に形成することに
より、より深い溝状配線を形成することが可能となる。
【0038】実施形態2 図4(D)は、本実施形態における半導体装置の素子断
面図である。シリコン基板(201)上に第1のシリコ
ン酸化膜(202)が設けられ、その上に第1の配線と
してアルミからなる厚さ0.5μmの配線A(203)
が所定の形状で設けられ一層目配線として機能する。こ
の全面に第2のシリコン酸化膜(204)が配線A上で
約1.3μmの厚さとなるように設けられている。
面図である。シリコン基板(201)上に第1のシリコ
ン酸化膜(202)が設けられ、その上に第1の配線と
してアルミからなる厚さ0.5μmの配線A(203)
が所定の形状で設けられ一層目配線として機能する。こ
の全面に第2のシリコン酸化膜(204)が配線A上で
約1.3μmの厚さとなるように設けられている。
【0039】第2のシリコン酸化膜には孔状開口部と溝
状開口部が設けられ、それらの内部にはアルミが埋めら
れている。配線A(203)はビアホール(241)内
のアルミを介して配線B(231)と接続している。配
線B(231)及び配線C(232)は厚さ約0.5μ
mであり、二層目配線として機能する。配線D(23
3)は厚さ約1.0μmの二層目配線として機能し、か
つ配線B(231)と配線C(232)とを接続してい
る。図4(D)においては、実施形態1で説明した配線
Eは描かれていないが、図1(D)の説明で述べた要領
で形成してもよい。
状開口部が設けられ、それらの内部にはアルミが埋めら
れている。配線A(203)はビアホール(241)内
のアルミを介して配線B(231)と接続している。配
線B(231)及び配線C(232)は厚さ約0.5μ
mであり、二層目配線として機能する。配線D(23
3)は厚さ約1.0μmの二層目配線として機能し、か
つ配線B(231)と配線C(232)とを接続してい
る。図4(D)においては、実施形態1で説明した配線
Eは描かれていないが、図1(D)の説明で述べた要領
で形成してもよい。
【0040】次に、本実施形態の半導体装置の製造方法
について説明する。
について説明する。
【0041】図4(A)〜(D)は、本実施形態の半導
体装置の製造方法を素子断面図により表した製造工程図
である。まず図4(A)に示すように、シリコン基板
(201)上に第1のシリコン酸化膜(202)を形成
した後、配線A(203)として0.5μm厚のアルミ
を所定の形状で形成し、次いで第2のシリコン酸化膜
(204)を全面に形成する。その表面をCMPにより
平坦化し、配線A上でのシリコン酸化膜の厚さが約1.
3μmとなるようにする。
体装置の製造方法を素子断面図により表した製造工程図
である。まず図4(A)に示すように、シリコン基板
(201)上に第1のシリコン酸化膜(202)を形成
した後、配線A(203)として0.5μm厚のアルミ
を所定の形状で形成し、次いで第2のシリコン酸化膜
(204)を全面に形成する。その表面をCMPにより
平坦化し、配線A上でのシリコン酸化膜の厚さが約1.
3μmとなるようにする。
【0042】続いて、通常のフォトリソグラフィー技術
で形成されたフォトレジスト(205)をマスクとして
第2のシリコン酸化膜を約0.5μmの深さまで異方性
エッチングし、配線B(231)及び配線C(232)
のための第1の溝状開口部(211、212)をそれぞ
れ形成する(図4(A))。
で形成されたフォトレジスト(205)をマスクとして
第2のシリコン酸化膜を約0.5μmの深さまで異方性
エッチングし、配線B(231)及び配線C(232)
のための第1の溝状開口部(211、212)をそれぞ
れ形成する(図4(A))。
【0043】フォトレジスト(205)を除去した後、
図4(B)に示すように、同様のフォトリソグラフィー
技術によりフォトレジスト(206)を所定の形状で形
成する。
図4(B)に示すように、同様のフォトリソグラフィー
技術によりフォトレジスト(206)を所定の形状で形
成する。
【0044】このフォトレジスト(206)をマスクと
して第2のシリコン酸化膜を約1.0μmの深さまで異
方性エッチングし、孔状開口部(220)及び第2の溝
状開口部(221)を形成する(図4(C))。その
際、孔状開口部(220)の下には配線A(203)が
あるため、孔の深さは約0.8μmでとまる。
して第2のシリコン酸化膜を約1.0μmの深さまで異
方性エッチングし、孔状開口部(220)及び第2の溝
状開口部(221)を形成する(図4(C))。その
際、孔状開口部(220)の下には配線A(203)が
あるため、孔の深さは約0.8μmでとまる。
【0045】フォトレジスト(206)の除去後、金属
として例えばアルミを全面に形成し、次いでCMPによ
りアルミ表面と第2のシリコン酸化膜表面とが同一平面
になるまでになるまで研磨する。この結果、図4(D)
に示すように、第2のシリコン酸化膜に形成された開口
部をアルミが埋めることになる。
として例えばアルミを全面に形成し、次いでCMPによ
りアルミ表面と第2のシリコン酸化膜表面とが同一平面
になるまでになるまで研磨する。この結果、図4(D)
に示すように、第2のシリコン酸化膜に形成された開口
部をアルミが埋めることになる。
【0046】図5は、本実施形態の半導体装置の素子平
面図であり、図5のX−Y断面が図4(D)に相当す
る。
面図であり、図5のX−Y断面が図4(D)に相当す
る。
【0047】図6は、各リソグラフィー工程で使用する
マスクパターンをポジプロセスの場合について工程順に
示している。図6(A)は配線Aのマスクパターン、図
6(B)は配線B及び配線Cのための第1の溝状開口部
(211、212)のマスクパターン、図6(C)はビ
アホールのための孔状開口部(220)及び配線Dのた
めの第2の溝状開口部(221)のマスクパターンを示
す。
マスクパターンをポジプロセスの場合について工程順に
示している。図6(A)は配線Aのマスクパターン、図
6(B)は配線B及び配線Cのための第1の溝状開口部
(211、212)のマスクパターン、図6(C)はビ
アホールのための孔状開口部(220)及び配線Dのた
めの第2の溝状開口部(221)のマスクパターンを示
す。
【0048】本実施形態においては、ビアホールが一層
目配線と二層目配線を接続するほかに、ビアホールと同
時に形成された溝状開口部に設けられた低抵抗の配線D
が、互いに離れた二層目配線同士(配線B(231)と
配線C(232))とを接続している。
目配線と二層目配線を接続するほかに、ビアホールと同
時に形成された溝状開口部に設けられた低抵抗の配線D
が、互いに離れた二層目配線同士(配線B(231)と
配線C(232))とを接続している。
【0049】実施形態3 図8(C)は、本実施形態における半導体装置の素子断
面図である。また図7及び図8は、本実施形態の半導体
装置の製造方法を素子断面図により表した製造工程図で
ある。本実施形態の半導体装置は、まず図7(A)に示
すように、シリコン基板(301)上に第1のシリコン
酸化膜(302)を形成した後、第1の窒化膜(35
1)を約0.1μmの厚さで形成する。その上に、第1
の配線としてアルミからなる厚さ0.5μmの配線A
(303)を所定の形状で形成し、次いで第2のシリコ
ン酸化膜(304)を約1.3μmの厚さで全面に成膜
する。
面図である。また図7及び図8は、本実施形態の半導体
装置の製造方法を素子断面図により表した製造工程図で
ある。本実施形態の半導体装置は、まず図7(A)に示
すように、シリコン基板(301)上に第1のシリコン
酸化膜(302)を形成した後、第1の窒化膜(35
1)を約0.1μmの厚さで形成する。その上に、第1
の配線としてアルミからなる厚さ0.5μmの配線A
(303)を所定の形状で形成し、次いで第2のシリコ
ン酸化膜(304)を約1.3μmの厚さで全面に成膜
する。
【0050】次に、図7(B)に示すように、CMPに
よって第2のシリコン酸化膜の表面が平坦になるまで研
磨する。研磨量は、配線A上におけるシリコン酸化膜の
厚さが約0.7μmとなるようにする。
よって第2のシリコン酸化膜の表面が平坦になるまで研
磨する。研磨量は、配線A上におけるシリコン酸化膜の
厚さが約0.7μmとなるようにする。
【0051】上記の平坦化した表面の全面に第2の窒化
膜(352)を0.1μmの厚さで形成し、さらに第3
のシリコン酸化膜(353)を約0.5μmの厚さで形
成する(図7(C))。
膜(352)を0.1μmの厚さで形成し、さらに第3
のシリコン酸化膜(353)を約0.5μmの厚さで形
成する(図7(C))。
【0052】続いて、通常のフォトリソグラフィー技術
で形成されたフォトレジスト(305)をマスクとし
て、第3のシリコン酸化膜(353)、第2の窒化膜
(352)及び第2のシリコン酸化膜(304)からな
る積層絶縁膜を約1.5μmの深さまで異方性エッチン
グし、孔状開口部(320)及び第1の溝状開口部(3
21)を形成する(図8(A))。このとき、孔状開口
部(320)は配線A上に位置するため深さが約1.3
μmとなる。第1の溝状開口部(321)は下に配線A
が無いため深さが約1.5μmとなる。なお、上記の積
層絶縁膜をエッチングする際には、シリコン酸化膜と窒
化膜とでエッチングガス等のエッチング条件を変えて行
ってもよい。
で形成されたフォトレジスト(305)をマスクとし
て、第3のシリコン酸化膜(353)、第2の窒化膜
(352)及び第2のシリコン酸化膜(304)からな
る積層絶縁膜を約1.5μmの深さまで異方性エッチン
グし、孔状開口部(320)及び第1の溝状開口部(3
21)を形成する(図8(A))。このとき、孔状開口
部(320)は配線A上に位置するため深さが約1.3
μmとなる。第1の溝状開口部(321)は下に配線A
が無いため深さが約1.5μmとなる。なお、上記の積
層絶縁膜をエッチングする際には、シリコン酸化膜と窒
化膜とでエッチングガス等のエッチング条件を変えて行
ってもよい。
【0053】フォトレジスト(305)を除去した後、
同様のフォトリソグラフィー技術で溝状開口部を有する
フォトレジスト(306)を形成する。なお、孔状開口
部(320)は十分に深いので底部にレジストが残存し
ていてもよい。
同様のフォトリソグラフィー技術で溝状開口部を有する
フォトレジスト(306)を形成する。なお、孔状開口
部(320)は十分に深いので底部にレジストが残存し
ていてもよい。
【0054】このフォトレジスト(306)をマスクと
して、第3のシリコン酸化膜、第2の窒化膜および第2
のシリコン酸化膜からなる積層膜を約0.5μmの深さ
まで異方性エッチングし、第2の溝状開口部(311、
312)を形成する(図8(B))。この異方性エッチ
ングの際に、シリコン酸化膜のエッチング速度に比べて
窒化膜のエッチング速度が十分に小さくなるような条件
を用いることが重要である。すなわち窒化膜は溝エッチ
ング時のエッチングストッパーとなるため、溝の深さは
窒化膜の位置である約0.5μmとなる。
して、第3のシリコン酸化膜、第2の窒化膜および第2
のシリコン酸化膜からなる積層膜を約0.5μmの深さ
まで異方性エッチングし、第2の溝状開口部(311、
312)を形成する(図8(B))。この異方性エッチ
ングの際に、シリコン酸化膜のエッチング速度に比べて
窒化膜のエッチング速度が十分に小さくなるような条件
を用いることが重要である。すなわち窒化膜は溝エッチ
ング時のエッチングストッパーとなるため、溝の深さは
窒化膜の位置である約0.5μmとなる。
【0055】フォトレジスト(306)の除去後、金属
としてアルミを全面に形成し、次いでCMPによりアル
ミ表面と第3のシリコン酸化膜表面とが同一平面になる
まで研磨する。この結果、図8(C)に示すように、積
層絶縁膜に開けられた開口部をアルミが埋めることにな
る。
としてアルミを全面に形成し、次いでCMPによりアル
ミ表面と第3のシリコン酸化膜表面とが同一平面になる
まで研磨する。この結果、図8(C)に示すように、積
層絶縁膜に開けられた開口部をアルミが埋めることにな
る。
【0056】配線Aはビアホール(341)内のアルミ
を介して配線B(331)と接続している。配線B(3
31)及び配線C(332)は厚さが約0.5μmであ
り、二層目配線として機能する。配線D(333)は厚
さが約1.0μmであり、同様に二層目配線として機能
する。
を介して配線B(331)と接続している。配線B(3
31)及び配線C(332)は厚さが約0.5μmであ
り、二層目配線として機能する。配線D(333)は厚
さが約1.0μmであり、同様に二層目配線として機能
する。
【0057】図9は、本実施形態の半導体装置の素子平
面図であり、図9のX−Y断面が図8(C)に相当す
る。
面図であり、図9のX−Y断面が図8(C)に相当す
る。
【0058】図10は、各リソグラフィー工程で使用す
るマスクパターンをポジプロセスの場合について工程順
に示している。図10(A)は配線Aのマスクパター
ン、図10(B)はビアホールのための孔状開口部(3
20)及び配線Dのための第1の溝状開口部(321)
のマスクパターン、図10(C)は配線B及び配線Dの
ための第2の溝状開口部(311、312)のマスクパ
ターンを示す。
るマスクパターンをポジプロセスの場合について工程順
に示している。図10(A)は配線Aのマスクパター
ン、図10(B)はビアホールのための孔状開口部(3
20)及び配線Dのための第1の溝状開口部(321)
のマスクパターン、図10(C)は配線B及び配線Dの
ための第2の溝状開口部(311、312)のマスクパ
ターンを示す。
【0059】本実施形態においては、積層絶縁膜の間に
窒化膜が形成されているため、この窒化膜が溝をエッチ
ングする際にエッチングストッパーとして機能し、溝の
深さを精度良く制御することが可能になる。また、第1
の溝状開口部(321)のエッチングの際にも下地の第
1の窒化膜(351)がストッパーとなるため、オーバ
ーエッチング時間が過剰に長くても、下の配線や基板と
の短絡を防ぐことができる。
窒化膜が形成されているため、この窒化膜が溝をエッチ
ングする際にエッチングストッパーとして機能し、溝の
深さを精度良く制御することが可能になる。また、第1
の溝状開口部(321)のエッチングの際にも下地の第
1の窒化膜(351)がストッパーとなるため、オーバ
ーエッチング時間が過剰に長くても、下の配線や基板と
の短絡を防ぐことができる。
【0060】以上に述べた実施形態1〜3は、一層目配
線と二層目配線を形成する場合を説明したが、本発明は
多層配線を有する半導体装置であれば配線総数によらず
適用が可能である。
線と二層目配線を形成する場合を説明したが、本発明は
多層配線を有する半導体装置であれば配線総数によらず
適用が可能である。
【0061】本発明の半導体装置の配線材料は、アルミ
に限定されるものではなく、例えば、銅、タングステ
ン、チタン、モリブデン、パラジウム、スカンジウム、
マグネシウム等の金属単独、あるいはこれらの一つ又は
複数とアルミとの合金であってもよい。
に限定されるものではなく、例えば、銅、タングステ
ン、チタン、モリブデン、パラジウム、スカンジウム、
マグネシウム等の金属単独、あるいはこれらの一つ又は
複数とアルミとの合金であってもよい。
【0062】本発明の半導体装置の配線は積層構造であ
ってもよい。例えばチタン、窒化チタン、チタンタング
ステン、タングステン、タングステンシリサイド、モリ
ブデン等を配線の上層あるいは下層として設けた配線と
してもよい。
ってもよい。例えばチタン、窒化チタン、チタンタング
ステン、タングステン、タングステンシリサイド、モリ
ブデン等を配線の上層あるいは下層として設けた配線と
してもよい。
【0063】
【発明の効果】本発明は、同一配線層において2つ以上
の異なる膜厚の溝状配線を設けているため、回路の設計
に際して、配線抵抗と配線容量を考慮した自由度の高い
設計が可能になる。これにより、回路設計が簡易化さ
れ、さらに半導体装置の回路動作速度および集積度を向
上させることができる。しかもこれらの効果は、製造工
程の追加なしに実現できるため、製造コスト及び製造時
間の増加は無く、高性能な半導体装置が容易かつ安価に
製造できる。
の異なる膜厚の溝状配線を設けているため、回路の設計
に際して、配線抵抗と配線容量を考慮した自由度の高い
設計が可能になる。これにより、回路設計が簡易化さ
れ、さらに半導体装置の回路動作速度および集積度を向
上させることができる。しかもこれらの効果は、製造工
程の追加なしに実現できるため、製造コスト及び製造時
間の増加は無く、高性能な半導体装置が容易かつ安価に
製造できる。
【図1】本発明の半導体装置の製造方法の一実施形態を
素子断面図により表した製造工程図である。
素子断面図により表した製造工程図である。
【図2】本発明の製造方法により作製された半導体装置
の素子平面図である。
の素子平面図である。
【図3】本発明の半導体装置の製造方法における各リソ
グラフィー工程で使用するマスクパターンの説明図であ
る。
グラフィー工程で使用するマスクパターンの説明図であ
る。
【図4】本発明の半導体装置の製造方法の一実施形態を
素子断面図により表した製造工程図である。
素子断面図により表した製造工程図である。
【図5】本発明の製造方法により作製された半導体装置
の素子平面図である。
の素子平面図である。
【図6】本発明の半導体装置の製造方法における各リソ
グラフィー工程で使用するマスクパターンの説明図であ
る。
グラフィー工程で使用するマスクパターンの説明図であ
る。
【図7】本発明の半導体装置の製造方法の一実施形態を
素子断面図により表した製造工程図である。
素子断面図により表した製造工程図である。
【図8】本発明の半導体装置の製造方法の一実施形態を
素子断面図により表した製造工程図である。
素子断面図により表した製造工程図である。
【図9】本発明の製造方法により作製された半導体装置
の素子平面図である。
の素子平面図である。
【図10】本発明の半導体装置の製造方法における各リ
ソグラフィー工程で使用するマスクパターンの説明図で
ある。
ソグラフィー工程で使用するマスクパターンの説明図で
ある。
【図11】従来の半導体装置の製造方法の一実施形態を
素子断面図により表した製造工程図である。
素子断面図により表した製造工程図である。
【図12】従来の半導体装置の製造方法の一実施形態を
素子断面図により表した製造工程図である。
素子断面図により表した製造工程図である。
【図13】従来の半導体装置の素子平面図である。
【図14】従来の半導体装置の製造方法における各リソ
グラフィー工程で使用するマスクパターンの説明図であ
る。
グラフィー工程で使用するマスクパターンの説明図であ
る。
101、201、301、401 シリコン基板 102、202、302、402 第1のシリコン酸化
膜 103、203、303、403 配線A 104、204、304、404 第2のシリコン酸化
膜 105、106、205、206、305、306、4
05、406 フォトレジスト 111、112、113、211、212、321 第
1の溝状開口部 121、122、221、311、312 第2の溝状
開口部 120、220、320、420 孔状開口部 107、407 アルミ 131、231、331、431 配線B 132、232、332、432 配線C 133、233、333 配線D 134 配線E 141、241、341、441 ビアホール 351 第1の窒化膜 352 第2の窒化膜 353 第3のシリコン酸化膜 411、412 溝状開口部
膜 103、203、303、403 配線A 104、204、304、404 第2のシリコン酸化
膜 105、106、205、206、305、306、4
05、406 フォトレジスト 111、112、113、211、212、321 第
1の溝状開口部 121、122、221、311、312 第2の溝状
開口部 120、220、320、420 孔状開口部 107、407 アルミ 131、231、331、431 配線B 132、232、332、432 配線C 133、233、333 配線D 134 配線E 141、241、341、441 ビアホール 351 第1の窒化膜 352 第2の窒化膜 353 第3のシリコン酸化膜 411、412 溝状開口部
Claims (2)
- 【請求項1】 シリコン基板上に第1の絶縁膜を形成し
該第1の絶縁膜上に第1の配線を形成する工程と、該第
1の配線および該第1の絶縁膜上に第2の絶縁膜を形成
する工程と、該第2の絶縁膜に第1の溝状開口部と孔状
開口部と第2の溝状開口部を形成する工程と、これら開
口部内に金属を埋め込み且つ該第2の絶縁膜の全面に金
属を形成する工程と、該金属表面と第2の絶縁膜表面と
が同一平面になるまで金属を除去する工程とを有する半
導体装置の製造方法であって、 前記第1の溝状開口部を前記第1の配線上の領域を含む
複数の箇所に設けた後に、前記孔状開口部と前記第2の
溝状開口部を、同一のフォトリソグラフィー工程および
同一のエッチング工程で設け、その際、 前記孔状開口部を前記第1の配線上にある一の第1の溝
状開口部の少なくとも一部に重ねて第1の配線に至るよ
うに設け、且つ、前記第2の溝状開口部を第1の溝状開
口部が設けられていない領域および前記一の第1の溝状
開口部とは異なる第1の溝状開口部の少なくとも一部に
重なる領域に設けることを特徴とする半導体装置の製造
方法。 - 【請求項2】 シリコン基板上に第1のシリコン酸化膜
を形成し該第1のシリコン酸化膜上に第1の窒化膜を形
成する工程と、該第1の窒化膜上に第1の配線を形成す
る工程と、該第1の配線および該第1の窒化膜上に第2
のシリコン酸化膜を形成する工程と、該第2のシリコン
酸化膜上に第2の窒化膜を形成し該第2の窒化膜上に第
3のシリコン酸化膜を形成する工程と、第1の溝状開口
部と孔状開口部と第2の溝状開口部をエッチングにより
形成する工程と、これら開口部内に金属を埋め込み且つ
該第3のシリコン酸化膜の全面に金属を形成する工程
と、該金属表面と第3のシリコン酸化膜表面とが同一平
面になるまで金属を除去する工程とを有する半導体装置
の製造方法であって、 前記孔状開口部を第1の配線に至るように設け、同時に
前記第1の溝状開口部を第1の配線上に位置しないよう
に設け、その後、 前記第2の溝状開口部を、孔状開口部を含む領域および
第1の溝状開口部と異なる領域に設け、その際、前記第
2の溝状開口部は、第2の窒化膜がエッチングストッパ
ーとなるような条件で設けることを特徴とする半導体装
置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8139999A JP2809200B2 (ja) | 1996-06-03 | 1996-06-03 | 半導体装置の製造方法 |
KR1019970023608A KR100277810B1 (ko) | 1996-06-03 | 1997-06-03 | 반도체 장치 및 그 제조 방법 |
US08/867,802 US6100177A (en) | 1996-06-03 | 1997-06-03 | Grooved wiring structure in semiconductor device and method for forming the same |
US09/628,355 US6323117B1 (en) | 1996-06-03 | 2000-07-28 | Grooved wiring structure in semiconductor device and method for forming the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8139999A JP2809200B2 (ja) | 1996-06-03 | 1996-06-03 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09321046A JPH09321046A (ja) | 1997-12-12 |
JP2809200B2 true JP2809200B2 (ja) | 1998-10-08 |
Family
ID=15258585
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8139999A Expired - Fee Related JP2809200B2 (ja) | 1996-06-03 | 1996-06-03 | 半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US6100177A (ja) |
JP (1) | JP2809200B2 (ja) |
KR (1) | KR100277810B1 (ja) |
Families Citing this family (68)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3173439B2 (ja) * | 1997-10-14 | 2001-06-04 | 松下電器産業株式会社 | セラミック多層基板及びその製造方法 |
EP0911697A3 (en) * | 1997-10-22 | 1999-09-15 | Interuniversitair Microelektronica Centrum Vzw | A fluorinated hard mask for micropatterning of polymers |
JP3199012B2 (ja) * | 1998-01-26 | 2001-08-13 | 日本電気株式会社 | 半導体装置の評価方法 |
JP3515363B2 (ja) | 1998-03-24 | 2004-04-05 | 株式会社東芝 | 半導体装置の製造方法 |
JP3631380B2 (ja) | 1998-08-28 | 2005-03-23 | 株式会社東芝 | 半導体装置及びその製造方法 |
US6225207B1 (en) * | 1998-10-01 | 2001-05-01 | Applied Materials, Inc. | Techniques for triple and quadruple damascene fabrication |
JP3312604B2 (ja) * | 1998-11-06 | 2002-08-12 | 日本電気株式会社 | 半導体装置の製造方法 |
JP2000208743A (ja) * | 1999-01-12 | 2000-07-28 | Lucent Technol Inc | ジュアルダマシ―ンコンデンサを備えた集積回路デバイスおよびこれを製造するための関連する方法 |
US6346454B1 (en) * | 1999-01-12 | 2002-02-12 | Agere Systems Guardian Corp. | Method of making dual damascene interconnect structure and metal electrode capacitor |
JP3262164B2 (ja) * | 1999-06-29 | 2002-03-04 | 日本電気株式会社 | 半導体装置及びその製造方法 |
JP3406865B2 (ja) * | 1999-07-22 | 2003-05-19 | 沖電気工業株式会社 | 接続構造 |
JP2001135723A (ja) * | 1999-11-04 | 2001-05-18 | Nec Corp | 半導体装置及びその製造方法 |
KR100646783B1 (ko) * | 1999-11-23 | 2006-11-17 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
US6573148B1 (en) * | 2000-07-12 | 2003-06-03 | Koninklljke Philips Electronics N.V. | Methods for making semiconductor inductor |
JP2002110801A (ja) * | 2000-09-27 | 2002-04-12 | Matsushita Electric Ind Co Ltd | 配線抵抗補正方法 |
JP3566203B2 (ja) | 2000-12-06 | 2004-09-15 | 株式会社東芝 | 半導体装置及びその製造方法 |
US6815820B2 (en) * | 2002-05-09 | 2004-11-09 | Freescale Semiconductor, Inc. | Method for forming a semiconductor interconnect with multiple thickness |
JP4376500B2 (ja) | 2002-10-04 | 2009-12-02 | 株式会社ルネサステクノロジ | レジスト埋め込み方法および半導体装置の製造方法 |
JP4109531B2 (ja) * | 2002-10-25 | 2008-07-02 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
EP2328171A1 (en) * | 2002-12-27 | 2011-06-01 | Fujitsu Semiconductor Limited | Method of producing dram integrated circuit device |
JP2004273920A (ja) * | 2003-03-11 | 2004-09-30 | Toshiba Corp | 半導体装置 |
JP4602904B2 (ja) | 2003-08-29 | 2010-12-22 | 富士通セミコンダクター株式会社 | 半導体装置 |
KR100563487B1 (ko) * | 2003-12-31 | 2006-03-27 | 동부아남반도체 주식회사 | 반도체 소자의 금속배선 형성방법 |
JP4556454B2 (ja) * | 2004-03-15 | 2010-10-06 | パナソニック電工株式会社 | 半導体装置の製造方法 |
US6887785B1 (en) * | 2004-05-13 | 2005-05-03 | International Business Machines Corporation | Etching openings of different depths using a single mask layer method and structure |
KR101021693B1 (ko) * | 2004-06-26 | 2011-03-15 | 엘지디스플레이 주식회사 | 액정표시패널 및 그 제조방법 |
US20060197228A1 (en) * | 2005-03-04 | 2006-09-07 | International Business Machines Corporation | Single mask process for variable thickness dual damascene structures, other grey-masking processes, and structures made using grey-masking |
US7470630B1 (en) * | 2005-04-14 | 2008-12-30 | Altera Corporation | Approach to reduce parasitic capacitance from dummy fill |
US7763534B2 (en) | 2007-10-26 | 2010-07-27 | Tela Innovations, Inc. | Methods, structures and designs for self-aligning local interconnects used in integrated circuits |
US8541879B2 (en) | 2007-12-13 | 2013-09-24 | Tela Innovations, Inc. | Super-self-aligned contacts and method for making the same |
US7446352B2 (en) | 2006-03-09 | 2008-11-04 | Tela Innovations, Inc. | Dynamic array architecture |
US8653857B2 (en) | 2006-03-09 | 2014-02-18 | Tela Innovations, Inc. | Circuitry and layouts for XOR and XNOR logic |
US7956421B2 (en) | 2008-03-13 | 2011-06-07 | Tela Innovations, Inc. | Cross-coupled transistor layouts in restricted gate level layout architecture |
US9563733B2 (en) | 2009-05-06 | 2017-02-07 | Tela Innovations, Inc. | Cell circuit and layout with linear finfet structures |
US8658542B2 (en) | 2006-03-09 | 2014-02-25 | Tela Innovations, Inc. | Coarse grid design methods and structures |
JP2007258328A (ja) * | 2006-03-22 | 2007-10-04 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP4524680B2 (ja) * | 2006-05-11 | 2010-08-18 | セイコーエプソン株式会社 | 半導体装置の製造方法、電子機器の製造方法、半導体装置および電子機器 |
US20080122089A1 (en) * | 2006-11-08 | 2008-05-29 | Toshiba America Electronic Components, Inc. | Interconnect structure with line resistance dispersion |
US8667443B2 (en) | 2007-03-05 | 2014-03-04 | Tela Innovations, Inc. | Integrated circuit cell library for multiple patterning |
US20080284039A1 (en) * | 2007-05-18 | 2008-11-20 | International Business Machines Corporation | Interconnect structures with ternary patterned features generated from two lithographic processes |
US7939443B2 (en) * | 2008-03-27 | 2011-05-10 | Tela Innovations, Inc. | Methods for multi-wire routing and apparatus implementing same |
US7960285B2 (en) * | 2008-04-18 | 2011-06-14 | Infineon Technologies Ag | Method for the production of a component structure |
KR101549530B1 (ko) * | 2008-05-23 | 2015-09-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
JP5599395B2 (ja) | 2008-07-16 | 2014-10-01 | テラ イノヴェイションズ インコーポレイテッド | 動的アレイアーキテクチャにおけるセル位相整合及び配置の方法及びその実施 |
KR101611643B1 (ko) * | 2008-10-01 | 2016-04-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
JP2010153543A (ja) | 2008-12-25 | 2010-07-08 | Fujitsu Ltd | 半導体装置およびその製造方法 |
CN102299097B (zh) * | 2010-06-28 | 2014-05-21 | 中芯国际集成电路制造(上海)有限公司 | 一种金属连线刻蚀方法 |
JP2012015268A (ja) * | 2010-06-30 | 2012-01-19 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法及び半導体装置 |
JP5703105B2 (ja) * | 2011-04-15 | 2015-04-15 | 株式会社東芝 | 半導体装置及びその製造方法 |
US8883638B2 (en) * | 2012-01-18 | 2014-11-11 | United Microelectronics Corp. | Method for manufacturing damascene structure involving dummy via holes |
US8736069B2 (en) | 2012-08-23 | 2014-05-27 | Macronix International Co., Ltd. | Multi-level vertical plug formation with stop layers of increasing thicknesses |
US8987914B2 (en) | 2013-02-07 | 2015-03-24 | Macronix International Co., Ltd. | Conductor structure and method |
US9214351B2 (en) | 2013-03-12 | 2015-12-15 | Macronix International Co., Ltd. | Memory architecture of thin film 3D array |
US8993429B2 (en) | 2013-03-12 | 2015-03-31 | Macronix International Co., Ltd. | Interlayer conductor structure and method |
US9577023B2 (en) * | 2013-06-04 | 2017-02-21 | Globalfoundries Inc. | Metal wires of a stacked inductor |
US9117526B2 (en) | 2013-07-08 | 2015-08-25 | Macronix International Co., Ltd. | Substrate connection of three dimensional NAND for improving erase performance |
US8970040B1 (en) | 2013-09-26 | 2015-03-03 | Macronix International Co., Ltd. | Contact structure and forming method |
US9070447B2 (en) | 2013-09-26 | 2015-06-30 | Macronix International Co., Ltd. | Contact structure and forming method |
US9343322B2 (en) | 2014-01-17 | 2016-05-17 | Macronix International Co., Ltd. | Three dimensional stacking memory film structure |
US9559113B2 (en) | 2014-05-01 | 2017-01-31 | Macronix International Co., Ltd. | SSL/GSL gate oxide in 3D vertical channel NAND |
US9721964B2 (en) | 2014-06-05 | 2017-08-01 | Macronix International Co., Ltd. | Low dielectric constant insulating material in 3D memory |
US9356040B2 (en) | 2014-06-27 | 2016-05-31 | Macronix International Co., Ltd. | Junction formation for vertical gate 3D NAND memory |
JP5822000B2 (ja) * | 2014-06-27 | 2015-11-24 | 富士通株式会社 | 半導体装置 |
US9379129B1 (en) | 2015-04-13 | 2016-06-28 | Macronix International Co., Ltd. | Assist gate structures for three-dimensional (3D) vertical gate array memory structure |
US9478259B1 (en) | 2015-05-05 | 2016-10-25 | Macronix International Co., Ltd. | 3D voltage switching transistors for 3D vertical gate memory array |
US9425209B1 (en) | 2015-09-04 | 2016-08-23 | Macronix International Co., Ltd. | Multilayer 3-D structure with mirror image landing regions |
US10850462B2 (en) | 2018-10-03 | 2020-12-01 | Visera Technologies Company Limited | Optical elements and method for fabricating the same |
US20210043500A1 (en) * | 2019-08-07 | 2021-02-11 | Intel Corporation | Multi-height interconnect trenches for resistance and capacitance optimization |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4789648A (en) * | 1985-10-28 | 1988-12-06 | International Business Machines Corporation | Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias |
US4944836A (en) * | 1985-10-28 | 1990-07-31 | International Business Machines Corporation | Chem-mech polishing method for producing coplanar metal/insulator films on a substrate |
US4767724A (en) * | 1986-03-27 | 1988-08-30 | General Electric Company | Unframed via interconnection with dielectric etch stop |
JP2738682B2 (ja) * | 1987-04-28 | 1998-04-08 | 松下電器産業株式会社 | 配線形成方法 |
US5173442A (en) * | 1990-07-23 | 1992-12-22 | Microelectronics And Computer Technology Corporation | Methods of forming channels and vias in insulating layers |
US5266446A (en) * | 1990-11-15 | 1993-11-30 | International Business Machines Corporation | Method of making a multilayer thin film structure |
JP2934353B2 (ja) * | 1992-06-24 | 1999-08-16 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
US5328553A (en) * | 1993-02-02 | 1994-07-12 | Motorola Inc. | Method for fabricating a semiconductor device having a planar surface |
SE501814C2 (sv) * | 1993-08-06 | 1995-05-22 | Skf Ab | Anordning för lastmätning i rullningslager |
JPH07106324A (ja) * | 1993-09-29 | 1995-04-21 | Toshiba Corp | 半導体装置 |
JP2560625B2 (ja) * | 1993-10-29 | 1996-12-04 | 日本電気株式会社 | 半導体装置およびその製造方法 |
JP2845176B2 (ja) * | 1995-08-10 | 1999-01-13 | 日本電気株式会社 | 半導体装置 |
US5702982A (en) * | 1996-03-28 | 1997-12-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for making metal contacts and interconnections concurrently on semiconductor integrated circuits |
US5741741A (en) * | 1996-05-23 | 1998-04-21 | Vanguard International Semiconductor Corporation | Method for making planar metal interconnections and metal plugs on semiconductor substrates |
US5847462A (en) * | 1996-11-14 | 1998-12-08 | Advanced Micro Devices, Inc. | Integrated circuit having conductors of enhanced cross-sectional area with etch stop barrier layer |
-
1996
- 1996-06-03 JP JP8139999A patent/JP2809200B2/ja not_active Expired - Fee Related
-
1997
- 1997-06-03 US US08/867,802 patent/US6100177A/en not_active Expired - Fee Related
- 1997-06-03 KR KR1019970023608A patent/KR100277810B1/ko not_active IP Right Cessation
-
2000
- 2000-07-28 US US09/628,355 patent/US6323117B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR980005658A (ko) | 1998-03-30 |
US6100177A (en) | 2000-08-08 |
US6323117B1 (en) | 2001-11-27 |
JPH09321046A (ja) | 1997-12-12 |
KR100277810B1 (ko) | 2001-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2809200B2 (ja) | 半導体装置の製造方法 | |
JP2002246467A (ja) | 半導体装置及びその形成方法 | |
JPH06125013A (ja) | 半導体装置及びその製造方法 | |
JPH10209273A (ja) | 半導体装置の製造方法 | |
JP2000100938A (ja) | 半導体装置の多層配線構造 | |
KR100720519B1 (ko) | 반도체 소자 및 그 제조방법 | |
JP2023553604A (ja) | セルフアラインされたトップ・ビア | |
JPH0817918A (ja) | 半導体装置及びその製造方法 | |
KR20040061817A (ko) | 반도체소자의 금속배선 형성방법 | |
KR100593126B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
US6472697B2 (en) | Assorted aluminum wiring design to enhance chip-level performance for deep sub-micron application | |
JPH10321623A (ja) | 半導体装置及びその製造方法 | |
JP2001024056A (ja) | 半導体装置の多層配線装置及びその製造方法 | |
KR19980014210A (ko) | 반도체 장치 및 그 제조방법 | |
JP2001345378A (ja) | 半導体装置及びその製造方法 | |
JP4376030B2 (ja) | Mim容量素子を備えた半導体装置の製造方法 | |
JPH0621235A (ja) | 半導体装置 | |
CN111261579A (zh) | 电子元件及其制造方法 | |
JP2004022694A (ja) | 半導体装置の製造方法 | |
JP4201156B2 (ja) | 半導体装置及びその製造方法 | |
JPH04369853A (ja) | 半導体装置 | |
KR100478487B1 (ko) | 반도체 소자 및 그 제조 방법 | |
CN114388435A (zh) | 一种制造互连通孔的方法 | |
KR100778852B1 (ko) | 반도체 소자 및 그 제조방법 | |
JPH0936222A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |