JP3846209B2 - 多層印刷配線基板の製造方法及び多層印刷配線基板 - Google Patents

多層印刷配線基板の製造方法及び多層印刷配線基板 Download PDF

Info

Publication number
JP3846209B2
JP3846209B2 JP2001076419A JP2001076419A JP3846209B2 JP 3846209 B2 JP3846209 B2 JP 3846209B2 JP 2001076419 A JP2001076419 A JP 2001076419A JP 2001076419 A JP2001076419 A JP 2001076419A JP 3846209 B2 JP3846209 B2 JP 3846209B2
Authority
JP
Japan
Prior art keywords
hole
conductive
printed wiring
wiring board
multilayer printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001076419A
Other languages
English (en)
Other versions
JP2002280750A (ja
Inventor
孝一 神山
浩之 笠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP2001076419A priority Critical patent/JP3846209B2/ja
Publication of JP2002280750A publication Critical patent/JP2002280750A/ja
Application granted granted Critical
Publication of JP3846209B2 publication Critical patent/JP3846209B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、上下の面に導電性箔をそれぞれ形成した絶縁基板内に貫通孔を穿設し、且つ、この貫通孔内及び上下の導電性箔に内層導電性メッキ層を形成して上下の導電性箔同士を電気的に接続すると共に、貫通孔内で内層導電性メッキ層を形成した孔内に絶縁性樹脂を充填することでIVH(Interstitial Via Hole )を形成した多層印刷配線基板において、多層印刷配線基板への高温ハンダ付け時にIVHに生じた熱応力を緩和するための多層印刷配線基板の製造方法及び多層印刷配線基板に関するものである。
【0002】
【従来の技術】
近年、電子機器の小型化に伴って、この電子機器に適用される印刷配線基板(プリント配線基板)への高密度な部品実装を実現するために、多層化を図った多層印刷配線基板が用いられている。この際、多層印刷配線基板はビルドアップ基板とも呼称されており、とくに、この種の多層印刷配線基板は携帯用電子機器に多用されている。
【0003】
図6(a),(b)は従来の多層印刷配線基板を摸式的に示した上面図,縦断面図である。
【0004】
図6(a),(b)に示した従来の多層印刷配線基板1Aにおいて、コア材としてガラスエポキシ樹脂を用いた絶縁基板2は、上下の面2a,2bに導電性がある銅箔などを用いて導電性箔3,3がそれぞれ形成されており、この絶縁基板2の上面2a及び/又は下面2b側を多層化する際に、ドリルなどを用いて絶縁基板2及び導電性箔3,3を貫通して貫通孔2cが穿設されている。そして、絶縁基板2の貫通孔2c内及び導電性箔3,3上に銅メッキなどにより内層導電性メッキ層4,4を形成して、上下の導電性箔3,3同士を電気的に接続した後に、貫通孔2c内で内層導電性メッキ層4を形成した孔4a内に孔埋め用として絶縁性を有するエポキシ樹脂5を充填することでIVH(Interstitial Via Hole )6が形成されている。尚、上記したIVH6に対して周知のスルーホール(図示せず)は、絶縁基板2の貫通孔2c内に内層導電性メッキ層4を形成して上下の導電性箔3,3同士を電気的に接続したまま孔4a内にエポキシ樹脂5が充填されていないものである。
【0005】
更に、IVH6を形成した後、絶縁基板2の上下の面2a,2bに形成した導電性箔3,3及びこの導電性箔3,3上に積層して形成した内層導電性メッキ層4,4が所定の回路パターンとなるようにマスキング処理及びエッチング処理を施して導電性回路パターン(3A,4A),(3B,4B)を形成し、これらの導電性回路パターン(3A,4A),(3B,4B)上及びIVH6の上下に絶縁層7,7を膜付けして硬化させ、更に、絶縁層7,7上から炭酸ガスレーザなどを用いて導電性回路パターン(3A,4A),(3B,4B)に到達するまで有底孔7a,7bを穿設し、この後、絶縁層7,7上及び有底孔7a,7b内を粗面化して銅メッキなどにより外層導電性メッキ層(又は内層導電性メッキ層)8,8を形成して、外層導電性メッキ層(又は内層導電性メッキ層)8,8が所定の回路パターンとなるようにマスキング処理及びエッチング処理を施して絶縁層7,7上に導電性回路パターン8A,8Bを形成することで、多層化した従来の多層印刷配線基板1Aが構成されている。
【0006】
尚、絶縁層7,7上及び有底孔7a,7b内に内層導電性メッキ層8,8を形成する場合には、以下、同様に多層化を繰り返して、より多層化された従来の多層印刷配線基板1Aが構成されている。
【0007】
【発明が解決しようとする課題】
ところで、近年の環境問題を考慮して、接合用のハンダ成分から鉛を削除する傾向にあり、これによりハンダの融点は上昇し、IVH6を形成した従来の多層印刷配線基板1Aに対して高温ハンダ付けが行われている。
【0008】
また、従来の多層印刷配線基板1Aでは、IVH6の上下に層間を絶縁するための絶縁層7,7が膜付けされているが、このIVH6は異種材料に囲まれた状態にあり、絶縁基板2の貫通孔2c内に形成した内層導電性メッキ層4と、孔4a内に充填したエポキシ樹脂5との熱膨脹率の違いからIVH6内に熱応力が生じることが本発明者等による有限要素法を用いて解析した結果判明した。
【0009】
具体的には、図6(a),(b)に示したように、例えばIVH6の上方で絶縁層7を介して対向する位置に、アース用又はシールド用として大きな導電性回路パターン8A1が形成されている場合に、高温ハンダ付け時にIVH6に生じた熱応力により絶縁層7と導電性回路パターン8A1との間で層間剥離やクラックなどが発生し、多層印刷配線基板1Aの機能を失うといった致命的な問題が起きる。この際、本発明者等の予備実験によれば矩形状や円形状の大きな導電性回路パターン8A1の面積が25mm以上の時に、層間剥離やクラックなどが発生し易いことが判明した。
【0010】
そこで、従来の多層印刷配線基板1Aへの高温ハンダ付け時において、IVH6の熱応力による問題点を解決する方法の一例として、IVH6を形成する際に内層導電性メッキ層4と同じ成分(例えば銅ペースト)の孔埋め材料を用いて熱伝導率を略等しくすることで熱応力の発生を低減させる方法があるが、この場合には孔埋め材料自体のコストも高くつき且つ銅ペーストなどではIVH6から突出した余分な銅ペーストを平坦に研磨できない。また、高温ハンダ付け時の問題点を解決する方法の他例として、絶縁層7上でIVH6と対向する位置に面積の大きな導電性回路パターンを形成しないければ良いものの、この方法を適用すると導電性回路パターンを設計する際に導電性回路パターンの位置が規制されてしまうといった課題がある。
【0011】
【課題を解決するための手段】
本発明は上記課題に鑑みてなされたものであり、第1の発明は、上下の面に導電性箔をそれぞれ形成した絶縁基板内に貫通孔を穿設する工程と、
前記貫通孔内及び上下の前記導電性箔上に内層導電性メッキ層を形成して上下の前記導電性箔同士を電気的に接続させる工程と、
前記内層導電性メッキ層を形成した後、前記絶縁基板をベーキング(乾燥)する工程と、
前記絶縁基板をベーキングした後、前記貫通孔内で前記内層導電性メッキ層を形成した孔内に絶縁性樹脂を充填して、IVH(Interstitial Via Hole )を形成する工程と、
前記絶縁基板の上下の面のうち多層化する面側で前記IVHから突出した余分な前記絶縁性樹脂を研磨して該IVHの端部を平坦化する工程と、
前記絶縁基板の上下の面のうち多層化する面側に絶縁層を膜付けする工程と、
前記絶縁層上に導電性回路パターンを形成すると共に、前記絶縁層上で前記IVHと対向する位置に応力緩和用のベント(孔)を有するベント用導電性パターンを形成する工程とからなることを特徴とする多層印刷配線基板の製造方法である。
【0012】
また、第2の発明は、上下の面に導電性箔をそれぞれ形成した絶縁基板内に貫通孔を穿設し、且つ、この貫通孔内及び上下の前記導電性箔に内層導電性メッキ層を形成して上下の前記導電性箔同士を電気的に接続すると共に、前記貫通孔内で前記内層導電性メッキ層を形成した孔内に絶縁性樹脂を充填することでIVH(Interstitial Via Hole )を形成し、更に、絶縁基板の上下の面のうち多層化する面側に絶縁層を膜付けして、この絶縁層上に導電性回路パターンを形成した多層印刷配線基板において、
前記絶縁層上で前記IVHと対向する位置に応力緩和用のベント(孔)を有するベント用導電性パターンを形成したことを特徴とする多層印刷配線基板である。
【0013】
また、第3の発明は、上記した第2の発明の多層印刷配線基板において、
前記ベント用導電性パターンは面積が25mm以上であり、且つ、前記ベント(孔)の中心位置のズレ量は前記貫通孔の中心位置に対して0.8mm以内であり、且つ、前記ベント(孔)の径は前記貫通孔の径dに対して1/3d以上であることを特徴とする多層印刷配線基板である。
【0014】
【発明の実施の形態】
以下に本発明に係る多層印刷配線基板の製造方法及び多層印刷配線基板の一実施例を図1乃至図5を参照して詳細に説明する。
【0015】
図1は本発明に係る多層印刷配線基板の製造方法を工程順に説明するための工程図(その1)、
図2は本発明に係る多層印刷配線基板の製造方法を工程順に説明するための工程図(その2)、
図3(a),(b)は本発明に係る多層印刷配線基板を摸式的に示した上面図,縦断面図、
図4は本発明に係る多層印刷配線基板と、従来の多層印刷配線基板とを比較するために、有限要素法を用いて解析した結果を示した図であり、(a)は応力解析結果を示し、(b)は歪み解析結果を示した図、
図5は本発明に係る多層印刷配線基板において、IVHに対する評価内容と、この評価内容に対応した結果を示した図である。
【0016】
尚、説明の便宜上、先に従来例で示した構成部材と同一構成部材に対しては同一の符号を付して説明し、且つ、従来例と異なる構成部材に新たな符号を付して説明する。
【0017】
まず、本発明に係る多層印刷配線基板1Bの製造方法について、図1及び図2を用いて工程順に説明する。
【0018】
図1(a)に示したように、コア材としてガラスエポキシ樹脂を用いた絶縁基板2の上下の面2a,2bに導電性がある銅箔などを用いて導電性箔3,3がそれぞれ形成されており、ドリルなどを用いて絶縁基板2及び導電性箔3,3を貫通して直径が0.3mm程度の貫通孔2cが穿設されている。
【0019】
次に、図1(b)に示したように、絶縁基板2の貫通孔2c内及び上下の導電性箔3,3上に銅メッキなどにより内層導電性メッキ層4を形成して、上下の導電性箔3,3を電気的に接続している。この際、上下の導電性箔3,3上に積層された内層導電性メッキ層4,4は導電性箔3,3と一体の導電体となる。
【0020】
この後、絶縁基板2の貫通孔2c内で内層導電性メッキ層4を形成した孔4a内を孔埋めするために、孔埋め用の絶縁性樹脂(例えばエポキシ樹脂)の硬化温度以上の例えば80°C〜180°Cの温度でベーキング(乾燥)を行う。このベーキングにより、孔埋め硬化温度で発生する絶縁基板2からのアウトガスや絶縁基板2の貫通孔2c内で内層導電性メッキ層4を形成した孔4a内に存在する水分を除去している。
【0021】
次に、図1(c)に示したように、絶縁基板2の下面2b側を受け台U上に載置し、且つ、絶縁基板2の貫通孔2c内で層導電性メッキ層4を形成した孔4aの近傍部位だけを開口したマスク材Mを絶縁基板2の上面2a側で導電性箔3b上に積層した内層導電性メッキ層4上に載せて、スクリーン印刷法によるスキージSKを用いて内層導電性メッキ層4を形成した孔4a内に孔埋め用として絶縁性を有するエポキシ樹脂(絶縁性樹脂)5を充填し、このエポキシ樹脂5を所定の硬化温度で硬化させることで、絶縁基板2の貫通孔2c内で内層導電性メッキ層4を形成した孔4a内に硬質となったエポキシ樹脂5が埋め込まれてIVH(Interstitial Via Hole )6が形成される。ここでは、絶縁基板2を事前にベーキングしているために、エポキシ樹脂5の硬化時に気泡が発生しない。
【0022】
次に、図1(d)に示したように、バフB,B(又はベルトサンダー)により、IVH6から突出した余分な孔埋め用のエポキシ樹脂5を研磨して、IVH6の上下の端部を導電性箔3,3上に積層した内層導電性メッキ層4,4の表面と略同一になるまで平坦化する。
【0023】
次に、図1(e)に示したように、導電性箔3,3上に積層した内層導電性メッキ層4,4上に、所定の回路パターン部位以外の部位を開口したドライフィルム(図示せず)を貼りつけて、フォトマスクを通して開口した部位を紫外線により露光し、この後、塩化第2銅エッチング液により露光部位をエッチングすることにより、絶縁基板2の上下の面2a,2b上に導電性回路パターン(3A,4A),(3B,4B)が形成される。この際、絶縁基板2の貫通孔2c内に形成した内層導電性メッキ層4は、導電性回路パターン(3A,4A),(3B,4B)に接続されている。
【0024】
次に、図2(a)に示したように、絶縁基板2の上下の面2a,2b上に形成した導電性回路パターン(3A,4A),(3B,4B)上及びIVH6の上下にエポキシ樹脂を主成分とした層間絶縁樹脂を用いて絶縁層7,7を膜付けし、これら上下の絶縁層7,7を所定硬化温度で硬化させる。この後、絶縁層7,7上から炭酸ガスレーザなどを用いて導電性回路パターン(3A,4A),(3B,4B)に到達するまで有底孔7a,7bを穿設している。
【0025】
次に、図2(b)に示したように、絶縁層7,7の表面及び有底孔7a,7b内を過マンガン酸などを用いて粗面化して銅メッキなどにより外層導電性メッキ層(又は内層導電性メッキ層)8,8を形成している。尚、外層導電性メッキ層8,8を形成する場合にはこの上に絶縁層を膜付けすることなくこの外層導電性メッキ層8,8で多層化を終了した場合であり、内層導電性メッキ層8,8を形成する場合にはこの上に更に絶縁層を膜付けしてより多層化を施すものである。
【0026】
次に、図2(c)に示したように、外層導電性メッキ層(又は内層導電性メッキ層)8,8上に、所定の回路パターン部位以外の部位を開口したドライフィルム(図示せず)を貼りつけて、フォトマスクを通して開口した部位を紫外線により露光し、この後、塩化第2銅エッチング液により露光部位をエッチングすることにより、上下の絶縁層7,7上に導電性回路パターン8A,8Bが形成されると共に、絶縁層7,7上でIVH6の上下と対向する位置に応力緩和用のベント(Vent…孔)V,Vを有するベント用導電性パターン8C,8Dが導電性回路パターン8A,8Bと同時に形成される。この際、応力緩和用のベント(孔)V,V の中心位置を、後述するようにIVH6の中心位置(=貫通孔2cの中心位置)と略一致させることが必要である。
【0027】
またこの際、外層導電性メッキ層8,8を形成した場合には、導電性回路パターン8A,8B及びベント用導電性パターン8C,8Dは外部に露出しており、一方、内層導電性メッキ層8,8を形成した場合には、図2(d)に示したように、導電性回路パターン8A,8B上及びベント用導電性パターン8C,8D上に絶縁層9,9が更に膜付けされることでより多層化が図られる。
【0028】
尚、上記の製造方法では、絶縁基板2の上下の面2a,2bを多層化して説明したが、絶縁基板2内にIVH6を形成した状態で上下の面2a,2bのいずれか一方の面だけを多層化しても良く、この場合には多層化する面側でIVH6から突出した余分なエポキシ樹脂を研磨して平坦化すると共に、絶縁基板2の上下の面2a,2bのうち多層化する面側だけに絶縁層7を膜付けして、この絶縁層7上に導電性回路パターン(8A,8B)を形成すると同時に、この絶縁層7上でIVH6と対向する位置に応力緩和用のベント(孔)Vを有するベント用導電性パターン(8C,8D)を形成すれば良いものである。
【0029】
次に、図3に示した如く、上記のようにして製造した本発明に係る多層印刷配線基板1Bでは、上下の面2a,2bに導電性箔3,3をそれぞれ形成した絶縁基板2内に貫通孔2cを穿設し、且つ、貫通孔2c内及び上下の導電性箔3,3上に内層導電性メッキ層4を形成して上下の導電性箔3,3同士を電気的に接続すると共に、絶縁基板2の貫通孔2c内で内層導電性メッキ層4を形成した孔4a内にポキシ樹脂(絶縁性樹脂)5を充填することでIVH(Interstitial Via Hole )6を形成し、更に、絶縁基板2の上下の面2a,2bのうち多層化する面側だけに絶縁層7を膜付けして、この絶縁層7上に導電性回路パターン(8A,8B)を形成すると共に、絶縁層7上でIVH6と対向する位置に応力緩和用のベント(孔)Vを有するベント用導電性パターン(8C,8D)を形成していることを特徴とするものである。
【0030】
この際、ベント用導電性パターン(8C,8D)は導電性回路パターン(8A,8B)として機能させることも可能であり、後述するようにベント用導電性パターン(8C,8D)の面積がアース用、シールド用などとして大きく形成された場合に、ここに応力緩和用のベント(孔)Vを形成することで高温ハンダ付け時にIVH6に発生する熱応力を緩和するものである。
【0031】
ここで、本発明に係る多層印刷配線基板1Bと、従来の多層印刷配線基板1A(図6)とを比較するため、図4(a),(b)では、絶縁基板2の貫通孔2c内にIVH6を形成した状態で、上側に示した本発明側では絶縁基板2の上面2a側に膜付けした絶縁層7上でIVH6と対向する位置に応力緩和用のベント(孔)Vを有するベント用導電性パターン8Cを形成し、一方、下側に示した従来例側では絶縁基板2の下面2b側に膜付けした絶縁層7上でIVH6と対向する位置に導電性回路パターン8Bを形成し、この状態で汎用有限要素プログラム「ANSYS」を用いて250°Cにおける熱応力解析を行った。
【0032】
この際、絶縁基板2の貫通孔2cの径はφ0.3mm、ベント(孔)Vの径もφ0.3mmとし、且つ、貫通孔2c内に形成したIVH6の中心位置とベント(孔)Vの中心位置とを一致させると共に、ベント用導電性パターン8C及び導電性回路パターン8Bの面積を共に1mmに設定して、有限要素法による応力解析と歪み解析とを行った。
【0033】
まず、図4(a)に示した有限要素法による応力解析結果から、本発明側ではベント用導電性パターン8C内に応力緩和用のベント(孔)Vを形成しため、このベント(孔)Vによって高温ハンダ付け時にIVH6に生じる熱応力が緩和されるので、IVH6の上方部位と対向した部位に応力がほとんど発生していないのに対し、従来例側では高温ハンダ付け時にIVH6に生じる熱応力が絶縁層7,導電性回路パターン8Bへと伝達されるので、IVH6の下方部位と対向した導電性回路パターン8Bに応力が発生していることが明らかである。
【0034】
次に、図4(b)に示した有限要素法による歪み解析結果から、本発明側ではIVH6の上方部位と対向した絶縁層7に僅かに歪みが発生しているものの、従来例側ではIVH6の下方部位と対向した絶縁層7に大きな歪みが発生していることが明らかである。
【0035】
ここで、上記した応力緩和用のベント(孔)V,Vを有するベント用導電性パターン8C,8Dを形成する際に、従来技術で説明したように、本発明者等の予備実験によれば大きな導電性回路パターン8A1(図6)の面積が25mm以上の時に層間剥離やクラックなどが発生し易いので、ベント用導電性パターン8C,8Dの面積を25mm以上とし、更に、図3及び図5(a),(b)に示した如く、IVH6の中心位置に対してベント(孔)の中心位置のズレ量δを、IVH6の真上(0mm)、0.5mm、0.8mm、1.0mmと振った時に、ズレ量δを0.8mm以内に設定することで層間剥離やクラックが発生しないことが判明した。また、IVH6を形成するために絶縁基板2に穿設した貫通孔2cの孔径d(=0.3mm)に対して、ベント(孔)Vの孔径を、貫通孔2cの孔径dと同径、1/2d、1/3d、1/5dと振った時に、ベント(孔)Vの孔径を貫通孔2cの孔径dに対して1/3d以上に設定することで層間剥離やクラックが発生しないことが判明した。
【0036】
これにより、本発明に係る多層印刷配線基板1Bの製造方法及び多層印刷配線基板1Bでは、絶縁基板2の上下の面2a,2bにそれぞれ形成した上下の導電性箔3,3同士を接合するためのIVH6を絶縁基板2内に形成しても、絶縁基板2の上下の面2a,2bのうち多層化した面側に膜付けした絶縁層7上でIVH6と対向する位置に応力緩和用のベント(孔)Vを有するベント用導電性パターン(8C,8D)を形成することで、高温ハンダ付け時にIVH6で発生する熱応力による層間剥離やクラックが全く発生しないため、多層印刷配線基板1Bの品質及び信頼性を向上させることができる。
【0037】
【発明の効果】
以上詳述した本発明に係る多層印刷配線基板の製造方法及び多層印刷配線基板によると、絶縁基板の上下の面にそれぞれ形成した導電性箔同士を接合するためのIVHを絶縁基板内に形成しても、絶縁基板の上下の面のうち多層化した面側に膜付けした絶縁層上でIVHと対向する位置に応力緩和用のベント(孔)を有するベント用導電性パターンを形成することで、高温ハンダ付け時にIVHで発生する熱応力による層間剥離やクラックが全く発生しないため、多層印刷配線基板の品質及び信頼性を向上させることができる。
【図面の簡単な説明】
【図1】本発明に係る多層印刷配線基板の製造方法を工程順に説明するための工程図(その1)である。
【図2】本発明に係る多層印刷配線基板の製造方法を工程順に説明するための工程図(その2)である。
【図3】(a),(b)は本発明に係る多層印刷配線基板を摸式的に示した上面図,縦断面図である。
【図4】本発明に係る多層印刷配線基板と、従来の多層印刷配線基板とを比較するために、有限要素法を用いて解析した結果を示した図であり、(a)は応力解析結果を示し、(b)は歪み解析結果を示した図である。
【図5】本発明に係る多層印刷配線基板において、IVHに対する評価内容と、この評価内容に対応した結果を示した図である。
【図6】(a),(b)は従来の多層印刷配線基板を摸式的に示した上面図,縦断面図である。
【符号の説明】
1…本発明に係る多層印刷配線基板、
2…絶縁基板、2a,2b…上下の面、2c…貫通孔、
3…導電性箔、3A,3B…導電性回路パターン、
4…内層導電性メッキ層、4a…孔、4A,4B…導電性回路パターン、
5…絶縁性樹脂(エポキシ樹脂)、
6…IVH(Interstitial Via Hole )、
7…絶縁層、
8…内層導電性メッキ層、8A,8B…導電性回路パターン、
8C,8D…ベント用導電性パターン、
V…ベント(Vent…孔)。

Claims (3)

  1. 上下の面に導電性箔をそれぞれ形成した絶縁基板内に貫通孔を穿設する工程と、
    前記貫通孔内及び上下の前記導電性箔上に内層導電性メッキ層を形成して上下の前記導電性箔同士を電気的に接続させる工程と、
    前記内層導電性メッキ層を形成した後、前記絶縁基板をベーキング(乾燥)する工程と、
    前記絶縁基板をベーキングした後、前記貫通孔内で前記内層導電性メッキ層を形成した孔内に絶縁性樹脂を充填して、IVH(Interstitial Via Hole )を形成する工程と、
    前記絶縁基板の上下の面のうち多層化する面側で前記IVHから突出した余分な前記絶縁性樹脂を研磨して該IVHの端部を平坦化する工程と、
    前記絶縁基板の上下の面のうち多層化する面側に絶縁層を膜付けする工程と、
    前記絶縁層上に導電性回路パターンを形成すると共に、前記絶縁層上で前記IVHと対向する位置に応力緩和用のベント(孔)を有するベント用導電性パターンを形成する工程とからなることを特徴とする多層印刷配線基板の製造方法。
  2. 上下の面に導電性箔をそれぞれ形成した絶縁基板内に貫通孔を穿設し、且つ、この貫通孔内及び上下の前記導電性箔に内層導電性メッキ層を形成して上下の前記導電性箔同士を電気的に接続すると共に、前記貫通孔内で前記内層導電性メッキ層を形成した孔内に絶縁性樹脂を充填することでIVH(Interstitial Via Hole )を形成し、更に、絶縁基板の上下の面のうち多層化する面側に絶縁層を膜付けして、この絶縁層上に導電性回路パターンを形成した多層印刷配線基板において、
    前記絶縁層上で前記IVHと対向する位置に応力緩和用のベント(孔)を有するベント用導電性パターンを形成したことを特徴とする多層印刷配線基板。
  3. 請求項2記載の多層印刷配線基板において、
    前記ベント用導電性パターンは面積が25mm以上であり、且つ、前記ベント(孔)の中心位置のズレ量は前記貫通孔の中心位置に対して0.8mm以内であり、且つ、前記ベント(孔)の径は前記貫通孔の径dに対して1/3d以上であることを特徴とする多層印刷配線基板。
JP2001076419A 2001-03-16 2001-03-16 多層印刷配線基板の製造方法及び多層印刷配線基板 Expired - Fee Related JP3846209B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001076419A JP3846209B2 (ja) 2001-03-16 2001-03-16 多層印刷配線基板の製造方法及び多層印刷配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001076419A JP3846209B2 (ja) 2001-03-16 2001-03-16 多層印刷配線基板の製造方法及び多層印刷配線基板

Publications (2)

Publication Number Publication Date
JP2002280750A JP2002280750A (ja) 2002-09-27
JP3846209B2 true JP3846209B2 (ja) 2006-11-15

Family

ID=18933353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001076419A Expired - Fee Related JP3846209B2 (ja) 2001-03-16 2001-03-16 多層印刷配線基板の製造方法及び多層印刷配線基板

Country Status (1)

Country Link
JP (1) JP3846209B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6586814B2 (ja) * 2015-08-05 2019-10-09 富士通株式会社 配線基板及びその製造方法、並びに電子装置
CN113707671B (zh) * 2021-08-03 2023-06-30 深圳市华星光电半导体显示技术有限公司 显示装置及其阵列基板

Also Published As

Publication number Publication date
JP2002280750A (ja) 2002-09-27

Similar Documents

Publication Publication Date Title
KR100688768B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조 방법
US7282394B2 (en) Printed circuit board including embedded chips and method of fabricating the same using plating
US7506437B2 (en) Printed circuit board having chip package mounted thereon and method of fabricating same
JP6133549B2 (ja) 配線基板及び配線基板の製造方法
KR100898451B1 (ko) 회로 기판 제조 방법 및 통신 기기
KR20060050532A (ko) 다층 배선판 및 다층 배선판의 제조방법
US6599617B2 (en) Adhesion strength between conductive paste and lands of printed wiring board, and manufacturing method thereof
WO2011030542A2 (ja) 電子部品モジュールおよびその製造方法
JP5223361B2 (ja) 配線基板の製造方法
US9420696B2 (en) Method of manufacturing wiring substrate
KR101018281B1 (ko) 수동소자 내장형 인쇄회로기판 제조 방법
TW201444440A (zh) 配線基板及其製造方法
JP3846209B2 (ja) 多層印刷配線基板の製造方法及び多層印刷配線基板
KR100699237B1 (ko) 임베디드 인쇄회로기판 제조방법
JP2000261147A (ja) 多層配線基板及びその製造方法
KR100693145B1 (ko) 인쇄회로기판의 제조방법
JP2001291956A (ja) 多層プリント配線板、及び、多層プリント配線板の製造方法
JP2011061010A (ja) 部品内蔵モジュールの製造方法
KR100771320B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
KR100601486B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조 방법
JP7430494B2 (ja) 多層配線板用の接続穴形成方法及びこれを用いた多層配線板の製造方法
KR101609268B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
KR20060042723A (ko) 경연성 다층 인쇄회로기판의 제조 방법
JP2002026519A (ja) プリント回路基板及びその製造方法
JP2016207763A (ja) 部品内蔵配線基板およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060814

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313114

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20090901

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20100901

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20110901

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20120901

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20120901

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120901

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20130901

LAPS Cancellation because of no payment of annual fees