KR20130033868A - 메쉬 패턴을 갖는 패키지 기판 및 그 제조방법 - Google Patents

메쉬 패턴을 갖는 패키지 기판 및 그 제조방법 Download PDF

Info

Publication number
KR20130033868A
KR20130033868A KR1020110097816A KR20110097816A KR20130033868A KR 20130033868 A KR20130033868 A KR 20130033868A KR 1020110097816 A KR1020110097816 A KR 1020110097816A KR 20110097816 A KR20110097816 A KR 20110097816A KR 20130033868 A KR20130033868 A KR 20130033868A
Authority
KR
South Korea
Prior art keywords
mesh pattern
package substrate
layer
metal layer
insulating layer
Prior art date
Application number
KR1020110097816A
Other languages
English (en)
Inventor
박미진
박승욱
로메로 크리스틴
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110097816A priority Critical patent/KR20130033868A/ko
Priority to US13/606,309 priority patent/US20130075144A1/en
Publication of KR20130033868A publication Critical patent/KR20130033868A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681—Mesh conductors, e.g. as a ground plane
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 메쉬 패턴을 갖는 패키지 기판 및 그 제조방법에 관한 것이다. 본 발명의 실시예에 따라, 외부와 연결되는 부위를 형성하는 다수의 본딩 패드; 다수의 본딩 패드의 하부에 형성된 절연층; 및 절연층 하부에 배치되되, 메쉬 패턴을 형성하는 금속층; 을 포함하여 이루어지되, 메쉬 패턴과 메쉬 패턴의 공간에 침투된 절연층의 조합에 의한 커패시턴스를 갖는, 메쉬 패턴을 갖는 패키지 기판이 제안된다. 또한, 메쉬 패턴을 갖는 패키지 기판 제조방법이 제안된다.

Description

메쉬 패턴을 갖는 패키지 기판 및 그 제조방법{PACKAGE SUBSTRATE WITH MESH PATTERN AND METHOD FOR MANUFACTURING THEREOF}
본 발명은 패키지 기판 및 그 제조방법에 관한 것이다. 구체적으로는 메쉬 패턴을 구비하여 전기적 특성을 개선한 메쉬 패턴을 갖는 패키지 기판 및 그 제조방법에 관한 것이다.
오늘날 전자부품이 소형화, 박판화, 고밀도화되어 감에 따라 인쇄회로기판 또한 소형화, 미세 패턴화, 패키지화되고 있다. 인쇄회로기판의 패키지화에 따른 패키지 기판은 베이스 기판상에 배선층 등과 같은 금속층이 형성되고 금속층 상부에 절연층이 형성되고 절연층 상부에 외부 반도체 칩과 연결을 위한 본딩 패드가 설치된 구조를 가지고 있다. 이때, 일반적으로 금속층과 절연층이 반복적으로 적층되어 다층 구조를 형성하고 있다.
이러한 종래의 패키지 기판에서는 외부와 연결되는 접합부, 즉 본딩 패드의 하부의 금속층과 절연층의 결합 패턴이 전체적으로 메쉬 타입이 아닌 비메쉬 타입으로 형성됨에 따라, 스트레스에 의하여 층간 또는 본딩 패드의 분리 또는 박리, 솔더링 불량, 접합부의 크랙 등의 신뢰성 문제가 발생하였다.
본 발명에서는 전술한 문제를 해결하기 위한 것으로, 본딩 패드의 하부에 배치된 금속층이 메쉬 패턴을 구비하도록 하여 제품 신뢰성 및 기판의 전기적 특성을 개선시키고자 한다.
전술한 문제를 해결하기 위하여, 본 발명의 제1 실시예에 따라, 외부와 연결되는 부위를 형성하는 다수의 본딩 패드; 다수의 본딩 패드의 하부에 형성된 절연층; 및 절연층 하부에 배치되되, 적어도 일부 영역에 메쉬 패턴이 형성된 금속층; 을 포함하여 이루어지는 메쉬 패턴을 갖는 패키지 기판이 제안된다.
또한, 하나의 예에서, 메쉬 패턴과 메쉬 패턴의 공간에 침투된 절연층의 조합에 의한 커패시턴스를 갖는다.
또한, 하나의 예에 따르면, 본딩 패드는 솔더 패드이고, 솔더 패드 상에 배치될 솔더에 의해 외부와 연결될 수 있다.
또 하나의 예에 따르면, 금속층은 신호라인층일 수 있다.
또한, 하나의 예에서, 메쉬 패턴은 본딩 패드 영역의 적어도 직하부 방향에 형성될 수 있다.
또한, 하나의 예에서, 최상부에 다수의 본딩 패드의 외부 연결부위가 노출되도록 도포 형성된 솔더레지스트층을 더 포함할 수 있다.
또한, 하나의 예에 따르면, 금속층의 하부에 형성된 코어층을 더 포함할 수 있다.
게다가, 또 하나의 예에 따르면, 패키지 기판은 양면 기판이고, 다수의 본딩 패드, 절연층 및 금속층의 구조는 양면 기판의 상하부 부분에 형성될 수 있다.
게다가 전술한 문제를 해결하기 위하여, 본 발명의 제2 실시예에 따라, (a) 적어도 일부 영역에 메쉬 패턴이 형성된 금속층을 형성하는 단계; (b) 금속층 상에 절연층을 적층하는 단계; 및 (c) 절연층 상에 외부와 연결되는 부위를 형성하는 다수의 본딩 패드를 형성하는 단계; 를 포함하여 이루어지는 메쉬 패턴을 갖는 패키지 기판 제조방법이 제안된다.
또한, 하나의 예에 따르면, 메쉬 패턴과 압착에 의해 메쉬 패턴의 공간에 침투된 절연층의 조합에 의한 커패시턴스를 갖도록 제조된다.
본 방법 발명의 또 하나의 예에서, 전술한 (a) 단계에서는 금속막을 에칭하여 메쉬 패턴이 형성된 금속층을 형성할 수 있다.
다른 또 하나의 예에 따르면, 전술한 (a) 단계에서, 미리 메쉬 패턴이 형성된 금속플레이트를 준비하여 금속층을 형성할 수 있다.
또한, 본 방법 발명의 또 하나의 예에서, 전술한 (c) 단계에서, 적어도 본딩 패드의 영역은 메쉬 패턴의 직상부 방향에 형성되도록 본딩 패드를 형성할 수 있다.
또한, 하나의 예에 따르면, (d) 전술한 (c) 단계 이후에 다수의 본딩 패드의 외부 연결부위가 노출되도록 절연층 상에 솔더레지스트층을 형성하는 단계를 더 포함할 수 있다.
게다가, 또 하나의 예에서, 전술한 (a) 단계 이전에 코어층을 형성하는 단계를 더 포함하고, 전술한 (a) 단계에서 코어층 상에 금속층을 형성할 수 있다.
또한, 본 방법 발명의 또 하나의 예에 따르면, 전술한 패키지 기판 제조방법은 양면 기판 제조방법이고, 양면 기판의 상하부 방향에서 전술한 (a) 내지 (c) 단계를 수행하여 양면 기판의 상하부 부분에 다수의 본딩 패드, 절연층 및 금속층의 적층 구조를 형성할 수 있다.
본 발명의 실시예에 따라, 반도체 칩이 실장되는 패키지 기판에서 본딩 패드의 하부에 배치된 금속층이 메쉬 패턴을 구비하도록 하여 제품 신뢰성 및 기판의 전기적 특성을 개선시킬 수 있게 되었다.
본 발명의 실시예에 따라, 상대적으로 넓은 면적을 메쉬 패턴으로 배선함에 따라, 종래에 발생되던 제품 스트레스에 의한 신뢰성 불량을 줄여 제품의 신뢰성을 높일 수 있게 되고, 또한, 메쉬 패턴에 따른 전기적 특성의 개선으로 임피던스 매칭에 의한 튜닝을 할 수 있게 되었다.
본 발명의 다양한 실시예에 따라 직접적으로 언급되지 않은 다양한 효과들이 본 발명의 실시예들에 따른 다양한 구성들로부터 당해 기술분야에서 통상의 지식을 지닌 자에 의해 도출될 수 있음은 자명하다.
도 1은 본 발명의 하나의 실시예에 따른 메쉬 패턴을 갖는 패키지 기판을 개략적으로 나타내는 단면도이다.
도 2는 본 발명의 하나의 실시예에 따른 메쉬 패턴을 갖는 패키지 기판의 메쉬 패턴을 개략적으로 나타내는 도면이다.
도 3은 본 발명의 하나의 실시예에 따른 메쉬 패턴을 갖는 패키지 기판의 전기적 특성을 개략적으로 설명하는 회로도이다.
도 4는 본 발명의 다른 하나의 실시예에 따른 메쉬 패턴을 갖는 패키지 기판을 개략적으로 나타내는 도면이다.
도 5a ~ 5d는 본 발명의 하나의 실시예에 따른 메쉬 패턴을 갖는 패키지 기판의 제조공정을 개략적으로 나타내는 도면이다.
도 6a ~ 6d는 본 발명의 다른 하나의 실시예에 따른 메쉬 패턴을 갖는 패키지 기판의 제조공정을 개략적으로 나타내는 도면이다.
전술한 과제를 달성하기 위한 본 발명의 실시예들이 첨부된 도면을 참조하여 설명될 것이다. 본 설명에 있어서, 동일부호는 동일한 구성을 의미하고, 중복되거나 발명의 의미를 한정적으로 해석되게 할 수 있는 부가적인 설명은 생략될 수 있다.
구체적인 설명에 앞서, 본 명세서에서 하나의 구성요소가 다른 구성요소와 '직접 연결' 또는 '직접 결합' 등으로 언급되지 않는 이상, 단순히 '연결' 또는 '결합' 등으로 언급된 경우에는 '직접적으로' 연결 또는 결합될 수 있고, 나아가 그들 사이에 또 다른 구성요소가 삽입되어 연결 또는 결합되는 형태로도 존재할 수 있다. 그리고 '상에', '위에', '상부에', '아래에', '하부에' 등으로 언급되는 경우에도 그 기준이 되는 대상과 '직접(적으로) 접촉'되어 있다는 언급이 없는 이상, '직접(적으로) 접촉'되는 형태로 또는 사이에 다른 구성요소가 개재되는 형태로 존재할 수 있다. 또한, '상에', '위에', '상부에', '아래에', '하부에' 등의 상대적 용어들은 기준 구성요소에 대한 어떤 다른 구성요소의 관계를 기술하기 위해 사용될 수 있으며, 이때, 기준 구성요소의 방향이 뒤집어지거나 바뀌는 경우 그에 따른 대응되는 상대적인 방향 개념으로도 해석되고 사용될 수 있다.
또한, 본 명세서에 비록 단수적 표현이 기재되어 있을지라도, 발명의 개념에 반하지 않고 해석상 모순되거나 명백하게 다르게 해석되지 않는 이상 복수의 구성 전체를 대표하는 개념으로 사용될 수 있음에 유의하여야 한다. 또, 본 명세서에서 '포함하는', '갖는', '구비하는', '포함하여 이루어지는' 등의 기재는 하나 또는 그 이상의 다른 특징이나 구성요소 또는 그들의 조합의 존재 또는 부가 가능성이 있는 것으로 이해되어야 한다.
게다가, 본 명세서에서 참조되는 도면들은 본 발명의 실시예를 설명하기 위한 이상적인 예시도로서, 막 또는 층이나 영역 등의 크기, 두께 등은 기술적 내용의 효과적인 설명을 위해 과장되게 표현될 수 있고, 비례적이지 않을 수 있다. 나아가, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
우선, 본 발명의 제1 실시예들에 따른 메쉬 패턴을 갖는 패키지 기판을 도면을 참조하여 구체적으로 살펴본다.
도 1은 본 발명의 하나의 실시예에 따른 메쉬 패턴을 갖는 패키지 기판을 개략적으로 나타내는 단면도이고, 도 2는 본 발명의 하나의 실시예에 따른 메쉬 패턴을 갖는 패키지 기판의 메쉬 패턴을 개략적으로 나타내는 도면이고, 도 4는 본 발명의 다른 하나의 실시예에 따른 메쉬 패턴을 갖는 패키지 기판을 개략적으로 나타내는 도면이다.
도 1을 참조하면, 하나의 실시예에 따른 메쉬 패턴을 갖는 패키지 기판은 다수의 본딩 패드(70), 절연층(50) 및 금속층(30)을 포함하는 구조이다. 하나의 예에 따르면, 도 1에 도시된 바와 같이 코어층(10)을 더 포함할 수 있다. 또한, 하나의 예에서, 메쉬 패턴을 갖는 패키지 기판은 반도체 칩을 실장하기 위한 패키지 기판일 수 있다.
도 1을 참조하여 살펴보면, 패키지 기판의 상부측에는 다수의 본딩 패드(70)가 형성되어 있다. 본딩 패드(70)는 외부, 예컨대 반도체 칩과 연결되는 부위를 형성한다. 이때, 본딩 패드(70) 상에 솔더(S) 등을 접착시켜 반도체 칩의 전극 패드와 접착시키거나 본딩 패드(70) 상에 플립칩 방식으로 반도체 칩을 접착시킬 수 있다. 또한, 본딩 패드(70) 상에 와이어 본딩 방식으로 반도체 칩을 연결시킬 수도 있다. 즉, 본 실시예에서 제조된 기판은 BGA 기판, WB 기판, WLP 기판, HDI 기판에 적용될 수 있다.
하나의 예에서, 본딩 패드(70)는 솔더 패드일 수 있다. 이때, 솔더 패드 상에 솔더(S)가 배치되고 솔더(S)에 의해 외부, 예컨대 반도체 칩과 연결될 수 있다.
또한, 도 1을 참조하여, 또 하나의 예를 살펴보면, 패키지 기판의 최상부에는 다수의 본딩 패드(70)의 외부 연결부위가 노출되도록 도포 형성된 솔더레지스트층(90)을 더 포함할 수 있다. 이때, 솔더레지스트층(90)은 반도체 기판에 사용되는 공지의 솔더레지스트 물질로 형성될 수 있다.
게다가, 도 2를 참조하여, 또 하나의 예를 살펴본다. 도 2는 본 발명의 하나의 실시예에 따른 패키지 기판의 메쉬 패턴을 개략적으로 나타내고 있다. 예컨대, 도 1은 도 2의 I-I' 부분을 절단한 단면도로 이해될 수도 있다. 다만, 도 2의 I-I' 부분을 절단하는 경우에는 도 1의 도면부호 33이 나타나지 않을 것이다. 도 2를 참조하면, 본딩 패드(70)는 스트라이프(stripe) 형상으로 이루어질 수 있다. 이때, 다수의 스트라이프 형상의 본딩 패드(70)의 영역 하부에 메쉬 패턴의 금속층(30)이 절연층(50)을 사이에 두고 형성되게 된다. 이때, 도시되지 않았으나, 하나의 예에서, 스트라이프 형상의 본딩 패드(70) 각각에는 부분적으로 솔더레지스트층(90)이 도포되어 다수의 외부 연결부위들이 서로 고립되도록 형성될 수 있다.
계속하여, 도 1을 참조하면, 다수의 본딩 패드(70)의 하부에 절연층(50)이 형성되어 있다. 이때, 절연층(50)을 형성하기 위한 절연물질로는 기판에 사용되는 공지의 물질을 이용할 수 있다.
그리고, 도 1을 참조하면, 절연층(50)의 하부에 금속층(30)이 배치된다. 이때, 금속층(30)은 적어도 일부 영역에 메쉬 패턴(31)이 형성되어 있다. 금속층(30)의 메쉬 패턴(31)의 공간에는 절연층(50)이 침투되어 있다. 이에 따라, 하나의 예에 따르면, 금속측의 메쉬 패턴(31)과 메쉬 패턴(31)의 공간에 침투된 절연층(50)의 조합에 의하여 커패시턴스 성분이 나타내게 된다. 하나의 예에서, 금속층(30)은 베이스 기판이나 중간 절연층(50) 상에 형성될 수 있다. 즉, 이때, 도 1에서 도면부호 10은 베이스 기판이나 절연기판을 나타내는 것으로 이해될 수 있고, 또는 중간 절연층(50)을 나타내는 것으로 이해될 수 있다.
하나의 예에서, 금속층(30)의 메쉬 패턴(31) 영역은 규칙적인 격자 무늬로 형성될 수 있다. 이때, 격자 무늬는 정사각형이나 마름모 형상을 가질 수 있다.
보다 구체적인 하나의 예에 따르면, 메쉬 패턴(31)이 형성된 금속층(30)은 신호라인층일 수 있다. 이때, 하나의 예에서, 금속층(30)은 Cu 배선층일 수 있고, 다른 공지의 금속을 사용한 층일 수도 있다. 또는, 하나의 예에서, 그라운드를 메쉬 패턴(31)이 형성된 금속층(30)을 이용하여 형성할 수도 있다. 이때, 또 하나의 예에서, 메쉬 패턴(31)이 형성된 그라운드층의 상부에는 절연층(50)을 사이에 두고 메쉬 패턴(31)이 형성된 신호라인층이 형성될 수도 있다.
또한, 하나의 실시예에 따르면, 메쉬 패턴(31)과 메쉬 패턴(31)의 공간에 침투된 절연층(50)에 의한 커패시턴스에 의해 패키지 기판이 개선된 전기적 특성을 가질 수 있다.
도 3은 본 발명의 하나의 실시예에 따른 메쉬 패턴을 갖는 패키지 기판의 전기적 특성을 개략적으로 설명하는 회로도이다. 도 3을 참조하면, 본 발명의 하나의 실시예에 따른 패키지 기판은 종래 구조에서의 저항 성분(Rsig) 및 인덕턱스 성분(Lsig)의 직렬 연결 구조와 커패시터 성분(Csig)의 병렬 연결 구조에 메쉬 패턴(31)에 따른 커패시턴스 성분(Cmesh)이 나타나는 것을 알 수 있다. 이러한 메쉬 패턴(31)에 따른 양단에 병렬로 걸리는 기생 커패시턴스 성분(Cmesh)에 의해 새로운 전기적 특성을 가지게 된다.
하나의 실시예를 살펴보면, 본 실시예에 따른 패키지 기판이 적용된 BGA 기판, W/B(와이어 본딩) 기판, WLP(Wafer Level Package) 기판, HDI(High Density Interconnection) 기판을 사용하는 경우 통상의 HDI 기판을 사용하는 경우와 비교하면, 고주파 퍼포먼스가 향상될 수 있다. 이러한 향상된 퍼포먼스는 신호라인층 등의 금속층(30)에 메쉬 패턴(31)을 형성하여 인터컨넥션 레벨 수와 인터레이어 바이어스를 줄임으로써 야기된다. 메쉬 패턴(31)을 갖는 금속층(30)을 형성함으로써 미세한 라인 및 공간 구현이 가능하여 다른 제품, 예컨대 미세 패턴이 적용되지 않은 HDI, BGA 등의 제품에 비하여 동일 공간에 더 많은 신호선의 설계가 가능하고, 이에 따라 인터컨넥션 레벨 수와 인터레이어 바이어스를 줄일 수 있다. 인터컨넥션 레벨 수와 인터레이어 바이어스가 줄어들면 L, C, R 기생성분들이 줄어들기 때문에 향상된 퍼포먼스를 얻을 수 있다. 예컨대, 3.5GHz 주파수 이상에서 통상의 HDI 기판 보다 RF 손실이 줄어든다. 이는 고주파 대역에서 기생 L, C, R의 영향이 커지므로 통상의 HDI 등의 기판에 비해 인터커넥션의 길이가 짧은 본 실시예에 따른 제품이 고주파 대역의 주파수 특성이 우수하게 나타나기 때문이다.
또한, 하나의 예를 살펴보면, 금속층(30)의 메쉬 패턴(31) 영역은 본딩 패드(70) 영역의 적어도 직하부 방향에 형성될 수 있다. 예컨대, 메쉬 패턴(31)이 금속층(30)의 일부 영역에만 형성된 경우 메쉬 패턴(31) 영역은 본딩 패드(70) 영역의 직하부 방향에 형성된다. 하나의 예에서, 금속층(30)의 메쉬 패턴(31)은 금속층(30) 전체 영역에 형성될 수도 있다. 본 실시예에서, 메쉬 패턴(31)은 스트레스에 의한 층간 또는 패드의 분리나 박리 또는 접합부위의 크랙 등을 효과적으로 방지하는 것뿐만 아니라 새로운 커패시턴스를 형성하여 패키지 기판의 새로운 전기적 특성을 나타내게 하기 위한 것이다. 또한, 하나의 예에 따르면, 도 1에 도시된 바와 같이, 금속층(30)은 메쉬 패턴(31)과 비메쉬 패턴(33)을 구비할 수 있고, 이때, 메쉬 패턴(31)은 본딩 패드(70) 영역의 직하부 방향에 형성되고, 본딩 패드(70)의 바깥 외부 영역의 직하부 방향에는 비메쉬 패턴(33)이 형성될 수도 있다. 예컨대, 하나의 예에서, 본딩 패드(70)의 면적이 0.01mmSQ 이상 100mmSQ 이하인 경우에 본딩 패드(70) 하부에 절연층(50)을 사이에 두고 금속층(30)이 형성될 때, 부분적으로 또는 전체적으로 메쉬 패턴(31)이 형성되도록 할 수 있다.
또한, 도 1을 참조하면, 하나의 예에서, 금속층(30)의 하부에 코어층(10)이 형성될 수 있다. 본 실시예에서, 도면부호 10은 코어층을 나타내고 있다. 또한, 하나의 예에 따르면, 도 1에 도시되지 않았으나, 금속층(30)과 코어층(10) 사이에 추가적인 절연층(50)이 삽입될 수 있고, 또는 절연층(50)과 메쉬 패턴(31)이 형성된 금속층(30)의 복합 구조가 삽입될 수 있다.
이때, 코어는 금속이나 절연물질로 이루어질 수 있다. 본 실시예에서, 코어는 공지의 재질로 이루어질 수 있다. 하나의 예에서, 코어가 금속 재질인 경우 코어층(10)은 그라운드가 될 수 있다. 또는, 금속 코어 층이 Vcc 라인이 될 수도 있다.
다음, 도 4를 참조하여, 메쉬 패턴을 갖는 패키지 기판의 또 하나의 실시예를 살펴본다.
도 4를 참조하면, 하나의 예에서, 패키지 기판은 양면 기판일 수 있다. 이때, 다수의 본딩 패드(70), 절연층(50) 및 금속층(30)의 구조는 양면 기판의 상하부 부분에 형성될 수 있다.
또한, 하나의 예에서, 도 4에 도시된 바와 같이, 양면 구조의 기판의 상하부의 본딩 패드(70)의 외부 연결부위가 노출되도록 절연층(50) 상에 솔더레지스트층(90)이 도포되어 형성될 수 있다.
전술한 본 발명의 실시예들에 따라, 종래와 같이 스트레스에 의한 층간 또는 솔더와 사이에서의 분리 내지 크랙의 신뢰성 불량을 줄일 수 있고, 메쉬 패턴(31)에 의한 커패시턴스 값으로 임피던스 매칭에 의한 전기적 신호의 튜닝(tuning) 효과를 기대할 수 있다.
다음으로, 본 발명의 제2 실시예들에 따른 메쉬 패턴을 갖는 패키지 기판 제조방법을 도면을 참조하여 구체적으로 살펴본다. 이때, 다음의 도 5a ~ 5d 및 도 6a ~ 6d뿐만 아니라 전술한 메쉬 패턴을 갖는 패키지 기판의 실시예들 및 도 1 내지 4가 참조될 것이다. 또한, 그에 따라 중복되는 설명들이 생략될 수 있다.
도 5a ~ 5d는 본 발명의 하나의 실시예에 따른 메쉬 패턴을 갖는 패키지 기판의 제조공정을 개략적으로 나타내는 도면이고, 도 6a ~ 6d는 본 발명의 다른 하나의 실시예에 따른 메쉬 패턴을 갖는 패키지 기판의 제조공정을 개략적으로 나타내는 도면이다.
우선, 도 5a ~ 5c를 참조하면, 본 발명의 하나의 실시예에 따른 메쉬 패턴을 갖는 패키지 기판 제조방법은 다음의 (a) ~ (c) 단계를 포함하여 이루어질 수 있다.
도 5a를 참조하면, (a) 단계에서는 적어도 일부 영역에 메쉬 패턴(31)이 형성된 금속층(30)이 형성된다. 이때, 패키지 기판의 베이스 층이나 중간 층의 상부에 금속층(30)이 형성될 수 있다. 즉, 이때, 도 5a에 도시된 도면부호 10은 베이스 기판이나 절연기판을 나타내거나 중간 절연층(50)을 나타내는 것으로 이해될 수 있다. 도 5a를 참조하면, 하나의 예에서, 코어층(10) 상에 메쉬 패턴(31)이 형성된 금속층(30)을 형성할 수 있고, 이때, 도 5a의 도면부호 10은 코어층을 도시한다.
이때, 구체적인 또 하나의 예에 따르면, (a) 단계에서는 금속막을 에칭하여 메쉬 패턴(31)이 형성된 금속층(30)을 형성할 수 있다.
또한, 다른 또 하나의 예에 따르면, (a) 단계에서는 미리 메쉬 패턴(31)이 형성된 금속플레이트를 준비하여 금속층(30)을 형성할 수 있다. 예컨대, 미리 메쉬 패턴(31)이 형성된 금속플레이트를 패키지 기판의 베이스 층이나 중간 층의 상부에 적층시킴으로써 금속층(30)을 형성할 수 있다.
또한, 하나의 예를 살펴보면, 추후 공정에서 (a) 단계에서 형성된 금속층(30)의 메쉬 패턴(31) 영역의 직상부 방향에 적어도 본딩 패드(70) 영역이 배치되도록 할 수 있다. 예컨대, 하나의 예에서, (a) 단계에서 형성된 금속층(30)은 도 5a에 도시된 바와 같이, 메쉬 패턴(31) 영역과 비메쉬 패턴(33)영역을 포함하는 경우, 메쉬 패턴(31) 영역의 직상부 방향에는 적어도 본딩 패드(70) 영역이 배치되도록 하고, 비메쉬 패턴(33)의 직상부 방향에는 본딩 패드(70)의 바깥 외부 영역이 배치되도록 할 수 있다. 도시되지 않았으나, (a) 단계에서 형성된 금속층(30)은 비메쉬 패턴(33)을 구비하지 않고 메쉬 패턴(31)만으로 이루어질 수도 있다. 또한, 하나의 예에서, 추후 공정에서 적층되는 본딩 패드(70)의 면적이 0.01mmSQ 이상 100mmSQ 이하인 경우 본딩 패드(70)가 적층될 면적의 부분 또는 전체에 대하여 메쉬 패턴(31)이 형성되도록 할 수 있다.
또한, 하나의 예에 따르면, (a) 단계에서 형성된 메쉬 패턴(31)이 형성된 금속층(30)은 신호라인층일 수 있다. 이때, 하나의 예에서, 금속층(30)은 Cu 배선층일 수 있다. 또는, 다른 하나의 예에서, (a) 단계에서 형성된 메쉬 패턴(31)이 형성된 금속층(30)은 그라운드로 사용될 수도 있다. 이때, 또 하나의 예에서, 메쉬 패턴(31)이 형성된 그라운드층의 상부에는 별도의 절연층(50)이 형성된 후 그 상부에 메쉬 패턴(31)이 형성된 신호라인층이 형성될 수도 있다.
또한, 하나의 예에서, 도 5a에 도시된 (a) 단계 이전에 코어층(10)을 형성할 수 있다. 이때, 코어층(10) 상에 (a) 단계에 따라 메쉬 패턴(31)이 형성된 금속층(30)을 형성할 수 있다. 이때, 도 5a에 도시된 도면부호 10은 코어층(10)을 나타낸다.
또한, 하나의 예에 따르면, 도 5a에 도시되지 않았으나, 코어층(10) 상에 별도의 절연층(50)이 적층 형성된 후 메쉬 패턴(31)이 형성된 금속층(30)이 형성될 수 있고, 또는 코어층(10) 상에 도 5b에 도시된 절연층(50)과 메쉬 패턴(31)이 형성된 복합 구조가 형성된 후 복합 구조의 절연층(50) 상에 메쉬 패턴(31)이 형성된 금속층(30)이 형성될 수 있다.
다음으로, 도 5b를 참조하면, (b) 단계에서는 메쉬 패턴(31)이 형성된 금속층(30) 상에 절연층(50)을 적층한다. 이때, 절연층(50)이 적층된 후에 압착 및/또는 열에 의해 적층체를 압착시켜 금속층(30)의 메쉬 패턴(31)의 공간에 절연층(50)을 침투시킨다.
이에 따라, 하나의 예에서, 금속층(30)의 메쉬 패턴(31)과 메쉬 패턴(31)의 공간에 침투된 절연층(50)의 조합에 의한 커패시턴스가 나타내게 된다.
계속하여, 도 5c를 참조하면, (c) 단계에서는 절연층(50) 상에 외부와 연결되는 부위를 형성하는 다수의 본딩 패드(70)를 형성한다.
이때, 또 하나의 예에서, 전술한 (c) 단계에서는, 적어도 본딩 패드(70)의 영역은 메쉬 패턴(31)의 직상부 방향에 형성될 수 있다. 또한, 하나의 예에서, 전술한 (a) 단계에서 메쉬 패턴(31)과 비메쉬 패턴(33)을 포함하는 금속층(30)이 형성된 경우에는, 적어도 본딩 패드(70)의 영역은 메쉬 패턴(31)의 직상부 방향에 형성되고, 본딩 패드(70)의 바깥 외부 영역은 비메쉬 패턴(33)의 직상부 방향에 형성되도록 본딩 패드(70)를 형성할 수 있다.
또한, 하나의 예에서, 본딩 패드(70)는 솔더(S)에 의해 외부와 연결되는 솔더 패드일 수 있다.
본 발명의 하나의 예에서, 금속층(30)의 메쉬 패턴(31)과 메쉬 패턴(31)의 공간에 침투된 절연층(50)의 조합에 의한 커패시턴스가 나타난다. 이때, 커패시턴스에 의해 패키지 기판이 개선된 전기적 특성을 가질 수 있다.
도 5d를 참조하여, 본 발명의 하나의 예를 살펴보면, 메쉬 패턴을 갖는 패키지 기판 제조방법은 전술한 (a) ~ (c) 단계 외에 다음의 (d) 단계를 더 포함하여 이루어질 수 있다. (d) 단계에서는 전술한 (c) 단계 이후에 다수의 본딩 패드(70)의 외부 연결부위가 노출되도록 절연층(50) 상에 솔더레지스트층(90)을 형성한다.
다음으로, 도 6a ~ 6c 또는 도 6a ~ 6d를 참조하여 본 발명의 또 하나의 실시예들을 살펴보면, 메쉬 패턴을 갖는 패키지 기판 제조방법은 양면 기판 제조방법일 수 있다. 이때, 도 5a ~ 5c 또는 도 5a ~ 5d에 따라 설명된 전술한 실시예들에서의 공정들이 동일하게나 적절한 방법으로 기판의 양면 상에서 수행될 수 있으므로, 중복되는 설명은 생략될 수 있다.
예컨대, 하나의 예에서, 도 6a ~ 6c을 참조하면, 양면 기판의 상하부 방향에서 (a) 내지 (c) 단계를 수행할 수 있다. 도 6a ~ 6c의 공정에 따라, 양면 기판의 상하부 부분에 다수의 본딩 패드(70), 절연층(50) 및 금속층(30)의 적층 구조를 형성할 수 있다.
또한, 도 6a ~ 6d를 참조하면, 양면 기판의 상부의 다수의 본딩 패드(70)의 외부 연결부위가 노출되도록 절연층(50) 상에 솔더레지스트층(90)이 형성될 수 있다.
이상에서, 전술한 실시예 및 첨부된 도면들은 본 발명의 범주를 제한하는 것이 아니라 본 발명에 대한 당해 기술분야에서 통상의 지식을 가진 자의 이해를 돕기 위해 예시적으로 설명된 것이다. 또한, 전술한 구성들의 다양한 조합에 따른 실시예들이 앞선 구체적인 설명들로부터 당업자에게 자명하게 구현될 수 있다. 따라서, 본 발명의 다양한 실시예는 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있고, 본 발명의 범위는 특허청구범위에 기재된 발명에 따라 해석되어야 하며, 당해 기술분야에서 통상의 지식을 가진 자에 의한 다양한 변경, 대안, 균등물들을 포함하고 있다.
10 : 코어층 또는 절연기판 30 : 금속층
31 : 메쉬 패턴 33 : 비메쉬 패턴
50 : 절연층 70 : 본딩 패드
90 : 솔더레지스트층

Claims (16)

  1. 외부와 연결되는 부위를 형성하는 다수의 본딩 패드;
    상기 다수의 본딩 패드의 하부에 형성된 절연층; 및
    상기 절연층 하부에 배치되되, 적어도 일부 영역에 메쉬 패턴이 형성된 금속층; 을 포함하여 이루어지는 메쉬 패턴을 갖는 패키지 기판.
  2. 청구항 1에 있어서,
    상기 메쉬 패턴과 상기 메쉬 패턴의 공간에 침투된 상기 절연층의 조합에 의한 커패시턴스를 갖는,
    메쉬 패턴을 갖는 패키지 기판.
  3. 청구항 1에 있어서,
    상기 본딩 패드는 솔더 패드이고,
    상기 솔더 패드 상에 배치될 솔더에 의해 상기 외부와 연결되는,
    메쉬 패턴을 갖는 패키지 기판.
  4. 청구항 1에 있어서,
    상기 금속층은 신호라인층인,
    메쉬 패턴을 갖는 패키지 기판.
  5. 청구항 1에 있어서,
    상기 메쉬 패턴은 상기 본딩 패드 영역의 적어도 직하부 방향에 형성되는,
    메쉬 패턴을 갖는 패키지 기판.
  6. 청구항 1에 있어서,
    최상부에 상기 다수의 본딩 패드의 외부 연결부위가 노출되도록 도포 형성된 솔더레지스트층을 더 포함하는,
    메쉬 패턴을 갖는 패키지 기판.
  7. 청구항 1에 있어서,
    상기 금속층의 하부에 형성된 코어층을 더 포함하는,
    메쉬 패턴을 갖는 패키지 기판.
  8. 청구항 1 내지 7 중의 어느 하나의 청구항에 있어서,
    상기 패키지 기판은 양면 기판이고,
    상기 다수의 본딩 패드, 절연층 및 금속층의 구조는 상기 양면 기판의 상하부 부분에 형성된,
    메쉬 패턴을 갖는 패키지 기판.
  9. (a) 적어도 일부 영역에 메쉬 패턴이 형성된 금속층을 형성하는 단계;
    (b) 상기 금속층 상에 절연층을 적층하는 단계; 및
    (c) 상기 절연층 상에 외부와 연결되는 부위를 형성하는 다수의 본딩 패드를 형성하는 단계; 를 포함하여 이루어지는 메쉬 패턴을 갖는 패키지 기판 제조방법.
  10. 청구항 9에 있어서,
    상기 메쉬 패턴과 압착에 의해 상기 메쉬 패턴의 공간에 침투된 상기 절연층의 조합에 의한 커패시턴스를 갖도록 제조되는,
    메쉬 패턴을 갖는 패키지 기판 제조방법.
  11. 청구항 9에 있어서,
    상기 (a) 단계에서 금속막을 에칭하여 메쉬 패턴이 형성된 금속층을 형성하는,
    메쉬 패턴을 갖는 패키지 기판 제조방법.
  12. 청구항 9에 있어서,
    상기 (a) 단계에서 상기 메쉬 패턴이 형성된 금속플레이트를 준비하여 상기 금속층을 형성하는,
    메쉬 패턴을 갖는 패키지 기판 제조방법.
  13. 청구항 9에 있어서,
    상기 (c) 단계에서, 적어도 상기 본딩 패드의 영역은 상기 메쉬 패턴의 직상부 방향에 형성되는,
    메쉬 패턴을 갖는 패키지 기판 제조방법.
  14. 청구항 9에 있어서,
    (d) 상기 (c) 단계 이후에 상기 다수의 본딩 패드의 외부 연결부위가 노출되도록 상기 절연층 상에 솔더레지스트층을 형성하는 단계를 더 포함하는,
    메쉬 패턴을 갖는 패키지 기판.
  15. 청구항 9에 있어서,
    상기 (a) 단계 이전에 코어층을 형성하는 단계를 더 포함하고,
    상기 (a) 단계에서 상기 코어층 상에 상기 금속층을 형성하는,
    메쉬 패턴을 갖는 패키지 기판 제조방법.
  16. 청구항 9 내지 15 중의 어느 하나의 청구항에 있어서,
    상기 패키지 기판 제조방법은 양면 기판 제조방법이고,
    상기 양면 기판의 상하부 방향에서 상기 (a) 내지 (c) 단계를 수행하여 상기 양면 기판의 상하부 부분에 상기 다수의 본딩 패드, 절연층 및 금속층의 적층 구조를 형성하는,
    메쉬 패턴을 갖는 패키지 기판 제조방법.
KR1020110097816A 2011-09-27 2011-09-27 메쉬 패턴을 갖는 패키지 기판 및 그 제조방법 KR20130033868A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110097816A KR20130033868A (ko) 2011-09-27 2011-09-27 메쉬 패턴을 갖는 패키지 기판 및 그 제조방법
US13/606,309 US20130075144A1 (en) 2011-09-27 2012-09-07 Package substrate with mesh pattern and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110097816A KR20130033868A (ko) 2011-09-27 2011-09-27 메쉬 패턴을 갖는 패키지 기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20130033868A true KR20130033868A (ko) 2013-04-04

Family

ID=47909995

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110097816A KR20130033868A (ko) 2011-09-27 2011-09-27 메쉬 패턴을 갖는 패키지 기판 및 그 제조방법

Country Status (2)

Country Link
US (1) US20130075144A1 (ko)
KR (1) KR20130033868A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6368078B2 (ja) * 2013-09-25 2018-08-01 日本シイエムケイ株式会社 プリント配線板
US9502363B2 (en) 2014-03-24 2016-11-22 Freescale Semiconductor, Inc. Wafer level packages and methods for producing wafer level packages having delamination-resistant redistribution layers
CN208657154U (zh) * 2015-03-20 2019-03-26 3M创新有限公司 用于附接发光半导体装置的柔性多层基板
KR102520709B1 (ko) * 2016-04-19 2023-04-12 삼성디스플레이 주식회사 인쇄회로기판용 보호테이프 및 이를 구비하는 디스플레이 장치
US11765822B1 (en) * 2020-09-03 2023-09-19 Marvell Asia Pte Ltd Printed circuit boards with meshed conductive structures

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4907127A (en) * 1988-03-21 1990-03-06 Lee John K C Printed circuit board construction and method for producing printed circuit end products
JPH06291216A (ja) * 1993-04-05 1994-10-18 Sony Corp 基板及びセラミックパッケージ
CA2099477A1 (en) * 1993-06-30 1994-12-31 Guy M. Duxbury Printed circuit board
JP3230953B2 (ja) * 1994-07-28 2001-11-19 富士通株式会社 多層薄膜配線基板
JP3173439B2 (ja) * 1997-10-14 2001-06-04 松下電器産業株式会社 セラミック多層基板及びその製造方法
US6184477B1 (en) * 1998-12-02 2001-02-06 Kyocera Corporation Multi-layer circuit substrate having orthogonal grid ground and power planes
JP2006013455A (ja) * 2004-05-27 2006-01-12 Canon Inc 多層プリント配線板及び多層プリント回路板
JP3872084B2 (ja) * 2005-04-28 2007-01-24 日東電工株式会社 配線回路基板
KR100666224B1 (ko) * 2006-02-27 2007-01-09 삼성전자주식회사 개구를 가지는 리지드 플렉시블 인쇄회로기판

Also Published As

Publication number Publication date
US20130075144A1 (en) 2013-03-28

Similar Documents

Publication Publication Date Title
US8610250B2 (en) Packaging substrate having embedded capacitors and fabrication method thereof
US7453153B2 (en) Circuit device
KR100881182B1 (ko) 웨이퍼 사이에 형성된 디커플링 커패시터, 그 디커플링커패시터를 포함하는 웨이퍼 스택 패키지, 및 그 패키지제조 방법
US9179549B2 (en) Packaging substrate having embedded passive component and fabrication method thereof
US10701808B2 (en) Capacitor built-in multilayer wiring substrate and manufacturing method thereof
US7754538B2 (en) Packaging substrate structure with electronic components embedded therein and method for manufacturing the same
US8766416B2 (en) Semiconductor package and fabrication method thereof
US9899235B2 (en) Fabrication method of packaging substrate
KR20130033868A (ko) 메쉬 패턴을 갖는 패키지 기판 및 그 제조방법
US9538644B2 (en) Multilayer wiring substrate and module including same
US8022513B2 (en) Packaging substrate structure with electronic components embedded in a cavity of a metal block and method for fabricating the same
JP2015228480A (ja) パッケージ基板、パッケージ、積層パッケージ、及びパッケージ基板の製造方法
TWI599007B (zh) 電子單體及其製法
TWI527173B (zh) 封裝載板
KR101872525B1 (ko) 인쇄회로기판 및 그 제조 방법
US20030148077A1 (en) High-performance laminate for integrated circuit interconnection
US9084341B2 (en) Fabrication method of packaging substrate
JP5445001B2 (ja) 半導体素子内蔵基板及び半導体素子内蔵基板の製造方法
KR20100088336A (ko) 더미패턴을 갖는 인쇄회로기판, 및 이를 포함하는 인쇄회로기판 패널 어레이
JP2004260141A (ja) 集積回路ボンディングパッド及びその形成方法
JP2023047754A (ja) 配線基板
KR102117481B1 (ko) 인쇄회로기판 및 그 제조방법
KR101432488B1 (ko) 적층형 반도체 패키지 및 그 제조방법
JP5257763B2 (ja) 多層回路基板
JP5536748B2 (ja) パッケージ基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application