JPH1098047A - 低欠陥密度を有するシリコン半導体ウエハの製造方法 - Google Patents

低欠陥密度を有するシリコン半導体ウエハの製造方法

Info

Publication number
JPH1098047A
JPH1098047A JP9201762A JP20176297A JPH1098047A JP H1098047 A JPH1098047 A JP H1098047A JP 9201762 A JP9201762 A JP 9201762A JP 20176297 A JP20176297 A JP 20176297A JP H1098047 A JPH1098047 A JP H1098047A
Authority
JP
Japan
Prior art keywords
single crystal
silicon wafer
defect density
silicon
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9201762A
Other languages
English (en)
Inventor
Dieter Dipl Phys Dr Graef
ディエター・グラエフ
Wilfried Von Dipl Phys D Ammon
ヴィルフリート・フォン・アモン
Reinhold Wahlich
ラインホルト・ヴァリッヒ
Peter Krottenthaler
ペーター・クロテンターラー
Lambert Ulrich
ウルリッヒ・ラムベルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Wacker Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=7805437&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH1098047(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Wacker Siltronic AG filed Critical Wacker Siltronic AG
Publication of JPH1098047A publication Critical patent/JPH1098047A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/916—Oxygen testing

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【課題】 特に表面近傍の領域において低欠陥密度を有
する酸素ドーピング濃度が少なくとも４×１０17／ｃｍ
3 であるシリコンウエハを得ることができる、シリコン
ウエハの最適化された製造方法を提供する。 【解決手段】 低欠陥密度を有するシリコンウエハの製
造方法であって、ａ）酸素ドーピング濃度が少なくとも
４×１０17／ｃｍ3 であるシリコン単結晶を融解物質を
凝固し冷却することにより製造するが、その際、８５０
℃〜１１００℃の温度範囲での冷却中の単結晶の保持時
間が８０分未満であり；ｂ）単結晶を加工してシリコン
ウエハを形成し；そしてｃ）シリコンウエハを少なくと
も１０００℃の温度で少なくとも１時間アニーリングす
ること、を特徴とする製造方法。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、いわゆる「ａｓ−
ｇｒｏｗｎ」欠陥が低密度であるシリコン半導体ウエハ
の製造方法に関する。
【０００２】
【従来の技術】シリコンウエハを、単結晶から切断し、
さらに加工して電子部品製造用基礎材料を形成すること
が知られている。単結晶は、通常チョコラルスキー法
（ＣＺ法）又はフロートゾーン法（ＦＺ法）を用いて製
造されている。これらの方法では、融解物質、一般的に
ドーピングしたシリコンを凝固させて単結晶を形成しそ
れを冷却する。ＣＺ法では、石英ガラスるつぼに融解物
を満たし、その融解物から単結晶を引上げる。このよう
な場合、るつぼ材料に由来する酸素が融解物に溶解し、
単結晶にある程度含有される。ＦＺ法は、るつぼを使用
しない引上げ法であり、フロートゾーン単結晶（ＦＺ結
晶）中の酸素濃度は、るつぼから引上げた単結晶（ＣＺ
単結晶）よりも実質的に低い。しかしながら、製造中に
ＦＺ結晶に酸素がドーピングする可能性があり、それら
の酸素濃度はＣＺ結晶における酸素ドーピングに匹敵す
る値に到達する。この種のＦＺ法の改良は、例えば、Ｕ
Ｓ−５，０８９，０８２号明細書に記載されている。Ｆ
Ｚ結晶の酸素によるドーピングは、特に、単結晶の結晶
格子を機械的にもっと強靱するためと、いわゆる「真正
ゲッター」として金属不純物を集める酸素析出物を使用
するために実施する。
【０００３】ＣＺ結晶もＦＺ結晶も、完全結晶格子を有
していない。格子は、「ａｓ−ｇｒｏｗｎ」欠陥と称さ
れる規則的障害を含んでいる。用語「欠陥」は、以下、
もっぱら成長したままでの欠陥を意味するのに使用す
る。電子部品を製造するには、特に表面近傍の領域の欠
陥密度ができるだけ小さいことが最も重要である。シリ
コンウエハの表面付近の領域に位置する欠陥は、電子部
品の機能を妨害するか、部品の破壊を生じることさえあ
る。ＦＺウエハの欠陥密度は、ＣＺウエハについて見ら
れる欠陥密度よりも通常実質的に低い。しかしながら、
酸素ドーピング濃度が少なくとも４×１０17／ｃｍ3 で
ある、酸素をドーピングしたＦＺウエハの場合には、欠
陥密度は、ＣＺウエハにおける欠陥密度のオーダーの値
に達する。ＣＺ結晶の場合に避けることができず且つＦ
Ｚ結晶の場合に望ましいことがある、単結晶の酸素によ
るドーピングは、このように必ず高欠陥密度を生じる。
【０００４】とりわけ、半導体ウエハにおける欠陥密度
はアニーリングと称される熱処理により減少できること
が知られているので、電子部品の欠陥密度と予測される
品質との間を結びつけて考えることにより、低欠陥密度
を有する単結晶が開発できることを示している（Ｍ．Ｓ
ａｎｏ、Ｍ．Ｈｏｕｒａｉ、Ｓ．Ｓｕｍｉｔａ及びＴ．
Ｓｈｉｇｅｍａｔｓｕ、Ｐｒｏｃ．Ｓａｔｅｌｌｉｔｅ
Ｓｙｍｐ．、 ＥＳＳＤＥＲＣ Ｇｒｅｎｏｂｌｅ／
Ｆｒａｎｃｅ、Ｂ．Ｏ．Ｋｏｌｂｅｓｅｎ編、第３頁、
Ｔｈｅ Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ Ｓｏｃｉｅ
ｔｙ、Ｐｅｎｎｉｎｇｔｏｎ、ＮＪ（１９９３））。ア
ニーリング中の必須のパラメータには、温度、アニーリ
ング時間、雰囲気及び温度変化度などがある。欠陥密度
の減少は、通常温度が高いほど及びアニーリング時間が
長いほどより顕著になる。これには、高温で長時間アニ
ーリングすると、必ずシリコンウエハの製造コストが増
加するという欠点がある。
【０００５】欠陥の大きさがアニーリングにより欠陥密
度を減少させるときに部分的に役割りを果たすことを開
示するとともに、単結晶をその製造中に冷却する速度が
欠陥のサイズ分布に影響するという研究が最近公表され
た（Ｄ．Ｇｒａｅｆ、Ｕ．Ｌａｍｂｅｒｔ、Ｍ．Ｂｒｏ
ｈｌ、Ａ．Ｅｈｌｅｒｔ、Ｒ．Ｗａｈｌｉｃｈ及びＰ．
Ｗａｇｎｅｒ、Ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ
ａｎｄ Ｅｎｇｉｎｅｅｒｉｎｇ Ｂ３６、５０（１９
９６））。しかしながら、この研究には、この知見がシ
リコンウエハの製造に有利に用いることができるかどう
か、またどのように用いることができるかについてはな
んら示されていない。
【０００６】
【発明が解決しようとする課題】本発明の目的は、特に
表面近傍の領域において低欠陥密度を有する酸素ドーピ
ング濃度が少なくとも４×１０17／ｃｍ3 であるシリコ
ンウエハを得ることができる、シリコンウエハの最適化
された製造方法を提供することである。
【０００７】
【課題を解決するための手段】上記目的は、本発明によ
る、 （１）低欠陥密度を有するシリコンウエハの製造方法で
あって、 ａ）酸素ドーピング濃度が少なくとも４×１０17／ｃｍ
3 であるシリコン単結晶を融解物質を凝固し冷却するこ
とにより製造するが、その際、８５０℃〜１１００℃の
温度範囲での冷却中の単結晶の保持時間が８０分未満で
あり； ｂ）単結晶を加工してシリコンウエハを形成し；そして ｃ）シリコンウエハを少なくとも１０００℃の温度で少
なくとも１時間のアニーリング時間でアニーリングする
こと、を特徴とする製造方法、または、 （２）低欠陥密度を有するシリコンウエハの製造方法で
あって、 ａ）酸素ドーピング濃度が少なくとも４×１０17／ｃｍ
3 であり、窒素ドーピング濃度が少なくとも１×１０14
／ｃｍ3 であるシリコン単結晶を調製し； ｂ）前記単結晶を加工してシリコンウエハを形成し；そ
して ｃ）前記シリコンウエハを、少なくとも１０００℃の温
度で少なくとも１時間アニーリングすること、を特徴と
する製造方法、により達成される。
【０００８】
【発明の実施の形態】本発明者等は、上記製造方法の工
程ａ）が、単結晶の欠陥密度を、規定の温度範囲におい
てもっとゆっくりと冷却させた比較結晶で見られる欠陥
密度と比較してかなり増加させる効果を有することを見
出した。したがって、この種の欠陥の多い単結晶から製
造した半導体ウエハは、電子部品の製造用基礎材料とし
ては不適当であると思われる。しかしながら、欠陥密度
の増加は、工程ｃ）による半導体ウエハのアニーリング
による欠陥の減少が著しく効率的であるような欠陥サイ
ズ分布の小さい欠陥（空間範囲が小さい欠陥）へのシフ
トと関連している。これは、非常に効果的であって、ア
ニーリング後に見られる欠陥密度は、上記比較結晶から
製造した同等の処理をした比較ウエハの欠陥密度よりも
小さい。この結果は、もし小欠陥がアニーリング中に優
先的に除去されるとするならば説明がつく。これに対し
て、大きな欠陥は、アニーリング中に除去されない。こ
れらは残存し、これらの数は、アニーリングしたシリコ
ンウエハにおける検出可能欠陥密度に決定的な影響を及
ぼす。低欠陥シリコンウエハを得る目的では、上記のこ
とは、単結晶における欠陥密度の重要性が欠陥サイズ分
布における小欠陥の割合が増加するにつれて減少するこ
とを意味する。製造方法の工程ａ）により、確実に小欠
陥の割合はできるかぎり大きくなり、大欠陥の割合はで
きるかぎり小さくなる。小欠陥は、製造方法の工程ｃ）
中に実質的に除去されるので、アニーリングしたシリコ
ンウエハは低い欠陥密度しか有していない。
【０００９】さらに、本発明者等は、窒素による単結晶
のドーピングも、欠陥サイズ分布に影響を及ぼすことを
見出した。窒素によりドーピングされ、窒素ドーピング
濃度が少なくとも１×１０14／ｃｍ3 である単結晶につ
いては、欠陥サイズ分布は、窒素によりドーピングされ
なかった比較結晶の欠陥サイズ分布に対して同様に小欠
陥に有利にシフトする。窒素をドーピングした単結晶か
ら製造したシリコンウエハは、したがって同様に、製造
方法の工程ｃ）にしたがって処理した後の欠陥密度は小
さい。
【００１０】窒素による単結晶のドーピングは、製造方
法の工程ａ）による単結晶の製造中に起こる。しかしな
がら、基本的には、酸素ドーピング濃度が少なくとも４
×１０17／ｃｍ3 であり、窒素ドーピング濃度が少なく
とも１×１０14／ｃｍ3 である窒素をドーピングしたシ
リコン単結晶を調製し、製造方法の工程ｂ）及びｃ）に
よりさらに処理することで十分である。したがって、窒
素による単結晶のドーピングは、製造方法の工程ａ）で
必要とする規定の温度範囲８５０℃〜１１００℃におけ
る単結晶の急速冷却の代わりに行うことができる。
【００１１】試験の結果、欠陥サイズ分布の点における
窒素による単結晶のドーピングの効果は、酸素による単
結晶のドーピングとの関連で考えることも必要なことが
判明した。同じ窒素ドーピングについて、小欠陥の割合
は、酸素ドーピングが減少するにつれて増加する。
【００１２】製造方法を実施するために、単結晶を、Ｃ
Ｚ法又はＦＺ法を用いることにより製造する。これら２
つの製造方法の基本原理は、例えば、Ｕｌｌｍａｎｎ’
ｓＥｎｃｙｃｌｏｐｅｄｉａ ｏｆ Ｉｎｄｕｓｔｒｉ
ａｌ Ｃｈｅｍｉｓｔｒｙ、第Ａ２３巻、第７２７頁〜
第７３１頁（１９９３）に記載されている。ＦＺ法を用
いるとき、酸素ドーピングを、ＵＳ−５，０８９，０８
２号明細書に記載のように行うのが好ましい。製造方法
の工程ａ）による単結晶の急冷は、ＦＺ法を用いるとき
には必須ではない。これは、フロートゾーン単結晶は、
プロセスの自体の性質により急速に冷却し、８５０℃〜
１１００℃の範囲の温度にとどまるのは８０分間未満で
あることによる。ＣＺ法を用いるときには、強制冷却を
用いて、確実に単結晶を所要速度で前記温度範囲に冷却
するのが好ましい。単結晶の強制冷却に用いられる装置
は、例えば、ＤＥ−１９５ ０３ ３５７ Ａ１号明細
書に記載されている。
【００１３】窒素によるシリコン単結晶のドーピング
は、通常単結晶をドーパント源としての役割りを果たす
窒素含有環境中で成長させることにより、単結晶の製造
中に起こる。
【００１４】単結晶を加工してシリコンウエハを形成す
るのも、同様に従来技術に基づき行う。単結晶からシリ
コンウエハをスライスするのに、通常環状又はワイヤソ
ーを使用する。欠陥密度を測定するため、及び欠陥サイ
ズ分布を測定するためにも、シリコンウエハを作製しな
ければならない。種々の作製方法が知られている。欠陥
の特性決定は、実質的に使用される作製方法に依存する
ので、欠陥サイズの絶対的な指標を与えることはできな
い。欠陥サイズと欠陥サイズ分布の評価は、同じ作製方
法を基準としたときのみ互いに比較できる。
【００１５】一つの方法（ＣＯＰ試験）によれば、シリ
コンウエハを、欠陥を「結晶由来粒子」（ＣＯＰ）とし
て目に見えるようにする、いわゆるＳＣ１溶液で処理す
る。次に、欠陥を、市販の表面検査機器を用いて調査す
る。
【００１６】欠陥の存在に関する定量的な結論は、いわ
ゆるＧＯＩ試験（ＧＯＩは、「ゲート酸化物インテグリ
ティー」を意味する）によっても可能である。この場
合、シリコンウエハの表面に適用した酸化物層の電気破
壊電圧を試験する。この方法では、欠陥の特性決定は、
ＧＯＩ欠陥密度を特定することにより行う。ＧＯＩの検
討結果とＣＯＰ試験の結果が、互いによく相関すること
がすでに示された（Ｍ．Ｂｒｏｈｌ、Ｄ．Ｇｒａｅｆ、
Ｐ．Ｗａｇｎｅｒ、Ｕ．Ｌａｍｂｅｒｔ、Ｈ．Ａ．Ｇｅ
ｒｂｅｒ、Ｈ．Ｐｉｏｎｔｅｋ、ＥＣＳ Ｆａｌｌ Ｍ
ｅｅｔｉｎｇ １９９４、第６１９頁、Ｔｈｅ Ｅｌｅ
ｃｔｒｏ−ｃｈｅｍｉｃａｌ Ｓｏｃｉｅｔｙ、Ｐｅｎ
ｎｉｎｇｔｏｎ、ＮＪ（１９９４）。
【００１７】工程ｃ）によるプロセスは、シリコンウエ
ハを、少なくとも１０００℃、好ましくは１１００℃〜
１２００℃の温度、少なくとも１時間のアニーリング時
間で熱処理（アニーリング）することを含んでなる。シ
リコンウエハは、個々にアニーリングしても、グループ
でアニーリングしてもよい。使用される雰囲気は、好ま
しくは貴ガス、酸素、窒素、酸素／窒素混合物及び水素
からなる群から選択されるガスである。水素又はアルゴ
ンが、好ましい。
【００１８】
【実施例】以下、本発明を、実施例により説明する。 実施例１） 直径２００ｍｍの種々の単結晶を、ＣＺ法により製造
し、加工して、カテゴリーＣＺ１〜ＣＺ３のシリコンウ
エハを形成した。全ての単結晶において、酸素濃度は、
５×１０17／ｃｍ3 よりも上であった。カテゴリーＣＺ
１のシリコンウエハの場合には、成長している単結晶を
積極的に冷却し、冷却している結晶の８５０℃〜１１０
０℃の範囲の温度における保持時間は、８０分未満であ
った。カテゴリーＣＺ２及びＣＺ３の比較ウエハの場合
には、単結晶の引上げ中の強制冷却を省略し、前記温度
インターバルの保持時間は８０分間を超えていた。欠陥
の特性決定のために、３つのカテゴリーの全てのシリコ
ンウエハを、ＧＯＩ検査及びＣＯＰ試験した。表面検査
機器を使用してＣＯＰを評価したところ、０．１２μｍ
より大きい欠陥を検出できた。次に、３つのカテゴリー
全てのシリコンウエハを、温度１２００℃、アニーリン
グ時間２時間でアルゴン雰囲気中でアニーリングし、上
記と同様にして、欠陥を検査した。ＧＯＩ検査の結果を
図１に示し、ＣＯＰ試験の結果を図２に示す。これらの
シリコンウエハの熱処理前に、ＧＯＩ欠陥密度は、ＣＺ
３〜ＣＺ１の順序に増加した。アニーリング後、この傾
向は逆となり、ＧＯＩ欠陥密度はＣＺ１〜ＣＺ３の順序
に増加した。全てのシリコンウエハの欠陥密度は、アニ
ーリングにより減少したけれども、欠陥密度の減少は、
カテゴリーＣＺ１のシリコンウエハについて最も顕著で
あった。図３は、アニーリング前のシリコンウエハにつ
いての欠陥サイズ分布を示す。カテゴリーＣＺ２及びＣ
Ｚ３のシリコンウエハについての欠陥サイズは、測定範
囲にわたってほとんど均一に分布しているけれども、小
欠陥の割合はカテゴリーＣＺ１のシリコンウエハについ
ては著しく大きく、大欠陥の割合は著しく小さい。
【００１９】実施例２） 直径２００ｍｍの２つの異なる単結晶を、ＣＺ法により
製造し、加工して、シリコンウエハを形成した。２つの
単結晶のうちの一つだけを窒素によりドーピングし、そ
の窒素濃度は３×１０14／ｃｍ3 であった。両方の単結
晶とも、酸素濃度は、９×１０17／ｃｍ3 であった。シ
リコンウエハについての欠陥サイズ分布の解析したとこ
ろ（その結果を、図４に示す）、窒素ドーピングにより
欠陥サイズ分布がより小さい欠陥のほうにシフトしたこ
とが分かった。
【００２０】実施例３） 直径１２５ｍｍの３つの単結晶を、ＦＺ法により製造
し、加工して、カテゴリーＦＺ１〜ＦＺ３のシリコンウ
エハを形成した。全てのシリコンウエハを酸素によりド
ーピングした。この際、酸素濃度は、４．５×１０17／
ｃｍ3 であった。窒素ドーピングは、以下のように選択
した： カテゴリー ドーパント濃度 ＦＺ１ ２．５×１０14／ｃｍ3 ＦＺ２ １．０×１０15／ｃｍ3 ＦＺ３ ３．０×１０15／ｃｍ3 全てのカテゴリーのシリコンウエハを、まずＣＯＰ試験
した。図５に、測定した欠陥サイズ分布を示す。大欠陥
の割合は、ドーピングの程度を増加するとともに、大き
く減少する。測定が表面検査機器の検出限界までしかで
きなかったので、小欠陥範囲におけるサイズ分布の表示
は不完全である。カテゴリーＦＺ１のシリコンウエハ
を、酸素／窒素雰囲気中１２００℃で３時間アニーリン
グした。図６は、熱処理前後のシリコンウエハについて
実施したＧＯＩ検査の結果である。図６から、熱処理中
の小欠陥の除去によりＧＯＩ欠陥密度がかなりの改善さ
れているのが分かる。
【００２１】以下、本発明の好ましい実施形態を列挙す
る。 （１）低欠陥密度を有するシリコンウエハの製造方法で
あって、 ａ）酸素ドーピング濃度が少なくとも４×１０17／ｃｍ
3 であるシリコン単結晶を融解物質を凝固し冷却するこ
とにより製造するが、その際、８５０℃〜１１００℃の
温度範囲での冷却中の単結晶の保持時間が８０分未満で
あり； ｂ）単結晶を加工してシリコンウエハを形成し；そして ｃ）シリコンウエハを少なくとも１０００℃の温度で少
なくとも１時間アニーリングすること、を特徴とする製
造方法。 （２）前記単結晶が、工程ａ）中に窒素によりドーピン
グされ、窒素ドーピング濃度が少なくとも１×１０14／
ｃｍ3 である、前記（１）記載の製造方法。 （３）前記単結晶を工程ａ）中に冷却するときに強制冷
却する、前記（１）又は（２）に記載の方法。 （４）低欠陥密度を有するシリコンウエハの製造方法で
あって、 ａ）酸素ドーピング濃度が少なくとも４×１０17／ｃｍ
3 であり、窒素ドーピング濃度が少なくとも１×１０14
／ｃｍ3 であるシリコン単結晶を調製し； ｂ）前記単結晶を加工してシリコンウエハを形成し；そ
して ｃ）前記シリコンウエハを、少なくとも１０００℃の温
度で少なくとも１時間アニーリングすること、を特徴と
する製造方法。
【００２２】
【発明の効果】以上の説明から明らかなように、本発明
の製造方法によれば、特に表面近傍の領域において低欠
陥密度を有する酸素ドーピング濃度が少なくとも４×１
０17／ｃｍ3 であるシリコンウエハを得ることができ
る。
【図面の簡単な説明】
【図１】ＧＯＩ検査の結果である。
【図２】ＣＯＰ試験の結果である。
【図３】アニーリング前のシリコンウエハについての欠
陥サイズ分布である。
【図４】シリコンウエハについての欠陥サイズ分布の解
析結果である。
【図５】欠陥サイズ分布の測定結果である。
【図６】熱処理前後のシリコンウエハについて実施した
ＧＯＩ検査の結果である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ディエター・グラエフ ドイツ連邦共和国 ブルクハオゼン，ピラ ハーシュトラーセ 109 (72)発明者 ヴィルフリート・フォン・アモン ドイツ連邦共和国 ブルクハオゼン，ヘル ツォクバトシュトラーセ ３ (72)発明者 ラインホルト・ヴァリッヒ ドイツ連邦共和国 ティットモニング，ブ ルメンシュトラーセ 10 (72)発明者 ペーター・クロテンターラー ドイツ連邦共和国 ブルクハオゼン，クラ ウゼンシュトラーセ 33 (72)発明者 ウルリッヒ・ラムベルト ドイツ連邦共和国 エメルティング，ヘッ ケンヴェーク 22

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 低欠陥密度を有するシリコンウエハの製
    造方法であって、 ａ）酸素ドーピング濃度が少なくとも４×１０17／ｃｍ
    3 であるシリコン単結晶を融解物質を凝固し冷却するこ
    とにより製造するが、その際、８５０℃〜１１００℃の
    温度範囲での冷却中の単結晶の保持時間が８０分未満で
    あり； ｂ）単結晶を加工してシリコンウエハを形成し；そして ｃ）シリコンウエハを少なくとも１０００℃の温度で少
    なくとも１時間アニーリングすること、を特徴とする製
    造方法。
  2. 【請求項２】 低欠陥密度を有するシリコンウエハの製
    造方法であって、 ａ）酸素ドーピング濃度が少なくとも４×１０17／ｃｍ
    3 であり、窒素ドーピング濃度が少なくとも１×１０14
    ／ｃｍ3 であるシリコン単結晶を調製し； ｂ）前記単結晶を加工してシリコンウエハを形成し；そ
    して ｃ）前記シリコンウエハを、少なくとも１０００℃の温
    度で少なくとも１時間アニーリングすること、を特徴と
    する製造方法。
JP9201762A 1996-09-12 1997-07-28 低欠陥密度を有するシリコン半導体ウエハの製造方法 Pending JPH1098047A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE196-37-182-1 1996-09-12
DE19637182A DE19637182A1 (de) 1996-09-12 1996-09-12 Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2004237738A Division JP2005033217A (ja) 1996-09-12 2004-08-17 シリコン半導体ウエハの製造方法
JP2006134239A Division JP4942393B2 (ja) 1996-09-12 2006-05-12 低欠陥密度を有するシリコン半導体ウエハの製造方法

Publications (1)

Publication Number Publication Date
JPH1098047A true JPH1098047A (ja) 1998-04-14

Family

ID=7805437

Family Applications (4)

Application Number Title Priority Date Filing Date
JP9201762A Pending JPH1098047A (ja) 1996-09-12 1997-07-28 低欠陥密度を有するシリコン半導体ウエハの製造方法
JP2004237738A Pending JP2005033217A (ja) 1996-09-12 2004-08-17 シリコン半導体ウエハの製造方法
JP2006134239A Expired - Lifetime JP4942393B2 (ja) 1996-09-12 2006-05-12 低欠陥密度を有するシリコン半導体ウエハの製造方法
JP2010265148A Expired - Lifetime JP5228031B2 (ja) 1996-09-12 2010-11-29 シリコンウェハの製造方法

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2004237738A Pending JP2005033217A (ja) 1996-09-12 2004-08-17 シリコン半導体ウエハの製造方法
JP2006134239A Expired - Lifetime JP4942393B2 (ja) 1996-09-12 2006-05-12 低欠陥密度を有するシリコン半導体ウエハの製造方法
JP2010265148A Expired - Lifetime JP5228031B2 (ja) 1996-09-12 2010-11-29 シリコンウェハの製造方法

Country Status (7)

Country Link
US (1) US5935320A (ja)
EP (1) EP0829559B2 (ja)
JP (4) JPH1098047A (ja)
KR (1) KR100275282B1 (ja)
DE (2) DE19637182A1 (ja)
MY (1) MY115099A (ja)
TW (1) TW589414B (ja)

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999057344A1 (fr) * 1998-05-01 1999-11-11 Nippon Steel Corporation Plaquette de semi-conducteur en silicium et son procede de fabrication
JPH11322491A (ja) * 1998-03-09 1999-11-24 Shin Etsu Handotai Co Ltd シリコン単結晶ウエ―ハの製造方法およびシリコン単結晶ウエ―ハ
JP2000053489A (ja) * 1998-06-02 2000-02-22 Shin Etsu Handotai Co Ltd パ―ティクルモニタ―用シリコン単結晶ウエ―ハの製造方法およびパ―ティクルモニタ―用シリコン単結晶ウエ―ハ
JP2001068477A (ja) * 1999-08-27 2001-03-16 Komatsu Electronic Metals Co Ltd エピタキシャルシリコンウエハ
JP2001220291A (ja) * 2000-02-01 2001-08-14 Komatsu Electronic Metals Co Ltd シリコンウエハの製造方法
KR100313374B1 (ko) * 1998-05-28 2001-11-05 게르트 켈러 단결정의 제조방법
JP2001328897A (ja) * 2000-03-16 2001-11-27 Toshiba Ceramics Co Ltd シリコンウェーハ及びその製造方法
US6365461B1 (en) 1999-10-07 2002-04-02 Sumitomo Metal Industries, Ltd. Method of manufacturing epitaxial wafer
JP2002527895A (ja) * 1998-10-14 2002-08-27 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 熱アニール低欠陥密度単結晶シリコン
US6468881B1 (en) 1997-12-26 2002-10-22 Sumitomo Metal Industries, Ltd. Method for producing a single crystal silicon
JP2002353282A (ja) * 2001-05-30 2002-12-06 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハ中の窒素濃度の評価方法
US6492682B1 (en) 1999-08-27 2002-12-10 Shin-Etsu Handotal Co., Ltd. Method of producing a bonded wafer and the bonded wafer
JP2003188176A (ja) * 2001-12-18 2003-07-04 Komatsu Electronic Metals Co Ltd シリコンウェーハおよびシリコンウェーハの製造方法
US6641888B2 (en) 1999-03-26 2003-11-04 Sumitomo Mitsubishi Silicon Corporation Silicon single crystal, silicon wafer, and epitaxial wafer.
US6733585B2 (en) 2000-02-01 2004-05-11 Komatsu Denshi Kinzoku Kabushiki Kaisha Apparatus for pulling single crystal by CZ method
US6800132B1 (en) 1999-08-27 2004-10-05 Komatsu Denshi Sinzoku Kabushiki Silicon wafer and method for manufacture thereof, and method for evaluation of silicon wafer
JP2004304095A (ja) * 2003-04-01 2004-10-28 Sumitomo Mitsubishi Silicon Corp シリコンウェーハおよびその製造方法
JP2004533726A (ja) * 2001-06-28 2004-11-04 ジルトロニック アクチエンゲゼルシャフト 半導体材料からなるフィルムまたは層およびフィルムまたは層の製造方法
US6843848B2 (en) 2000-03-24 2005-01-18 Siltronic Ag Semiconductor wafer made from silicon and method for producing the semiconductor wafer
US6878451B2 (en) 1999-07-28 2005-04-12 Sumitomo Mitsubishi Silicon Corporation Silicon single crystal, silicon wafer, and epitaxial wafer
WO2006009148A1 (ja) * 2004-07-20 2006-01-26 Sumco Corporation Ｓｉｍｏｘ基板の製造方法
KR100592965B1 (ko) * 1998-06-02 2006-06-23 신에쯔 한도타이 가부시키가이샤 Ｓｏｉ기판의 제조방법
KR100622622B1 (ko) * 1998-05-22 2006-09-11 신에쯔 한도타이 가부시키가이샤 에피텍셜 실리콘 단결정 웨이퍼의 제조 방법 및 에피텍셜 실리콘단결정 웨이퍼
JP2006344823A (ja) * 2005-06-09 2006-12-21 Sumco Corp Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
KR100688628B1 (ko) * 1999-03-04 2007-03-09 신에쯔 한도타이 가부시키가이샤 실리콘 웨이퍼
JP2007109931A (ja) * 2005-10-14 2007-04-26 Shin Etsu Handotai Co Ltd シリコンウエーハの選定方法及びアニールウエーハの製造方法
JP2007176732A (ja) * 2005-12-27 2007-07-12 Siltronic Ag アニールウエハ及びアニールウエハの製造方法
JP2008135773A (ja) * 2002-02-07 2008-06-12 Siltronic Ag シリコンウェーハの熱処理方法及び該方法で処理したシリコンウェーハ
WO2008136500A1 (ja) 2007-05-02 2008-11-13 Siltronic Ag シリコンウエハ及びその製造方法
US7875117B2 (en) 2004-08-12 2011-01-25 Sumco Techxiv Corporation Nitrogen doped silicon wafer and manufacturing method thereof
EP2339052A1 (en) 2009-12-28 2011-06-29 Siltronic AG Silicon wafer and manufacturing method thereof
US8197594B2 (en) 2006-09-20 2012-06-12 Siltronic Ag Silicon wafer for semiconductor and manufacturing method thereof
US8617311B2 (en) 2006-02-21 2013-12-31 Sumco Corporation Silicon single crystal wafer for IGBT and method for manufacturing silicon single crystal wafer for IGBT
JP2014159367A (ja) * 2014-03-18 2014-09-04 Sumco Corp シリコンエピタキシャルウェーハの製造方法
US9243345B2 (en) 2009-03-25 2016-01-26 Sumco Corporation Silicon wafer and manufacturing method thereof

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69841714D1 (de) * 1997-04-09 2010-07-22 Memc Electronic Materials Silicium mit niedriger Fehlerdichte und idealem Sauerstoffniederschlag
CN1280455C (zh) 1997-04-09 2006-10-18 Memc电子材料有限公司 低缺陷浓度的硅
US6379642B1 (en) * 1997-04-09 2002-04-30 Memc Electronic Materials, Inc. Vacancy dominated, defect-free silicon
JP3346249B2 (ja) * 1997-10-30 2002-11-18 信越半導体株式会社 シリコンウエーハの熱処理方法及びシリコンウエーハ
JP3407629B2 (ja) * 1997-12-17 2003-05-19 信越半導体株式会社 シリコン単結晶ウエーハの熱処理方法ならびにシリコン単結晶ウエーハ
TW508378B (en) * 1998-03-09 2002-11-01 Shinetsu Handotai Kk A method for producing a silicon single crystal wafer and a silicon single crystal wafer
TW589415B (en) * 1998-03-09 2004-06-01 Shinetsu Handotai Kk Method for producing silicon single crystal wafer and silicon single crystal wafer
US6291874B1 (en) * 1998-06-02 2001-09-18 Shin-Etsu Handotai Co., Ltd. Method for producing silicon single crystal wafer for particle monitoring and silicon single crystal wafer for particle monitoring
JPH11349393A (ja) * 1998-06-03 1999-12-21 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
US6077343A (en) * 1998-06-04 2000-06-20 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it
JP3255114B2 (ja) * 1998-06-18 2002-02-12 信越半導体株式会社 窒素ドープした低欠陥シリコン単結晶の製造方法
JP2003517412A (ja) * 1998-06-26 2003-05-27 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 任意に大きい直径を有する無欠陥シリコン結晶の成長方法
WO2000012787A1 (en) * 1998-08-31 2000-03-09 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer, epitaxial silicon wafer, and method for producing them
US6312516B2 (en) 1998-10-14 2001-11-06 Memc Electronic Materials, Inc. Process for preparing defect free silicon crystals which allows for variability in process conditions
US6284039B1 (en) 1998-10-14 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafers substantially free of grown-in defects
JP4233651B2 (ja) * 1998-10-29 2009-03-04 信越半導体株式会社 シリコン単結晶ウエーハ
JP2000154070A (ja) * 1998-11-16 2000-06-06 Suminoe Textile Co Ltd セラミックス三次元構造体及びその製造方法
JP2002538070A (ja) * 1999-03-04 2002-11-12 ワッカー ジルトロニック ゲゼルシャフト フュア ハルプライターマテリアーリエン アクチエンゲゼルシャフト エピタクシー珪素薄層を有する半導体ディスク及び製造法
DE10004623A1 (de) * 1999-03-04 2000-09-14 Wacker Siltronic Halbleitermat Halbleiterscheibe mit dünner epitaktischer Schicht und Verfahren zur Herstellung der Halbleiterscheibe
US6395085B2 (en) 1999-07-14 2002-05-28 Seh America, Inc. Purity silicon wafer for use in advanced semiconductor devices
US6632277B2 (en) 1999-07-14 2003-10-14 Seh America, Inc. Optimized silicon wafer gettering for advanced semiconductor devices
US6454852B2 (en) 1999-07-14 2002-09-24 Seh America, Inc. High efficiency silicon wafer optimized for advanced semiconductor devices
US6228165B1 (en) 1999-07-28 2001-05-08 Seh America, Inc. Method of manufacturing crystal of silicon using an electric potential
EP1127962B1 (en) * 1999-08-30 2003-12-10 Shin-Etsu Handotai Co., Ltd Method for manufacturing silicon single crystal, silicon single crystal manufactured by the method, and silicon wafer
DE19941902A1 (de) 1999-09-02 2001-03-15 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von mit Stickstoff dotierten Halbleiterscheiben
JP2003510235A (ja) * 1999-09-23 2003-03-18 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 冷却速度を制御することにより単結晶シリコンを成長させるチョクラルスキー法
US6635587B1 (en) 1999-09-23 2003-10-21 Memc Electronic Materials, Inc. Method for producing czochralski silicon free of agglomerated self-interstitial defects
US6391662B1 (en) 1999-09-23 2002-05-21 Memc Electronic Materials, Inc. Process for detecting agglomerated intrinsic point defects by metal decoration
JP4012350B2 (ja) * 1999-10-06 2007-11-21 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
US6541117B1 (en) * 1999-10-19 2003-04-01 Shin-Etsu Handotai Co., Ltd. Silicon epitaxial wafer and a method for producing it
US6835245B2 (en) * 2000-06-22 2004-12-28 Sumitomo Mitsubishi Silicon Corporation Method of manufacturing epitaxial wafer and method of producing single crystal as material therefor
KR100917087B1 (ko) * 2000-09-19 2009-09-15 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 산화 유발 적층 흠이 거의 없는 질소 도핑 실리콘
US6663708B1 (en) * 2000-09-22 2003-12-16 Mitsubishi Materials Silicon Corporation Silicon wafer, and manufacturing method and heat treatment method of the same
DE10066107B4 (de) * 2000-09-25 2008-11-27 Mitsubishi Materials Silicon Corp. Verfahren zur Wärmebehandlung eines Siliciumwafers
US7105050B2 (en) 2000-11-03 2006-09-12 Memc Electronic Materials, Inc. Method for the production of low defect density silicon
US6858307B2 (en) 2000-11-03 2005-02-22 Memc Electronic Materials, Inc. Method for the production of low defect density silicon
US6689209B2 (en) * 2000-11-03 2004-02-10 Memc Electronic Materials, Inc. Process for preparing low defect density silicon using high growth rates
US6846539B2 (en) * 2001-01-26 2005-01-25 Memc Electronic Materials, Inc. Low defect density silicon having a vacancy-dominated core substantially free of oxidation induced stacking faults
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
JP2003002785A (ja) * 2001-06-15 2003-01-08 Shin Etsu Handotai Co Ltd 表層部にボイド無欠陥層を有する直径３００ｍｍ以上のシリコン単結晶ウエーハおよびその製造方法
JP4567251B2 (ja) * 2001-09-14 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
JP4549589B2 (ja) * 2001-09-14 2010-09-22 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
JP2003124219A (ja) * 2001-10-10 2003-04-25 Sumitomo Mitsubishi Silicon Corp シリコンウエーハおよびエピタキシャルシリコンウエーハ
US6673147B2 (en) 2001-12-06 2004-01-06 Seh America, Inc. High resistivity silicon wafer having electrically inactive dopant and method of producing same
JP4162211B2 (ja) * 2002-09-05 2008-10-08 コバレントマテリアル株式会社 シリコンウエハの洗浄方法および洗浄されたシリコンウエハ
DE10326578B4 (de) * 2003-06-12 2006-01-19 Siltronic Ag Verfahren zur Herstellung einer SOI-Scheibe
FR2881573B1 (fr) * 2005-01-31 2008-07-11 Soitec Silicon On Insulator Procede de transfert d'une couche mince formee dans un substrat presentant des amas de lacunes
DE102005013831B4 (de) * 2005-03-24 2008-10-16 Siltronic Ag Siliciumscheibe und Verfahren zur thermischen Behandlung einer Siliciumscheibe
JP2006273631A (ja) 2005-03-28 2006-10-12 Komatsu Electronic Metals Co Ltd シリコン単結晶の製造方法およびアニールウェーハおよびアニールウェーハの製造方法
JP4805681B2 (ja) * 2006-01-12 2011-11-02 ジルトロニック アクチエンゲゼルシャフト エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
MY157902A (en) 2006-05-19 2016-08-15 Memc Electronic Materials Controlling agglomerated point defect and oxygen cluster formation induced by the lateral surface of a silicon single crystal during cz growth
DE102006034786B4 (de) * 2006-07-27 2011-01-20 Siltronic Ag Monokristalline Halbleiterscheibe mit defektreduzierten Bereichen und Verfahren zur Ausheilung GOI-relevanter Defekte in einer monokristallinen Halbleiterscheibe
EP1928016B1 (en) * 2006-12-01 2010-01-06 Siltronic AG Silicon wafer and method for manufacturing the same
WO2009148779A2 (en) 2008-05-29 2009-12-10 The Board Of Trustees Of The University Of Illinois Heavily doped metal oxides and methods for making the same
US7939432B2 (en) 2008-12-15 2011-05-10 Macronix International Co., Ltd. Method of improving intrinsic gettering ability of wafer
US9673243B2 (en) 2009-09-17 2017-06-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US9911781B2 (en) 2009-09-17 2018-03-06 Sionyx, Llc Photosensitive imaging devices and associated methods
EP2309038B1 (en) * 2009-10-08 2013-01-02 Siltronic AG production method of an epitaxial wafer
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
WO2011160130A2 (en) 2010-06-18 2011-12-22 Sionyx, Inc High speed photosensitive devices and associated methods
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
EP2732402A2 (en) 2011-07-13 2014-05-21 Sionyx, Inc. Biometric imaging devices and associated methods
US20140048899A1 (en) * 2012-02-10 2014-02-20 Sionyx, Inc. Low damage laser-textured devices and associated methods
US9064764B2 (en) 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
KR20150130303A (ko) 2013-02-15 2015-11-23 사이오닉스, 아이엔씨. 안티 블루밍 특성 및 관련 방법을 가지는 높은 동적 범위의 cmos 이미지 센서
US9939251B2 (en) 2013-03-15 2018-04-10 Sionyx, Llc Three dimensional imaging utilizing stacked imager devices and associated methods
US9209345B2 (en) 2013-06-29 2015-12-08 Sionyx, Inc. Shallow trench textured regions and associated methods
JP6418778B2 (ja) 2014-05-07 2018-11-07 信越化学工業株式会社 多結晶シリコン棒、多結晶シリコン棒の製造方法、および、単結晶シリコン
EP3208366A1 (en) * 2016-02-16 2017-08-23 Siltronic AG Fz silicon and method to prepare fz silicon
DE102017117753A1 (de) 2017-08-04 2019-02-07 Infineon Technologies Austria Ag Verfahren zur herstellung von halbleitervorrichtungen mitsuperjunction-strukturen
JP2022526817A (ja) 2019-04-11 2022-05-26 グローバルウェーハズ カンパニー リミテッド 本体長さ後半の歪みが低減されたインゴットの製造方法
WO2020214531A1 (en) 2019-04-18 2020-10-22 Globalwafers Co., Ltd. Methods for growing a single crystal silicon ingot using continuous czochralski method
US11111596B2 (en) 2019-09-13 2021-09-07 Globalwafers Co., Ltd. Single crystal silicon ingot having axial uniformity
US11111597B2 (en) 2019-09-13 2021-09-07 Globalwafers Co., Ltd. Methods for growing a nitrogen doped single crystal silicon ingot using continuous Czochralski method

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4010064A (en) * 1975-05-27 1977-03-01 International Business Machines Corporation Controlling the oxygen content of Czochralski process of silicon crystals by sandblasting silica vessel
US4556448A (en) * 1983-10-19 1985-12-03 International Business Machines Corporation Method for controlled doping of silicon crystals by improved float zone technique
US4591409A (en) * 1984-05-03 1986-05-27 Texas Instruments Incorporated Control of nitrogen and/or oxygen in silicon via nitride oxide pressure during crystal growth
US4981549A (en) * 1988-02-23 1991-01-01 Mitsubishi Kinzoku Kabushiki Kaisha Method and apparatus for growing silicon crystals
JP2612033B2 (ja) * 1988-06-13 1997-05-21 三菱マテリアル株式会社 シリコン単結晶育成方法
US5264189A (en) * 1988-02-23 1993-11-23 Mitsubishi Materials Corporation Apparatus for growing silicon crystals
JPH02263793A (ja) * 1989-04-05 1990-10-26 Nippon Steel Corp 酸化誘起積層欠陥の発生し難いシリコン単結晶及びその製造方法
JPH03193698A (ja) * 1989-12-20 1991-08-23 Fujitsu Ltd シリコン単結晶及びその製造方法
JP2694305B2 (ja) * 1990-03-27 1997-12-24 三菱マテリアル株式会社 単結晶シリコンの製造方法
JP2785585B2 (ja) * 1992-04-21 1998-08-13 信越半導体株式会社 シリコン単結晶の製造方法
JPH06271399A (ja) * 1993-03-22 1994-09-27 Nippon Steel Corp 単結晶引上げ方法及びその装置
JPH0741399A (ja) * 1993-07-29 1995-02-10 Nippon Steel Corp シリコン単結晶の熱処理方法
JP3274246B2 (ja) * 1993-08-23 2002-04-15 コマツ電子金属株式会社 エピタキシャルウェーハの製造方法
JP3498330B2 (ja) * 1993-09-20 2004-02-16 三菱住友シリコン株式会社 単結晶成長装置
JPH07109195A (ja) * 1993-10-15 1995-04-25 Sumitomo Metal Ind Ltd 結晶成長装置及び結晶成長方法
JP2686223B2 (ja) * 1993-11-30 1997-12-08 住友シチックス株式会社 単結晶製造装置
JP2822887B2 (ja) * 1994-06-16 1998-11-11 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法
JPH08115919A (ja) * 1994-10-18 1996-05-07 Toshiba Corp 半導体基板の処理方法
JP3285111B2 (ja) * 1994-12-05 2002-05-27 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法
JPH08264611A (ja) * 1995-03-24 1996-10-11 Nippon Steel Corp シリコンウェーハ、およびこのシリコンウェーハを得るためのシリコン単結晶の製造方法、ならびにその評価方法
DE19622664A1 (de) * 1996-06-05 1997-12-11 Wacker Siltronic Halbleitermat Verfahren und Vorrichtung zur Herstellung von Einkristallen

Cited By (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6468881B1 (en) 1997-12-26 2002-10-22 Sumitomo Metal Industries, Ltd. Method for producing a single crystal silicon
JPH11322491A (ja) * 1998-03-09 1999-11-24 Shin Etsu Handotai Co Ltd シリコン単結晶ウエ―ハの製造方法およびシリコン単結晶ウエ―ハ
US6548886B1 (en) 1998-05-01 2003-04-15 Wacker Nsce Corporation Silicon semiconductor wafer and method for producing the same
WO1999057344A1 (fr) * 1998-05-01 1999-11-11 Nippon Steel Corporation Plaquette de semi-conducteur en silicium et son procede de fabrication
KR100541882B1 (ko) * 1998-05-01 2006-01-16 왁커 엔에스씨이 코포레이션 실리콘 반도체 기판 및 그의 제조 방법
KR100622622B1 (ko) * 1998-05-22 2006-09-11 신에쯔 한도타이 가부시키가이샤 에피텍셜 실리콘 단결정 웨이퍼의 제조 방법 및 에피텍셜 실리콘단결정 웨이퍼
KR100313374B1 (ko) * 1998-05-28 2001-11-05 게르트 켈러 단결정의 제조방법
JP2005001992A (ja) * 1998-05-28 2005-01-06 Siltronic Ag 単結晶の製造方法
JP2000053489A (ja) * 1998-06-02 2000-02-22 Shin Etsu Handotai Co Ltd パ―ティクルモニタ―用シリコン単結晶ウエ―ハの製造方法およびパ―ティクルモニタ―用シリコン単結晶ウエ―ハ
KR100592965B1 (ko) * 1998-06-02 2006-06-23 신에쯔 한도타이 가부시키가이샤 Ｓｏｉ기판의 제조방법
JP2002527895A (ja) * 1998-10-14 2002-08-27 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 熱アニール低欠陥密度単結晶シリコン
JP4875800B2 (ja) * 1998-10-14 2012-02-15 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 単結晶シリコンウエハの製造方法
KR100688628B1 (ko) * 1999-03-04 2007-03-09 신에쯔 한도타이 가부시키가이샤 실리콘 웨이퍼
US6641888B2 (en) 1999-03-26 2003-11-04 Sumitomo Mitsubishi Silicon Corporation Silicon single crystal, silicon wafer, and epitaxial wafer.
US6878451B2 (en) 1999-07-28 2005-04-12 Sumitomo Mitsubishi Silicon Corporation Silicon single crystal, silicon wafer, and epitaxial wafer
JP2001068477A (ja) * 1999-08-27 2001-03-16 Komatsu Electronic Metals Co Ltd エピタキシャルシリコンウエハ
US6680260B2 (en) 1999-08-27 2004-01-20 Shin-Etsu Handotai Co., Ltd. Method of producing a bonded wafer and the bonded wafer
US6800132B1 (en) 1999-08-27 2004-10-05 Komatsu Denshi Sinzoku Kabushiki Silicon wafer and method for manufacture thereof, and method for evaluation of silicon wafer
US6492682B1 (en) 1999-08-27 2002-12-10 Shin-Etsu Handotal Co., Ltd. Method of producing a bonded wafer and the bonded wafer
US6365461B1 (en) 1999-10-07 2002-04-02 Sumitomo Metal Industries, Ltd. Method of manufacturing epitaxial wafer
US6977010B2 (en) 2000-02-01 2005-12-20 Komatsu Denshi Kinzoku Kabushiki Kaisha Apparatus for pulling single crystal by CZ method
US8002893B2 (en) 2000-02-01 2011-08-23 Komatsu Denshi Kinzoku Kabushiki Kaisha Apparatus for pulling single crystal by CZ method
US7244309B2 (en) 2000-02-01 2007-07-17 Sumco Techxiv Corporation Apparatus for pulling single crystal by CZ method
US7727334B2 (en) 2000-02-01 2010-06-01 Sumco Techxiv Corporation Apparatus for pulling single crystal by CZ method
US6733585B2 (en) 2000-02-01 2004-05-11 Komatsu Denshi Kinzoku Kabushiki Kaisha Apparatus for pulling single crystal by CZ method
JP2001220291A (ja) * 2000-02-01 2001-08-14 Komatsu Electronic Metals Co Ltd シリコンウエハの製造方法
JP2001328897A (ja) * 2000-03-16 2001-11-27 Toshiba Ceramics Co Ltd シリコンウェーハ及びその製造方法
US6843848B2 (en) 2000-03-24 2005-01-18 Siltronic Ag Semiconductor wafer made from silicon and method for producing the semiconductor wafer
JP2002353282A (ja) * 2001-05-30 2002-12-06 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハ中の窒素濃度の評価方法
JP2004533726A (ja) * 2001-06-28 2004-11-04 ジルトロニック アクチエンゲゼルシャフト 半導体材料からなるフィルムまたは層およびフィルムまたは層の製造方法
JP2003188176A (ja) * 2001-12-18 2003-07-04 Komatsu Electronic Metals Co Ltd シリコンウェーハおよびシリコンウェーハの製造方法
JP2008135773A (ja) * 2002-02-07 2008-06-12 Siltronic Ag シリコンウェーハの熱処理方法及び該方法で処理したシリコンウェーハ
JP2004304095A (ja) * 2003-04-01 2004-10-28 Sumitomo Mitsubishi Silicon Corp シリコンウェーハおよびその製造方法
JP4670224B2 (ja) * 2003-04-01 2011-04-13 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
US7273647B2 (en) 2003-04-01 2007-09-25 Sumitomo Mitsubishi Silicon Corporation Silicon annealed wafer and silicon epitaxial wafer
WO2006009148A1 (ja) * 2004-07-20 2006-01-26 Sumco Corporation Ｓｉｍｏｘ基板の製造方法
KR100834231B1 (ko) 2004-07-20 2008-05-30 가부시키가이샤 섬코 Ｓｉｍｏｘ 기판의 제조 방법
US7560363B2 (en) 2004-07-20 2009-07-14 Sumco Corporation Manufacturing method for SIMOX substrate
JP2006032752A (ja) * 2004-07-20 2006-02-02 Sumco Corp Ｓｉｍｏｘ基板の製造方法
JP4706199B2 (ja) * 2004-07-20 2011-06-22 株式会社Ｓｕｍｃｏ Ｓｉｍｏｘ基板の製造方法
US7875117B2 (en) 2004-08-12 2011-01-25 Sumco Techxiv Corporation Nitrogen doped silicon wafer and manufacturing method thereof
JP2006344823A (ja) * 2005-06-09 2006-12-21 Sumco Corp Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
JP2007109931A (ja) * 2005-10-14 2007-04-26 Shin Etsu Handotai Co Ltd シリコンウエーハの選定方法及びアニールウエーハの製造方法
US8545622B2 (en) 2005-12-27 2013-10-01 Siltronic Ag Annealed wafer and manufacturing method of annealed wafer
JP2007176732A (ja) * 2005-12-27 2007-07-12 Siltronic Ag アニールウエハ及びアニールウエハの製造方法
US8617311B2 (en) 2006-02-21 2013-12-31 Sumco Corporation Silicon single crystal wafer for IGBT and method for manufacturing silicon single crystal wafer for IGBT
US8197594B2 (en) 2006-09-20 2012-06-12 Siltronic Ag Silicon wafer for semiconductor and manufacturing method thereof
WO2008136500A1 (ja) 2007-05-02 2008-11-13 Siltronic Ag シリコンウエハ及びその製造方法
US9243345B2 (en) 2009-03-25 2016-01-26 Sumco Corporation Silicon wafer and manufacturing method thereof
CN102148140A (zh) * 2009-12-28 2011-08-10 硅电子股份公司 硅晶片及其制造方法
EP2339052A1 (en) 2009-12-28 2011-06-29 Siltronic AG Silicon wafer and manufacturing method thereof
JP2014159367A (ja) * 2014-03-18 2014-09-04 Sumco Corp シリコンエピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
JP5228031B2 (ja) 2013-07-03
EP0829559A1 (de) 1998-03-18
JP4942393B2 (ja) 2012-05-30
DE19637182A1 (de) 1998-03-19
KR100275282B1 (ko) 2001-01-15
TW589414B (en) 2004-06-01
US5935320A (en) 1999-08-10
JP2011042576A (ja) 2011-03-03
EP0829559B1 (de) 1999-12-15
JP2005033217A (ja) 2005-02-03
MY115099A (en) 2003-03-31
DE59700843D1 (de) 2000-01-20
JP2006315950A (ja) 2006-11-24
KR19980024458A (ko) 1998-07-06
EP0829559B2 (de) 2006-12-20

Similar Documents

Publication Publication Date Title
JP5228031B2 (ja) シリコンウェハの製造方法
EP1732114B1 (en) Method for producing silicon wafer for IGBT
US8920560B2 (en) Method for manufacturing epitaxial wafer
JP5268314B2 (ja) 金属汚染と熱処理を利用した単結晶シリコンの結晶欠陥領域の区分方法
JP2008270823A (ja) 向上したゲート酸化物完全性を有する単結晶シリコンの製造方法
KR101895817B1 (ko) 실리콘 웨이퍼 및 그 제조 방법
EP1293592B1 (en) Silicon semiconductor substrate and preparation thereof
JPH04285100A (ja) シリコンウェーハの品質検査方法
JP2003002785A (ja) 表層部にボイド無欠陥層を有する直径３００ｍｍ以上のシリコン単結晶ウエーハおよびその製造方法
KR100526427B1 (ko) 실리콘 반도체기판 및 그 제조방법
JP2003068743A (ja) エピタキシャルウエーハおよびその製造方法
KR100818670B1 (ko) 금속 오염과 열처리를 이용한 단결정 실리콘의 결정 결함영역 구분 방법
JP2012142455A (ja) アニールウエハの製造方法
EP1127962B1 (en) Method for manufacturing silicon single crystal, silicon single crystal manufactured by the method, and silicon wafer
JP2000269221A (ja) シリコン基板の熱処理方法および熱処理された基板、その基板を用いたエピタキシャルウェーハ
JPH1012689A (ja) 半導体基板の検査方法とモニター用半導体基板
JP4683171B2 (ja) 半導体ウェーハの評価方法
JP4105688B2 (ja) シリコン単結晶材料とその製造方法
JP3452042B2 (ja) シリコンウェーハの製造方法
JPH04108683A (ja) 石英ガラスルツボ
JP2003273184A (ja) シリコンウェーハの窒素濃度の評価方法
WO2001082358A1 (fr) Procede de production de plaquette de silicium polie
JPH01192796A (ja) イントリンシックゲッタリング方法

Legal Events

Date Code Title Description
A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040518

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040531

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040714

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040716

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040817

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20041021

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060217

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060223