JPH08264611A - シリコンウェーハ、およびこのシリコンウェーハを得るためのシリコン単結晶の製造方法、ならびにその評価方法 - Google Patents

Abstract

(57)【要約】 【目的】 集積度の高い高集積回路を高い歩留まりで製
造するために好適なシリコンウェーハを提供することを
目的とする。 【構成】 ＣＺ法によってシリコン単結晶を引上げる工
程において、凝固後のシリコン単結晶の冷却速度を制御
することによって、この単結晶をスライシング、ラッピ
ング、エッチングおよび鏡面加工して作製するシリコン
ウェーハの裏面を鏡面研磨した後洗浄し、結晶欠陥評価
装置である Optical Precipitates Profilerにてシリコ
ンウェーハ内部に存在する結晶欠陥を測定したとき、結
晶欠陥に起因する信号強度と結晶欠陥の体積密度分布
が、（信号強度が４Ｖ以上の欠陥の密度）／（信号強度
が２Ｖ以上の欠陥の密度）＞０．２を満たすことを特徴
とするシリコンウェーハ。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積回路の製造
に用いられるシリコンウェーハ、特に集積度の高い１Ｍ
以上の集積回路用のウェーハ、およびこのウェーハを得
るためのシリコン単結晶の製造方法、ならびにその評価
方法に関するものである。

【０００２】

【従来の技術】チョクラルスキー法（以下ＣＺ法と記す
る）より製造されたシリコン単結晶を周知の結晶欠陥評
価装置 Optical Precipitates Profiler（以下、ＯＰＰ
と記する）。によって測定することにより、シリコン単
結晶の内部に存在する結晶欠陥の大きさ、質、密度を知
ることができる。すなわち、ＯＰＰは２本の同期した赤
外線レーザー光線を用いることを特徴とした測定装置で
あり、約１ｍｍ感覚で配置した２本のレーザー光線をウ
ェーハ表面から入射して、対向する検出器によりウェー
ハを透過した光線を受光する。

【０００３】また、２本のレーザー光線をウェーハ面内
で走査する。片方のレーザー光線が結晶欠陥に当たった
場合に、結晶欠陥に当たっていない他方のレーザー光線
との位相の差を信号強度に換算する事によって欠陥の大
きさ、質に関する情報をウェーハの面内分布として得る
ことができる。また、レーザー光線の走査範囲とレーザ
ー光線の深さ方向の拡がり、及びレーザーを走査した面
積内で検出される結晶欠陥の個数から、結晶欠陥の体積
密度に関する情報を得ることができる。

【０００４】赤外線レーザーを用いた周知の結晶欠陥評
価法としては、特開平６−１１２２９２に赤外線散乱ト
モグラフフ法が述べられている。しかしながら、赤外線
散乱トモグラフ法は１本の赤外線レーザーを用いること
を特徴とし、結晶欠陥によるレーザー光の散乱光を入射
方向と９０度の角度に設置した検出器で検出する方法で
あり、２本の赤外線レーザーの透過光を利用するＯＰＰ
とは原理的に大きく異なっている。従って、ＯＰＰで検
出される結晶欠陥と赤外線散乱トモグラフによって検出
される結晶欠陥とは異なる。

【０００５】ＯＰＰで検出される結晶欠陥がシリコンウ
ェーハの内部に存在すると、デバイスに有害な影響が現
れる。従って、歩留まり良くデバイスを製造するために
はＯＰＰで検出される結晶欠陥が少いウェーハが必要と
なる。また、そのような結晶製造方法が必要である。し
かしながらそのような技術は存在していなかった。

【０００６】

【発明が解決しようとする課題】そこで、本発明は、集
積度の高い集積回路に用いた場合に、高い製造歩留まり
が得られ、電気的性能に優れた高品質のシリコンウェー
ハ、およびこのウェーハを得るためのシリコン単結晶の
製造方法、ならびにその評価方法を提供することを目的
とする。

【０００７】

【課題を解決するための手段】上記目的を達成するため
の本発明は、チョクラルスキー法によって引き上げられ
たシリコン単結晶を、スライシング、ラッピング、エッ
チングおよび鏡面加工して作製するシリコンウェーハに
おいて、該シリコンウェーハの裏面を鏡面加工した後洗
浄し、結晶欠陥評価装置にてシリコンウェーハ内部に存
在する結晶欠陥を測定した時、結晶欠陥に起因する信号
強度と結晶欠陥体積密度が、 （信号強度が４Ｖ以上の欠陥密度）／（信号強度が２Ｖ
以上の欠陥密度）＞０．２ を満たすことを特徴とするシリコンウェーハである。

【０００８】また、上記目的を達成するための本発明
は、チョクラルスキー法によってシリコン単結晶を引き
上げる方法において、前記単結晶の凝固後の冷却過程の
１２００℃から１０００℃の間の冷却速度を２．０℃／
分以下として、かつ前記冷却速度の最小値を１．０℃／
分以下とすることを特徴とするシリコン単結晶の製造方
法である。

【０００９】また、本発明のシリコン単結晶の製造方法
は、前記冷却過程において、１０００℃から８００℃の
間の冷却速度を０．６℃／分以上とすることを特徴とす
る。

【００１０】さらに、上記目的を達成するための本発明
は、チョクラルスキー法によって引き上げられたシリコ
ン単結晶から所定の厚さにウェーハを切りだし、ラッピ
ング、エッチングおよび鏡面加工してシリコンウェーハ
とし、該シリコンウェーハの裏面を鏡面加工した後洗浄
し、結晶欠陥評価装置によりシリコンウェーハ内部に存
在する結晶欠陥を測定した時、結晶欠陥に起因する信号
強度と結晶欠陥体積密度について、 （信号強度が４Ｖ以上の欠陥密度）／（信号強度が２Ｖ
以上の欠陥密度） の比率を算出することによりシリコンウェーハの品質お
よび電気的特性を評価することを特徴とするシリコン単
結晶の評価方法である。

【００１１】

【作用】本発明者らは、ＯＰＰにより検出される結晶欠
陥の信号強度及び体積密度と、デバイス歩留まりとの関
係について注意深く研究を重ねた結果、高集積のデバイ
ス歩留まりはシリコンウェーハ内に存在するＯＰＰの信
号強度４Ｖ以上の結晶欠陥と、２Ｖ以上の結晶欠陥の体
積密度の比率とに強い相関があることを見出だした。

【００１２】以下、本発明の作用をデバイス歩留まりに
対して重要なゲート酸化膜の絶縁耐圧とｐｎ接合リーク
について、ＯＰＰで検出される結晶欠陥との関連につい
て詳述する。

【００１３】まず、ゲート酸化膜は、シリコンウェーハ
を１０００℃前後の酸化雰囲気下で酸化し、ＳｉＯ₂ と
するものであり、シリコンウェーハ中に結晶欠陥が存在
すると、それがゲート酸化膜の介在物、すなわちウィー
クスポットとなり、絶縁耐圧を劣化させることが知られ
ている。しかるに、最近のデバイスの高集積化にともな
い、シリコンウェーハ上へのデバイス形成時のゲート酸
化膜厚は薄くなってきており、従来の２５ｎｍ〜１５ｎ
ｍ程度の厚さであったものが、最近の４Ｍ，１６ＭＤＲ
ＡＭでは１０〜数ｎｍになろうとしている。

【００１４】これにともない、ゲート酸化膜の絶縁耐圧
を劣化させる結晶欠陥についても、従来より小さなサイ
ズのものが問題視されるようになってきた。具体的に
は、ゲート酸化膜厚が２０ｎｍの時には、１２ｎｍ程度
の大きさの結晶欠陥までが許容されていたものが、ゲー
ト酸化膜厚が１０ｎｍになると、５ｎｍ程度の大きさま
でしか許容されなくなってきた。もし、これを上回るサ
イズの欠陥が酸化膜中に存在すると、スイッチング動作
の不良を起こし、デバイス歩留まりを低下させることに
なる。

【００１５】次に、ｐｎ接合リークについてであるが、
デバイスが高集積化してくるとメモリ１個当たりのキャ
パシタ面積が減少して容量の絶対値が小さくなること、
およびデバイスに対する低電力化ニーズからリフレッシ
ュ動作（記憶を保持し続けるために記憶を適時注入する
事）の時間を長くしなければならないことから、わずか
なリーク電流も防止しなければならなくなってきた。し
かるにこのｐｎ接合界面の空乏層内に起因した深い準位
（電子−正孔対の生成・再結合中心）があると、リーク
電流がわずかずつではあるが流れ、電化を漏洩してしま
う。

【００１６】ｐｎ接合リーク防止に対しては、従来から
クリーン度を向上し、金属汚染を防止することが行われ
てきたが、今後はシリコンウェーハの結晶欠陥について
もこれを極力少なくして、リーク原因を減らす事が要求
されている。

【００１７】以上２つの観点から、いろいろな条件でシ
リコン単結晶を引き上げて、ＯＰＰで検出できる結晶欠
陥について調べてみると、単結晶の引き上げ条件によっ
てＯＰＰの信号強度と結晶欠陥の体積密度の間に様々な
分布があることが分かった。さらに、これらのシリコン
単結晶から作製したシリコンウェーハを用いてデバイス
歩留まりとの関係を調べてみると、比較的ＯＰＰ信号強
度が大きな欠陥はデバイス歩留まりに対する悪影響が小
さく、比較的信号強度の小さな欠陥がデバイス歩留まり
に対する悪影響が大きいことが分かった。

【００１８】ＯＰＰで検出される欠陥の形成機構とその
性質、デバイス歩留まりに対する影響については、以下
のように説明できる。

【００１９】すなわち、凝固界面で導入された格子間シ
リコンと空孔は、その後の冷却過程で過飽和となり、交
互に反応・凝集し、また同じく過飽和になった酸素と複
合体を形成する。これらの欠陥がＯＰＰによって検出さ
れるのであるが、ＯＰＰの信号強度はこれらの欠陥サイ
ズと形態に依存して決まる。本発明者らの実験による
と、ＯＰＰで測定したとき比較的信号強度の大きな欠陥
（概ね信号強度４Ｖ以上になる欠陥）は熱処理により容
易に消滅する性質を持つ。

【００２０】このことから、デバイスプロセスにおける
９００℃から１０００℃程度の酸化膜形成工程や、１１
００℃から１２５０℃程度のウェル拡散工程において比
較的容易に消滅し、酸化膜内に介在物を残さず、またｐ
ｎ接合界面の空乏層内に結晶欠陥の深い準位を残さな
い。したがって、このような欠陥がデバイスプロセス前
のシリコン単結晶またはシリコンウェーハに存在してい
たとしても、デバイスプロセス中に消滅してしまうた
め、悪影響を与えず、結果として高いデバイス歩留まり
を与える。

【００２１】反対に、比較的ＯＰＰ信号強度が小さい欠
陥（概ね、信号強度が４Ｖ以下になる欠陥）は熱処理に
対して安定であるため、デバイスプロセスにおける９０
０℃から１０００℃程度の酸化膜形成工程や１１００℃
から１２５０℃程度のウェル拡散工程においても溶解し
にくいため、酸化膜に介在物を残したり、またｐｎ接合
界面の空乏層内に結晶欠陥起因の深い準位を残す。その
ため、このような欠陥を多数含有したシリコンウェーハ
を基板としてその上にデバイスを形成すると、酸化膜耐
圧の絶縁不良を起こす、あるいはリーク電流が多くてリ
フレッシュ不良が多くなるという弊害が出てきて結果と
してデバイス歩留まりが低下してしまう。

【００２２】一方、これらの欠陥のサイズの制御である
が、これはシリコン単結晶の引上げにおいて凝固後の単
結晶の冷却速度を所定の範囲に制御することにより可能
であることを本発明者らは見出だした。例えば、凝固後
の冷却過程の１２００℃から１０００℃の冷却速度を小
さくすると、ＯＰＰの信号強度が４Ｖ以上である結晶欠
陥が増加し、１０００℃から８００℃の冷却速度を大き
くするとＯＰＰ信号が４Ｖ以下である結晶欠陥が増加す
る。

【００２３】本発明のＯＰＰ信号強度と密度の分布を得
るための好適な冷却速度の範囲は、凝固後の単結晶の冷
却過程の１２００℃から１０００℃の間の冷却速度を
２．０℃／分以下の範囲内とし、かつこの間の冷却速度
の最小値を１．０℃／分以下とすることである。また、
さらに好ましい冷却速度の範囲としては、凝固後の単結
晶の冷却過程の１２００℃から１０００℃の間の冷却速
度を２．０〜０．２℃／分の範囲内として、かつこの間
の冷却速度の最小値を１．０〜０．２℃／分以下とし
て、なおかつ１０００℃から８００℃の間の冷却速度を
０．６℃／分以上とすることである。

【００２４】なお、上記凝固後の単結晶の冷却過程の１
２００℃から１０００℃の間の冷却速度の下限を０．２
℃とするのは、これより冷却速度が遅くなると、シリコ
ン単結晶の製造に際して、冷却時間がかかり過ぎるため
に生産性が悪くなり実用的でないためである。なお、さ
らに好ましくは０．４℃／分以上である。また、１００
０℃から８００℃の間の冷却速度を規定する理由は、前
述の通りＯＰＰ信号強度が４Ｖ以下の結晶欠陥を増加さ
せないためである。

【００２５】ＯＰＰの信号強度は測定するシリコンウェ
ーハの表面パーティクルの数及びウェーハの裏面の状態
に強く依存するため、ＯＰＰを測定する際にはシリコン
単結晶をスライシング、ラッピング、エッチングした
後、鏡面研磨する一般的なシリコンウェーハ製造工程に
加えて、シリコンウェーハの裏面を鏡面研磨し、さらに
洗浄（例えばアンモニア系洗浄）によって表面パーティ
クルを除去する事が不可欠である。

【００２６】このように準備されたシリコンウェーハを
ＯＰＰで測定し、 （信号強度が４Ｖ以上の欠陥の密度）／（信号強度が２
Ｖ以上の欠陥の密度）＞０．２ であるシリコンウェーハは、電気的性能に優れたシリコ
ンウェーハである。

【００２７】また、シリコン単結晶から得られたシリコ
ンウェーハによって、その欠陥密度の比率を （信号強度が４Ｖ以上の欠陥の密度）／（信号強度が２
Ｖ以上の欠陥の密度） により求めることで、シリコン単結晶の品質と電気的性
質を簡易に評価することができる。

【００２８】

【実施例】

＜実施例１＞図１は本発明を適用したＣＺ法による引上
げ装置である。同図においては、ガス導入口（図示せ
ず）及び排気口１を備えたチャンバー２内にグラファイ
ト製ルツボ３を回転自在に配置し、このルツボ３に石英
ガラス製ルツボ４をはめ込んでいる。グラファイト製ル
ツボ３、石英ガラス製ルツボ４は１６インチサイズとし
た。一方、これらのルツボの上方には、先端部に種結晶
をチャック５によって保持する引上げワイアー（図示せ
ず）を配置しており、またルツボの周囲には加熱ヒータ
ー６及び炭素繊維製成型断熱材７を配している。さらに
凝固後にシリコン単結晶の冷却速度を所定範囲に制御す
るために、炉内のシリコン単結晶８を囲むような配置で
下拡がりの熱反射材９を取り付けた。

【００２９】熱反射材９は、炭素繊維製形成断熱材で作
製してある。この石英ガラス製ルツボ４に４５ｋｇの多
結晶シリコンを装填・溶解した後、６インチサイズのシ
リコン単結晶を１．０〜１．２ｍｍ／分の引上げ速度で
引上げたところ、その冷却速度は表１に示すような範囲
に制御できた。

【００３０】このシリコン単結晶を、通常の加工法でス
ライス、面取り、ラッピング、エッチングした後の表面
研磨を行いシリコンウェーハを作製した。さらにウェー
ハの内部に存在する結晶欠陥をＯＰＰ（ＨＹＴ社製）で
測定したところ、表１および表２に示すような結果とな
った。

【００３１】また、その上に上層がアルミニウム、下層
がドープされた直径５ｍｍの２層のゲート電極を２００
個形成し、このＭＯＳダイオードのそれぞれについて、
基板シリコンから多数キャリアが注入される極性の直流
電圧をアルミニウム層と基板シリコンの裏面の電極間に
印加し、その電圧をステップ的に酸化膜にかかる電界換
算で０．２５ＭＶ／ｃｍずつ、各ステップ２００ｍｓｅ
ｃの保持時間で次第に高くしていった場合のリーク電流
を測定し、リーク電流が１μＡ／ｃｍ² になったときの
印加電圧の値を、６ＭＶ／ｃｍ以下、６〜８ＭＶ／ｃ
ｍ、８ＭＶ／ｃｍ以上という３つの範囲に分類し、表２
に示した。

【００３２】また、同じシリコン単結晶から同様の手法
で６インチサイズの鏡面研磨シリコンウェーハを作製
し、その上にデザインルール１．３μｍのダイナミック
ＲＡＭを２００個形成し、リフレッシュ時間（ある電荷
注入から次の電荷注入までの時間）を５１２サイクル／
８ｍｓｅｃとし、ビット不良を測定したところ、リフレ
ッシュ主不良率は表２に示す通りになった。

【００３３】＜実施例２＞図２は本発明を適用したＣＺ
法による引上げ装置である。同図においてはガス導入口
（図示せず）および排気口１を備えたチャンバー２内に
グラファイト製ルツボ３を回転自在に配置し、このルツ
ボ３に石英ガラス製ルツボ４をはめ込んでいる。グラフ
ァイト製ルツボ３、石英ガラス製ルツボ４は１８インチ
サイズとした。

【００３４】一方、これらのルツボの上方には先端部に
種結晶をチャック５によって保持する引上げワイアー
（図示せず）を配置しており、またルツボ３の周囲には
加熱ヒーター６及び炭素繊維製成形断熱材７を配してい
る。さらに凝固後にシリコン単結晶の冷却速度を所定範
囲内に制御するために、炉内のシリコン単結晶８を囲む
ような配置で内径３００ｍｍ、高さ１００ｍｍのサイズ
の結晶加熱ヒーター１０を取り付け、引上げの頭部形成
から尾部形成までの全期間に渡って７ｋＷの電力を投入
した。

【００３５】この石英ガラス製ルツボ４に５５ｋｇの多
結晶シリコンを装填・溶解した後、８インチサイズのシ
リコン単結晶を０．８〜１．０ｍｍ／分の引上げ速度で
引上げたところ、その冷却速度は表１に示すような範囲
に制御できた。

【００３６】このシリコン単結晶を、通常の加工方法
で、スライス、面取り、ラッピング、エッチングした
後、鏡面研磨を行いシリコンウェーハを作製した。さら
にウェーハの裏面を鏡面研磨し、アンモニア系洗浄液で
洗浄した。このウェーハの内部に存在する結晶欠陥をＯ
ＰＰ（ＨＹＴ社製）で測定したところ、表１及び表２に
示すような結果となった。

【００３７】また、この８インチサイズのシリコンウェ
ーハ上に厚さ約２５ｎｍの酸化膜をつけ、その上に上層
がアルミニウム、下層がドープされた直径５ｍｍの２層
のゲート電極を３６８個形成し、このＭＯＳダイオード
のそれぞれについて、基板シリコンから多数キャリアが
注入される極性の直流電圧をアルミニウム層と基板シリ
コンの裏面の電極間に印加し、その電圧をステップ的に
酸化膜にかかる電界換算で０．２５ＭＶ／ｃｍずつ、各
ステップ２００ｍｓｅｃの保存時間で次第に高くしてい
った場合のリーク電流を測定し、リーク電流が１μＡ／
ｃｍ² になった時の印加電圧の値を６ＭＶ／ｃｍ以下、
６〜８ＭＶ／ｃｍ、８ＭＶ／ｃｍ以上という３つの範囲
に分類し、表２に示した。

【００３８】また、同じシリコン単結晶から同様の手法
で８インチサイズの鏡面研磨シリコンウェーハを作製
し、その上にデザインルール１．３μｍのダイナミック
型ＲＡＭを３６８個形成し、リフレッシュ時間（ある電
荷注入から次の電荷注入までの時間）を５１２サイクル
／８ｍｓｅｃとし、ビット不良を測定したところ、リフ
レッシュ不良率は表２に示す通りとなった。

【００３９】＜実施例３＞図３は、本発明を適用したＣ
Ｚ法による引上げ装置である。同図においては、ガス導
入口（図示せず）および排気口１を備えたチャンバー１
１内にグラファイト製ルツボ３を回転自在に配置し、こ
のルツボ３に石英製ガラス製ルツボ４をはめ込んでい
る。グラファイト製ルツボ３、石英ガラス製ルツボ４は
１８インチサイズとした。一方これらのルツボの上方に
は、先端部に種結晶をチャック５によって保持する引上
げワイアー（図示せず）を配置しており、またルツボの
周囲には加熱ヒーター６及び炭素繊維製成形断熱材７を
配している。

【００４０】さらに、凝固後にシリコン単結晶の冷却速
度を所定範囲内に制御するために、炉内のシリコン単結
晶８を囲むような配置で内径２６０ｎｍ、高さ１００ｍ
ｍのサイズの結晶加熱ヒーター１０を取り付、引上げの
頭部形成から尾部形成までの全期間に渡って１５ｋＷの
電力を投入した。また、この引上げ装置の水冷チャンバ
ー１１は、結晶加熱ヒーター１０直上から結晶が冷却さ
れるように主部がドーム状ではなく、直角に形成されて
いる。この石英ガラス製ルツボ４に５０ｋｇの多結晶シ
リコンを装填・溶解した後、６インチサイズのシリコン
多結晶を０．９〜１．１ｍｍ／分の引上げ速度で引上げ
たところ、その冷却速度は表１に示すような範囲に制御
できた。

【００４１】このシリコン多結晶を通常の加工方法でス
ライス、面取り、ラッピング、エッチングした後、鏡面
研磨を行いシリコンウェーハを作製した。さらにウェー
ハの裏面を鏡面研磨し、アンモニア系洗浄剤で洗浄し
た。このウェーハの内部に存在する結晶欠陥をＯＰＰ
（ＨＹＴ社製）で測定したところ、表１及び表２に示す
ような結果となった。

【００４２】また、この６インチサイズのシリコンウェ
ーハ上に厚さ約２５ｎｍの酸化膜をつけ、その上に上層
がアルミニウム、下層がドープされた直径５ｍｍの２層
のゲート電極を２００個形成し、このＭＯＳダイオード
のそれぞれについて基板シリコンから多数キャリアが注
入される極性の直流電圧をアルミニウム層と基板シリコ
ンの裏面の電極間に印加し、その電圧をステップ的に酸
化膜にかかる電界換算で０．２５ＭＶ／ｃｍずつ、各ス
テップ２００ｍｓｅｃの保持時間で次第に高くしていっ
た場合のリーク電流を測定し、リーク電流が１μＡ／ｃ
ｍ² になった時の印加電圧の値を、６ＭＶ／ｃｍ以下、
６〜８ＭＶ／ｃｍ、８ＭＶ／ｃｍ以上という３つの範囲
に分類し、表２に示した。

【００４３】また、同じシリコン単結晶から同様の手法
で８インチサイズの鏡面研磨シリコンウェーハを作製
し、その上にデザインルール１．３μｍのダイナミック
型ＲＡＭを２００個形成し、リフレッシュ時間（ある電
荷注入から次の電荷注入までの時間）を５１２サイクル
／８ｍｓｅｃとし、ビット不良を測定したところ、リフ
レッシュ不良率は表２に示す通りとなった。

【００４４】＜実施例４＞図４は、本発明を適用したＣ
Ｚ法による引上げ装置である。同図においては、ガス導
入口（図示せず）および排気口１を備えたチャンバー１
１内にグラファイト製ルツボ３を回転自在に配置し、こ
のルツボ３に石英製ガラス製ルツボ４をはめ込んでい
る。グラファイト製ルツボ３、石英ガラス製ルツボ４は
２２インチサイズとした。一方これらのルツボの上方に
は、先端部に種結晶をチャック５によって保持する引上
げワイアー（図示せず）を配置しており、またルツボ３
の周囲には加熱ヒーター６及び炭素繊維製成形断熱材７
を配している。

【００４５】さらに、凝固後にシリコン単結晶の冷却速
度を所定範囲内に制御するために、炉内のシリコン単結
晶８を囲むような配置で内径２８０ｎｍ、高さ７０ｍｍ
のサイズの結晶加熱ヒーター１０を取り付、引上げの頭
部形成から尾部形成までの全期間に渡って１５ｋＷの電
力を投入した。また、ヒーターの熱が効率良くシリコン
結晶８に当たるように、保温材１２をヒーターを取り巻
くように配してある。この石英ガラス製ルツボ４に１０
０ｋｇの多結晶シリコンを装填・溶解した後、８インチ
サイズのシリコン多結晶を０．７〜０．９ｍｍ／分の引
上げ速度で引上げたところ、その冷却速度は表１に示す
ような範囲に制御できた。このシリコン多結晶を通常の
加工方法でスライス、面取り、ラッピング、エッチング
した後鏡面研磨を行いシリコンウェーハを作製した。さ
らにウェーハの裏面を鏡面研磨し、アンモニア系洗浄剤
で洗浄した。このウェーハの内部に存在する結晶欠陥を
ＯＰＰ（ＨＹＴ社製）で測定したところ、表１及び表２
に示すような結果となった。

【００４６】また、この８インチサイズのシリコンウェ
ーハ上に厚さ約２５ｎｍの酸化膜をつけ、その上に上層
がアルミニウム、下層がドープされた直径５ｍｍの２層
のゲート電極を３６８個形成し、このＭＯＳダイオード
のそれぞれについて基板シリコンから多数キャリアが注
入される極性の直流電圧をアルミニウム層と基板シリコ
ンの裏面の電極間に印加し、その電圧をステップ的に酸
化膜にかかる電界換算で０．２５ＭＶ／ｃｍずつ、各ス
テップ２００ｍｓｅｃの保持時間で次第に高くしていっ
た場合のリーク電流を測定し、リーク電流が１μＡ／ｃ
ｍ² になった時の印加電圧の値を、６ＭＶ／ｃｍ以下、
６〜８ＭＶ／ｃｍ、８ＭＶ／ｃｍ以上という３つの範囲
に分類し、表２に示した。

【００４７】また、同じシリコン単結晶から同様の手法
で８インチサイズの鏡面研磨シリコンウェーハを作製
し、その上にデザインルール１．３μｍのダイナミック
型ＲＡＭを３６８個形成し、リフレッシュ時間（ある電
荷注入から次の電荷注入までの時間）を５１２サイクル
／８ｍｓｅｃとし、ビット不良を測定したところ、リフ
レッシュ不良率は表２に示す通りとなった。

【００４８】＜実施例５＞図５は、本発明を適用したＣ
Ｚ法による引上げ装置である。同図においては、ガス導
入口（図示せず）および排気口１を備えたチャンバー１
１内にグラファイト製ルツボ３を回転自在に配置し、こ
のルツボ３に石英製ガラス製ルツボ４をはめ込んでい
る。グラファイト製ルツボ３、石英ガラス製ルツボ４は
２０インチサイズとした。一方これらのルツボの上方に
は、先端部に種結晶をチャック５によって保持する引上
げワイアー（図示せず）を配置しており、またルツボ３
の周囲には加熱ヒーター６及び炭素繊維製成形断熱材７
を配している。

【００４９】さらに、凝固後にシリコン単結晶の冷却速
度を所定範囲内に制御するために、炉内のシリコン単結
晶８を囲むような配置で内径２６０ｎｍ、高さ１００ｍ
ｍのサイズの結晶加熱ヒーター１０を取り付、引上げの
頭部形成から尾部形成までの全期間に渡って１５ｋＷの
電力を投入した。また、ヒーターの熱が効率良くシリコ
ン結晶８に当たるように、保温材１２をヒーターを取り
巻くように配してある。また、この引上げ装置の水冷チ
ャンバー１１は、結晶加熱ヒーター１０直上から結晶が
冷却されるように主部がドーム状ではなく、直角に形成
されている。この石英ガラス製ルツボ４に７５ｋｇの多
結晶シリコンを装填・溶解した後、６インチサイズのシ
リコン多結晶を０．８〜１．０ｍｍ／分の引上げ速度で
引上げたところ、その冷却速度は表１に示すような範囲
に制御できた。

【００５０】このシリコン多結晶を通常の加工方法でス
ライス、面取り、ラッピング、エッチングした後、鏡面
研磨を行いシリコンウェーハを作製した。さらにウェー
ハの裏面を鏡面研磨し、アンモニア系洗浄剤で洗浄し
た。このウェーハの内部に存在する結晶欠陥をＯＰＰ
（ＨＹＴ社製）で測定したところ、表１及び表２に示す
ような結果となった。

【００５１】また、この６インチサイズのシリコンウェ
ーハ上に厚さ約２５ｎｍの酸化膜をつけ、その上に上層
がアルミニウム、下層がドープされた直径５ｍｍの２層
のゲート電極を２００個形成し、このＭＯＳダイオード
のそれぞれについて基板シリコンから多数キャリアが注
入される極性の直流電圧をアルミニウム層と基板シリコ
ンの裏面の電極間に印加し、その電圧をステップ的に酸
化膜にかかる電界換算で０．２５ＭＶ／ｃｍずつ、各ス
テップ２００ｍｓｅｃの保持時間で次第に高くしていっ
た場合のリーク電流を測定し、リーク電流が１μＡ／ｃ
ｍ² になった時の印加電圧の値を、６ＭＶ／ｃｍ以下、
６〜８ＭＶ／ｃｍ、８ＭＶ／ｃｍ以上という３つの範囲
に分類し、表２に示した。

【００５２】また、同じシリコン単結晶から同様の手法
で８インチサイズの鏡面研磨シリコンウェーハを作製
し、その上にデザインルール１．３μｍのダイナミック
型ＲＡＭを２００個形成し、リフレッシュ時間（ある電
荷注入から次の電荷注入までの時間）を５１２サイクル
／８ｍｓｅｃとし、ビット不良を測定したところ、リフ
レッシュ不良率は表２に示す通りとなった。

【００５３】＜比較例１＞図６は、この比較例に適用し
たＣＺ法による引上げ装置である。同図においては、ガ
ス導入口（図示せず）および排気口１を備えたチャンバ
ー２内にグラファイト製ルツボ３を回転自在に配置し、
このルツボ３に石英製ガラス製ルツボ４をはめ込んでい
る。グラファイト製ルツボ３、石英ガラス製ルツボ４は
１６インチサイズとした。一方これらのルツボの上方に
は、先端部に種結晶をチャック５によって保持する引上
げワイアー（図示せず）を配置しており、またルツボ３
の周囲には加熱ヒーター６及び炭素繊維製成形断熱材７
を配している。

【００５４】この石英ガラス製ルツボ４に４５ｋｇの多
結晶シリコンを装填・溶解した後、６インチサイズのシ
リコン多結晶を０．８〜１．３ｍｍ／分の引上げ速度で
引上げたところ、その冷却速度は表１に示すような範囲
に制御できた。

【００５５】このシリコン多結晶を通常の加工方法でス
ライス、面取り、ラッピング、エッチングした後鏡面研
磨を行いシリコンウェーハを作製した。さらにウェーハ
の裏面を鏡面研磨し、アンモニア系洗浄剤で洗浄した。
このウェーハの内部に存在する結晶欠陥をＯＰＰ（ＨＹ
Ｔ社製）で測定したところ、表１及び表２に示すような
結果となった。

【００５６】また、この６インチサイズのシリコンウェ
ーハ上に厚さ約２５ｎｍの酸化膜をつけ、その上に上層
がアルミニウム、下層がドープされた直径５ｍｍの２層
のゲート電極を２００個形成し、このＭＯＳダイオード
のそれぞれについて基板シリコンから多数キャリアが注
入される極性の直流電圧をアルミニウム層と基板シリコ
ンの裏面の電極間に印加し、その電圧をステップ的に酸
化膜にかかる電界換算で０．２５ＭＶ／ｃｍずつ、各ス
テップ２００ｍｓｅｃの保持時間で次第に高くしていっ
た場合のリーク電流を測定し、リーク電流が１μＡ／ｃ
ｍ² になった時の印加電圧の値を、６ＭＶ／ｃｍ以下、
６〜８ＭＶ／ｃｍ、８ＭＶ／ｃｍ以上という３つの範囲
に分類し、表２に示した。

【００５７】また、同じシリコン単結晶から同様の手法
で８インチサイズの鏡面研磨シリコンウェーハを作製
し、その上にデザインルール１．３μｍのダイナミック
型ＲＡＭを２００個形成し、リフレッシュ時間（ある電
荷注入から次の電荷注入までの時間）を５１２サイクル
／８ｍｓｅｃとし、ビット不良を測定したところ、リフ
レッシュ不良率は表２に示す通りとなった。

【００５８】＜比較例２＞図７は、この比較例に適用し
たＣＺ法による引上げ装置である。同図においては、ガ
ス導入口（図示せず）および排気口１を備えたチャンバ
ー２内にグラファイト製ルツボ３を回転自在に配置し、
このルツボ３に石英製ガラス製ルツボ４をはめ込んでい
る。グラファイト製ルツボ３、石英ガラス製ルツボ４は
１８インチサイズとした。一方これらのルツボの上方に
は、先端部に種結晶をチャック５によって保持する引上
げワイアー（図示せず）を配置しており、またルツボ３
の周囲には加熱ヒーター６及び炭素繊維製成形断熱材７
を配しており、凝固界面から上に向かって結晶８を取り
囲む形の逆円錐上の輻射スクリーン１３を配置してい
る。この石英ガラス製ルツボ４に５０ｋｇの多結晶シリ
コンを装填・溶解した後、６インチサイズのシリコン多
結晶を１．３〜１．７ｍｍ／分の引上げ速度で引上げた
ところ、その冷却速度は表１に示すような範囲に制御で
きた。

【００５９】このシリコン多結晶を通常の加工方法でス
ライス、面取り、ラッピング、エッチングした後鏡面研
磨を行いシリコンウェーハを作製した。さらにウェーハ
の裏面を鏡面研磨し、アンモニア系洗浄剤で洗浄した。
このウェーハの内部に存在する結晶欠陥をＯＰＰ（ＨＹ
Ｔ社製）で測定したところ、表１及び表２に示すような
結果となった。

【００６０】また、この６インチサイズのシリコンウェ
ーハ上に厚さ約２５ｎｍの酸化膜をつけ、その上に上層
がアルミニウム、下層がドープされた直径５ｍｍの２層
のゲート電極を２００個形成し、このＭＯＳダイオード
のそれぞれについて基板シリコンから多数キャリアが注
入される極性の直流電圧をアルミニウム層と基板シリコ
ンの裏面の電極間に印加し、その電圧をステップ的に酸
化膜にかかる電界換算で０．２５ＭＶ／ｃｍずつ、各ス
テップ２００ｍｓｅｃの保持時間で次第に高くしていっ
た場合のリーク電流を測定し、リーク電流が１μＡ／ｃ
ｍ² になった時の印加電圧の値を、６ＭＶ／ｃｍ以下、
６〜８ＭＶ／ｃｍ、８ＭＶ／ｃｍ以上という３つの範囲
に分類し、表２に示した。

【００６１】また、同じシリコン単結晶から同様の手法
で６インチサイズの鏡面研磨シリコンウェーハを作製
し、その上にデザインルール１．３μｍのダイナミック
型ＲＡＭを２００個形成し、リフレッシュ時間（ある電
荷注入から次の電荷注入までの時間）を５１２サイクル
／８ｍｓｅｃとし、ビット不良を測定したところ、リフ
レッシュ不良率は表２に示す通りとなった。

【００６２】

【表１】

【００６３】

【表２】

【００６４】

【発明の効果】本発明のシリコンウェーハは、デバイス
形成時に酸化膜絶縁耐圧不良やｐｎ接合不良を引き起こ
すような有害な結晶欠陥が少ないシリコンウェーハであ
り、集積度の高いデバイスを歩留まり良く製造するのに
好適なものである。

【００６５】また、本発明の結晶欠陥評価方法によれ
ば、市販のＯＰＰにより複雑な熱処理を施すこと無く、
容易にかつ簡便に、しかも非破壊的でシリコンウェーハ
の電気的性質を評価することができる。従って例えばシ
リコンウェーハ製造段階でシリコンウェーハの品質管理
や出荷検査にこの方法を用いれば、ウェーハの製造歩留
まりの向上が図られる。

【図面の簡単な説明】

【図１】 本発明の実施例１において用いられた単結晶
引上げ装置の概略構成を示す図面である。

【図２】 本発明の実施例２において用いられた単結晶
引上げ装置の概略構成を示す図面である。

【図３】 本発明の実施例３において用いられた単結晶
引上げ装置の概略構成を示す図面である。

【図４】 本発明の実施例４において用いられた単結晶
引上げ装置の概略構成を示す図面である。

【図５】 本発明の実施例５において用いられた単結晶
引上げ装置の概略構成を示す図面である。

【図６】 本発明の比較例１において用いられた単結晶
引上げ装置の概略構成を示す図面である。

【図７】 本発明の比較例２において用いられた単結晶
引上げ装置の概略構成を示す図面である。

【符号の説明】

１…排気口 ２…水冷チャンバー（ドーム型） ３…グラファイト製ルツボ ４…石英ガラス製ルツボ ５…種結晶チャック ６…加熱ヒーター ７…断熱材 ８…シリコン単結晶 ９…熱反射材 １０…結晶加熱ヒーター １１…水冷チャンバー（天井がフラットなもの） １２…断熱材 １３…輻射スクリーン

───────────────────────────────────────────────────── フロントページの続き (72)発明者 芳賀 博世 山口県光市大字島田3434番地 新日本製鐵 株式会社光製鐵所内

Claims (4)

【特許請求の範囲】
1. 【請求項１】 チョクラルスキー法によって引き上げら
   れたシリコン単結晶を、スライシング、ラッピング、エ
   ッチングおよび鏡面加工して作製するシリコンウェーハ
   において、 該シリコンウェーハの裏面を鏡面加工した後洗浄し、結
   晶欠陥評価装置にてシリコンウェーハ内部に存在する結
   晶欠陥を測定した時、結晶欠陥に起因する信号強度と結
   晶欠陥体積密度が、 （信号強度が４Ｖ以上の欠陥密度）／（信号強度が２Ｖ
   以上の欠陥密度）＞０．２ を満たすことを特徴とするシリコンウェーハ。
2. 【請求項２】 チョクラルスキー法によってシリコン単
   結晶を引き上げる方法において、 前記単結晶の凝固後の冷却過程の１２００℃から１００
   ０℃の間の冷却速度を２．０℃／分以下として、かつ前
   記冷却速度の最小値を１．０℃／分以下とすることを特
   徴とするシリコン単結晶の製造方法。
3. 【請求項３】 前記冷却過程において、 １０００℃から８００℃の間の冷却速度を０．６℃／分
   以上とすることを特徴とする請求項２記載のシリコンウ
   ェーハの製造方法。
4. 【請求項４】 チョクラルスキー法によって引き上げら
   れたシリコン単結晶から所定の厚さにウェーハを切りだ
   し、ラッピング、エッチングおよび鏡面加工してシリコ
   ンウェーハとし、該シリコンウェーハの裏面を鏡面加工
   した後洗浄し、結晶欠陥評価装置によりシリコンウェー
   ハ内部に存在する結晶欠陥を測定した時、結晶欠陥に起
   因する信号強度と結晶欠陥体積密度について、 （信号強度が４Ｖ以上の欠陥密度）／（信号強度が２Ｖ
   以上の欠陥密度） の比率を算出することによりシリコンウェーハの品質お
   よび電気的特性を評価することを特徴とするシリコン単
   結晶の評価方法。