JP2003068743A - エピタキシャルウエーハおよびその製造方法 - Google Patents

エピタキシャルウエーハおよびその製造方法

Info

Publication number
JP2003068743A
JP2003068743A JP2001253510A JP2001253510A JP2003068743A JP 2003068743 A JP2003068743 A JP 2003068743A JP 2001253510 A JP2001253510 A JP 2001253510A JP 2001253510 A JP2001253510 A JP 2001253510A JP 2003068743 A JP2003068743 A JP 2003068743A
Authority
JP
Japan
Prior art keywords
wafer
heat treatment
epitaxial
single crystal
nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001253510A
Other languages
English (en)
Other versions
JP4615161B2 (ja
Inventor
Toshimi Tobe
敏視 戸部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2001253510A priority Critical patent/JP4615161B2/ja
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to PCT/JP2002/008437 priority patent/WO2003019647A1/ja
Priority to US10/487,043 priority patent/US7071079B2/en
Priority to EP02762823A priority patent/EP1420440B1/en
Priority to KR1020047002529A priority patent/KR100885762B1/ko
Priority to CNB028162978A priority patent/CN1280879C/zh
Priority to TW091119017A priority patent/TW557496B/zh
Publication of JP2003068743A publication Critical patent/JP2003068743A/ja
Application granted granted Critical
Publication of JP4615161B2 publication Critical patent/JP4615161B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【課題】 デバイス工程に依存せず、確実に高いゲッタ
リング能力を持つシリコン単結晶ウエーハを得る。 【解決手段】 エピタキシャルウエーハであって、窒素
がドープされたシリコン単結晶ウエーハの表面にシリコ
ンエピタキシャル層が形成されたものであり、バルク中
のゲッタリング能力を有するサイズの酸素析出物密度が
10個/cm以上であることを特徴とするエピタキ
シャルウエーハ。および、チョクラルスキー法により窒
素を添加したシリコン単結晶を引き上げ、該シリコン単
結晶をウエーハに加工してシリコン単結晶ウエーハを製
造し、該シリコン単結晶ウエーハに熱処理を行ってウエ
ーハのバルク中におけるゲッタリング能力を有するサイ
ズの酸素析出物密度を10個/cm以上とし、その
後、前記シリコン単結晶ウエーハにエピタキシャル成長
を行うことを特徴とするエピタキシャルウエーハの製造
方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、どのようなデバイ
ス形成熱処理(特に、低温、短時間の熱処理)がウエー
ハに施される場合であっても、ウエーハに十分なゲッタ
リング能力を持たせるべく、ゲッターサイトとして十分
なBMD(Bulk Micro Defect:内部微小欠陥)をウエ
ーハ内部に形成したエピタキシャルウエーハとその製造
方法に関する。
【0002】
【従来の技術】半導体集積回路等のデバイスを作製する
ためのウエーハとしては、主にCZ法によって育成され
た、シリコン単結晶ウエーハが用いられている。このシ
リコン単結晶ウエーハの表面近傍を極力無欠陥化する
と、デバイスの品質が向上するが、その最も効果的な方
法の一つがエピタキシャルウエーハであり、その優位性
はほぼ証明されている。
【0003】一方、ウエーハのバルク中には高密度の欠
陥(BMD)を形成した方が、デバイス作製には有利で
ある。というのは、デバイス形成熱処理中には、重金属
不純物の汚染にさらされる機会がはなはだ多く、その重
金属がデバイス動作に悪影響を及ぼすため、それらをデ
バイス形成領域である表面近傍から除去する必要にしば
しば迫られるからである。その要求に応える方法がゲッ
タリング技術であり、このゲッタリング技術においては
ウエーハのバルク部にゲッタリングサイトとしてBMD
を形成することがある。
【0004】チョクラルスキー(CZ)法によって製造
されるシリコン単結晶は製造段階において不可避的に酸
素を含有するが、その酸素濃度の制御は可能であり、種
々の酸素濃度を持つCZ-シリコンウエーハが目的に応
じて製造されている。これらの酸素原子は熱処理を受け
ると、ウエーハ内部に酸素析出物が形成される。これが
BMDの主な成分である。これらのBMDの周囲には結
晶格子の歪みを少なからず含んでおり、この歪みに重金
属不純物が捕獲される。これは種々のゲッタリング技術
のうちの、IG(Internal Gettering)と呼ばれる方法
である。
【0005】一般的にこのIG法を適用するにはいくつ
かの方法が考えられる。最も簡便なものはデバイス形成
熱処理中に同時にBMDを形成する方法である。これは
デバイス形成熱処理が高温の場合に有効であるが、10
00℃以下のような低温では効果を発揮できない。特
に、近年デバイスプロセスは低温化しており、BMDの
形成が期待できなくなっている。このような低温プロセ
スの場合でも強いゲッタリング能力を欲する時は、デバ
イスプロセス投入前にBMDを形成する方法もある。こ
れはDZ(Denuded Zone)−IGと呼ばれ、高温熱処理
により表面付近の酸素原子を外方拡散してウエーハ外へ
放出させたのち、酸素析出核形成と成長の2段熱処理を
施して、目的に応じたBMD密度を得る方法である。し
かし熱処理が複雑で長時間を要するものであり、コスト
が非常に高い。
【0006】そこでゲッタリングに必要なBMDをウエ
ーハのバルク中に簡便に形成するための手段として、C
Z法で引き上げられるシリコン単結晶中に窒素を添加す
る方法が最近用いられている。シリコン中に窒素と酸素
が共存すると、酸素の析出核形成速度が高まるため、容
易にBMDが形成できることが知られている。この方法
によって製造されたシリコンウエーハは高いBMD密度
を持つため、ゲッタリングには最適なウエーハであると
されていた。
【0007】この窒素添加ウエーハのゲッタリング能力
と優れた表層品質の両者を同時に実現できるウエーハが
窒素添加ウエーハを基板としたエピタキシャルウエーハ
である。これは従来のエピタキシャルウエーハに比べ、
BMDを最初から含有しているため、高いゲッタリング
能力を持つものとされていた。実際に、デバイス形成熱
処理を受けた後のウエーハは、BMDがさらに成長する
ために十分なゲッタリング能力を有するという特徴を持
っていた。
【0008】
【発明が解決しようとする課題】ところが最近、デバイ
ス形成熱処理が低温化のみならず、RTA(Rapid Ther
mal Annealing)化する傾向が出てきた。つまり今まで
数時間かかっていたデバイス形成熱処理が、数秒から数
分という単位で実施されることになってきた。このよう
な短時間の熱処理では、その過程中にBMDの形成ある
いは成長を期待することはほとんどできない。そして、
このようなデバイス形成熱処理を施された後のウエーハ
は、そのウエーハバルク中に検出されるBMD密度が、
十分なBMD密度とされている10個/cm程度で
あっても、ゲッタリング能力不足に陥ることがあった。
【0009】本発明は、このような問題点に鑑みてなさ
れたもので、後でウエーハに施されるデバイス工程に依
存せず、確実に高いゲッタリング能力を持つエピタキシ
ャルウエーハを得ることを目的とする。
【0010】
【課題を解決するための手段】上記問題点を解決するた
め本発明は、エピタキシャルウエーハであって、窒素が
ドープされたシリコン単結晶ウエーハの表面にシリコン
エピタキシャル層が形成されたものであり、バルク中の
ゲッタリング能力を有するサイズの酸素析出物密度が1
個/cm以上であることを特徴とするエピタキシ
ャルウエーハである(請求項1)。
【0011】このように、エピタキシャル層を形成した
基板のバルク中のゲッタリング能力を有するサイズの酸
素析出物密度が10個/cm以上であるエピタキシ
ャルウエーハは、その後ウエーハが投入されるデバイス
プロセスがRTA化あるいは低温化されているような場
合でも、ゲッタリング能力を有するサイズのBMDが十
分な密度で存在するため、十分なゲッタリング能力を発
揮することができる。さらに、ウエーハ表面にはエピタ
キシャル層が形成されているため、ウエーハの表面の品
質も良好なものとなる。なお、酸素析出物のサイズが現
状の光学的測定装置により検出可能なサイズである半径
30〜40nm(形状を球状と仮定した場合)であれば
確実にゲッタリング能力を有するが、それ以下のサイズ
であっても半径10nm以上であれば、ゲッタリング能
力を有するものと透過型電子顕微鏡(TEM)による観
察の結果、確認されている。
【0012】また本発明は、チョクラルスキー法により
窒素を添加したシリコン単結晶を引き上げ、該シリコン
単結晶をウエーハに加工してシリコン単結晶ウエーハを
製造し、該シリコン単結晶ウエーハに熱処理を行ってウ
エーハのバルク中におけるゲッタリング能力を有するサ
イズの酸素析出物密度を10個/cm以上とし、そ
の後、前記シリコン単結晶ウエーハにエピタキシャル成
長を行うことを特徴とするエピタキシャルウエーハの製
造方法である(請求項2)。
【0013】このように、シリコン単結晶ウエーハに熱
処理を行ってウエーハのバルク中におけるゲッタリング
能力を有するサイズの酸素析出物密度を10個/cm
以上とし、その後にエピタキシャル成長を行うことに
より、ウエーハバルク中に十分なゲッタリング能力を有
するサイズのBMDが十分な密度で存在するものとする
ことができる。そのため、その後のデバイスプロセスが
RTA化あるは低温化等されていたとしても、要求を満
たすゲッタリング能力を有するウエーハを製造すること
ができる。また、この場合の熱処理は、シリコン単結晶
に窒素が添加されているため、窒素が添加されていない
ウエーハのように複雑で長時間の熱処理は必要なく、比
較的簡単で短時間の熱処理でよい。そして、ウエーハ表
面にはエピタキシャル成長によりエピタキシャル層を形
成するため、ウエーハの表層品質も良好なものが得られ
る。
【0014】なお、このシリコン単結晶ウエーハに施す
熱処理は、その後に行われる高温下のエピタキシャル成
長により酸素析出物のサイズが縮小することがあるの
で、好ましくはこの熱処理工程で、酸素析出物のサイズ
を半径30〜40nm以上に、密度を10個/cm
以上としておくことが望ましい。すなわち、結果として
エピタキシャル成長後におけるエピタキシャルウエーハ
のゲッタリング能力を有するサイズの酸素析出物が10
個/cm以上となるようにすればよい。
【0015】この場合、前記シリコン単結晶ウエーハに
行う熱処理として、600℃〜1000℃で0.5時間
〜8時間の第1熱処理と800℃〜1150℃で0時間
〜10時間の第2熱処理からなる熱処理を行うことが好
ましい(請求項3)。
【0016】これは、窒素添加によって酸素析出核形成
が促進されるにしても、酸素析出過程は析出核形成と成
長の2段階に分けられるからである。そして、その各段
階において、最適な温度および時間は、初期酸素濃度や
添加窒素濃度等によって異なり、熱処理条件を決定する
には、最適化の必要がある。従って、本発明による効果
を持たせるには、熱処理条件は600℃〜1000℃で
0.5時間〜8時間の範囲で行う第1熱処理と、800
℃〜1150℃で0時間〜10時間の範囲で行う第2熱
処理からなる熱処理を行うことにより、ウエーハバルク
中に確実にゲッタリング能力を発揮する10nm以上の
必要なサイズのBMDを必要な密度で形成することがで
きる。
【0017】この場合、前記窒素を添加したシリコン単
結晶を引き上げる際に、該単結晶に添加する窒素濃度を
1013〜1014個/cmにすることが好ましい
(請求項4)。前述したようにシリコン結晶中への窒素
添加により、酸素析出核形成が促進されることが知られ
ている。その際、窒素添加が確実に効果を持つ濃度が1
×10 13個/cmであるため、この濃度以上とする
ことが好ましい。一方、窒素濃度が1×1014個/c
以下であれば、シリコンウエーハ表面の欠陥が起因
して形成されるエピタキシャル層の積層欠陥(SF)な
どのエピ欠陥は著しく抑制されるため、この濃度以下と
することが好ましい。
【0018】以下、本発明をさらに詳細に説明する。本
発明者は、デバイス工程に依存せずゲッタリング能力を
持つエピタキシャルウエーハを得るため鋭意研究を行っ
た。従来の窒素をドープしたシリコン単結晶ウエーハに
エピタキシャル成長を行ったウエーハは、バルク中の酸
素析出物を検出可能なサイズまで成長させる熱処理(例
えば800℃/4h+1000℃/16h)を加えた後
にBMD密度を測定すると、デバイスプロセス投入前か
らBMDを10個/cm程度は有しており、高いゲ
ッタリング能力を有するものとされていた。しかし、そ
の後に投入されるデバイスプロセスによっては、要求さ
れるゲッタリング能力を得られないことがあった。
【0019】そこで本発明者は、窒素を添加したシリコ
ン単結晶をそのままウエーハに加工したas-grownの窒素
ドープシリコン単結晶ウエーハやそれにエピタキシャル
層を成長させただけのエピタキシャルウエーハについ
て、透過型電子顕微鏡を用いてバルク中のBMDを詳細
に調査した。その結果、確かに検出されるBMDの密度
は10個/cm程度はあるものの、そのBMDのサ
イズは大部分が半径10nmを下回るものであることが
判明した。一方、DZ−IGのように高温、長時間の熱
処理を施され、必要とされるゲッタリング能力を有する
ウエーハについても同様に調査を行ったところ、同じB
MD密度であっても、そのBMDのサイズは半径10n
mを上回り、大部分が光学的測定装置により検出可能な
半径30〜40nmをも上回ることが判明した。
【0020】このことから、BMDが実際にゲッタリン
グ能力を発揮するには、そのサイズが少なくとも半径1
0nm以上、好ましくは半径30nm以上はあることを
必要とし、このBMDのサイズを少なくとも半径10n
m以上とすることにより、後のデバイス工程に依存せず
にゲッタリング能力を発揮するウエーハを提供すること
ができることが予想された。
【0021】そこで、本発明者は窒素を添加したシリコ
ン単結晶ウエーハに対して、エピタキシャル成長を行う
前に熱処理を施し、BMDのサイズを成長させ、実際に
ゲッタリング能力を有するサイズのBMD密度を増やす
ことを想到した。この場合の熱処理は、前述のDZ−I
Gで行う熱処理とは異なり、ウエーハに窒素を添加して
いるために比較的簡単な短時間の熱処理で必要なBMD
を形成することができる。本発明はこのような基本思想
に基づき、諸条件を検討の結果、完成したものである。
【0022】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明するが、本発明はこれらに限定されるものではな
い。本発明において、CZ法によって窒素をドープした
シリコン単結晶棒を育成するには、例えば特開昭60−
251190号に記載されているような公知の方法によ
れば良い。
【0023】すなわち、CZ法は、石英ルツボ中に収容
された多結晶シリコン原料の融液に種結晶を接触させ、
これを回転させながらゆっくりと引き上げて所望直径の
シリコン単結晶棒を育成する方法であるが、あらかじめ
石英ルツボ内に窒化物を入れておくか、シリコン融液中
に窒化物を投入するか、雰囲気ガスを窒素を含む雰囲気
等とすることによって、引き上げ結晶中に窒素をドープ
することができる。この際、窒化物の量あるいは窒素ガ
スの濃度あるいは導入時間等を調整することによって、
結晶中のドープ量を制御することが出来る。
【0024】このように、CZ法によって単結晶棒を育
成する際に、窒素をドープすることによって、シリコン
中の酸素原子の凝縮を助長し、酸素析出物密度を高くす
ることが出来る。この場合、窒素濃度は1×1013
1×1014個/cmにすることが好ましい。これ
は、窒素濃度が1×1013個/cm以上であれば、
酸素析出核がas-grown状態で確実に形成されるため、熱
処理後にゲッタリング能力を有するサイズの酸素析出物
密度が1×108個/cm以上となるエピタキシャル
ウエーハをより確実に作製することができ、また窒素濃
度が1×1014個/cm以下であれば、基板である
シリコンウエーハに起因したエピタキシャル層に形成さ
れる積層欠陥(SF)などのエピ結晶欠陥が著しく抑制
されるからである。
【0025】こうして、CZ法において所望濃度の窒素
がドープされたシリコン単結晶棒が得られる。これを通
常の方法にしたがい、内周刃スライサあるいはワイヤソ
ー等の切断装置でスライスした後、面取り、ラッピン
グ、エッチング、研磨等の工程を経てシリコン単結晶ウ
エーハに加工する。もちろん、これらの工程は例示列挙
したにとどまり、この他にも研削、洗浄等種々の工程が
あり得るし、工程順の変更、一部省略等目的に応じ適宜
工程は変更使用されている。
【0026】次に、このウエーハに熱処理を行ってエピ
タキシャル成長後のエピタキシャルウエーハのバルク中
におけるゲッタリング能力を有するサイズ、例えば半径
10nm以上の酸素析出物密度を10個/cm以上
とする熱処理を行う。なお、この熱処理は、その後に行
われるエピタキシャル成長により酸素析出物のサイズが
縮小することがあるので、好ましくはこの熱処理工程
で、半径30〜40nm以上の酸素析出物の密度が10
個/cm以上となるようにしておくことが望まし
い。そして、結果としてエピタキシャル成長後における
エピタキシャルウエーハの半径10nm以上の酸素析出
物密度が10個/cm以上となるようにする。この
熱処理は、バルク中の酸素析出物のサイズを成長させて
上記サイズの酸素析出物の密度を10個/cm以上
とできるものであれば、どのような方法によっても良
い。特に本発明では、シリコン単結晶ウエーハに窒素が
添加されているため、比較的に短時間の熱処理で所望の
BMDを形成することができる。
【0027】しかし、窒素添加によって酸素析出核形成
が促進されるにしても、酸素析出過程は析出核形成と成
長の2段階に分けられる。その各段階において、最適な
温度および時間は、初期酸素濃度や添加窒素濃度等によ
って異なり、熱処理条件を決定するには、これらを最適
化する必要がある。従って、本発明による効果を確実に
持たせるには、シリコン単結晶中の窒素濃度が特に10
13〜1014個/cmの場合、熱処理条件は600
℃〜1000℃で0.5時間〜8時間の範囲で行う第1
熱処理と、800℃〜1150℃で0時間〜10時間の
範囲で行う第2熱処理からなる熱処理とすることが好ま
しい。
【0028】第1熱処理が600℃未満であると新たな
析出核形成が期待できず、逆に1000℃を超えると既
に存在する析出核を消滅させるおそれがある。また第2
熱処理が800℃未満であると析出物成長に長時間を要
し効果的でなく、1150℃を超えるとスリップ転位や
金属汚染等が懸念される。第2熱処理時間が0時間の場
合は第1熱処理のみということになるが、窒素が添加さ
れているため、第1熱処理条件の範囲内において比較的
高温長時間の熱処理を行えば、目的とする酸素析出物を
得ることができる。
【0029】この熱処理をする際の雰囲気としては、特
に限定されるものではなく、水素、窒素またはアルゴン
等の不活性ガス、あるいはこれらの混合ガス、場合によ
っては酸素等であっても良い。
【0030】また、熱処理に使用する装置としては、エ
ピタキシャル成長装置を用いて、熱処理とエピタキシャ
ル堆積を連続的に行うようにすれば、高い生産性で処理
できる。また、熱処理を比較的長時間行う場合には、同
時に数十枚以上のウエーハの熱処理が可能なヒーター加
熱方式の熱処理炉を用いてバッチ処理すると効率的であ
る。
【0031】このシリコン単結晶ウエーハのバルク中に
ゲッタリング能力を有するサイズのBMDを形成する熱
処理を行った後、ウエーハ表面にシリコンエピタキシャ
ル層を形成する。このエピタキシャル成長は、一般的な
CVD法により行うことができる。このCVD法では、
例えばシリンダタイプのベルジャ内にシリコン基板を載
置するサセプタを配置した輻射加熱方式のエピタキシャ
ル成長炉内にトリクロロシランを導入することにより、
シリコン単結晶ウエーハ上にシリコンをエピタキシャル
成長させる。
【0032】このように、本発明では、デバイス工程投
入前のエピタキシャルウエーハ中に、半径10nm以上
の酸素析出物(BMD)が10個/cm以上存在す
る。従って、デバイス工程がRTA化し短時間化あるい
は低温化していたとしても、十分なゲッタリング能力を
発揮することができる。従来の窒素ドープエピタキシャ
ルウエーハはBMDの密度は10個/cmがあった
としても、その後のデバイスプロセスが、RTA化、低
温化した場合は、サイズが10nm以上にまで成長せ
ず、ゲッタリング能力を十分には発揮できない場合があ
った。
【0033】
【実施例】以下、本発明の実施例および比較例を挙げて
具体的に説明するが、本発明はこれらに限定されるもの
ではない。 (実施例1)CZ法により、直径8インチ、初期酸素濃
度14ppma(JEIDA:日本電子工業振興協会規
格)、方位<100>の結晶棒を引き上げた。その際、原
料中にあらかじめ窒化珪素膜を有するシリコンウエーハ
を投入し、窒素濃度が3×1013個/cmになるよ
う制御して添加した。この結晶棒を加工して基板ウエー
ハとした。
【0034】この基板ウエーハに(800℃、2hr)
+(1000℃、8hr)の酸素析出熱処理を窒素雰囲
気にて施した後、エピタキシャル層を3μm堆積させ
た。エピタキシャル成長は、シリンダタイプのベルジャ
内にシリコン基板を載置するサセプタが配置された輻射
加熱方式のエピタキシャル成長炉を用い、1125℃の
温度でトリクロロシランを導入することにより行った。
このエピタキシャルウエーハをLST(光散乱トモグラ
フ法)によってウエーハバルク中のBMDを測定した。
このLSTは半導体にレーザ光を照射し、半導体内部の
欠陥で散乱した散乱光をモニタして半導体内部の欠陥分
布を断層像として観測する手法であり、シリコンウエー
ハのBMD測定に適用した場合、BMDの密度、サイ
ズ、分布等を測定することができる。
【0035】こうしてBMD密度を測定した結果、BM
D密度は10個/cmであった。その時の球状仮定
のBMD半径は平均約40nmであった。
【0036】このウエーハにNiを故意汚染し、表面に
発生するシャローピットを光学顕微鏡で観察したところ
シャローピットは観察されず、この実施例1のエピタキ
シャルウエーハが高いゲッタリング能力を持っているこ
とがわかった。
【0037】この結果から本発明によるエピタキシャル
ウエーハでは、十分なサイズを有するBMDの密度が高
いため、ゲッタリング能力の優れたエピタキシャルウエ
ーハを作製できることが判る。特に、その後の熱処理に
よりBMDを発生させる必要がないため、デバイス工程
に依存せず、かつデバイス工程の初期からゲッタリング
能力を有するウエーハを作製できた。
【0038】(実施例2)実施例1と同様にCZ法によ
り、窒素を添加してシリコン単結晶棒を引き上げ、この
結晶棒を加工して基板ウエーハとした。この基板ウエー
ハに(850℃、1hr)+(1100℃、2hr)の
実施例1に比べて短時間の熱処理を施した後、実施例1
と同様にエピタキシャル層を3μm堆積させた。このエ
ピタキシャルウエーハを実施例1と同様にLSTによっ
てウエーハバルク中のBMDを測定した。
【0039】BMD密度を測定した結果、BMD密度は
4×10個/cmであった。その時の球状仮定のB
MD半径は平均約35nmであった。
【0040】このウエーハに実施例1と同様にNiを故
意汚染し、表面に発生するシャローピットを光学顕微鏡
で観察したところシャローピットは観察されず、この実
施例2のエピタキシャルウエーハが高いゲッタリング能
力を持っていることがわかった。この結果から、短い熱
処理時間でも本発明の効果が得られることが判る。
【0041】(比較例1)実施例1と同様に窒素を添加
してシリコン単結晶棒を引き上げ、この結晶棒を加工し
て基板ウエーハとした。この基板ウエーハに、実施例1
及び実施例2のようなエピタキシャル成長前の熱処理を
施さないで直接エピタキシャル層を3μm堆積させた。
このエピタキシャルウエーハを実施例1と同様にLST
によってウエーハバルク中のBMDを測定した。BMD
密度を測定した結果、検出されたBMD密度は10
/cmであった。
【0042】このウエーハに実施例1と同様にNiを故
意汚染し、表面に発生するシャローピットを光学顕微鏡
で観察したところ大量のシャローピットが観察され、こ
の比較例1のエピタキシャルウエーハのゲッタリング能
力が不足していることがわかった。
【0043】(比較例2)窒素を添加しないこと以外は
実施例1と同様にシリコン単結晶棒を引き上げ、この結
晶棒を加工して基板ウエーハとした。この基板ウエーハ
に実施例1と同様に(800℃、2hr)+(1000
℃、8hr)の酸素析出熱処理を窒素雰囲気にて施した
後、エピタキシャル層を3μm堆積させた。このエピタ
キシャルウエーハをLSTによってウエーハバルク中の
BMDを測定した。BMD密度を測定した結果、検出さ
れたBMD密度は10個/cmであった。
【0044】このウエーハに実施例1と同様にNiを故
意汚染し、表面に発生するシャローピットを光学顕微鏡
で観察したところ大量のシャローピットが観察され、こ
の比較例2のエピタキシャルウエーハのゲッタリング能
力が不足していることがわかった。
【0045】なお、本発明は上記実施形態に限定される
ものではない。上記形態は例示であり、本発明の特許請
求の範囲に記載された技術的思想と実質的に同一な構成
を有し、かつ同様な作用効果を奏するものは、いかなる
ものであっても本発明の技術的範囲に包含される。
【0046】例えば本発明において、エピ前熱処理の条
件は厳密には問われていないものであり、他の温度によ
る熱処理、時間を用いるか、あるいは数段の熱処理プロ
セスを組み合わせて同様の効果を持たせたエピタキシャ
ルシリコンウエーハを作製しても、本発明の範囲に含ま
れる。
【0047】
【発明の効果】以上のように、本発明により簡単な方法
で後に行われるデバイス工程に依存せず、高いゲッタリ
ング能力を持つエピタキシャルウエーハを得ることがで
きる。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 エピタキシャルウエーハであって、窒素
    がドープされたシリコン単結晶ウエーハの表面にシリコ
    ンエピタキシャル層が形成されたものであり、バルク中
    のゲッタリング能力を有するサイズの酸素析出物密度が
    10個/cm以上であることを特徴とするエピタキ
    シャルウエーハ。
  2. 【請求項2】 チョクラルスキー法により窒素を添加し
    たシリコン単結晶を引き上げ、該シリコン単結晶をウエ
    ーハに加工してシリコン単結晶ウエーハを製造し、該シ
    リコン単結晶ウエーハに熱処理を行ってウエーハのバル
    ク中におけるゲッタリング能力を有するサイズの酸素析
    出物密度を10個/cm以上とし、その後、前記シ
    リコン単結晶ウエーハにエピタキシャル成長を行うこと
    を特徴とするエピタキシャルウエーハの製造方法。
  3. 【請求項3】 前記シリコン単結晶ウエーハに行う熱処
    理として、600℃〜1000℃で0.5時間〜8時間
    の第1熱処理と800℃〜1150℃で0時間〜10時
    間の第2熱処理からなる熱処理を行うことを特徴とする
    請求項2に記載されたエピタキシャルウエーハの製造方
    法。
  4. 【請求項4】 前記窒素を添加したシリコン単結晶を引
    き上げる際に、該単結晶に添加する窒素濃度を1013
    〜1014個/cmにすることを特徴とする請求項2
    または請求項3に記載されたエピタキシャルウエーハの
    製造方法。
JP2001253510A 2001-08-23 2001-08-23 エピタキシャルウエーハの製造方法 Expired - Fee Related JP4615161B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2001253510A JP4615161B2 (ja) 2001-08-23 2001-08-23 エピタキシャルウエーハの製造方法
US10/487,043 US7071079B2 (en) 2001-08-23 2002-08-21 Epitaxial wafer and a method for producing it
EP02762823A EP1420440B1 (en) 2001-08-23 2002-08-21 An epitaxial wafer and a method for producing it
KR1020047002529A KR100885762B1 (ko) 2001-08-23 2002-08-21 에피텍셜 웨이퍼 및 그 제조방법
PCT/JP2002/008437 WO2003019647A1 (fr) 2001-08-23 2002-08-21 Tranche épitaxiale et son procédé de production
CNB028162978A CN1280879C (zh) 2001-08-23 2002-08-21 外延晶片及其制造方法
TW091119017A TW557496B (en) 2001-08-23 2002-08-22 Epitaxial wafer and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001253510A JP4615161B2 (ja) 2001-08-23 2001-08-23 エピタキシャルウエーハの製造方法

Publications (2)

Publication Number Publication Date
JP2003068743A true JP2003068743A (ja) 2003-03-07
JP4615161B2 JP4615161B2 (ja) 2011-01-19

Family

ID=19081823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001253510A Expired - Fee Related JP4615161B2 (ja) 2001-08-23 2001-08-23 エピタキシャルウエーハの製造方法

Country Status (7)

Country Link
US (1) US7071079B2 (ja)
EP (1) EP1420440B1 (ja)
JP (1) JP4615161B2 (ja)
KR (1) KR100885762B1 (ja)
CN (1) CN1280879C (ja)
TW (1) TW557496B (ja)
WO (1) WO2003019647A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103673A (ja) * 2006-09-20 2008-05-01 Siltronic Ag 半導体用シリコンウエハ、およびその製造方法
WO2013153724A1 (ja) * 2012-04-12 2013-10-17 信越半導体株式会社 エピタキシャルウェーハとその製造方法
CN108474137A (zh) * 2015-12-22 2018-08-31 硅电子股份公司 具有均匀的径向氧变化的硅晶片
JP2020526472A (ja) * 2017-07-10 2020-08-31 ジルトロニック アクチエンゲゼルシャフトSiltronic AG 単結晶シリコンから作られる半導体ウェハおよびその製造プロセス

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1928016B1 (en) 2006-12-01 2010-01-06 Siltronic AG Silicon wafer and method for manufacturing the same
KR100839657B1 (ko) * 2006-12-28 2008-06-19 주식회사 실트론 에피텍셜 웨이퍼의 제작 방법
US9945048B2 (en) * 2012-06-15 2018-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method
US20150187597A1 (en) * 2013-12-31 2015-07-02 Texas Instruments Incorporated Method to improve slip resistance of silicon wafers
CN105280491A (zh) * 2015-06-17 2016-01-27 上海超硅半导体有限公司 硅片及制造方法
CN107151817A (zh) 2016-03-03 2017-09-12 上海新昇半导体科技有限公司 单晶硅的生长方法及其制备的单晶硅锭
CN108511317B (zh) * 2017-02-28 2021-10-22 胜高股份有限公司 外延晶圆的制造方法及外延晶圆
JP6711320B2 (ja) 2017-06-26 2020-06-17 株式会社Sumco シリコンウェーハ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000072593A (ja) * 1998-08-31 2000-03-07 Shin Etsu Handotai Co Ltd アンチモンドープシリコン単結晶ウエーハ及びエピタキシャルシリコンウエーハ並びにこれらの製造方法
JP2000109396A (ja) * 1998-08-07 2000-04-18 Nippon Steel Corp シリコン半導体基板及びその製造方法
JP2000211995A (ja) * 1998-11-17 2000-08-02 Shin Etsu Handotai Co Ltd シリコン単結晶ウエ―ハおよびシリコン単結晶ウエ―ハの製造方法
JP2002076006A (ja) * 2000-08-31 2002-03-15 Mitsubishi Materials Silicon Corp エピタキシャルウェーハを製造する方法及びその方法により製造されたエピタキシャルウェーハ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5818929A (ja) * 1981-07-24 1983-02-03 Fujitsu Ltd 半導体装置の製造方法
JPS60251190A (ja) 1984-05-25 1985-12-11 Shin Etsu Handotai Co Ltd シリコン単結晶の製造方法
TW331017B (en) * 1996-02-15 1998-05-01 Toshiba Co Ltd Manufacturing and checking method of semiconductor substrate
TW589415B (en) 1998-03-09 2004-06-01 Shinetsu Handotai Kk Method for producing silicon single crystal wafer and silicon single crystal wafer
JP3771737B2 (ja) * 1998-03-09 2006-04-26 信越半導体株式会社 シリコン単結晶ウエーハの製造方法
WO1999057344A1 (fr) * 1998-05-01 1999-11-11 Nippon Steel Corporation Plaquette de semi-conducteur en silicium et son procede de fabrication
WO2000012787A1 (en) * 1998-08-31 2000-03-09 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer, epitaxial silicon wafer, and method for producing them
WO2001027362A1 (fr) * 1999-10-15 2001-04-19 Shin-Etsu Handotai Co., Ltd. Microplaquette epitaxiale, silicium monocristallin a cet effet, procede de production et d'evaluation
JP4566478B2 (ja) * 2001-08-09 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000109396A (ja) * 1998-08-07 2000-04-18 Nippon Steel Corp シリコン半導体基板及びその製造方法
JP2000072593A (ja) * 1998-08-31 2000-03-07 Shin Etsu Handotai Co Ltd アンチモンドープシリコン単結晶ウエーハ及びエピタキシャルシリコンウエーハ並びにこれらの製造方法
JP2000211995A (ja) * 1998-11-17 2000-08-02 Shin Etsu Handotai Co Ltd シリコン単結晶ウエ―ハおよびシリコン単結晶ウエ―ハの製造方法
JP2002076006A (ja) * 2000-08-31 2002-03-15 Mitsubishi Materials Silicon Corp エピタキシャルウェーハを製造する方法及びその方法により製造されたエピタキシャルウェーハ

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103673A (ja) * 2006-09-20 2008-05-01 Siltronic Ag 半導体用シリコンウエハ、およびその製造方法
WO2013153724A1 (ja) * 2012-04-12 2013-10-17 信越半導体株式会社 エピタキシャルウェーハとその製造方法
CN108474137A (zh) * 2015-12-22 2018-08-31 硅电子股份公司 具有均匀的径向氧变化的硅晶片
JP2019505467A (ja) * 2015-12-22 2019-02-28 ジルトロニック アクチエンゲゼルシャフトSiltronic AG 均質な径方向の酸素変化量を有するシリコンウェハ
US10731271B2 (en) 2015-12-22 2020-08-04 Siltronic Ag Silicon wafer with homogeneous radial oxygen variation
CN108474137B (zh) * 2015-12-22 2021-02-26 硅电子股份公司 具有均匀的径向氧变化的硅晶片
JP2020526472A (ja) * 2017-07-10 2020-08-31 ジルトロニック アクチエンゲゼルシャフトSiltronic AG 単結晶シリコンから作られる半導体ウェハおよびその製造プロセス

Also Published As

Publication number Publication date
WO2003019647A1 (fr) 2003-03-06
CN1280879C (zh) 2006-10-18
KR20040027957A (ko) 2004-04-01
TW557496B (en) 2003-10-11
US7071079B2 (en) 2006-07-04
EP1420440A4 (en) 2007-11-07
JP4615161B2 (ja) 2011-01-19
EP1420440A1 (en) 2004-05-19
KR100885762B1 (ko) 2009-02-26
US20040180505A1 (en) 2004-09-16
CN1545725A (zh) 2004-11-10
EP1420440B1 (en) 2012-11-07

Similar Documents

Publication Publication Date Title
JP5072460B2 (ja) 半導体用シリコンウエハ、およびその製造方法
US6299982B1 (en) Silicon single crystal wafer and method for producing silicon single crystal wafer
JP4670224B2 (ja) シリコンウェーハの製造方法
JP2002100632A (ja) シリコンウエーハの製造方法およびシリコンウエーハ
KR19990077707A (ko) 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼
JP3975605B2 (ja) シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
JP2002187794A (ja) シリコンウェーハおよびこれに用いるシリコン単結晶の製造方法
JP2007176732A (ja) アニールウエハ及びアニールウエハの製造方法
JP4615161B2 (ja) エピタキシャルウエーハの製造方法
JP2003327493A (ja) シリコン単結晶ウエーハ及びエピタキシャルウエーハ並びにシリコン単結晶の製造方法
JP4567251B2 (ja) シリコン半導体基板およびその製造方法
KR100847925B1 (ko) 어닐웨이퍼의 제조방법 및 어닐웨이퍼
JP3614019B2 (ja) シリコン単結晶ウエーハの製造方法およびシリコン単結晶ウエーハ
KR100526427B1 (ko) 실리콘 반도체기판 및 그 제조방법
JP3771737B2 (ja) シリコン単結晶ウエーハの製造方法
JP2007242920A (ja) 窒素ドープアニールウェーハの製造方法及び窒素ドープアニールウェーハ
JPH1192283A (ja) シリコンウエハ及びその製造方法
JP4126879B2 (ja) エピタキシャルウェーハの製造方法
JP3861524B2 (ja) シリコンウエーハ及びその製造方法
JP2001284362A (ja) シリコンウェーハの製造方法
JP3452042B2 (ja) シリコンウェーハの製造方法
WO2024009659A1 (ja) シリコンウェーハ及びその製造方法
JP4414012B2 (ja) シリコン単結晶ウェハの熱処理方法
JP2000068279A (ja) シリコンウェーハの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071101

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080325

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080520

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080528

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080620

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101020

R150 Certificate of patent or registration of utility model

Ref document number: 4615161

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees