JPH1041714A - 誘電体線路 - Google Patents
誘電体線路Info
- Publication number
- JPH1041714A JPH1041714A JP8197641A JP19764196A JPH1041714A JP H1041714 A JPH1041714 A JP H1041714A JP 8197641 A JP8197641 A JP 8197641A JP 19764196 A JP19764196 A JP 19764196A JP H1041714 A JPH1041714 A JP H1041714A
- Authority
- JP
- Japan
- Prior art keywords
- line
- dielectric
- slot
- slot line
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
- H01P5/087—Transitions to a dielectric waveguide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/16—Dielectric waveguides, i.e. without a longitudinal conductor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/38—Impedance-matching networks
Landscapes
- Microwave Amplifiers (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Semiconductor Integrated Circuits (AREA)
- Waveguides (AREA)
Abstract
(57)【要約】
【課題】 誘電体線路と半導体素子とを組み合わせて増
幅回路等を構成する際、入出力回路でのＲＦ信号の損失
や歪みの問題および寄生カップリングの問題を解消し、
外部回路を付加することによる大型化、さらには製造コ
ストの上昇を抑える。 【解決手段】 平行な２つの導電体板１，２の間に誘電
体ストリップ３ａ，３ｂとともに誘電体板４を設け、誘
電体線路を伝搬するＲＦ信号が遮断される広さを有し、
誘電体ストリップの内部の位置をスロット線路６とする
接地導体５ａ，５ｂを誘電体板４に形成し、スロット線
路の端部に線路変換導電体パターン７ａ，７ｂ，８ａ，
８ｂを設け、スロット線路を跨ぐ位置にＦＥＴ１１をマ
ウントする。
幅回路等を構成する際、入出力回路でのＲＦ信号の損失
や歪みの問題および寄生カップリングの問題を解消し、
外部回路を付加することによる大型化、さらには製造コ
ストの上昇を抑える。 【解決手段】 平行な２つの導電体板１，２の間に誘電
体ストリップ３ａ，３ｂとともに誘電体板４を設け、誘
電体線路を伝搬するＲＦ信号が遮断される広さを有し、
誘電体ストリップの内部の位置をスロット線路６とする
接地導体５ａ，５ｂを誘電体板４に形成し、スロット線
路の端部に線路変換導電体パターン７ａ，７ｂ，８ａ，
８ｂを設け、スロット線路を跨ぐ位置にＦＥＴ１１をマ
ウントする。
Description
【０００１】
【発明の属する技術分野】例えばミリ波帯やマイクロ波
帯の回路モジュールにおいて、増幅回路や変調回路等を
構成する誘電体線路に関する。
帯の回路モジュールにおいて、増幅回路や変調回路等を
構成する誘電体線路に関する。
【０００２】
【従来の技術】従来よりミリ波帯での通信モジュールと
して誘電体線路が用いられている。特に平行平板導波管
の板間隔を半波長以下として、その中に誘電体ストリッ
プを挿入した構造を有する非放射性誘電体線路（ＮＲＤ
ガイド）は放射損がなく、小型化できることから、ミリ
波集積回路などへの応用が研究されている。例えば、こ
のような誘電体線路を用いて増幅回路等を構成する例
が、ウィルキンソン，Ａ，Ａ、米山 務、「ＮＲＤガイ
ド集積回路に用いるＨＥＭＴ増幅器」電子情報通信学会
春季全国大会、SC-2-2、（1990）、P.2-627 に示されて
いる。
して誘電体線路が用いられている。特に平行平板導波管
の板間隔を半波長以下として、その中に誘電体ストリッ
プを挿入した構造を有する非放射性誘電体線路（ＮＲＤ
ガイド）は放射損がなく、小型化できることから、ミリ
波集積回路などへの応用が研究されている。例えば、こ
のような誘電体線路を用いて増幅回路等を構成する例
が、ウィルキンソン，Ａ，Ａ、米山 務、「ＮＲＤガイ
ド集積回路に用いるＨＥＭＴ増幅器」電子情報通信学会
春季全国大会、SC-2-2、（1990）、P.2-627 に示されて
いる。
【０００３】このように、誘電体線路と半導体素子とを
組み合わせて増幅回路を構成する場合、従来は半導体素
子を誘電体線路の外部に配置し、誘電体線路を伝搬する
信号をその誘電体線路の外へ取り出して、半導体素子で
信号処理を行った後、再び誘電体線路に戻すようにして
いる。
組み合わせて増幅回路を構成する場合、従来は半導体素
子を誘電体線路の外部に配置し、誘電体線路を伝搬する
信号をその誘電体線路の外へ取り出して、半導体素子で
信号処理を行った後、再び誘電体線路に戻すようにして
いる。
【０００４】
【発明が解決しようとする課題】一般に、ＲＦ信号を半
導体素子に対して入出力する際に、伝送線路と半導体素
子との間の入出力回路でインピーダンス整合をとって、
入出力の効率を向上させる必要があるが、半導体素子を
誘電体線路の外部に配置する構造では、上記整合回路を
含む入出力回路でＲＦ信号の損失および歪みが生じ、ま
た、半導体素子を含む外部回路と誘電体線路との寄生カ
ップリングが発生し易く、その結果ＲＦ特性が劣化し、
さらに回路構成も複雑であるため製作工程も極めて煩雑
とならざるを得なかった。
導体素子に対して入出力する際に、伝送線路と半導体素
子との間の入出力回路でインピーダンス整合をとって、
入出力の効率を向上させる必要があるが、半導体素子を
誘電体線路の外部に配置する構造では、上記整合回路を
含む入出力回路でＲＦ信号の損失および歪みが生じ、ま
た、半導体素子を含む外部回路と誘電体線路との寄生カ
ップリングが発生し易く、その結果ＲＦ特性が劣化し、
さらに回路構成も複雑であるため製作工程も極めて煩雑
とならざるを得なかった。
【０００５】この発明の目的は、上記入出力回路でのＲ
Ｆ信号の損失や歪みの問題および寄生カップリングの問
題を解消し、外部回路を付加することによる大型化、さ
らには製造コストの上昇を抑えた誘電体線路を提供する
ことにある。
Ｆ信号の損失や歪みの問題および寄生カップリングの問
題を解消し、外部回路を付加することによる大型化、さ
らには製造コストの上昇を抑えた誘電体線路を提供する
ことにある。
【０００６】
【課題を解決するための手段】この発明は、略平行な２
つの導電体平面の間に誘電体ストリップとともに誘電体
板を配した誘電体線路であって、請求項１に記載のとお
り、誘電体板に、誘電体線路を伝搬する周波数信号が遮
断される広さを有し、誘電体ストリップの内部の位置を
スロット線路とする接地導体を形成し、前記接地導体
の、前記スロット線路の端部となる位置に、該スロット
線路および前記誘電体ストリップの電磁界に結合する線
路変換導電体パターンを設け、前記スロット線路を跨い
で半導体素子を配置する。この構成により、誘電体スト
リップを伝搬するＬＳＭモードのＲＦ信号は線路変換導
電体パターンに結合し、ＴＥモードに変換されてスロッ
ト線路を伝搬する。このスロット線路を伝搬する信号が
半導体素子に入力される。逆に、半導体素子から出力さ
れる信号はスロット線路を伝搬し、その端部に設けた線
路変換導電体パターンを介して誘電体ストリップを伝搬
するＬＳＭモードのＲＦ信号に変換される。このように
半導体素子を用いた回路は誘電体ストリップ内部の誘電
体板上に構成することができるので、外部回路を設けた
場合に生じる、誘電体線路と外部回路との寄生カップリ
ングがなくなり、誘電体ストリップと半導体素子との接
続部の伝送損失も最小限に抑えられる。さらに、誘電体
板上の接地導体や線路変換導電体パターンは通常のプリ
ント配線基板の製造方法と同様の技術で製造できるの
で、製造コストも抑えられる。
つの導電体平面の間に誘電体ストリップとともに誘電体
板を配した誘電体線路であって、請求項１に記載のとお
り、誘電体板に、誘電体線路を伝搬する周波数信号が遮
断される広さを有し、誘電体ストリップの内部の位置を
スロット線路とする接地導体を形成し、前記接地導体
の、前記スロット線路の端部となる位置に、該スロット
線路および前記誘電体ストリップの電磁界に結合する線
路変換導電体パターンを設け、前記スロット線路を跨い
で半導体素子を配置する。この構成により、誘電体スト
リップを伝搬するＬＳＭモードのＲＦ信号は線路変換導
電体パターンに結合し、ＴＥモードに変換されてスロッ
ト線路を伝搬する。このスロット線路を伝搬する信号が
半導体素子に入力される。逆に、半導体素子から出力さ
れる信号はスロット線路を伝搬し、その端部に設けた線
路変換導電体パターンを介して誘電体ストリップを伝搬
するＬＳＭモードのＲＦ信号に変換される。このように
半導体素子を用いた回路は誘電体ストリップ内部の誘電
体板上に構成することができるので、外部回路を設けた
場合に生じる、誘電体線路と外部回路との寄生カップリ
ングがなくなり、誘電体ストリップと半導体素子との接
続部の伝送損失も最小限に抑えられる。さらに、誘電体
板上の接地導体や線路変換導電体パターンは通常のプリ
ント配線基板の製造方法と同様の技術で製造できるの
で、製造コストも抑えられる。
【０００７】また、この発明の誘電体線路は、請求項２
に記載のとおり、前記スロット線路の両端となる位置に
前記線路変換導電体パターンを設け、前記スロット線路
の略中央に前記半導体素子を配置する。これにより誘電
体板上に設けた接地導体の作用により、その部分で誘電
体線路を伝搬する周波数信号（ＲＦ信号）が遮断され、
連続する誘電体ストリップでありながら２つの誘電体線
路が構成される。そしてその２つの誘電体線路が半導体
素子を介して接続されることになる。したがって上記半
導体素子として例えばＦＥＴ等を用いれば増幅回路を備
えた誘電体線路を容易に構成できるようになる。
に記載のとおり、前記スロット線路の両端となる位置に
前記線路変換導電体パターンを設け、前記スロット線路
の略中央に前記半導体素子を配置する。これにより誘電
体板上に設けた接地導体の作用により、その部分で誘電
体線路を伝搬する周波数信号（ＲＦ信号）が遮断され、
連続する誘電体ストリップでありながら２つの誘電体線
路が構成される。そしてその２つの誘電体線路が半導体
素子を介して接続されることになる。したがって上記半
導体素子として例えばＦＥＴ等を用いれば増幅回路を備
えた誘電体線路を容易に構成できるようになる。
【０００８】また、この発明の誘電体線路は請求項３に
記載のとおり、前記線路変換導電体パターンと前記半導
体素子との間のインピーダンス整合をとるλ／４ショー
トスタブを前記スロット線路の途中に設ける。これによ
り線路変換導電体パターンと半導体素子とのインピーダ
ンス整合がとられ、スロット線路と半導体素子との接続
部の伝送損失が抑えられる。
記載のとおり、前記線路変換導電体パターンと前記半導
体素子との間のインピーダンス整合をとるλ／４ショー
トスタブを前記スロット線路の途中に設ける。これによ
り線路変換導電体パターンと半導体素子とのインピーダ
ンス整合がとられ、スロット線路と半導体素子との接続
部の伝送損失が抑えられる。
【０００９】また、この発明の誘電体線路は、請求項４
に記載のとおり、前記線路変換導電体パターンと前記ス
ロット線路との間に、インピーダンス整合回路を設け
る。これにより線路変換導電体パターンおよび誘電体線
路とスロット線路とのインピーダンス整合がとられ、不
要な反射が抑えられると共に、線路変換に伴う伝送損失
が抑えられる。
に記載のとおり、前記線路変換導電体パターンと前記ス
ロット線路との間に、インピーダンス整合回路を設け
る。これにより線路変換導電体パターンおよび誘電体線
路とスロット線路とのインピーダンス整合がとられ、不
要な反射が抑えられると共に、線路変換に伴う伝送損失
が抑えられる。
【００１０】
【発明の実施の形態】この発明の第１の実施形態であ
る、増幅回路を備える誘電体線路の構成を図１〜図３を
参照して説明する。
る、増幅回路を備える誘電体線路の構成を図１〜図３を
参照して説明する。
【００１１】図１はその主要部の構造を示す図であり、
（Ａ）は上部の導電体板および上部の誘電体ストリップ
を取り除いた状態での平面図、（Ｂ）は断面図である。
この例では、（Ｂ）に示すように、平行な２つの導電体
平面を成す導電体板１，２にそれぞれ溝を形成し、それ
ぞれの溝に誘電体ストリップ３ａ，３ｂを嵌め込むと共
に、誘電体ストリップ３ａ，３ｂの間に誘電体板４を挟
み込ませている。これによりＮＲＤガイド（以下、単に
「誘電体線路」という。）を構成している。同図の
（Ａ）に示すように、誘電体板４の上面には誘電体線路
を伝搬するＲＦ信号が遮断されるに要する幅Ｗの接地導
体５ａ，５ｂを形成している。例えば６０ＧＨｚ帯であ
れば、Ｗを１mm以上にする。この接地導体５ａ，５ｂ
は、その対向部分で、誘電体ストリップの中央の軸方向
にスロット線路６を構成している。このスロット線路６
の幅は設計する線路の特性インピーダンスによって決め
る。例えば０．０５〜０．５mmの幅で、１２０〜３００
Ωの特性インピーダンスが得られる。スロット線路６の
端部には、誘電体ストリップ３ａ，３ｂによる誘電体線
路の電磁界およびスロット線路６の電磁界に結合する線
路変換導電体パターン７ａ，７ｂ，８ａ，８ｂをそれぞ
れ形成している。この例では、線路変換導電体パターン
７ａ，７ｂおよび８ａ，８ｂはそれぞれダイポールアン
テナ形状を成している。この線路変換導電体パターンの
配線抵抗を下げて変換ロスを減らすため、スロット線路
６の端部に対する線路変換導電体パターンの付け根部分
は、Ｒで示すように、接地導体５ａ，５ｂから線路変換
導電体パターンへ行くほど緩やかに細くなるパターンと
している。図中１１はＦＥＴであり、スロット線路６の
中央でスロット線路６を跨ぐ位置にマウントしている。
このＦＥＴ１１と線路変換導電体パターン７ａ，８ｂと
の間にはスロット線路６に対して垂直方向に一定長さの
切り込み状のパターンを形成して、これによりλ／４シ
ョートスタブ１４，１５を設けている。このλ／４ショ
ートスタブ１４，１５は線路変換導電体パターンとＦＥ
Ｔとの間のインピーダンス整合をとる。また、ＦＥＴ１
１の端子が接続される位置から誘電体ストリップ３ａ，
３ｂの外側へゲート端子１２およびドレイン端子１３を
それぞれ引き出している。
（Ａ）は上部の導電体板および上部の誘電体ストリップ
を取り除いた状態での平面図、（Ｂ）は断面図である。
この例では、（Ｂ）に示すように、平行な２つの導電体
平面を成す導電体板１，２にそれぞれ溝を形成し、それ
ぞれの溝に誘電体ストリップ３ａ，３ｂを嵌め込むと共
に、誘電体ストリップ３ａ，３ｂの間に誘電体板４を挟
み込ませている。これによりＮＲＤガイド（以下、単に
「誘電体線路」という。）を構成している。同図の
（Ａ）に示すように、誘電体板４の上面には誘電体線路
を伝搬するＲＦ信号が遮断されるに要する幅Ｗの接地導
体５ａ，５ｂを形成している。例えば６０ＧＨｚ帯であ
れば、Ｗを１mm以上にする。この接地導体５ａ，５ｂ
は、その対向部分で、誘電体ストリップの中央の軸方向
にスロット線路６を構成している。このスロット線路６
の幅は設計する線路の特性インピーダンスによって決め
る。例えば０．０５〜０．５mmの幅で、１２０〜３００
Ωの特性インピーダンスが得られる。スロット線路６の
端部には、誘電体ストリップ３ａ，３ｂによる誘電体線
路の電磁界およびスロット線路６の電磁界に結合する線
路変換導電体パターン７ａ，７ｂ，８ａ，８ｂをそれぞ
れ形成している。この例では、線路変換導電体パターン
７ａ，７ｂおよび８ａ，８ｂはそれぞれダイポールアン
テナ形状を成している。この線路変換導電体パターンの
配線抵抗を下げて変換ロスを減らすため、スロット線路
６の端部に対する線路変換導電体パターンの付け根部分
は、Ｒで示すように、接地導体５ａ，５ｂから線路変換
導電体パターンへ行くほど緩やかに細くなるパターンと
している。図中１１はＦＥＴであり、スロット線路６の
中央でスロット線路６を跨ぐ位置にマウントしている。
このＦＥＴ１１と線路変換導電体パターン７ａ，８ｂと
の間にはスロット線路６に対して垂直方向に一定長さの
切り込み状のパターンを形成して、これによりλ／４シ
ョートスタブ１４，１５を設けている。このλ／４ショ
ートスタブ１４，１５は線路変換導電体パターンとＦＥ
Ｔとの間のインピーダンス整合をとる。また、ＦＥＴ１
１の端子が接続される位置から誘電体ストリップ３ａ，
３ｂの外側へゲート端子１２およびドレイン端子１３を
それぞれ引き出している。
【００１２】図２は図１に示したＦＥＴ１１およびその
マウント部分の構成を示す図であり、（Ａ）はＦＥＴ１
１の平面図、（Ｂ）はＦＥＴ１１がマウントされる部分
の誘電体板の平面図である。（Ａ）に示すように、ＦＥ
Ｔ１１は２５，２６で示す活性層を備え、この部分にそ
れぞれＭＥＳ−ＦＥＴを形成し、ソース端子２１，２
２、ゲート端子２３、ドレイン端子２４をそれぞれ引き
出している。クロスハッチング部分はバイアホール形成
部であり、チップの裏面側に各端子を導出している。同
図の（Ｂ）において１６，１７は、接地導体５ａ，５ｂ
により形成したスロット線路６をそれぞれ２つに分岐さ
せると共にスロット線路との結合をとるゲート接続導体
およびドレイン接続導体である。図１に示した誘電体板
上のゲート端子１２およびドレイン端子１３にはそれぞ
れゲートバイアス電圧およびドレイン電圧が印加される
ことにより、ＦＥＴ１１は相補型増幅回路を構成する。
図中の矢印はスロット線路を伝搬する信号の電界分布を
示している。図において上方から下方へ誘電体線路を伝
搬するＬＳＭモードの信号は、図１に示した線路変換導
電体パターン７ａ，７ｂを介してモード変換され、ＴＥ
モードでスロット線路６を伝搬し、ＦＥＴ１１のソース
ゲート間に電圧信号として印加される。そしてソース−
ドレイン間の電圧信号がＴＥモードとして再びスロット
線路６を伝搬し、図１に示した線路変換導電体パターン
８ａ，８ｂを介して誘電体線路をＬＳＭモードで伝搬す
ることになる。
マウント部分の構成を示す図であり、（Ａ）はＦＥＴ１
１の平面図、（Ｂ）はＦＥＴ１１がマウントされる部分
の誘電体板の平面図である。（Ａ）に示すように、ＦＥ
Ｔ１１は２５，２６で示す活性層を備え、この部分にそ
れぞれＭＥＳ−ＦＥＴを形成し、ソース端子２１，２
２、ゲート端子２３、ドレイン端子２４をそれぞれ引き
出している。クロスハッチング部分はバイアホール形成
部であり、チップの裏面側に各端子を導出している。同
図の（Ｂ）において１６，１７は、接地導体５ａ，５ｂ
により形成したスロット線路６をそれぞれ２つに分岐さ
せると共にスロット線路との結合をとるゲート接続導体
およびドレイン接続導体である。図１に示した誘電体板
上のゲート端子１２およびドレイン端子１３にはそれぞ
れゲートバイアス電圧およびドレイン電圧が印加される
ことにより、ＦＥＴ１１は相補型増幅回路を構成する。
図中の矢印はスロット線路を伝搬する信号の電界分布を
示している。図において上方から下方へ誘電体線路を伝
搬するＬＳＭモードの信号は、図１に示した線路変換導
電体パターン７ａ，７ｂを介してモード変換され、ＴＥ
モードでスロット線路６を伝搬し、ＦＥＴ１１のソース
ゲート間に電圧信号として印加される。そしてソース−
ドレイン間の電圧信号がＴＥモードとして再びスロット
線路６を伝搬し、図１に示した線路変換導電体パターン
８ａ，８ｂを介して誘電体線路をＬＳＭモードで伝搬す
ることになる。
【００１３】図３は線路変換導電体パターン部分の他の
形状を示す図である。（Ａ）は接地導体５ａ，５ｂによ
り構成したスロット線路６の端部と線路変換導電体パタ
ーン７ａ，７ｂとの間に、９ａ，９ｂで示すように、長
さがλ／４で幅の異なるスロット線路を構成し、線路変
換導電体パターン７ａ，７ｂとスロット線路６との間で
反射をなくして、線路変換導電体パターン７ａ，７ｂお
よび誘電体線路とスロット線路６との整合をとってい
る。（Ｂ）に示す例では、９ａ，９ｂで示すように、λ
／２以上の長さで緩やかにスロットの幅を変えて、線路
変換導電体パターン７ａ，７ｂおよび誘電体線路とスロ
ット線路６とのインピーダンス整合をとっている。
形状を示す図である。（Ａ）は接地導体５ａ，５ｂによ
り構成したスロット線路６の端部と線路変換導電体パタ
ーン７ａ，７ｂとの間に、９ａ，９ｂで示すように、長
さがλ／４で幅の異なるスロット線路を構成し、線路変
換導電体パターン７ａ，７ｂとスロット線路６との間で
反射をなくして、線路変換導電体パターン７ａ，７ｂお
よび誘電体線路とスロット線路６との整合をとってい
る。（Ｂ）に示す例では、９ａ，９ｂで示すように、λ
／２以上の長さで緩やかにスロットの幅を変えて、線路
変換導電体パターン７ａ，７ｂおよび誘電体線路とスロ
ット線路６とのインピーダンス整合をとっている。
【００１４】次に、第２の実施形態であるＶＣＯの周波
数可変部を備える誘電体線路の構成を図４に示す。
（Ａ）は上部の導電体板および上部の誘電体ストリップ
を取り除いた状態での平面図、（Ｂ）は断面図である。
第１の実施形態と同様に、（Ｂ）に示すように、平行な
２つの導電体平面を成す導電体板１，２にそれぞれ溝を
形成し、それぞれの溝に誘電体ストリップ３ａ，３ｂを
嵌め込むと共に、誘電体ストリップ３ａ，３ｂの間に誘
電体板４を挟み込ませてＮＲＤガイドを構成している。
同図の（Ａ）に示すように、誘電体板４の上面には誘電
体線路を伝搬するＲＦ信号が遮断されるに要する幅の接
地導体５ａ，５ｂを形成し、この接地導体５ａ，５ｂの
対向部分で、誘電体ストリップの中央の軸方向にスロッ
ト線路６を構成している。また、このスロット線路６の
端部に誘電体ストリップ３ａ，３ｂによる誘電体線路の
電磁界およびスロット線路６の電磁界に結合する線路変
換導電体パターン７ａ，７ｂを形成している。スロット
線路６には、それを跨ぐ位置に可変容量ダイオード３１
をマウントしている。この構成により、図において下方
から上方へ誘電体線路を伝搬する信号が線路変換導電体
パターン７ａ，７ｂに結合し、スロット線路６を伝搬す
る。可変容量ダイオード３１の静電容量は、接地導体５
ａ−５ｂ間に印加される制御電圧によって変化する。可
変容量ダイオード３１の後方（図における上方）には終
端素子３２をマウントし、さらにその後方には、３３で
示すように、接地導体５ａ，５ｂ間のスロット幅を狭く
すると共に、その対向距離を長くしてミアンダ状のＤＣ
阻止回路を形成している。したがって、スロット線路を
伝搬するＲＦ信号は終端素子３２およびＤＣ阻止回路３
２よって終端される。一方、誘電体線路を伝搬するＲＦ
信号は接地導体５ａ，５ｂ部分で阻止される。尚、ミア
ンダ状のＤＣ阻止回路３３は誘電体線路に強く結合する
ため、誘電体線路を伝搬するＲＦ信号を効果的に阻止す
る。この回路を発振回路に組み合わせれば、電圧制御発
振回路を構成することができる。例えば、発振回路も図
４の（Ａ）に示したものと同様に、誘電体板４の上面に
接地導体およびスロット線路を構成し、そのスロット線
路の端部に誘電体ストリップ３ａ，３ｂによる誘電体線
路の電磁界およびスロット線路の電磁界に結合する線路
変換導電体パターンを形成し、スロット線路を跨ぐ位置
に発振ダイオードをマウントすればよい。
数可変部を備える誘電体線路の構成を図４に示す。
（Ａ）は上部の導電体板および上部の誘電体ストリップ
を取り除いた状態での平面図、（Ｂ）は断面図である。
第１の実施形態と同様に、（Ｂ）に示すように、平行な
２つの導電体平面を成す導電体板１，２にそれぞれ溝を
形成し、それぞれの溝に誘電体ストリップ３ａ，３ｂを
嵌め込むと共に、誘電体ストリップ３ａ，３ｂの間に誘
電体板４を挟み込ませてＮＲＤガイドを構成している。
同図の（Ａ）に示すように、誘電体板４の上面には誘電
体線路を伝搬するＲＦ信号が遮断されるに要する幅の接
地導体５ａ，５ｂを形成し、この接地導体５ａ，５ｂの
対向部分で、誘電体ストリップの中央の軸方向にスロッ
ト線路６を構成している。また、このスロット線路６の
端部に誘電体ストリップ３ａ，３ｂによる誘電体線路の
電磁界およびスロット線路６の電磁界に結合する線路変
換導電体パターン７ａ，７ｂを形成している。スロット
線路６には、それを跨ぐ位置に可変容量ダイオード３１
をマウントしている。この構成により、図において下方
から上方へ誘電体線路を伝搬する信号が線路変換導電体
パターン７ａ，７ｂに結合し、スロット線路６を伝搬す
る。可変容量ダイオード３１の静電容量は、接地導体５
ａ−５ｂ間に印加される制御電圧によって変化する。可
変容量ダイオード３１の後方（図における上方）には終
端素子３２をマウントし、さらにその後方には、３３で
示すように、接地導体５ａ，５ｂ間のスロット幅を狭く
すると共に、その対向距離を長くしてミアンダ状のＤＣ
阻止回路を形成している。したがって、スロット線路を
伝搬するＲＦ信号は終端素子３２およびＤＣ阻止回路３
２よって終端される。一方、誘電体線路を伝搬するＲＦ
信号は接地導体５ａ，５ｂ部分で阻止される。尚、ミア
ンダ状のＤＣ阻止回路３３は誘電体線路に強く結合する
ため、誘電体線路を伝搬するＲＦ信号を効果的に阻止す
る。この回路を発振回路に組み合わせれば、電圧制御発
振回路を構成することができる。例えば、発振回路も図
４の（Ａ）に示したものと同様に、誘電体板４の上面に
接地導体およびスロット線路を構成し、そのスロット線
路の端部に誘電体ストリップ３ａ，３ｂによる誘電体線
路の電磁界およびスロット線路の電磁界に結合する線路
変換導電体パターンを形成し、スロット線路を跨ぐ位置
に発振ダイオードをマウントすればよい。
【００１５】このように、比較的高い特性インピーダン
スを有する誘電体線路のモードを可変容量ダイオードの
インピーダンスに近い特性インピーダンス（１００〜２
００Ω）を有するスロット線路のモードに変換するよう
にしたため、可変容量ダイオードのインピーダンス可変
幅が大きくなり、周波数可変幅を大きくとることができ
る。
スを有する誘電体線路のモードを可変容量ダイオードの
インピーダンスに近い特性インピーダンス（１００〜２
００Ω）を有するスロット線路のモードに変換するよう
にしたため、可変容量ダイオードのインピーダンス可変
幅が大きくなり、周波数可変幅を大きくとることができ
る。
【００１６】尚、図４に示した例では、終端素子３２と
ＤＣ阻止回路３３の両方を設けたが、いずれか一方のみ
を設けるようにしてもよい。
ＤＣ阻止回路３３の両方を設けたが、いずれか一方のみ
を設けるようにしてもよい。
【００１７】次に、第３の実施形態であるミキサー回路
を備える誘電体線路の構成を図５〜図７を参照して説明
する。
を備える誘電体線路の構成を図５〜図７を参照して説明
する。
【００１８】図５の（Ａ）は上部の導電体板および上部
の誘電体ストリップを取り除いた状態での平面図、
（Ｂ）は断面図である。平行な２つの導電体平面を成す
導電体板１，２にそれぞれ溝を形成し、それぞれの溝に
誘電体ストリップ３ａ，３ｂを嵌め込むと共に、誘電体
ストリップ３ａ，３ｂの間に誘電体板４を挟み込ませて
ＮＲＤガイドを構成する点は第１の実施形態と同様であ
る。同図の（Ａ）に示すように、誘電体板４の上面には
誘電体線路を伝搬するＲＦ信号が遮断されるに要する幅
の接地導体５ａ，５ｂを形成し、この接地導体５ａ，５
ｂの対向部分で、誘電体ストリップの中央の軸方向にス
ロット線路６を構成している。また、このスロット線路
６の端部に誘電体ストリップ３ａ，３ｂによる誘電体線
路の電磁界およびスロット線路６の電磁界に結合する線
路変換導電体パターン７ａ，７ｂを形成している。スロ
ット線路６には、それを跨ぐ位置にミキサーダイオード
３４をマウントしている。このミキサーダイオード３４
のアノード端子が接続される位置からＩＦ端子３５を引
き出している。また、その引出し部分と接地導体５ａと
でコプレーナラインを構成するとともにＲＦチョーク３
７を形成している。
の誘電体ストリップを取り除いた状態での平面図、
（Ｂ）は断面図である。平行な２つの導電体平面を成す
導電体板１，２にそれぞれ溝を形成し、それぞれの溝に
誘電体ストリップ３ａ，３ｂを嵌め込むと共に、誘電体
ストリップ３ａ，３ｂの間に誘電体板４を挟み込ませて
ＮＲＤガイドを構成する点は第１の実施形態と同様であ
る。同図の（Ａ）に示すように、誘電体板４の上面には
誘電体線路を伝搬するＲＦ信号が遮断されるに要する幅
の接地導体５ａ，５ｂを形成し、この接地導体５ａ，５
ｂの対向部分で、誘電体ストリップの中央の軸方向にス
ロット線路６を構成している。また、このスロット線路
６の端部に誘電体ストリップ３ａ，３ｂによる誘電体線
路の電磁界およびスロット線路６の電磁界に結合する線
路変換導電体パターン７ａ，７ｂを形成している。スロ
ット線路６には、それを跨ぐ位置にミキサーダイオード
３４をマウントしている。このミキサーダイオード３４
のアノード端子が接続される位置からＩＦ端子３５を引
き出している。また、その引出し部分と接地導体５ａと
でコプレーナラインを構成するとともにＲＦチョーク３
７を形成している。
【００１９】図６は図５に示したミキサーダイオード３
４の構成を示す図である。アノード電極４１の下部にシ
ョットキーバリアの接合層４４を形成するとともに、ア
ノード端子３８およびカソード端子３９をそれぞれ引き
出している。またキャパシタ電極４１′，４２を設け
て、容量結合端子４０を引き出している。（Ａ）におけ
るクロスハッチング部分にはバイアホールを形成してい
て、チップの裏面で誘電体板上の各電極に接続する。
４の構成を示す図である。アノード電極４１の下部にシ
ョットキーバリアの接合層４４を形成するとともに、ア
ノード端子３８およびカソード端子３９をそれぞれ引き
出している。またキャパシタ電極４１′，４２を設け
て、容量結合端子４０を引き出している。（Ａ）におけ
るクロスハッチング部分にはバイアホールを形成してい
て、チップの裏面で誘電体板上の各電極に接続する。
【００２０】図７は上記ミキサーダイオード３４をマウ
ントする誘電体板上の部分平面図である。図６に示した
アノード端子３８はＩＦ端子用線路３６に、容量結合端
子４０は接地導体５ａに、カソード端子３９は接地導体
５ｂにそれぞれ接続する。このようにして、スロット線
路６を伝搬する信号（ＲＦ信号とＬＯ信号の混合信号）
はミキサーダイオードのアノード−カソード間に、キャ
パシタ電極による静電容量を介して印加され、｜ｆRF−
ｆLO｜のＩＦ信号がＩＦ端子３５から取り出されること
になる。
ントする誘電体板上の部分平面図である。図６に示した
アノード端子３８はＩＦ端子用線路３６に、容量結合端
子４０は接地導体５ａに、カソード端子３９は接地導体
５ｂにそれぞれ接続する。このようにして、スロット線
路６を伝搬する信号（ＲＦ信号とＬＯ信号の混合信号）
はミキサーダイオードのアノード−カソード間に、キャ
パシタ電極による静電容量を介して印加され、｜ｆRF−
ｆLO｜のＩＦ信号がＩＦ端子３５から取り出されること
になる。
【００２１】このように、ＲＦ信号およびＬＯ信号は誘
電体線路の内部に閉じ込められた状態で周波数変換を行
うので、変換損を低減することができる。また、コプレ
ーナラインでＩＦ信号を出力するようにしたため、他の
マイクロ波回路との接続が容易である。
電体線路の内部に閉じ込められた状態で周波数変換を行
うので、変換損を低減することができる。また、コプレ
ーナラインでＩＦ信号を出力するようにしたため、他の
マイクロ波回路との接続が容易である。
【００２２】尚、上述した各実施形態では、スロット線
路の端部にダイポールアンテナ状の線路変換導電体パタ
ーンを形成した例を示したが、図８に示すように、スロ
ット線路端部の片側の接地導体にのみ線路変換導電体パ
ターンを形成するようにしてもよい。図８の例は、第１
の実施形態で示した増幅回路を有する誘電体線路の変形
例であり、いずれも接地導体５ｂ側にのみ線路変換導電
体パターン７，８を形成している。
路の端部にダイポールアンテナ状の線路変換導電体パタ
ーンを形成した例を示したが、図８に示すように、スロ
ット線路端部の片側の接地導体にのみ線路変換導電体パ
ターンを形成するようにしてもよい。図８の例は、第１
の実施形態で示した増幅回路を有する誘電体線路の変形
例であり、いずれも接地導体５ｂ側にのみ線路変換導電
体パターン７，８を形成している。
【００２３】
【発明の効果】請求項１に記載の発明によれば、半導体
素子を用いた回路は誘電体ストリップ内部の誘電体板上
に構成することができるので、外部回路を設けた場合に
生じる、誘電体線路と外部回路との寄生カップリングが
なくなり、誘電体ストリップと半導体素子との接続部の
伝送損失も最小限に抑えられる。さらに、誘電体板上の
接地導体や線路変換導電体パターンは通常のプリント配
線基板の製造方法と同様の技術で製造できるので、製造
コストも抑えられる。
素子を用いた回路は誘電体ストリップ内部の誘電体板上
に構成することができるので、外部回路を設けた場合に
生じる、誘電体線路と外部回路との寄生カップリングが
なくなり、誘電体ストリップと半導体素子との接続部の
伝送損失も最小限に抑えられる。さらに、誘電体板上の
接地導体や線路変換導電体パターンは通常のプリント配
線基板の製造方法と同様の技術で製造できるので、製造
コストも抑えられる。
【００２４】請求項２に記載の発明によれば、誘電体板
上に設けた接地導体の作用により、その部分で誘電体線
路を伝搬する周波数信号（ＲＦ信号）が遮断され、連続
する誘電体ストリップでありながら２つの誘電体線路が
構成され、その２つの誘電体線路が半導体素子を介して
接続されることになるため、例えばＦＥＴ等を用いて増
幅回路を備えた誘電体線路を容易に構成できるようにな
る。
上に設けた接地導体の作用により、その部分で誘電体線
路を伝搬する周波数信号（ＲＦ信号）が遮断され、連続
する誘電体ストリップでありながら２つの誘電体線路が
構成され、その２つの誘電体線路が半導体素子を介して
接続されることになるため、例えばＦＥＴ等を用いて増
幅回路を備えた誘電体線路を容易に構成できるようにな
る。
【００２５】請求項３に記載の発明によれば、線路変換
導電体パターンと半導体素子とのインピーダンス整合が
とられ、スロット線路と半導体素子との接続部の伝送損
失が抑えられる。
導電体パターンと半導体素子とのインピーダンス整合が
とられ、スロット線路と半導体素子との接続部の伝送損
失が抑えられる。
【００２６】また、請求項４に記載の発明によれば、線
路変換導電体パターンおよび誘電体線路とスロット線路
とのインピーダンス整合がとられ、不要な反射が抑えら
れると共に、線路変換に伴う伝送損失が抑えられる。
路変換導電体パターンおよび誘電体線路とスロット線路
とのインピーダンス整合がとられ、不要な反射が抑えら
れると共に、線路変換に伴う伝送損失が抑えられる。
【図１】第１の実施形態に係る発振回路を備えた誘電体
線路の構成を示す図である。
線路の構成を示す図である。
【図２】ＦＥＴおよびそのマウント部分の構成を示す図
である。
である。
【図３】線路変換導電体パターンの他の例を示す図であ
る。
る。
【図４】第２の実施形態に係るＶＣＯの周波数可変部を
備える誘電体線路の構成を示す図である。
備える誘電体線路の構成を示す図である。
【図５】第３の実施形態に係るミキサー回路を備える誘
電体線路の構成を示す図である。
電体線路の構成を示す図である。
【図６】ミキサーダイオードの構成を示す図である。
【図７】誘電体板上のパターンとミキサーダイオードと
の接続関係を示す図である。
の接続関係を示す図である。
【図８】線路変換導電体パターンの他の形状を示す図で
ある。
ある。
１，２−導電体板 ３ａ，３ｂ−誘電体ストリップ ４−誘電体板 ５ａ，５ｂ−接地導体 ６−スロット線路 ７，７ａ，７ｂ，８，８ａ，８ｂ−線路変換導電体パタ
ーン ９ａ，９ｂ−インピーダンス整合回路 １１−ＦＥＴ １２−ゲート端子 １３−ドレイン端子 １４，１５−ショートスタブ １６−ゲート接続導体 １７−ドレイン接続導体 １８−ゲート端子用線路 １９−ドレイン端子用線路 ２１，２２−ソース端子 ２３−ゲート端子 ２４−ドレイン端子 ２５，２６−活性層 ３１−可変容量ダイオード ３２−終端素子 ３３−ＤＣ阻止回路 ３４−ミキサーダイオード ３５−ＩＦ端子 ３６−ＩＦ端子用線路 ３７−ＲＦチョーク ３８−アノード端子 ３９−カソード端子 ４０−容量結合端子 ４１′，４２−キャパシタ電極 ４１−アノード電極 ４３−カソード電極 ４４−接合層
ーン ９ａ，９ｂ−インピーダンス整合回路 １１−ＦＥＴ １２−ゲート端子 １３−ドレイン端子 １４，１５−ショートスタブ １６−ゲート接続導体 １７−ドレイン接続導体 １８−ゲート端子用線路 １９−ドレイン端子用線路 ２１，２２−ソース端子 ２３−ゲート端子 ２４−ドレイン端子 ２５，２６−活性層 ３１−可変容量ダイオード ３２−終端素子 ３３−ＤＣ阻止回路 ３４−ミキサーダイオード ３５−ＩＦ端子 ３６−ＩＦ端子用線路 ３７−ＲＦチョーク ３８−アノード端子 ３９−カソード端子 ４０−容量結合端子 ４１′，４２−キャパシタ電極 ４１−アノード電極 ４３−カソード電極 ４４−接合層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｐ 3/16 Ｈ０５Ｋ 1/16 Ｅ Ｈ０３Ｆ 3/60 Ｈ０１Ｌ 27/04 Ｄ Ｈ０５Ｋ 1/16 (72)発明者 梶川 武久 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内
Claims (4)
- 【請求項１】 略平行な２つの導電体平面の間に誘電体
ストリップとともに誘電体板を配し、該誘電体板に、誘
電体線路を伝搬する周波数信号が遮断される広さを有
し、前記誘電体ストリップの内部の位置をスロット線路
とする接地導体を形成し、前記接地導体の、前記スロッ
ト線路の端部となる位置に、該スロット線路および前記
誘電体ストリップの電磁界に結合する線路変換導電体パ
ターンを設け、前記スロット線路を跨いで半導体素子を
配置してなる誘電体線路。 - 【請求項２】 前記スロット線路の両端となる位置に前
記線路変換導電体パターンを設け、前記スロット線路の
略中央に前記半導体素子を配置してなる請求項１に記載
の誘電体線路。 - 【請求項３】 前記線路変換導電体パターンと前記半導
体素子との間のインピーダンス整合をとるλ／４ショー
トスタブを前記スロット線路の途中に設けた請求項１ま
たは２に記載の誘電体線路。 - 【請求項４】 前記線路変換導電体パターンと前記スロ
ット線路との間に、インピーダンス整合回路を設けた請
求項１〜３のいずれか１項に記載の誘電体線路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8197641A JP3045074B2 (ja) | 1996-07-26 | 1996-07-26 | 誘電体線路、電圧制御発振器、ミキサーおよび回路モジュール |
| DE69716527T DE69716527T2 (de) | 1996-07-26 | 1997-07-17 | Dielektrischer Leitungswellenleiter |
| EP97112280A EP0821427B1 (en) | 1996-07-26 | 1997-07-17 | Dielectric line waveguide |
| KR1019970035290A KR100306571B1 (ko) | 1996-07-26 | 1997-07-26 | 유전체 선로 |
| US08/901,149 US5872485A (en) | 1996-07-26 | 1997-07-28 | Dielectric line waveguide which forms electronic circuits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8197641A JP3045074B2 (ja) | 1996-07-26 | 1996-07-26 | 誘電体線路、電圧制御発振器、ミキサーおよび回路モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1041714A true JPH1041714A (ja) | 1998-02-13 |
| JP3045074B2 JP3045074B2 (ja) | 2000-05-22 |
Family
ID=16377875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8197641A Expired - Fee Related JP3045074B2 (ja) | 1996-07-26 | 1996-07-26 | 誘電体線路、電圧制御発振器、ミキサーおよび回路モジュール |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5872485A (ja) |
| EP (1) | EP0821427B1 (ja) |
| JP (1) | JP3045074B2 (ja) |
| KR (1) | KR100306571B1 (ja) |
| DE (1) | DE69716527T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005101651A1 (ja) * | 2004-04-12 | 2005-10-27 | Murata Manufacturing Co., Ltd. | 高周波能動装置 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3067675B2 (ja) * | 1997-02-27 | 2000-07-17 | 株式会社村田製作所 | 平面誘電体集積回路 |
| US6388630B1 (en) | 1999-07-22 | 2002-05-14 | Supersensor (Proprietary) Limited | Waveguide for transmitting RF energy through an RF barrier |
| JP3528702B2 (ja) * | 1999-09-29 | 2004-05-24 | 株式会社村田製作所 | 発振器および無線装置 |
| JP3539391B2 (ja) * | 2001-03-15 | 2004-07-07 | 株式会社村田製作所 | 高周波増幅器、高周波モジュール、および通信装置 |
| CN1316858C (zh) * | 2001-04-27 | 2007-05-16 | 日本电气株式会社 | 高频电路基板及其制造方法 |
| JP3678194B2 (ja) * | 2001-12-04 | 2005-08-03 | 株式会社村田製作所 | 伝送線路および送受信装置 |
| JP3731535B2 (ja) | 2001-12-18 | 2006-01-05 | 株式会社村田製作所 | 線路結合構造、ミキサ、および送受信装置 |
| EP1763857A2 (en) * | 2004-06-18 | 2007-03-21 | Symbol Technologies, Inc. | Method, system and apparatus for a radio frequency identification (rfid) waveguide for reading items in a stack |
| WO2006022104A1 (ja) * | 2004-08-24 | 2006-03-02 | Murata Manufacturing Co., Ltd. | 伝送線路接続構造および送受信装置 |
| US20070133083A1 (en) * | 2005-12-07 | 2007-06-14 | Kangaslahti Pekka P | Waveguide apparatus with integrated amplifier and associated transitions |
| US20080129453A1 (en) * | 2006-11-30 | 2008-06-05 | Symbol Technologies, Inc. | Method, system, and apparatus for a radio frequency identification (RFID) waveguide for reading items in a stack |
| JP6954359B2 (ja) * | 2017-09-08 | 2021-10-27 | 株式会社村田製作所 | デュアルバンド対応アンテナ装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS583401B2 (ja) * | 1972-05-23 | 1983-01-21 | 日本放送協会 | マイクロハカイロ |
| NL7704644A (nl) * | 1977-04-28 | 1978-10-31 | Hollandse Signaalapparaten Bv | Mengelement. |
| US4587541A (en) * | 1983-07-28 | 1986-05-06 | Cornell Research Foundation, Inc. | Monolithic coplanar waveguide travelling wave transistor amplifier |
| US4864645A (en) * | 1988-05-26 | 1989-09-05 | The United States Of America As Represented By The Secretary Of The Army | Harmonically pumped monolithic planar doped barrier mixer |
| JPH07122913A (ja) * | 1993-10-25 | 1995-05-12 | Sharp Corp | 逆相分配回路 |
| JP3045046B2 (ja) * | 1995-07-05 | 2000-05-22 | 株式会社村田製作所 | 非放射性誘電体線路装置 |
| US5736908A (en) * | 1996-06-19 | 1998-04-07 | The Regents Of The University Of California | Waveguide-based spatial power combining array and method for using the same |
-
1996
- 1996-07-26 JP JP8197641A patent/JP3045074B2/ja not_active Expired - Fee Related
-
1997
- 1997-07-17 DE DE69716527T patent/DE69716527T2/de not_active Expired - Fee Related
- 1997-07-17 EP EP97112280A patent/EP0821427B1/en not_active Expired - Lifetime
- 1997-07-26 KR KR1019970035290A patent/KR100306571B1/ko not_active IP Right Cessation
- 1997-07-28 US US08/901,149 patent/US5872485A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005101651A1 (ja) * | 2004-04-12 | 2005-10-27 | Murata Manufacturing Co., Ltd. | 高周波能動装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0821427A1 (en) | 1998-01-28 |
| DE69716527T2 (de) | 2003-06-26 |
| KR980012701A (ko) | 1998-04-30 |
| EP0821427B1 (en) | 2002-10-23 |
| KR100306571B1 (ko) | 2001-10-19 |
| US5872485A (en) | 1999-02-16 |
| JP3045074B2 (ja) | 2000-05-22 |
| DE69716527D1 (de) | 2002-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5023494A (en) | High isolation passive switch | |
| US5414394A (en) | Microwave frequency device comprising at least a transition between a transmission line integrated on a substrate and a waveguide | |
| US6580335B1 (en) | Waveguide-transmission line transition having a slit and a matching element | |
| JP3045074B2 (ja) | 誘電体線路、電圧制御発振器、ミキサーおよび回路モジュール | |
| US5262739A (en) | Waveguide adaptors | |
| CA2262357C (en) | Dielectric resonant having a coupling line formed thereon | |
| JPH047603B2 (ja) | ||
| JP3067675B2 (ja) | 平面誘電体集積回路 | |
| US20040263280A1 (en) | Microstrip-waveguide transition | |
| JP3119191B2 (ja) | 平面誘電体集積回路 | |
| JP3678194B2 (ja) | 伝送線路および送受信装置 | |
| JP3234835B2 (ja) | マイクロ波回路 | |
| JP4200684B2 (ja) | 導波管・伝送線路変換器 | |
| JPH01300701A (ja) | コプラナー型アンテナ | |
| US5017892A (en) | Waveguide adaptors and Gunn oscillators using the same | |
| JP4344574B2 (ja) | ミリ波ミキサー | |
| JP2004349741A (ja) | Ｎｒｄガイド変換器 | |
| JPH03129903A (ja) | 多層マイクロストリップ線路 | |
| JPH0490601A (ja) | マイクロ波集積回路 | |
| JPH11186818A (ja) | 誘電体線路結合装置 | |
| JPH11308003A (ja) | 非放射性誘電体線路、モード変換回路、高周波回路 | |
| GB2095477A (en) | A stripline surface acoustic wave package | |
| JPH11330818A (ja) | 誘電体共振器結合構造、発振器、誘電体フィルタ、送受共用器および通信機 | |
| EP1820236A1 (en) | A transmission arrangement | |
| JPH01189202A (ja) | マイクロ波・ミリ波増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090317 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |