JP3539391B2 - 高周波増幅器、高周波モジュール、および通信装置 - Google Patents
高周波増幅器、高周波モジュール、および通信装置 Download PDFInfo
- Publication number
- JP3539391B2 JP3539391B2 JP2001074839A JP2001074839A JP3539391B2 JP 3539391 B2 JP3539391 B2 JP 3539391B2 JP 2001074839 A JP2001074839 A JP 2001074839A JP 2001074839 A JP2001074839 A JP 2001074839A JP 3539391 B2 JP3539391 B2 JP 3539391B2
- Authority
- JP
- Japan
- Prior art keywords
- slot
- electrode
- frequency
- slot line
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004891 communication Methods 0.000 title claims description 15
- 230000005540 biological transmission Effects 0.000 claims description 21
- 238000003780 insertion Methods 0.000 claims description 4
- 230000037431 insertion Effects 0.000 claims description 4
- 239000000758 substrate Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 7
- 238000002955 isolation Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、主にミリ波帯またはマイクロ波帯に用いられる増幅器、高周波モジュールおよび通信装置に関するものである。
【０００２】
【従来の技術】
従来のスロット線路に実装した能動素子および受動素子からなる高周波増幅器が▲１▼特表２０００−５００３０９に開示されている。
【０００３】
▲１▼の高周波増幅器においては、基板上に形成されたスロット線路を二つに分離し、この分離したスロット線路を入出力部として、能動素子（ＦＥＴ等）を基板上に実装している。ここで、能動素子の一つの端子を、分離した入出力端子間の電極部に接続している。
【０００４】
【発明が解決しようとする課題】
ところが、このような従来の高周波増幅器においては、次のような解決すべき課題があった。
▲１▼の高周波増幅器においては、二つに分離されたスロット線路を能動素子の入出力部としており、この能動素子の端子が、分離された入出力部の間に配置されている。このため、少なくとも増幅器の端子幅分だけスロット間の距離が遠くなり、スロット間の結合が小さくなってしまう。
【０００５】
例えば、実装される能動素子のバンプの直径を５０μｍとすると、少なくとも実装基板上に形成されるパッドの一辺は１００μｍとしなければならない。すなわち、スロット線路の入出力部間は、少なくとも１００μｍ以上離さなければならない。
【０００６】
図１１は従来の高周波増幅器におけるＦＥＴ実装パターンの周波数特性図である。
図１１は、基板厚みが０．２５４ｍｍ、基板の比誘電率が１０、スロット幅が０．１ｍｍ、分離されたスロット間の幅が０．１ｍｍ（１００μｍ）の場合について、周波数特性をシミュレーションした結果である。
【０００７】
図１１に示すように、広い周波数帯域でアイソレーション値が低下してしまい、例えば所望の特性を得るための減衰量となる挿入損失を−２０ｄＢとした場合には約７ＧＨｚの周波数幅しか、アイソレーション帯域が得られなくなってしまう。よって、能動素子に入力する信号が減少し、入出力部間を直接伝搬する信号が増加するため、増幅器のゲインが劣化し、増幅特性を得られる帯域が狭帯域化してしまう。
【０００８】
この発明の目的は、十分な増幅特性を広い周波数帯域で得ることができる、スロット線路による入出力部を備えた高周波増幅器、高周波モジュールおよび通信装置を構成することにある。
【０００９】
【課題を解決するための手段】
この発明は、スロット線路を入力側と出力側との二つのスロット線路に分離し、該二つのスロット線路を、前記分離した二つのスロット線路が強く結合し、ｅｖｅｎモード、ｏｄｄモードの共振周波数付近で挿入損失が増加して、二線路間の反射が大きくなる距離で直角に折り曲げて、伝送信号の波長の略１／４の長さのスロット線路部をそれぞれ形成し、スロット線路部同士で挟まれる位置以外の位置に能動素子のそれぞれの端子を接続して高周波増幅器を構成する。
【００１０】
また、この発明は、能動素子がスロット線路インターフェースのＦＥＴであり、ＦＥＴのソース電極をスロット線路を分離する電極に接続し、前記ソース電極が接続される実装回路基板上の電極からＤＣカット回路により分離された実装回路基板上の電極にゲート電極を接続し、ソース電極およびゲート電極からＤＣカット回路により分離された実装回路基板上の電極にドレイン電極を接続して高周波増幅器を構成する。
【００１１】
また、この発明は、前記高周波増幅器を備えて高周波モジュールを構成する。
【００１２】
また、この発明は、前記高周波モジュールを備えて通信装置を構成する。
【００１３】
【発明の実施の形態】
第１の実施形態に係る高周波増幅器の構成について、図１〜図４を参照して説明する。
図１は誘電体基板を用いたスロット線路の平面図、側面図および正面断面図である。
図２は高周波増幅器の平面図である。
図１、図２において、１は誘電体基板、２は上面電極、４ａ，４ａ’，４ｂ，４ｂ’はスロット、５はスロット線路であり、ＧはＦＥＴのゲート端子、ＤはＦＥＴのドレイン端子、ＳはＦＥＴのソース端子である。また、λは伝送（増幅）信号の波長である。４ａ，４ｂは伝送部のスロットであり、４ａ’，４ｂ’は整合部のスロットである。
【００１４】
図１に示すように、誘電体基板１の主面には上面電極２を形成しており、この上面電極２に所定位置でスロットを分離して、伝送部として機能するスロット４ａ，４ｂと、長さが伝送信号の約１／４波長である整合部として機能するスロット４ａ’，４ｂ’を形成している。この整合部のスロット４ａ’，４ｂ’は互いに対向しており、伝送部のスロット４ａ，４ｂに対して直角に形成されている。
各スロット４ａ，４ａ’，４ｂ，４ｂ’と誘電体基板１とでそれぞれスロット線路５を形成している。
【００１５】
次に、図２に示すように、対向する二本の整合部のスロット４ａ’，４ｂ’の延長線上にＤＣカット回路を接続し、スロットの折れ曲がり部にＦＥＴを接続しており、ＦＥＴの入出力部には、整合回路を接続している。
ここで、ＤＣカット回路は、二本の対向するスロットにより、三つの電極間に直流電流が流れることを防止している。これらスロットには略円形の共振器を結合させていて、伝送信号の周波数成分がバイアス回路側へ流れ込むことを防止している。
【００１６】
また、ＦＥＴのソース端子Ｓは、スロット４ａ（４ａ’）とスロット４ｂ（４ｂ’）とを分離する上面電極２に接続されるが、二本の整合部のスロット４ａ’，４ｂ’に挟まれた位置以外の位置で上面電極２に接続している。また、ドレイン端子Ｄおよびゲート端子Ｇは、ＤＣカット回路およびスロット４ａ，４ａ’，４ｂ，４ｂ’により、ソース端子Ｓから電気的に分離された上面電極２上の所定の位置にそれぞれ接続している。ドレイン端子Ｄとゲート端子Ｇとは互いにＤＣカット回路により電気的に分離している。
このような構造とすることにより、スロット４ａからＦＥＴに入力した信号がＦＥＴにより増幅され、スロット４ｂから出力される、スロット線路５（スロット４ａ，スロット４ｂ）を入出力線路とする高周波増幅器を構成している。
ここで、整合部のスロット４ａ’，４ｂ’の長さが伝送信号の約１／４波長であることにより、スロット線路からＦＥＴへ効率良く信号を伝送することができる。
【００１７】
図３は、基板厚みが０．２５４ｍｍ、基板の比誘電率が１０、スロット幅が０．１ｍｍ、分離されたスロット間の幅が０．０４ｍｍ（４０μｍ）の場合について、ＦＥＴ実装パターンの周波数特性をシミュレーションした結果である。
【００１８】
また、図４は、前記仕様を用いたＦＥＴ実装パターンを実測した周波数特性の結果である。
【００１９】
図３および図４に示すように、前記の仕様のスロット線路を用いることにより、アイソレーション特性が向上し、２０ｄＢを所望の減衰特性を得る基準とすると、アイソレーション帯域幅は約１２ＧＨｚとなり、従来の増幅器より帯域幅を広くすることができる。
【００２０】
よって、前記の構成とすることにより、二本のスロット線路が強く結合し、ｅｖｅｎモード、ｏｄｄモードの共振周波数付近で挿入損失が増加して、二線路間の反射が大きくなり、広い周波数帯域で優れたアイソレーション特性を得ることができる。よって、スロットを伝達してきた信号がＦＥＴに効率良く入力され、かつＦＥＴに入力する信号と増幅されＦＥＴから出力される信号とが結合しなくなり、広い周波数帯域で増幅器のゲインが向上する。
【００２１】
なお、ＦＥＴではなく他の能動素子を用いても同様の効果が得られる。しかし、ＦＥＴは高周波数帯域での各電気特性が他の能動素子に比較して優れているため、ＦＥＴを用いることにより、他の能動素子を用いた場合よりも優れた特性を得ることができる。
【００２２】
また、誘電体基板に設けたスロットの形状は、図１に示した形状に限らず、図５および図６に示すように、途中から更に屈折させたり、端部に円状および扇形状のスタブを設けたりしてもよい。
【００２３】
また、ソース端子Ｓが底面の対角線上に二つ設けられており、ゲート端子Ｇとドレイン端子Ｄとが対向する対角線上に設けられているＦＥＴにおいては、図７および図８に示したスロット線路を用いることにより、前述の高周波増幅器と同様の効果を得ることができる。
図５、図６、図７および図８はその他の高周波増幅器の平面図であり、整合素子、ＤＣカット回路等は省略してある。
図５〜図８において、１は誘電体基板、２は上面電極、４ａ，４ｂは伝送部のスロット、４ａ’，４ｂ’は整合部のスロット、６ａ，６ｂは扇形状または円状のスタブであり、ＧはＦＥＴのゲート端子、ＤはＦＥＴのドレイン端子、ＳはＦＥＴのソース端子である。
【００２４】
図５の（ａ），（ｂ）は、対向する二本の整合部のスロット４ａ’，４ｂ’のいずれか一本が、伝送部のスロット４ａ，４ｂに平行な方向に折れ曲がったスロット線路であり、（ｃ）は、対向する二本の整合部のスロット４ａ’，４ｂ’が、共に伝送部のスロット４ａ，４ｂに平行な方向に折れ曲がったスロット線路である。
図６の（ａ）は、整合部のスロット４ａ’，４ｂ’の端部にそれぞれ扇形状のスタブ６ａ，６ｂを設けたスロット線路であり、（ｂ）は、それぞれ円状のスタブ６ａ，６ｂを設けたスロット線路である。
図７の（ａ）に示すスロット線路は、図１に示した整合部のスロット４ｂ’を、伝送部のスロット４ｂに対して線対称となる方向に形成したものであるここで、スロット４ａ’，４ｂ’は長さが伝送信号波長の１／４となる整合部として形成されている。
【００２５】
図７の（ｂ）および（ｃ）は、図７の（ａ）に示す整合部のスロット４ａ’，４ｂ’の少なくとも一方または両方を、伝送部のスロット４ａ，４ｂに平行な方向に再度折り曲げた構造のスロット線路である。
図８の（ａ）に示すスロット線路は、図７に示した整合部のスロット４ａ’，４ｂ’の端部に扇形状のスタブ６ａ，６ｂを設けたスロット線路であり、（ｂ）は、円状のスタブ６ａ，６ｂを設けたスロット線路である。
【００２６】
次に、第２の実施形態に係る高周波モジュールの構成について、図９を参照して説明する。
図９は高周波モジュールのブロック図である。
図９において、ＡＮＴは送受信アンテナ、ＤＰＸはデュプレクサ、ＢＰＦａ、ＢＰＦｂはそれぞれ帯域通過フィルタ、ＰＡは電力増幅器、ＬＮＡは低雑音増幅器、ＭＩＸａ、ＭＩＸｂはそれぞれミキサ、ＯＳＣはオシレータ、ＩＦは中間周波信号である。
【００２７】
ＭＩＸａは変調信号と、ＯＳＣから出力された信号とを混合し、ＢＰＦａはＭＩＸａからの混合出力信号のうち送信周波数帯域のみを通過させ、ＰＡはこれを電力増幅してＤＰＸを介しＡＮＴより送信する。ＬＮＡはＤＰＸから取り出した受信信号を増幅する。ＢＰＦｂはＬＮＡから出力される受信信号のうち受信周波数帯域のみを通過させる。ＭＩＸｂは、ＯＳＣから出力された周波数信号と受信信号とをミキシングして中間周波信号ＩＦを出力する。
【００２８】
図９に示した増幅器ＰＡ，ＬＮＡ部分には、前記図１、図５〜図８に示した構造の高周波増幅器を用いることができる。このような広帯域幅で増幅特性の優れた高周波増幅器を使用することにより、低損失で通信性能に優れた高周波モジュールを構成する。
【００２９】
次に、第３の実施形態に係る通信装置の構成について、図１０を参照して説明する。
図１０は、第３の実施形態に係る通信装置の構成を示すブロック図である。 この通信装置は、図９に示した高周波モジュールと信号処理回路とから構成している。図１０に示す信号処理回路は、符号化・復号化回路、同期制御回路、変調器、復調器、およびＣＰＵなどから成り、この信号処理回路に送受信信号を入出力する回路を更に設けて、通信装置を構成する。
【００３０】
このように、本発明に係る高周波モジュールを使用することにより、低損失で通信性能に優れた通信装置を構成する。
【００３１】
【発明の効果】
この発明によれば、スロット線路を形成した実装用回路基板のスロット線路を入力側と出力側との二つのスロット線路に分離し、該二つのスロット線路をそれぞれ所定位置で折り曲げて、折り曲げ位置から見た一方を伝送部、他方を長さが伝送信号の約１／４波長の整合部とし、二つのスロット線路の整合部同士で挟まれる位置以外の位置に能動素子のそれぞれの端子を接続することにより、広い周波数帯域において低損失で高利得の高周波増幅器を構成することができる。
【００３２】
また、この発明によれば、能動素子がスロット線路インターフェースのＦＥＴであり、ＦＥＴのソース電極をスロット線路を分離する電極に接続し、前記ソース電極が接続される実装回路基板上の電極からＤＣカット回路により分離された実装回路基板上の電極にゲート電極を接続し、ソース電極およびゲート電極からＤＣカット回路により分離された実装回路基板上の電極にドレイン電極を接続することにより、他の能動素子よりも高周波数帯域での各特性がよいため、広い周波数帯域において更に低損失で高利得の高周波増幅器を構成することができる。
【００３３】
また、この発明によれば、前記高周波増幅器を備えることにより、低損失で通信性能に優れた高周波モジュールを構成することができる。
【００３４】
また、この発明によれば、前記高周波モジュールを備えることにより、低損失で通信性能に優れた通信装置を構成することができる。
【図面の簡単な説明】
【図１】第１の実施形態に係る高周波増幅器のスロット線路の平面図、側面図および正面断面図
【図２】第１の実施形態に係る高周波増幅器の平面図
【図３】高周波増幅器におけるＦＥＴ実装パターンの理論計算による周波数特性図
【図４】高周波増幅器におけるＦＥＴ実装パターンの測定結果による周波数特性図
【図５】他の構造の高周波増幅器の例を示す平面図
【図６】他の構造の高周波増幅器の例を示す平面図
【図７】他の構造の高周波増幅器の例を示す平面図
【図８】他の構造の高周波増幅器の例を示す平面図
【図９】第２の実施形態に係る高周波モジュールのブロック図
【図１０】第３の実施形態に係る通信装置のブロック図
【図１１】従来の高周波増幅器におけるＦＥＴ実装パターンのシミュレーションによる周波数特性図
【符号の説明】
１−誘電体基板
２−上面電極
４ａ，４ｂ−伝送部のスロット
４ａ’，４ｂ’−整合部のスロット
５−スロット線路
６ａ，６ｂ−スタブ
Ｄ−ＦＥＴのドレイン端子
Ｇ−ＦＥＴのゲート端子
Ｓ−ＦＥＴのソース端子
【発明の属する技術分野】
この発明は、主にミリ波帯またはマイクロ波帯に用いられる増幅器、高周波モジュールおよび通信装置に関するものである。
【０００２】
【従来の技術】
従来のスロット線路に実装した能動素子および受動素子からなる高周波増幅器が▲１▼特表２０００−５００３０９に開示されている。
【０００３】
▲１▼の高周波増幅器においては、基板上に形成されたスロット線路を二つに分離し、この分離したスロット線路を入出力部として、能動素子（ＦＥＴ等）を基板上に実装している。ここで、能動素子の一つの端子を、分離した入出力端子間の電極部に接続している。
【０００４】
【発明が解決しようとする課題】
ところが、このような従来の高周波増幅器においては、次のような解決すべき課題があった。
▲１▼の高周波増幅器においては、二つに分離されたスロット線路を能動素子の入出力部としており、この能動素子の端子が、分離された入出力部の間に配置されている。このため、少なくとも増幅器の端子幅分だけスロット間の距離が遠くなり、スロット間の結合が小さくなってしまう。
【０００５】
例えば、実装される能動素子のバンプの直径を５０μｍとすると、少なくとも実装基板上に形成されるパッドの一辺は１００μｍとしなければならない。すなわち、スロット線路の入出力部間は、少なくとも１００μｍ以上離さなければならない。
【０００６】
図１１は従来の高周波増幅器におけるＦＥＴ実装パターンの周波数特性図である。
図１１は、基板厚みが０．２５４ｍｍ、基板の比誘電率が１０、スロット幅が０．１ｍｍ、分離されたスロット間の幅が０．１ｍｍ（１００μｍ）の場合について、周波数特性をシミュレーションした結果である。
【０００７】
図１１に示すように、広い周波数帯域でアイソレーション値が低下してしまい、例えば所望の特性を得るための減衰量となる挿入損失を−２０ｄＢとした場合には約７ＧＨｚの周波数幅しか、アイソレーション帯域が得られなくなってしまう。よって、能動素子に入力する信号が減少し、入出力部間を直接伝搬する信号が増加するため、増幅器のゲインが劣化し、増幅特性を得られる帯域が狭帯域化してしまう。
【０００８】
この発明の目的は、十分な増幅特性を広い周波数帯域で得ることができる、スロット線路による入出力部を備えた高周波増幅器、高周波モジュールおよび通信装置を構成することにある。
【０００９】
【課題を解決するための手段】
この発明は、スロット線路を入力側と出力側との二つのスロット線路に分離し、該二つのスロット線路を、前記分離した二つのスロット線路が強く結合し、ｅｖｅｎモード、ｏｄｄモードの共振周波数付近で挿入損失が増加して、二線路間の反射が大きくなる距離で直角に折り曲げて、伝送信号の波長の略１／４の長さのスロット線路部をそれぞれ形成し、スロット線路部同士で挟まれる位置以外の位置に能動素子のそれぞれの端子を接続して高周波増幅器を構成する。
【００１０】
また、この発明は、能動素子がスロット線路インターフェースのＦＥＴであり、ＦＥＴのソース電極をスロット線路を分離する電極に接続し、前記ソース電極が接続される実装回路基板上の電極からＤＣカット回路により分離された実装回路基板上の電極にゲート電極を接続し、ソース電極およびゲート電極からＤＣカット回路により分離された実装回路基板上の電極にドレイン電極を接続して高周波増幅器を構成する。
【００１１】
また、この発明は、前記高周波増幅器を備えて高周波モジュールを構成する。
【００１２】
また、この発明は、前記高周波モジュールを備えて通信装置を構成する。
【００１３】
【発明の実施の形態】
第１の実施形態に係る高周波増幅器の構成について、図１〜図４を参照して説明する。
図１は誘電体基板を用いたスロット線路の平面図、側面図および正面断面図である。
図２は高周波増幅器の平面図である。
図１、図２において、１は誘電体基板、２は上面電極、４ａ，４ａ’，４ｂ，４ｂ’はスロット、５はスロット線路であり、ＧはＦＥＴのゲート端子、ＤはＦＥＴのドレイン端子、ＳはＦＥＴのソース端子である。また、λは伝送（増幅）信号の波長である。４ａ，４ｂは伝送部のスロットであり、４ａ’，４ｂ’は整合部のスロットである。
【００１４】
図１に示すように、誘電体基板１の主面には上面電極２を形成しており、この上面電極２に所定位置でスロットを分離して、伝送部として機能するスロット４ａ，４ｂと、長さが伝送信号の約１／４波長である整合部として機能するスロット４ａ’，４ｂ’を形成している。この整合部のスロット４ａ’，４ｂ’は互いに対向しており、伝送部のスロット４ａ，４ｂに対して直角に形成されている。
各スロット４ａ，４ａ’，４ｂ，４ｂ’と誘電体基板１とでそれぞれスロット線路５を形成している。
【００１５】
次に、図２に示すように、対向する二本の整合部のスロット４ａ’，４ｂ’の延長線上にＤＣカット回路を接続し、スロットの折れ曲がり部にＦＥＴを接続しており、ＦＥＴの入出力部には、整合回路を接続している。
ここで、ＤＣカット回路は、二本の対向するスロットにより、三つの電極間に直流電流が流れることを防止している。これらスロットには略円形の共振器を結合させていて、伝送信号の周波数成分がバイアス回路側へ流れ込むことを防止している。
【００１６】
また、ＦＥＴのソース端子Ｓは、スロット４ａ（４ａ’）とスロット４ｂ（４ｂ’）とを分離する上面電極２に接続されるが、二本の整合部のスロット４ａ’，４ｂ’に挟まれた位置以外の位置で上面電極２に接続している。また、ドレイン端子Ｄおよびゲート端子Ｇは、ＤＣカット回路およびスロット４ａ，４ａ’，４ｂ，４ｂ’により、ソース端子Ｓから電気的に分離された上面電極２上の所定の位置にそれぞれ接続している。ドレイン端子Ｄとゲート端子Ｇとは互いにＤＣカット回路により電気的に分離している。
このような構造とすることにより、スロット４ａからＦＥＴに入力した信号がＦＥＴにより増幅され、スロット４ｂから出力される、スロット線路５（スロット４ａ，スロット４ｂ）を入出力線路とする高周波増幅器を構成している。
ここで、整合部のスロット４ａ’，４ｂ’の長さが伝送信号の約１／４波長であることにより、スロット線路からＦＥＴへ効率良く信号を伝送することができる。
【００１７】
図３は、基板厚みが０．２５４ｍｍ、基板の比誘電率が１０、スロット幅が０．１ｍｍ、分離されたスロット間の幅が０．０４ｍｍ（４０μｍ）の場合について、ＦＥＴ実装パターンの周波数特性をシミュレーションした結果である。
【００１８】
また、図４は、前記仕様を用いたＦＥＴ実装パターンを実測した周波数特性の結果である。
【００１９】
図３および図４に示すように、前記の仕様のスロット線路を用いることにより、アイソレーション特性が向上し、２０ｄＢを所望の減衰特性を得る基準とすると、アイソレーション帯域幅は約１２ＧＨｚとなり、従来の増幅器より帯域幅を広くすることができる。
【００２０】
よって、前記の構成とすることにより、二本のスロット線路が強く結合し、ｅｖｅｎモード、ｏｄｄモードの共振周波数付近で挿入損失が増加して、二線路間の反射が大きくなり、広い周波数帯域で優れたアイソレーション特性を得ることができる。よって、スロットを伝達してきた信号がＦＥＴに効率良く入力され、かつＦＥＴに入力する信号と増幅されＦＥＴから出力される信号とが結合しなくなり、広い周波数帯域で増幅器のゲインが向上する。
【００２１】
なお、ＦＥＴではなく他の能動素子を用いても同様の効果が得られる。しかし、ＦＥＴは高周波数帯域での各電気特性が他の能動素子に比較して優れているため、ＦＥＴを用いることにより、他の能動素子を用いた場合よりも優れた特性を得ることができる。
【００２２】
また、誘電体基板に設けたスロットの形状は、図１に示した形状に限らず、図５および図６に示すように、途中から更に屈折させたり、端部に円状および扇形状のスタブを設けたりしてもよい。
【００２３】
また、ソース端子Ｓが底面の対角線上に二つ設けられており、ゲート端子Ｇとドレイン端子Ｄとが対向する対角線上に設けられているＦＥＴにおいては、図７および図８に示したスロット線路を用いることにより、前述の高周波増幅器と同様の効果を得ることができる。
図５、図６、図７および図８はその他の高周波増幅器の平面図であり、整合素子、ＤＣカット回路等は省略してある。
図５〜図８において、１は誘電体基板、２は上面電極、４ａ，４ｂは伝送部のスロット、４ａ’，４ｂ’は整合部のスロット、６ａ，６ｂは扇形状または円状のスタブであり、ＧはＦＥＴのゲート端子、ＤはＦＥＴのドレイン端子、ＳはＦＥＴのソース端子である。
【００２４】
図５の（ａ），（ｂ）は、対向する二本の整合部のスロット４ａ’，４ｂ’のいずれか一本が、伝送部のスロット４ａ，４ｂに平行な方向に折れ曲がったスロット線路であり、（ｃ）は、対向する二本の整合部のスロット４ａ’，４ｂ’が、共に伝送部のスロット４ａ，４ｂに平行な方向に折れ曲がったスロット線路である。
図６の（ａ）は、整合部のスロット４ａ’，４ｂ’の端部にそれぞれ扇形状のスタブ６ａ，６ｂを設けたスロット線路であり、（ｂ）は、それぞれ円状のスタブ６ａ，６ｂを設けたスロット線路である。
図７の（ａ）に示すスロット線路は、図１に示した整合部のスロット４ｂ’を、伝送部のスロット４ｂに対して線対称となる方向に形成したものであるここで、スロット４ａ’，４ｂ’は長さが伝送信号波長の１／４となる整合部として形成されている。
【００２５】
図７の（ｂ）および（ｃ）は、図７の（ａ）に示す整合部のスロット４ａ’，４ｂ’の少なくとも一方または両方を、伝送部のスロット４ａ，４ｂに平行な方向に再度折り曲げた構造のスロット線路である。
図８の（ａ）に示すスロット線路は、図７に示した整合部のスロット４ａ’，４ｂ’の端部に扇形状のスタブ６ａ，６ｂを設けたスロット線路であり、（ｂ）は、円状のスタブ６ａ，６ｂを設けたスロット線路である。
【００２６】
次に、第２の実施形態に係る高周波モジュールの構成について、図９を参照して説明する。
図９は高周波モジュールのブロック図である。
図９において、ＡＮＴは送受信アンテナ、ＤＰＸはデュプレクサ、ＢＰＦａ、ＢＰＦｂはそれぞれ帯域通過フィルタ、ＰＡは電力増幅器、ＬＮＡは低雑音増幅器、ＭＩＸａ、ＭＩＸｂはそれぞれミキサ、ＯＳＣはオシレータ、ＩＦは中間周波信号である。
【００２７】
ＭＩＸａは変調信号と、ＯＳＣから出力された信号とを混合し、ＢＰＦａはＭＩＸａからの混合出力信号のうち送信周波数帯域のみを通過させ、ＰＡはこれを電力増幅してＤＰＸを介しＡＮＴより送信する。ＬＮＡはＤＰＸから取り出した受信信号を増幅する。ＢＰＦｂはＬＮＡから出力される受信信号のうち受信周波数帯域のみを通過させる。ＭＩＸｂは、ＯＳＣから出力された周波数信号と受信信号とをミキシングして中間周波信号ＩＦを出力する。
【００２８】
図９に示した増幅器ＰＡ，ＬＮＡ部分には、前記図１、図５〜図８に示した構造の高周波増幅器を用いることができる。このような広帯域幅で増幅特性の優れた高周波増幅器を使用することにより、低損失で通信性能に優れた高周波モジュールを構成する。
【００２９】
次に、第３の実施形態に係る通信装置の構成について、図１０を参照して説明する。
図１０は、第３の実施形態に係る通信装置の構成を示すブロック図である。 この通信装置は、図９に示した高周波モジュールと信号処理回路とから構成している。図１０に示す信号処理回路は、符号化・復号化回路、同期制御回路、変調器、復調器、およびＣＰＵなどから成り、この信号処理回路に送受信信号を入出力する回路を更に設けて、通信装置を構成する。
【００３０】
このように、本発明に係る高周波モジュールを使用することにより、低損失で通信性能に優れた通信装置を構成する。
【００３１】
【発明の効果】
この発明によれば、スロット線路を形成した実装用回路基板のスロット線路を入力側と出力側との二つのスロット線路に分離し、該二つのスロット線路をそれぞれ所定位置で折り曲げて、折り曲げ位置から見た一方を伝送部、他方を長さが伝送信号の約１／４波長の整合部とし、二つのスロット線路の整合部同士で挟まれる位置以外の位置に能動素子のそれぞれの端子を接続することにより、広い周波数帯域において低損失で高利得の高周波増幅器を構成することができる。
【００３２】
また、この発明によれば、能動素子がスロット線路インターフェースのＦＥＴであり、ＦＥＴのソース電極をスロット線路を分離する電極に接続し、前記ソース電極が接続される実装回路基板上の電極からＤＣカット回路により分離された実装回路基板上の電極にゲート電極を接続し、ソース電極およびゲート電極からＤＣカット回路により分離された実装回路基板上の電極にドレイン電極を接続することにより、他の能動素子よりも高周波数帯域での各特性がよいため、広い周波数帯域において更に低損失で高利得の高周波増幅器を構成することができる。
【００３３】
また、この発明によれば、前記高周波増幅器を備えることにより、低損失で通信性能に優れた高周波モジュールを構成することができる。
【００３４】
また、この発明によれば、前記高周波モジュールを備えることにより、低損失で通信性能に優れた通信装置を構成することができる。
【図面の簡単な説明】
【図１】第１の実施形態に係る高周波増幅器のスロット線路の平面図、側面図および正面断面図
【図２】第１の実施形態に係る高周波増幅器の平面図
【図３】高周波増幅器におけるＦＥＴ実装パターンの理論計算による周波数特性図
【図４】高周波増幅器におけるＦＥＴ実装パターンの測定結果による周波数特性図
【図５】他の構造の高周波増幅器の例を示す平面図
【図６】他の構造の高周波増幅器の例を示す平面図
【図７】他の構造の高周波増幅器の例を示す平面図
【図８】他の構造の高周波増幅器の例を示す平面図
【図９】第２の実施形態に係る高周波モジュールのブロック図
【図１０】第３の実施形態に係る通信装置のブロック図
【図１１】従来の高周波増幅器におけるＦＥＴ実装パターンのシミュレーションによる周波数特性図
【符号の説明】
１−誘電体基板
２−上面電極
４ａ，４ｂ−伝送部のスロット
４ａ’，４ｂ’−整合部のスロット
５−スロット線路
６ａ，６ｂ−スタブ
Ｄ−ＦＥＴのドレイン端子
Ｇ−ＦＥＴのゲート端子
Ｓ−ＦＥＴのソース端子
Claims (4)
- スロット線路を形成した実装用回路基板上に、前記スロット線路を用いて入出力する能動素子を実装してなる高周波増幅器において、
前記スロット線路を入力側と出力側との二つのスロット線路に所定位置で分離し、該所定位置から前記二つのスロット線路を、前記分離した二つのスロット線路が強く結合し、ｅｖｅｎモード、ｏｄｄモードの共振周波数付近で挿入損失が増加して、二線路間の反射が大きくなる距離で直角に折り曲げて、伝送信号の波長の略１／４の長さのスロット線路部をそれぞれ形成し、
前記スロット線路部同士で挟まれる位置以外の位置に前記能動素子のそれぞれの端子を接続した高周波増幅器。 - 前記能動素子がスロット線路インターフェースのＦＥＴであり、該ＦＥＴのソース電極を前記スロット線路を分離する電極に接続し、前記ソース電極が接続される実装回路基板上の電極からＤＣカット回路により分離された実装回路基板上の電極にゲート電極を接続し、前記ソース電極およびゲート電極からＤＣカット回路により分離された前記実装回路基板上の電極にドレイン電極を接続した請求項１に記載の高周波増幅器。
- 請求項１または請求項２に記載の高周波増幅器を備えた高周波モジュール。
- 請求項３に記載の高周波モジュールを備えた通信装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001074839A JP3539391B2 (ja) | 2001-03-15 | 2001-03-15 | 高周波増幅器、高周波モジュール、および通信装置 |
| US10/096,885 US6606000B2 (en) | 2001-03-15 | 2002-03-13 | Radio-frequency amplifier, radio-frequency module and communication device |
| EP02005854A EP1241730A3 (en) | 2001-03-15 | 2002-03-14 | Radio-frequency amplifier, radio-frequency module and communication device |
| KR1020020014031A KR100543437B1 (ko) | 2001-03-15 | 2002-03-15 | 무선 주파수 증폭기, 무선 주파수 모듈, 그리고 통신 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001074839A JP3539391B2 (ja) | 2001-03-15 | 2001-03-15 | 高周波増幅器、高周波モジュール、および通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002280847A JP2002280847A (ja) | 2002-09-27 |
| JP3539391B2 true JP3539391B2 (ja) | 2004-07-07 |
Family
ID=18932030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001074839A Expired - Fee Related JP3539391B2 (ja) | 2001-03-15 | 2001-03-15 | 高周波増幅器、高周波モジュール、および通信装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6606000B2 (ja) |
| EP (1) | EP1241730A3 (ja) |
| JP (1) | JP3539391B2 (ja) |
| KR (1) | KR100543437B1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1890875A (zh) * | 2003-12-05 | 2007-01-03 | 株式会社村田制作所 | 射频放大器及射频无线通信装置 |
| JP4211061B2 (ja) * | 2004-04-12 | 2009-01-21 | 株式会社村田製作所 | 高周波能動装置 |
| WO2008093697A1 (ja) * | 2007-01-31 | 2008-08-07 | Mitsubishi Electric Corporation | マイクロ波装置及び高周波装置及び高周波機器 |
| JP5287390B2 (ja) | 2009-03-16 | 2013-09-11 | ソニー株式会社 | 半導体装置、伝送システム、半導体装置の製造方法及び伝送システムの製造方法 |
| JP5361951B2 (ja) * | 2011-06-17 | 2013-12-04 | 株式会社東芝 | 半導体電力増幅器 |
| US9048232B2 (en) * | 2012-04-30 | 2015-06-02 | Dialog Semiconductor B.V. | Package with integrated pre-match circuit and harmonic suppression |
| US10447959B2 (en) * | 2017-11-20 | 2019-10-15 | Waymo Llc | Power over data line (PODL) board design method to improve data channel performance |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2147472A (en) * | 1983-09-30 | 1985-05-09 | Philips Electronic Associated | RF-solid-state arrangement |
| US5983089A (en) * | 1994-09-26 | 1999-11-09 | Endgate Corporation | Slotline-mounted flip chip |
| US5623231A (en) | 1994-09-26 | 1997-04-22 | Endgate Corporation | Push-pull power amplifier |
| US5610563A (en) | 1994-09-26 | 1997-03-11 | Endgate Corporation | Slot line to CPW circuit structure |
| JP3189691B2 (ja) * | 1996-07-10 | 2001-07-16 | 株式会社村田製作所 | 高周波半導体デバイス |
| JP3045074B2 (ja) * | 1996-07-26 | 2000-05-22 | 株式会社村田製作所 | 誘電体線路、電圧制御発振器、ミキサーおよび回路モジュール |
| JP3067675B2 (ja) * | 1997-02-27 | 2000-07-17 | 株式会社村田製作所 | 平面誘電体集積回路 |
| KR19990025957A (ko) * | 1997-09-19 | 1999-04-06 | 김영환 | 단일평면 매직-t |
-
2001
- 2001-03-15 JP JP2001074839A patent/JP3539391B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-13 US US10/096,885 patent/US6606000B2/en not_active Expired - Fee Related
- 2002-03-14 EP EP02005854A patent/EP1241730A3/en not_active Withdrawn
- 2002-03-15 KR KR1020020014031A patent/KR100543437B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US20020130723A1 (en) | 2002-09-19 |
| JP2002280847A (ja) | 2002-09-27 |
| KR20020073431A (ko) | 2002-09-26 |
| EP1241730A2 (en) | 2002-09-18 |
| US6606000B2 (en) | 2003-08-12 |
| KR100543437B1 (ko) | 2006-01-23 |
| EP1241730A3 (en) | 2004-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7095292B2 (en) | High-frequency line transducer, having an electrode opening surrounded by inner and outer vias | |
| US6326866B1 (en) | Bandpass filter, duplexer, high-frequency module and communications device | |
| JP2004023567A (ja) | 誘電体フィルタの実装構造、誘電体フィルタ装置、誘電体デュプレクサの実装構造および通信装置 | |
| JP3539391B2 (ja) | 高周波増幅器、高周波モジュール、および通信装置 | |
| JP3582350B2 (ja) | 誘電体フィルタ、送受共用器および通信機 | |
| KR100397732B1 (ko) | 유전체 필터, 듀플렉서 및 이를 포함하는 통신기 장치 | |
| US6538526B2 (en) | Transmission line connection structure, high frequency module, and communication device | |
| KR100401972B1 (ko) | 유전체 필터, 유전체 듀플렉서 및 통신 장치 | |
| JP3678194B2 (ja) | 伝送線路および送受信装置 | |
| JP2004320351A (ja) | デュアルモード・バンドパスフィルタ、デュプレクサ及び無線通信装置 | |
| KR100352573B1 (ko) | 유전체 필터, 유전체 듀플렉서, 및 통신기 | |
| EP1294042B1 (en) | Dielectric filter, dielectric duplexer, and communication device | |
| JPH11312902A (ja) | 誘電体フィルタ、送受共用器および通信機 | |
| JP2002100904A (ja) | 導波管型誘電体デュプレクサ | |
| JP2000357902A (ja) | 平面フィルタおよびそれを用いたデュプレクサおよびそれらを用いた高周波モジュールおよびそれを用いた通信装置 | |
| JP2004297369A (ja) | フィルタ回路、デュプレクサおよび通信装置 | |
| JP2002237701A (ja) | 導波管型誘電体フィルタ | |
| JP2002176302A (ja) | 方向性結合器、高周波モジュールおよび通信装置 | |
| JP2002094303A (ja) | 導波管型誘電体フィルタ用変換器 | |
| JP2002204104A (ja) | 導波管型誘電体フィルタ | |
| JPH1117403A (ja) | フィルタ | |
| JP2006115333A (ja) | 共振器装置、発振器、フィルタおよび無線装置 | |
| JPH0888505A (ja) | マイクロ波回路 | |
| JPH0758521A (ja) | ストリップライン共振器 | |
| JP2004032471A (ja) | 分波回路および分波装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031202 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040302 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040315 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120402 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |