JPH10268963A

JPH10268963A - 情報処理装置

Info

Publication number: JPH10268963A
Application number: JP9077390A
Authority: JP
Inventors: Kaoru Kawada; 薫河田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1997-03-28
Filing date: 1997-03-28
Publication date: 1998-10-09
Also published as: FI980665A0; US6076171A; KR19980080782A; FI980665A; TW417045B

Abstract

(57)【要約】【課題】コンピュータ等において使用環境の劣化を抑
えつつ確実に消費電力を低減する。【解決手段】システムクロックの周波数を連続的に変
化させることのできる基準信号発生器を用い、コントロ
ールソフトウェアによりＣＰＵ能力を制御する。即ち、
まずＣＰＵビジー比を検出し（Ｓ１０）、その結果に基
きＣＰＵ能力が不足、過多、適正のいずれであるかを判
定する（Ｓ１２）。ＣＰＵ能力が不足の場合はシステム
クロック周波数を所定の変化率で上げるように指示し
（Ｓ１４）、過多の場合は下げるように指示する（Ｓ１
６）。その後、クロック周波数の所定の単位変化量に相
当する時間が経過してからステップＳ１０へ戻る（Ｓ１
８、Ｓ２０）。一方、ＣＰＵ能力が適正と判定された場
合は、そのままステップＳ１０へ戻る。以上のようなク
ロック周波数の変更により、ＣＰＵ能力が、要求される
作業内容に対して適正とされる所定範囲に調整される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、システムクロック
の周波数などを変えることにより消費電力を制御するこ
とができる携帯型コンピュータ等の情報処理装置に関す
る。

【０００２】

【従来の技術】近年、マイクロソフトウィンドウズ(Mic
rosoft Windows)に代表されるような高機能のオペレー
ティングシステム、あるいは、インテルペンティアムプ
ロセッサ(Intel Pentium Processor)に代表される高性
能ＣＰＵ（中央処理装置）の出現により、パーソナルコ
ンピュータの分野においても、その処理機能の大幅な向
上が実現されている。同時にコンピュータシステムが消
費する電力も増大する傾向にあり、一方ではＩＣプロセ
スの改善等で消費電力低減の努力がなされている。一層
の機能向上が求められる中で、これらの消費電力低減手
段は有効な手段として作用し、単位機能あたりの消費電
力低減には寄与しているが、ＣＰＵが消費する電力の絶
対値を低減するまでには至っていない場合が多い。ま
た、低消費電力対策を施されたＣＰＵの市場への投入時
期が、非低消費電力ＣＰＵよりも遅れることにより、特
にバッテリーでの駆動が一般的であり、低消費電力を必
要とする携帯型情報機器（例えばノート型パーソナルコ
ンピュータ）においては、前世代、前々世代ＣＰＵの低
消費電力版を用いることを強いられ、システムとしての
機能が不足しがちである。このような状況に対して、コ
ンピュータシステムの消費電力を低減させる方法が幾つ
か提案されている。

【０００３】コンピュータシステムの消費電力を低減す
る方法の一つとして、ＣＰＵクロック周波数を低下させ
るという方法が知られている。これは、従来から多くの
ラップトップあるいはノート型パーソナルコンピュータ
などに採用されているように、初期状態もしくは使用の
途中の状態で専用のキー入力等で使用者に対してＣＰＵ
クロック周波数の選択を可能とし、低いＣＰＵクロック
周波数を選択させることで、コンピュータシステム全体
の能力を低下させ、その結果として消費電力の低減を図
るものである。具体的には、例えば９０MHzクロックで
の動作が可能なＣＰＵを５０MHzクロックで動作させる
ことにより、概ね消費電力を半分に低減することができ
る。

【０００４】また、従来におけるコンピュータシステム
の消費電力節約機能として、例えば特開平７−２１９６
７０号公報に記載されているように、キー・センス・ル
ーチン実行のような使用者がコンピュータシステムに対
して直接的に行うイベント（キー入力）の発生を検知し
て、ＣＰＵのクロック周波数を一定の低い状態に遷移さ
せ、ＣＰＵの消費電力を低減する方法が提案されてい
る。

【０００５】特開平７−２１９６７０号公報に記載の上
記方法は、高いＣＰＵ能力を必要としないキー・センス
・ルーチン実行時にシステムの能力を低下させること
で、使用者の使い勝手を損なうことなく、システムの消
費電力を低減する機能を提供することを目的としてい
る。

【０００６】

【発明が解決しようとする課題】コンピュータシステム
の消費電力低減に関する上述の２つの従来方法のうち、
前者は、ＣＰＵクロック周波数を低くすることで、ＣＰ
Ｕ機能を制限し、同時に消費電力を低減するものであ
る。しかし、ＣＰＵ機能自身を制限してしまうことで、
同時にコンピュータシステムの能力が低下することにな
り、前世代、前々世代ＣＰＵの低消費電力版を用いるこ
とと本質的には大差がない。さらには、ＣＰＵ本来の最
大仕様能力を実現できないことから、使用者に対して不
快感を与えることになる。

【０００７】一方、後者は、特に高いＣＰＵ能力を必要
としないキー・センス・ルーチン実行時のみにＣＰＵク
ロック周波数を低下させ消費電力の低減を図ることか
ら、使用者に対して不快感を与えることを防止する機能
を有している。しかし、キー・センス・ルーチン実行時
以外の時間には、この消費電力低減機能は働かない。キ
ー・センス・ルーチン実行時以外の高いＣＰＵ能力を必
要としない時間、例えばワードプロセッサー・ソフトウ
ェアを使用している場合において使用者が入力するため
の文章を考えている時間等であってもＣＰＵ能力は低下
せず、このような時間においては無駄な電力が消費され
る。

【０００８】さらには、キー・センス・ルーチン実行時
に低下させるＣＰＵクロック周波数の値として、使用者
の不快感防止を優先させることで比較的高い周波数に設
定した場合、消費電力低減の効果は低下し、逆に消費電
力低減効果を優先させることで比較的低い周波数に設定
した場合、使用者に不快感を及ぼす危険がある。キー入
力操作のスピードあるいは頻度は、使用者およびその時
の作業内容により異なることから、低下させるＣＰＵク
ロック周波数値の設定を画一的に行うことは難しい。

【０００９】本発明は、上述の問題を解決すべくなされ
たものであって、その目的は、ＣＰＵ能力の低下によっ
て使用者に不快感を与えるという事態を回避しつつ、確
実に消費電力の低減を実現することのできるコンピュー
タシステム等の情報処理装置を提供することにある。

【００１０】

【課題を解決するための手段】上記課題を解決するため
に成された本発明に係る第１の情報処理装置では、ＣＰ
Ｕ、記憶装置および基準信号発生器を備え、基準信号発
生器が発生させるシステムクロックに基づき動作する情
報処理装置において、前記ＣＰＵへの負荷量を示す動作
状態を検知する検知手段と、検知手段によって検知され
た前記動作状態が予めＣＰＵの適正負荷範囲として規定
された基準範囲内となるように、前記システムクロック
の周波数を制御するクロック制御手段と、を備えた構成
としている。

【００１１】本発明に係る第２の情報処理装置では、上
記第１の情報処理装置において、前記検知手段は、前記
ＣＰＵへの負荷量を示す動作状態として、所定の基準時
間Ｔにおいて前記ＣＰＵがビジー状態にある時間の総和
Ｔｂの該基準時間Ｔに対する比率として定義されるＣＰ
Ｕビジー比Ｔｂ／Ｔを検知し、前記適正負荷範囲は、Ｃ
ＰＵビジー比Ｔｂ／Ｔの範囲を規定することにより与え
られる、ことを特徴としている。

【００１２】本発明に係る第３の情報処理装置では、上
記第１の情報処理装置において、前記クロック制御手段
は、所定範囲の周波数のうちの任意の周波数のシステム
クロックを前記基準信号発生器に発生させる周波数制御
手段を有し、該周波数制御手段で前記システムクロック
の周波数を制御することにより、前記検知手段によって
検知された前記動作状態を前記適正負荷範囲内とする、
ことを特徴としている。

【００１３】本発明に係る第４の情報処理装置では、上
記第１の情報処理装置において、前記クロック制御手段
は、外部から入力される制御信号により前記システムク
ロックの周波数を所定の変化率で変化させる指示として
該周波数を上昇させる指示と低下させる指示のいずれを
も行うことができる周波数制御手段を有し、該周波数制
御手段で前記システムクロックの周波数を変化させるこ
とにより、前記検知手段によって検知された前記動作状
態を前記適正負荷範囲内とする、ことを特徴としてい
る。

【００１４】本発明に係る第５の情報処理装置では、上
記第１の情報処理装置において、前記クロック制御手段
は、外部からの制御信号により前記システムクロックの
単位時間当たりの周波数変化量を設定して該周波数変化
量にしたがって前記システムクロックの周波数を変化さ
せる周波数制御手段を有し、該周波数制御手段で前記シ
ステムクロックの周波数を制御することにより、前記検
知手段によって検知された前記動作状態を前記適正負荷
範囲内とする、ことを特徴としている。

【００１５】本発明に係る第６の情報処理装置では、上
記第２の情報処理装置において、前記クロック制御手段
は、前記システムクロックの周波数を変化させる周波数
制御手段と、前記検知手段によって検知されたＣＰＵビ
ジー比Ｔｂ／Ｔが前記適正負荷範囲に対応するＣＰＵビ
ジー比Ｔｂ／Ｔの許容範囲に含まれるか否かを判定する
判定手段とを有し、判定手段によって前記判定を行いつ
つ周波数制御手段によって前記システムクロックの周波
数を所定の単位変化量ずつ変化させることにより、前記
ＣＰＵビジー比を前記許容範囲内へと移行させることを
特徴としている。

【００１６】本発明に係る第７の情報処理装置では、上
記第６の情報処理装置において、前記クロック制御手段
は、単位時間当たりの周波数変化量として予め設定され
た周波数変化率に対して、前記判定手段による１回の判
定当たりの時間として規定時間を定義し、前記判定手段
による判定後に前記周波数変化率で前記システムクロッ
クの周波数が変化してから前記判定手段による次の判定
までの時間を前記規定時間となるように制御する計時制
御手段を有する、ことを特徴としている。

【００１７】本発明に係る第８の情報処理装置では、Ｃ
ＰＵ、記憶装置および基準信号発生器を備え、基準信号
発生器が発生させるシステムクロックに基づき動作する
情報処理装置において、前記ＣＰＵへの負荷量を示す動
作状態として、所定の基準時間Ｔにおいて前記ＣＰＵが
ビジー状態にある時間の総和Ｔｂの該基準時間Ｔに対す
る比率として定義されるＣＰＵビジー比Ｔｂ／Ｔを検知
する検知手段と、検知手段によって検知されたＣＰＵビ
ジー比Ｔｂ／Ｔが、予めＣＰＵの適正負荷範囲として規
定された基準範囲に対応するＣＰＵビジー比Ｔｂ／Ｔの
許容範囲に入るように、前記システムクロックから得ら
れるＣＰＵクロックを制御するクロック制御手段とを備
え、前記クロック制御手段は、予め用意された複数の異
なる周波数の中からいずれかの周波数を選択し、前記Ｃ
ＰＵクロックの周波数を選択した周波数とする周波数制
御手段と、前記ＣＰＵクロックが周期的にパルスが存在
しない期間を有し、所定の単位期間においてパルスが存
在する期間の総和の該単位期間に対する比率として定義
されるデューティ比として予め用意された複数のデュー
ティ比の中からいずれかのデューティ比を選択し、前記
ＣＰＵクロックのデューティ比を選択したデューティ比
とするデューティ比制御手段と、前記ＣＰＵクロックの
周波数とデューティ比との対を１要素とし、前記ＣＰＵ
クロックの周波数とデューティ比との各種組合せに対応
する各要素を、前記ＣＰＵクロックの周波数とデューテ
ィ比との積で定義されるＣＰＵ性能レベルの小さい順ま
たは大きい順に並べたテーブルを記憶している記憶手段
と、検知手段によって検知されたビジー比Ｔｂ／Ｔが前
記許容範囲に入っているか否かを判定する判定手段とを
有し、判定手段によって前記判定を行いつつ、前記テー
ブルにおける隣接要素間の移行に相当する前記ＣＰＵク
ロックの周波数およびデューティ比の１ステップ分の変
更を周波数制御手段およびデューティ比制御手段によっ
て順次行わせることにより、前記ビジー比Ｔｂ／Ｔを前
記許容範囲内へと移行させる、という構成としている。

【００１８】本発明に係る第９の情報処理装置では、上
記第８の情報処理装置において、前記クロック制御手段
は、前記テーブルにおける隣接要素間の移行の複数回分
に相当する、前記ＣＰＵクロックの周波数およびデュー
ティ比の複数ステップ分を単位とする変更を、周波数制
御手段およびデューティ比制御手段によって行わせるこ
とを可能としたことを特徴としている。

【００１９】本発明に係る第１０の情報処理装置では、
上記第８の情報処理装置において、前記ＣＰＵクロック
の周波数とデューティ比との組合せとして同一のＣＰＵ
性能レベルを与える組合せが複数存在する場合に、前記
テーブルは該複数の組合せのうち前記ＣＰＵクロックの
周波数が最も低い組合せ又は相対的に低い組み合わせを
要素として含むことを特徴としている。

【００２０】本発明に係る第１１の情報処理装置では、
上記第２の情報処理装置において、前記基準時間Ｔは0.
2秒以下であることを特徴としている。

【００２１】本発明に係る第１２の情報処理装置では、
上記第１または第８の情報処理装置において、前記クロ
ック制御手段を動作させるか否かを、特定のキー入力に
よる信号を含む所定の外部入力信号により制御する動作
制御手段を備えることを特徴としている。

【００２２】本発明に係る第１３の情報処理装置では、
上記第１２の情報処理装置において、前記動作制御手段
は、前記クロック制御手段を動作状態から非動作状態へ
と遷移させた直後における前記ＣＰＵクロックの状態
を、該遷移の直前における前記ＣＰＵクロックの状態の
ままとすることができることを特徴としている。

【００２３】本発明に係る第１４の情報処理装置では、
上記第１の情報処理装置において、前記クロック制御手
段を動作させるか否かを、特定のキー入力による信号を
含む所定の外部入力信号により制御する動作制御手段を
備え、前記動作制御手段は、前記クロック制御手段を動
作状態から非動作状態へと遷移させた直後における前記
システムクロックの周波数を、該遷移前の周波数にかか
わらず、前記基準信号発生器が発生しうる最高周波数ま
たは最低周波数とすることができる、ことを特徴として
いる。

【００２４】本発明に係る第１５の情報処理装置では、
上記第８の情報処理装置において、前記クロック制御手
段を動作させるか否かを、特定のキー入力による信号を
含む所定の外部入力信号により制御する動作制御手段を
備え、前記動作制御手段は、前記クロック制御手段を動
作状態から非動作状態へと遷移させた直後における前記
ＣＰＵクロックの周波数およびデューティ比を、該遷移
前の周波数およびデューティにかかわらず、前記テーブ
ルにおける各要素のうち前記ＣＰＵ性能レベルが最大と
なる要素または最小となる要素に対応する周波数および
デューティ比とすることができる、ことを特徴としてい
る。

【００２５】本発明に係る第１６の情報処理装置では、
上記第１４の情報処理装置において、前記基準信号発生
器が発生しうる最大周波数と最低周波数のうちのいずれ
かを選択するための選択手段を備え、前記動作制御手段
は、前記クロック制御手段を動作状態から非動作状態へ
と遷移させた直後における前記システムクロックの周波
数を、選択手段で選択された周波数とする、ことを特徴
としている。

【００２６】本発明に係る第１７の情報処理装置では、
上記第１５の情報処理装置において、前記テーブルにお
ける各要素のうち前記ＣＰＵ性能レベルが最大となる要
素と最小となる要素のいずれかを選択するための選択手
段を備え、前記動作制御手段は、前記クロック制御手段
を動作状態から非動作状態へと遷移させた直後における
前記ＣＰＵクロックの周波数およびデューティ比を、選
択手段で選択された要素に対応する周波数およびデュー
ティ比とする、ことを特徴としている。

【００２７】本発明に係る第１８の情報処理装置では、
上記第１の情報処理装置において、前記システムクロッ
クの周波数の変化に対応して前記表示装置の輝度を変化
させる輝度制御手段を備えることを特徴としている。

【００２８】本発明に係る第１９の情報処理装置では、
上記第８の情報処理装置において、前記周波数制御手段
および前記デューティ比制御手段によって選択される前
記ＣＰＵクロックの周波数およびデューティ比に対応す
るＣＰＵ性能レベルに応じて前記表示装置の輝度を変化
させる輝度制御手段を備えることを特徴としている。

【００２９】

【発明の実施の形態】

基本原理．以下、本発明の実施の形態を説明する前に、
実施の形態の動作の基礎となる本発明の基本原理につい
て説明する。

【００３０】本発明は、コンピュータシステムにおける
ＣＰＵのビジー比を検出することにより、コンピュータ
システムの使用者の現在における作業がＣＰＵの最大仕
様能力に対して必要とするＣＰＵ能力を調べ、その必要
とするＣＰＵ能力に応じてシステムクロックの周波数な
どを制御することにより適正なＣＰＵ能力を提供しよう
とするものであって、これにより、使用者に不快感を与
えるという事態を回避しつつ消費電力を低減しようとし
ている。

【００３１】ここで、使用者の現在における作業、そし
て、その作業が要求するＣＰＵ能力とは、例えばキー入
力操作のように使用者が直接的にコンピュータシステム
に対して要求する作業、もしくはＣＰＵ能力のみを指す
ものではなく、システムソフトウェアの立ち上げ作業や
ファイル操作に伴う記憶装置アクセスなどの使用者から
見て間接的に把握される作業を含むものである。

【００３２】＜０.１ＣＰＵビジー比と適正ＣＰＵ能
力＞図１は、ある基準時間長さＴにおけるＣＰＵ動作状
態の変化を示す図であり、この基準時間長さＴにおける
ＣＰＵがビジー状態にある時間の総和Ｔb＝Ｔ1+Ｔ2+Ｔ3
の比率、すなわちＴb／Ｔにより、ＣＰＵの基準時間長
さＴにおける平均的な稼働状態であるＣＰＵビジー比を
定義することができる。

【００３３】ＣＰＵビジー比は、実際のＣＰＵの稼働状
態を検知した結果により与えられるものであることか
ら、使用者の作業内容の種類にかかわらず、直接的にＣ
ＰＵに必要とされる能力を示す指標となる。具体的に
は、ＣＰＵビジー比が大きいということは、ＣＰＵの稼
働率が高いことに相当し、現在のＣＰＵ能力ではＣＰＵ
に大きな負荷がかかっていることを示し、逆にＣＰＵビ
ジー比が小さい場合にはＣＰＵの稼働率は低く、現在の
作業内容は現在のＣＰＵ能力から見て小さな負荷でしか
ないということを示す。

【００３４】前者の場合、ＣＰＵ能力を向上させること
でＣＰＵ稼働率の低減を図ることができ、この変化は、
使用者にはコンピュータシステム動作の快適な動作状態
への移行として認識される。一方、後者の場合、現在提
供されているＣＰＵ能力においてもＣＰＵ稼働率は低い
ことから、さらにＣＰＵ能力を低下させることが可能で
ある。その際、ＣＰＵ稼働率（ＣＰＵビジー比）が高く
なり過ぎない範囲でＣＰＵ能力を低下させることで、使
用者にはコンピュータシステムの快適な動作状態の提供
を維持しながら、ＣＰＵ能力を制御することができる。

【００３５】したがって、ＣＰＵビジー比はＣＰＵの基
準時間長さＴにおける平均的な稼働状態を与えるととも
に、使用者から見たコンピュータシステムの動作状態の
快適さを示す指標としても使用することが可能である。
具体的には、任意のＣＰＵ能力レベルにおけるＣＰＵ稼
働率もしくはＣＰＵビジー比と使用者の快適な動作範囲
の関係をあらかじめ求めておくことで、使用者に対して
不快感を及ぼさない最低限のＣＰＵ能力を定義すること
ができる。

【００３６】図２は、図１に示すように定義されたＣＰ
Ｕビジー比を指標として、ＣＰＵ能力を変化させる際の
基本的な考え方を示す図である。図２に示すように、任
意のＣＰＵ能力について、そのＣＰＵ能力が現在の作業
内容に対して最適と判断されるＣＰＵビジー比の値を定
義し、この値を中心にＣＰＵ負荷範囲としてＣＰＵビジ
ー比の許容範囲を設定する。現在のＣＰＵ負荷がこの許
容範囲にあるか否かの判断を行うことで、現在提供され
ているＣＰＵ能力が、現在の作業内容に対して適正範囲
にあるかを検知することができるとともに、その能力の
過不足に関する情報についても併せて得ることができ
る。

【００３７】図２は、最適なＣＰＵ能力レベルをＣＰＵ
ビジー比５０％となるＣＰＵ能力レベルとし、許容範囲
をＣＰＵビジー比２５％〜７５％と設定して、適正ＣＰ
Ｕ能力レベルをこの許容範囲のビジー比を与えるＣＰＵ
能力レベルとした例を示す。この場合、許容範囲の下限
値である２５％よりも小さいＣＰＵビジー比となった場
合、ＣＰＵ能力過多と判断され、許容範囲の上限値であ
る７５％よりも大きいＣＰＵビジー比となった場合、Ｃ
ＰＵ能力不足と判断することができる。本発明の実施に
際しては、これらの設定値として全てのＣＰＵ能力レベ
ルにおいて共通の値を使用することができるが、各ＣＰ
Ｕ能力レベル毎に個別の値を設定してもよい。また、Ｃ
ＰＵビジー比を算出するための基準時間長さＴは、人間
工学的にその算出処理に要する時間を認識されない程度
の時間設定が必要であり、0.2秒以下であることが好ま
しい。

【００３８】＜０.２ＣＰＵ能力の制御＞図５は、コ
ンピュータシステムによる作業内容から要求されるＣＰ
Ｕ能力の時間的変化と、本発明のＣＰＵ能力制御に基づ
きコンピュータシステムが提供するＣＰＵ能力の時間的
変化とを示す図である。

【００３９】図５に示すように、初期時刻ｔ0において
提供されるＣＰＵ能力は、システムクロック周波数をシ
ステム仕様の１００％（最大設定可能値）に設定するこ
とにより、ＣＰＵ最大仕様能力にある。尚、初期時刻ｔ
0は必ずしもコンピュータシステムの電源投入時を表す
ものではなく、コンピュータシステムの動作状態におけ
る任意の時刻を表すものとする。また、ここでは、前述
の通り初期時刻ｔ0において提供されるＣＰＵ能力とし
て、ＣＰＵ最大仕様能力を設定しているが、この値は本
発明に係わる動作を本質的に制限するものではなく、シ
ステムが許容する範囲内の任意のＣＰＵ能力を設定して
もよい。

【００４０】図５の時間領域（１）において、使用者が
要求する作業はシステムを継続動作させるために必要な
最低限の作業のみであるとすると、この時間領域（１）
におけるＣＰＵビジー比は小さな値をとり、ＣＰＵの稼
働率は極めて低い状態にある。したがって、この時のＣ
ＰＵ能力は、図２において示した適正ＣＰＵ能力レベル
の範囲をＣＰＵビジー比が小さい側へ逸脱しＣＰＵ能力
過多であることが検知される。本発明では、この検知結
果をもとにシステムクロック周波数を低下させることに
より、またはＣＰＵクロックの周波数と後述のデューテ
ィ比との組み合わせを変えることにより、ＣＰＵ能力を
低下させる（本発明の基本原理についての以下の説明で
は、便宜上、ＣＰＵ能力を変える手段としてシステムク
ロックの周波数を変えることのみを考えるものとす
る）。ＣＰＵ能力を低下させた後、再びこの時点でのＣ
ＰＵ能力が適正な範囲にあるか否か（ＣＰＵビジー比が
許容範囲内にあるか否か）を確認し、この範囲からＣＰ
Ｕビジー比が小さい側へ逸脱し、依然ＣＰＵ能力過多と
判断される場合には、さらにシステムクロック周波数を
低下させ一層のＣＰＵ能力低下を図る。この手続きをＣ
ＰＵ能力が適正な範囲に収まるまで繰り返すことで、使
用者には快適な使用状態の提供を維持したままで、現在
の作業内容が必要とする最低限のＣＰＵレベルを提供す
ることができ、不必要な電力消費を抑制することができ
る。図５の時間領域（１）における動作の場合、コンピ
ュータシステムが提供するＣＰＵ能力は、この時間領域
全てにおいて必要とされているＣＰＵ能力よりも高い状
態にあり続けることから、コンピュータシステムが提供
するＣＰＵ能力は順次低下を続ける。

【００４１】上述の最低限のＣＰＵレベル設定の手続き
を、図４を参照しつつさらに詳細に説明する。図４にお
いて、現在の作業内容が必要とするＣＰＵ能力の適正な
範囲は、システムクロック周波数にて表現した場合、シ
ステムクロック周波数ｆaからｆbの範囲（以下「適正周
波数範囲」という）にあるものとする。尚、この適正周
波数範囲は、本来的には、各システムクロック周波数に
おいてＣＰＵビジー比を算出した後の結果として与えら
れるべき数値であることから、あらかじめ予測すること
は難しく、図中に記載することは困難であるが、ここで
は動作を分かり易くするため便宜上表現するものであ
る。

【００４２】初期時刻ｔ0におけるシステムクロック周
波数をｆ1とし、この時の使用者の作業内容が高いＣＰ
Ｕ能力を必要としないものであるとすると、システムク
ロック周波数ｆ1が提供する現在のＣＰＵ能力に対する
ＣＰＵビジー比は図４中の（ａ）のごとく与えられ、現
在の作業内容に対して提供されているＣＰＵ能力は過多
であることが示される。次に、この結果をもとに、シス
テムクロック周波数をｆ2へと低下させ、同様にこの時
のＣＰＵビジー比を求めた結果が図４中の（ｂ）であ
る。尚、ここではシステムクロック周波数を変化させる
増分もしくは減分の値を便宜上それぞれ一定値とした場
合の例を示すが、この増分もしくは減分は必ずしも一定
値である必要はない。システムクロック周波数ｆ2は、
適正周波数範囲ｆaからｆbに至っていないことから、シ
ステムクロック周波数ｆ2へと変化させることによるＣ
ＰＵ能力低下の効果は、ＣＰＵ能力過多の状況を改善す
るに至っていない。図４中の（ｃ）は、システムクロッ
ク周波数をさらにｆ2からｆ3へと低下させても、適正周
波数範囲にかなり接近はしたものの、依然ＣＰＵ能力過
多の状況にあることを示している。図４中（ｄ）におい
て示されるように、システムクロック周波数をｆ3から
ｆ4へと低下させることでＣＰＵビジー比は適正ＣＰＵ
レベルの範囲に対応する許容範囲に到達する。したがっ
て、システムクロック周波数ｆ4が、使用者の快適な使
用状態を損なうことなく現在の作業内容が必要とする最
低限のＣＰＵ能力を提供するためのシステムクロック周
波数であることが検知され、現在のシステム使用状態に
おいては、このシステムクロック周波数ｆ4を設定する
ことで、使用者の必要とするＣＰＵ能力を提供できると
ともに、不必要な電力消費を抑制することができる。

【００４３】図４は、図３に示したＣＰＵ能力制御動作
と同様の動作を説明するための図であるが、ＣＰＵ能力
が適正である範囲（ＣＰＵビジー比の許容範囲）を図３
の場合よりも大きく設定した場合の動作を示すものであ
る。図４において、ＣＰＵ能力の適正範囲を図３の場合
よりも大きく設定したことにより、システムクロック周
波数にて表現したＣＰＵ能力の適正範囲に相当するシス
テムクロック周波数範囲がｆa2からｆb2の範囲に拡大し
ている。ここで、図３において説明したのと同様のシス
テムクロック周波数制御を考えると、システムクロック
周波数ｆ4においてＣＰＵ能力の適正範囲に相当するシ
ステムクロック周波数範囲に達するものの、ｆ4からさ
らに低下させたシステムクロック周波数ｆ5においても
やはりＣＰＵ能力の適正範囲に相当するシステムクロッ
ク周波数範囲にあることが示される。これは、ＣＰＵ能
力の適正範囲を大きくしたことに起因し、この場合、よ
り低いシステムクロック周波数であるｆ5を採用するこ
とで一層の消費電力低減効果が得られる。

【００４４】また、システムクロック周波数を変化させ
る際の増減分の値をＣＰＵ能力の適正範囲に相当するシ
ステムクロック周波数範囲に対して小さく設定した場
合、すなわち、増減分の値をシステムクロック周波数範
囲の幅よりも小さく設定した場合、ＣＰＵ能力の適正範
囲に相当するシステムクロック周波数範囲内に２つ以上
の適正と判断されるシステムクロック周波数が得られる
場合があるが、この際もより低いシステムクロック周波
数を選択することにより、使用者の快適な使用状態を阻
害することなくシステムの低消費電力効果を高めること
ができる。

【００４５】次に、図５における時間領域（２）におけ
る動作について説明する。図５における時間領域２は時
刻ｔ1においてＣＰＵ最大仕様能力の５０％程度を要求
する作業が発生し、この状態が時刻ｔ3まで継続した
後、時刻ｔ3においてさらに高いＣＰＵ能力を要求する
作業が発生し、このＣＰＵ負荷状態が時刻ｔ4まで継続
したことを示す。

【００４６】時刻ｔ1からｔ2の領域において、コンピュ
ータシステムが使用者に対して提供しているＣＰＵ能力
は、この間に発生した作業が要求するＣＰＵ能力よりも
依然高い状態にあり、時間領域（１）における動作とし
て説明したＣＰＵ能力制御動作により、ＣＰＵ能力の適
正範囲となるまでシステムクロック周波数を低下させる
ことで順次低下する状態にある。

【００４７】時刻ｔ2において、コンピュータシステム
が使用者に対して提供するＣＰＵ能力が、時刻ｔ1から
ｔ3の領域において必要とされるＣＰＵ能力とバランス
し、時刻ｔ3までこのＣＰＵ能力の提供を継続する。す
なわち、時刻ｔ2におけるシステムクロック周波数によ
り提供されるＣＰＵ能力が、ＣＰＵ能力の適正範囲内に
達したことを示し、使用者に快適な動作環境の提供を継
続するために必要な最低限のＣＰＵ能力レベルにあるこ
とを示す。したがって、時刻ｔ2からｔ3においては、使
用者に快適な動作環境を提供しながら、なおかつシステ
ムの不必要な電力の消費を削減する効果が得られる。

【００４８】時刻ｔ3において、時刻ｔ1からｔ3の領域
において必要とされたＣＰＵ能力よりも高いＣＰＵ能力
を必要とする作業が発生することにより、時刻ｔ2から
ｔ3の領域において成立していたコンピュータシステム
が提供するＣＰＵ能力と作業が必要とするＣＰＵ能力と
のバランスは崩れる。この状態の変化は、図２における
ＣＰＵ能力の適正範囲に対応するＣＰＵビジー比の許容
範囲とＣＰＵビジー比との関係の中で、ＣＰＵビジー比
が大きくなり、許容範囲をＣＰＵ能力不足と判断される
側へ逸脱することとして検知される。また、図４におけ
るシステムクロック周波数と適正ＣＰＵ能力を提供する
ための周波数範囲との関係においては、適正ＣＰＵ能力
を提供するためのシステムクロック周波数範囲が周波数
の高い側へとシフトしたことに相当する。

【００４９】上述のように、ＣＰＵ能力のバランスが崩
れたことと、提供されるコンピュータのＣＰＵ能力が要
求されるＣＰＵ能力よりも低い状態、すなわち使用者に
不快感を与える状態にあることを同時に検知できること
から、本発明におけるＣＰＵ能力制御機能は、提供する
ＣＰＵ能力を増大させるように働くことができる。その
際の動作は、図４において説明したＣＰＵ能力を低下さ
せる場合と同様の動作であり、一定の増分値だけシステ
ムクロック周波数を増大させた後、ＣＰＵビジー比を算
出し、その結果が許容範囲内にあるか否かを判断し、こ
の許容範囲内に達するまで同様の動作を繰り返すことで
実現できる。許容範囲内に達した後、時刻ｔ4までの間
に提供されるＣＰＵ能力は、先のＣＰＵ能力を低下させ
た場合と同様に、要求されるＣＰＵ能力に対して使用者
が快適な使用状態を維持できる最低限のＣＰＵ能力に相
当することから、過剰なＣＰＵ能力の提供を抑制するこ
とができ、やはりシステムの不必要な電力消費を削減す
る効果が得られる。

【００５０】以下、時間領域（３）（４）においても同
様のＣＰＵ能力制御動作により、使用者の快適な使用状
態を阻害することなくシステムの低消費電力化の効果を
得ることができる。

【００５１】実施の形態１．以下、本発明の実施の形態
１を図面を参照しつつ説明する。

【００５２】＜１.１全体構成＞図６は、上記基本原
理に基づく消費電力制御機能を有する本発明の実施の形
態１であるコンピュータシステムの構成を示す機能ブロ
ック図である。本コンピュータシステムは、現在のパー
ソナルコンピュータ（パソコン）の標準的構成を有して
おり、メモリコントローラおよびバスコントローラとし
ての機能を有するチップセット１６に、本コンピュータ
システムの基準信号としてのシステムクロックを発生さ
せるクロックジェネレータである基準信号発生器１２
と、主記憶としてのメモリ１４と、ディスク装置やキー
ボード、マウス、表示装置等の外部デバイスを制御する
デバイスコントローラ１８とを接続した構成となってい
る。本コンピュータシステムでは、このような構成にお
いて、メモリ１４に格納される所定のプログラムをＣＰ
Ｕ２０が実行することにより、上記の消費電力制御機能
が実現されている。なお、チップセット１６内には汎用
タイマーが設けられており、後述のＣＰＵビジー比の検
出にはこの汎用タイマーが使用される。

【００５３】＜１.２基準信号発生器の構成および動
作＞前述の基本原理の説明からわかるように、消費電力
制御を行うためには、システムクロックの周波数を制御
する機能が必要となる。そこで本実施の形態では、基準
信号発生器１２を図７に示す構成としている。図７は、
異なる周波数のシステムクロックを連続的に発生できる
基準信号発生器１２の一構成例を示す機能ブロック図で
ある。この基準信号発生器１２は、発振回路５０、掃引
回路５２、波形整形回路５４、および掃引回路動作規定
回路５６から構成される。

【００５４】上記構成において、発振回路５０は例えば
ブリッジ型ＣＲ発振回路により実現され、掃引回路５２
は発振回路５０における発振周波数を決定する回路定数
の一つであるキャパシタンスを所定の速度で連続的に変
化させることにより発振周波数を連続的に変化させる回
路である。この掃引回路の動作は、周波数制御信号Ｓc
に基づき掃引回路動作規定回路５６により制御される。
すなわち、周波数制御信号Ｓcにより発振回路５０にお
ける発振周波数の変化の方向と変化の速度が規定され
る。波形整形回路５４は、発振回路５０により得られた
発振信号をシステムクロック信号に適した矩形波形へと
整形するための回路であり、フリップフロップまたはシ
ュミットトリガ回路等により実現することができる。波
形性整形後の発振信号は、システムクロックＣＬＫとし
て基準信号発生器１２から出力される。

【００５５】図７に示したような基準信号発生器１２に
よれば、掃引回路５２を連続的に動作させて発振回路５
０の回路定数であるキャパシタを連続的に変化させるこ
とにより、連続的に異なる周波数のシステムクロックＣ
ＬＫを発生させることができる。

【００５６】図８は、上記構成の基準信号発生器１２に
よって得られるシステムクロックＣＬＫの一例を示す信
号波形図であり、時間の経過とともにシステムクロック
ＣＬＫの周波数が連続的に低くなる場合を示している。
一方、図９は、時間の経過とともにシステムクロックＣ
ＬＫの周波数が連続的に高くなる場合を示している。図
８、図９においては、システムクロック周波数の変化と
して、例えば最も高い発生可能周波数から最も低い発生
可能周波数へと変化する場合と、最も低い発生可能周波
数から最も高い発生可能周波数へと変化する場合のみに
ついて示したが、上記構成の基準信号発生器１２は、こ
の周波数範囲内の任意の周波数において、掃引回路５２
の動作を休止させることにより一定の周波数のシステム
クロックＣＬＫを発生することが可能である。すなわ
ち、図１０において示されるように、例えば、より高い
周波数から連続的にその周波数を低くされたシステムク
ロックＣＬＫが、時刻Ｔx1において一定の周波数を持つ
状態に遷移することが可能である。また、図１１に示さ
れるように、時刻Ｔx2において掃引回路の動作を変化さ
せることで周波数変化の方向を反転させることも可能で
あり、システムクロック周波数を現在の状態から高くす
ることも低くすることも可能である。さらに、掃引回路
５２の動作を変えることにより、例えば単位時間当たり
に上述のキャパシタンス値を変化させる量を変えること
により、システムクロック周波数を一定の割合だけでな
く任意の割合で変化させることができる。

【００５７】また、掃引回路動作規定回路部５６に対し
て例えばキーボードコントローラのようなコンピュータ
システムに組み込まれた機器より外部制御を加えること
により、コンピュータシステムを管理するシステムソフ
トウェア、もしくは消費電力制御を司るソフトウェアか
ら、システムクロックの周波数をコントロールすること
ができ、必要に応じたＣＰＵ能力の設定を行うことがで
きる。

【００５８】なお、本実施の形態では、発振回路５０を
ブリッジ型ＣＲ発振回路、掃引回路を発振回路における
発振周波数に係わる回路定数の一つであるキャパシタン
スを連続的に変化させる回路とした場合の例を示した
が、発振回路５０はＬＣ発振回路等の他の発振回路でも
良く、また、掃引回路５２が変化させる発振回路５０の
回路定数として抵抗値、あるいはインダクタンスを使用
するなど、発振回路５０に応じた回路定数を変化させる
ことで機能を実現すればよい。また、波形整形回路５４
の他の例としてシュミットトリガ回路などを使用するこ
とができる。

【００５９】＜１.３動作＞前述の基本原理に基づ
き、本実施の形態では、最適なＣＰＵ能力を提供するた
めにシステムクロックＣＬＫの周波数を変化させるが、
システムクロックＣＬＫの周波数を変化させる単位は予
め決められた一定量（以下「単位変化量」という）であ
り、この単位変化量の値によって適正なＣＰＵ能力を判
断する際の精度が決定される。また、この単位変化量
は、現在のＣＰＵ能力が適正範囲にあるか否かの判断を
行うための処理一回当たりの変化量設定値に相当する周
波数である。

【００６０】したがって、単位変化量として大きな値を
設定した場合には、最適ＣＰＵ性能レベルを与えるシス
テムクロック周波数からのずれが大きくなる可能性があ
る。すなわちＣＰＵ能力制御の精度が低下する可能性が
ある。一方、単位変化量として小さい値を設定すると、
ＣＰＵ能力の制御精度を向上させることができるが、現
在のＣＰＵ能力を与えるシステムクロック周波数と最適
とされるＣＰＵ能力を与えるシステムクロック周波数と
の差が大きい場合、目的とするシステムクロック周波数
に達するまでに多くの処理を必要とし、場合によって
は、この周波数制御の処理の実行によるシステムの遅延
が使用者に対して不快感を与える危険がある。

【００６１】本実施の形態は、前述の基準信号発生器１
２の有する、システムクロック周波数を連続的に変化さ
せる機能を使用することにより、高精度なＣＰＵ能力制
御を少ない処理で実現し、周波数制御の処理量の増加に
伴う使用者の不快感を低減するものである。このために
本実施の形態では、ＣＰＵ２０が所定のプログラム（以
下「コントロールソフトウェア」という）を実行するこ
とにより、ＣＰＵビジー比を検出しつつシステムクロッ
クＣＬＫの周波数を制御する。以下、このようなシステ
ムクロック周波数の制御によるＣＰＵ能力制御の動作
を、図１２に示すフローチャートを参照しつつ説明す
る。

【００６２】まず、後述のＣＰＵビジー比検出ルーチン
を呼び出すことによりＣＰＵビジー比Ｒbを算出する
（ステップＳ１０）。次に、このＣＰＵビジー比Ｒbに
基づき、本実施の形態のコンピュータシステムに現時点
で要求されている作業内容に対し、ＣＰＵ２０の能力が
不足しているか、過多であるか、適正であるかを判定す
る（ステップＳ１２）。この判定は、ＣＰＵビジー比Ｒ
bが予め設定された許容範囲に入っているか否かにより
行う。例えば図２に示すようにＣＰＵビジー比Ｒb＝25
％〜75％の範囲を許容範囲とすると、Ｒb＜25％のとき
はＣＰＵ能力不足と判定され、Ｒb＞75％のときはＣＰ
Ｕ能力過多と判定され、25％≦Ｒb≦75％のときはＣＰ
Ｕ能力適正と判定される。

【００６３】ＣＰＵ能力不足と判定された場合は、ステ
ップＳ１４へ進んで、システムクロック周波数を所定の
変化率（単位時間当たりの周波数の変化量）で上げるこ
とを指示する周波数制御信号Ｓcを基準信号発生器１２
に入力した後、チップセット１６内の汎用タイマーであ
る第１タイマーを起動する（ステップＳ１８）。これに
対し、ＣＰＵ能力過多と判定された場合は、ステップＳ
１６へ進んで、システムクロック周波数を所定の変化率
で下げることを指示する周波数制御信号Ｓcを基準信号
発生器１２に入力した後、チップセット１６内の汎用タ
イマーである第１タイマーを起動する（ステップＳ１
８）。第１タイマーの起動後は、ステップＳ２０へ進ん
で、第１タイマーによって計測される時間に基づき、既
述の単位変化量に対応する時間として予め規定された所
定の時間（以下「規定時間」という）が経過したか否か
の判定を規定時間が経過するまで繰り返す。これにより
システムクロック周波数が、ＣＰＵ能力不足の場合には
単位変化量だけ上昇し、ＣＰＵ能力過多の場合には単位
変化量だけ低下する。ステップＳ２０において規定時間
が経過すればステップＳ１０へ戻り、上述の動作を繰り
返す。

【００６４】一方、ステップＳ１２においてＣＰＵ能力
適正と判定された場合は、そのままステップＳ１０へ戻
り、上述の動作を繰り返す。

【００６５】以上の動作により、コンピュータシステム
に要求されている作業内容に対してＣＰＵ能力が不足ま
たは過多の状態であっても、システムクロック周波数の
制御によってＣＰＵ能力が適正となる範囲内に入り、以
降、その範囲内でシステムクロック周波数（ＣＰＵ能
力）が変動を繰り返すようになる。

【００６６】なお上述の説明では、ステップＳ１２にお
いてＣＰＵ能力適正と判定された場合は直接ステップＳ
１０へ戻るが、ＣＰＵ能力適正と判定された場合に、シ
ステムクロック周波数の変化の停止を指示する周波数制
御信号Ｓcすなわち掃引回路５２の動作の停止を指示す
る周波数制御信号Ｓcを基準信号発生器１２に入力した
後にステップＳ１０へ戻るようにしてもよい。このよう
にすれば、システムクロック周波数の制御によってＣＰ
Ｕ能力が一旦適正範囲内に入れば、コンピュータシステ
ムに要求される作業内容の変化が無い限り、以降、シス
テムクロック周波数が変化しなくなる。

【００６７】図１２に示した上記フローチャートにおけ
るステップＳ１０のＣＰＵビジー比の検出は、チップセ
ット１６内の汎用タイマーである第２および第３タイマ
ーを使用してソフトウェアにより実行される。すなわ
ち、ＣＰＵ２０が所定のプログラムを実行することによ
り、ＣＰＵビジー比の検出が行われる。以下、このＣＰ
Ｕビジー比の検出を図１３に示すフローチャートを参照
しつつ説明する。

【００６８】図１３は、ＣＰＵビジー比検出ルーチン
（図１２におけるステップＳ１０）の内容を示すフロー
チャートである。ＣＰＵビジー比検出ルーチンでは、ま
ず、ＣＰＵビジー比を求める際に基準となる計測時間Ｔ
（以下「基準時間」ともいう）を設定するとともに第２
および第３タイマーをリセット（初期化）した後、第２
タイマーを起動して時間の計測を開始する（ステップＳ
５２）。その後、第２タイマーによって計測される時間
がステップＳ５２で設定された基準時間Ｔを越えたか否
かにより計測時間が終了したか否かを判定する（ステッ
プＳ５４）。

【００６９】その結果、計測時間が終了していない場合
は、ステップＳ５６へ進み、ＢＩＯＳ(Basic Input/Out
put System)のルーチンを呼び出してＣＰＵ２０がビジ
ー状態かアイドル状態かを判定する（ＣＰＵ２０の動作
状態の認識）。ＣＰＵ２０がビジーの場合は、ステップ
Ｓ５８へ進んで第３タイマーが動作中であることを示す
フラグＦｌｇ３をセットし（Ｆｌｇ３＝１）、第３タイ
マーを起動した後、ステップＳ５４へ戻る。一方、ＣＰ
Ｕ２０がアイドル状態の場合は、ステップＳ６２へ進ん
で第３タイマーが動作中であることを示すフラグＦｌｇ
３をリセットし（Ｆｌｇ３＝０）、第３タイマーが動作
していた時間を記録した後（ステップＳ６４）、第３タ
イマーを停止させる（ステップＳ６６）。そして、この
時点までに記憶されている第３タイマーの動作時間を積
算し（ステップＳ６８）、その後ステップＳ５４へ戻
る。

【００７０】以降、第２タイマーによる計測時間が終了
するまで、ＣＰＵ２０がビジー状態かアイドル状態かに
応じて、ステップＳ５４→Ｓ５６→Ｓ５８→Ｓ６０、ま
たは、ステップＳ５４→Ｓ５６→Ｓ６２→Ｓ６４→Ｓ６
６→Ｓ６８が繰り返し実行される。そして第２タイマー
による計測時間が終了するとステップＳ７０へ進む。ス
テップＳ７０へ進んだ時点において、ステップＳ６８で
算出された積算値（以下、これを符号Ｔbで示すものと
する）は、第２タイマーによる計測時間である基準時間
ＴにおいてＣＰＵ２０がビジー状態となる時間の総和と
なっている。そこでステップＳ７０では、ＣＰＵビジー
比ＲbをＲb＝Ｔb／Ｔ …(1) により算出する。これによりＣＰＵビジー比検出ルーチ
ンを終了し、このルーチンを呼び出したルーチン（図１
２参照）に復帰する。

【００７１】＜１.４ＣＰＵ能力制御動作の具体例＞
次に、以上のように動作する本実施の形態のコンピュー
タシステムにおけるＣＰＵ能力制御動作の具体例を、図
５に示した時間領域（２）における動作により説明す
る。図５における時間領域（２）では、時刻ｔ1におい
てＣＰＵ最大仕様能力の50％程度を要求する作業が発生
し、この状態が時刻ｔ3まで継続した後、時刻ｔ3におい
て更に高いＣＰＵ能力を要求する作業が発生し、このＣ
ＰＵ負荷状態が時刻ｔ4まで継続する。

【００７２】時刻ｔ1からｔ2までの領域において、本実
施の形態のコンピュータシステムが提供するＣＰＵ能力
はこの間に発生した作業が要求するＣＰＵ能力よりも依
然高い状態にあるため、図１２のステップＳ１２におい
てＣＰＵ能力過多と判定され、ステップＳ１６により、
単位変化量ずつシステムクロックＣＬＫの周波数が順次
低下させられる。

【００７３】システムクロック周波数の低下によってＣ
ＰＵ能力が低下し、時刻ｔ2において、コンピュータシ
ステムの提供するＣＰＵ能力が時刻ｔ1から時刻ｔ3まで
の領域において必要とされるＣＰＵ能力とバランスす
る。すなわち、時刻ｔ2において、システムクロック周
波数でのＣＰＵ能力が図２の適正範囲内に達し、使用者
に快適な動作環境の提供を継続するために必要な最低限
のＣＰＵ能力となっており、以降、システムクロック周
波数は、ＣＰＵ能力が適正範囲内となる所定の周波数範
囲に留まる。したがって、時刻ｔ2からｔ3までの領域に
おいて、使用者に最適な動作環境を提供しつつ、コンピ
ュータシステムにとって不必要な電力の消費を削減する
ことができる。

【００７４】時刻ｔ3において、時刻ｔ1からｔ3までの
領域において必要とされたＣＰＵ能力よりも高いＣＰＵ
能力を必要とする作業が発生し、時刻ｔ2からｔ3までの
領域において成立していたバランス（コンピュータシス
テムが提供するＣＰＵ能力と作業が要求するＣＰＵ能力
とのバランス）が崩れる。この状態の変化は、図２にお
けるＣＰＵ能力の適正範囲に対応する許容範囲とＣＰＵ
ビジー比Ｒbとの関係において、ＣＰＵビジー比Ｒbが大
きくなり、許容範囲をＣＰＵ能力不足の側へ逸脱するこ
とに相当する。また、この状態の変化は、図３における
システムクロック周波数と適正ＣＰＵ能力を提供するた
めの周波数範囲との関係においては、適正ＣＰＵ能力を
提供するためのシステムクロック周波数が周波数の高い
側へとシフトしたことに相当する。したがって、ステッ
プＳ１２においてＣＰＵ能力不足と判定され、ステップ
Ｓ１４により、単位変化量ずつシステムクロックＣＬＫ
の周波数が上昇する。このようにして、ＣＰＵビジー比
Ｒbを算出してＣＰＵ能力が適正範囲内か否かを判定し
つつ（この時点でＣＰＵ能力が適正でない場合はＣＰＵ
能力不足である）すなわちＣＰＵビジー比が許容範囲内
か否かを判定しつつ単位変化量だけシステムクロック周
波数を上昇させるという動作が、ＣＰＵ能力が適正範囲
内に達するまで繰り返される。適正範囲内に達してから
時刻ｔ4までの間に提供されるＣＰＵ能力は、時刻ｔ2ま
での間にＣＰＵ能力を低下させた場合と同様、使用者に
快適な動作環境を提供できる最低限のＣＰＵ能力に相当
することから、過剰なＣＰＵ能力の提供を抑制すること
ができる。その結果、コンピュータシステムにとって不
必要な電力の消費を削減することができる。

【００７５】上述のように実施の形態１では、ＣＰＵビ
ジー比Ｒbの検出結果に基づきＣＰＵ能力不足またはＣ
ＰＵ能力過多と判定された場合は、システムクロックは
単位変化量ずつ上昇または低下させられる。このときシ
ステムクロック周波数の単位変化量分の遷移の完了を検
知するための処理が必要となる。本実施の形態では、こ
の検知を、システムクロック周波数を計測することな
く、タイマーによる時間計測により行っている。すなわ
ち、周波数制御信号Ｓcにより基準信号発生器１２の掃
引回路動作規定回路５６に対しシステムクロック周波数
の変化方向（周波数を上昇させるか低下させるか）およ
び変化率（単位時間当たりの周波数変化量）を指示した
後、時間を計測することにより（ステップＳ１４〜Ｓ２
０）、システムクロック周波数の単位変化量分の遷移完
了を検知している。

【００７６】図１２に示したフローチャートでは、ステ
ップＳ２０の判定を繰り返し実行することにより単位変
化量に相当する規定時間だけ待機しているが、これは実
際にはタイマー割り込みにより実現される。すなわち、
図１４に示すようにタイマー割り込みを利用してシステ
ムクロック周波数の単位変化量分の遷移完了が検知され
る。この場合、コントロールソフトウェアは、第１タイ
マーをセットしてから待機状態となり、規定時間が経過
した後に割り込み信号を受け取ることによりシステムク
ロック周波数の単位変化量分の遷移完了を検知して実行
を再開する（ステップＳ２０参照）。このようにすれ
ば、システムクロック周波数の遷移に要する時間内にお
いて計測のための処理が発生することはなく、システム
クロック周波数遷移を観測するための処理の実行による
システム遅延が使用者に対して不快感を与える危険を回
避することができる。

【００７７】さらに、システムクロック周波数の単位変
化量をタイマーが割り込みを発生するまでの時間として
規定できることから、システムクロック周波数の予め設
定された変化率に対して、ＣＰＵビジー比Ｒbに基づく
ＣＰＵ能力の判定の１回当たりの時間（一つの判定から
次の判定までの時間）を定義することにより、システム
クロック周波数を変化させる際の単位変化量が自ずと定
義できる。

【００７８】実施の形態２．以下、本発明の実施の形態
２を図面を参照しつつ説明する。

【００７９】＜２.１構成＞本実施の形態のコンピュ
ータシステムの基本構成は、実施の形態１と同様であっ
て図６に示す通りである。しかし、実施の形態１では、
ＣＰＵ能力を適正範囲へと移行させる手段として、シス
テムクロック周波数を変更する手段を用いていたのに対
し、本実施の形態では、複数種類の異なる周波数のシス
テムクロックを発生できる信号発生器を使用するととも
に、所定のデューティ比でＣＰＵパルスを間欠的に発生
させて、ＣＰＵクロックの周波数とデューティ比との組
み合わせを変えることによりＣＰＵ能力を適正範囲へと
移行させている。

【００８０】そのために本実施の形態では、例えばサイ
プレス(Cypress)社より販売されているＣＹ２２９１と
いう型番の信号発生器のように外部制御により４種類の
異なる周波数のシステムクロックを発生できる信号発生
器を使用するとともに、ＣＰＵ２０またはチップセット
１６に対する所定の制御信号によってシステムクロック
を周期的に停止させることにより、所定のデューティ比
で間欠的にパルスが発生するＣＰＵクロックを得てい
る。ここにいうデューティ比は、所定の単位時間（以下
「定義単位期間」といい、クロックを周期的に停止させ
る場合にはその周期を定義単位期間とすればよい）のう
ちパルスの発生する期間をその定義単位期間で除した値
として定義される。すなわちデューティ比は、連続的に
パルスを発生させた場合に比べ現在のＣＰＵクロックパ
ルスが与えられている割合を示す指標である。図１６
は、このデューティ比の定義の具体例を示しており、こ
の例では、ＣＰＵクロックの１３パルス分の期間を定義
単位期間とし、その定義単位期間内の１０パルス分の期
間にパルスが実際に存在し、残りの３パルス分の期間に
はパルスが存在しない。この場合、ＣＰＵクロックのデ
ューティ比は10/13＝76.9％となる。なお、ＣＰＵクロ
ックのデューティ比の定義を示す図１６において標準パ
ルス数として表記されている１３パルスは、説明を容易
にするための例であり、定義単位期間の取り方、またＣ
ＰＵクロック周波数によっても変化するものである。

【００８１】また本実施形態のコンピュータシステム内
のメモリ１４には、ＣＰＵクロックの周波数とデューテ
ィ比との組み合わせを変える際に参照するテーブルとし
て、ＣＰＵクロック周波数とＣＰＵクロックデューティ
比との組み合わせを一要素とし、各種の組み合わせに対
応する各要素が、そのＣＰＵクロック周波数とＣＰＵク
ロックデューティ比の積で定義されるＣＰＵ性能レベル
の小さい順、もしくは大きい順に並べられたテーブル
（以下「遷移表」という）が用意されている。

【００８２】図１７は、ＣＰＵクロック周波数、ＣＰＵ
クロックデューティ比およびＣＰＵ性能レベルの遷移表
の一例を示している。図１７は、33.3MHz、40MHz、50MH
z、66.6MHzの４種類のＣＰＵクロック周波数と、ＣＰＵ
クロックデューティ比の幾つかの種類との組合せから求
めたＣＰＵ性能レベルの小さい順に、１７種類のＣＰＵ
クロック状態を与えるものである。この１７種類のＣＰ
Ｕクロック状態は前述の各要素に対応するものであっ
て、各要素にはステップ番号が付されている。そして、
隣接要素間の移行に相当するＣＰＵクロックの周波数お
よびデューティ比の１ステップ分の変更がＣＰＵクロッ
ク状態の遷移の単位となっている。

【００８３】＜２.２動作＞本実施の形態では、メモ
リ１４に格納された所定のプログラムであるコントロー
ルソフトウェアをＣＰＵ２０が実行することにより、上
記において説明した遷移表を参照しながら、遷移表中の
隣接要素へとＣＰＵクロック周波数とＣＰＵクロックデ
ューティ比の組み合わせを変化させ、その時のＣＰＵビ
ジー比がＣＰＵ許容範囲に含まれるか否かの判定を行う
という操作を、ＣＰＵビジー比が許容範囲に含まれるま
で繰り返す。以下、このようなコントロールソフトウェ
アに基づくＣＰＵ能力制御のための動作を、図１５に示
すフローチャートを参照しつつ説明する。

【００８４】まず、ＣＰＵビジー比検出ルーチンを呼び
出すことによりＣＰＵビジー比Ｒbを算出し（ステップ
Ｓ８０）、次に、このＣＰＵビジー比Ｒbに基づき、本
実施の形態のコンピュータシステムに現時点で要求され
ている作業内容に対し、ＣＰＵ能力が不足しているか、
過多であるか、適正であるかを判定する（ステップＳ８
２）。これらステップＳ８０、Ｓ８２の具体的処理内容
やＣＰＵビジー比検出ルーチンの処理内容は実施の形態
１の場合と同様である（図１３、図２参照）。

【００８５】ステップＳ８２においてＣＰＵ能力不足と
判定された場合は、ステップＳ８４へ進んで、現時点の
性能レベルよりも１ステップだけ上位の性能レベルのク
ロック周波数とデューティ比の情報を遷移表から得た
後、ステップＳ８８へ進む。一方、ステップＳ８２にお
いてＣＰＵ能力過多と判定された場合は、ステップＳ８
６へ進んで、現時点の性能レベルよりも１ステップだけ
下位の性能レベルのクロック周波数とデューティ比の情
報を遷移表から得た後、ステップＳ８８へ進む。

【００８６】ステップＳ８８では、複数種類の異なる周
波数のシステムクロックを発生できる基準信号発生器１
２に所定の制御信号を入力することにより、ステップＳ
８４またはＳ８６により得られた情報によって示される
周波数にＣＰＵクロック周波数を変更する。例えば、図
１７に示した遷移表を用いるものとすると、ＣＰＵクロ
ックの周波数が33.3MHzでデューティ比が100％のとき即
ちＳＴＥＰ１０のクロック状態にあるときにおいて、Ｃ
ＰＵ能力不足と判定された場合には、性能レベルが一つ
上のＳＴＥＰ１１に移行するために基準信号発生器１２
に対しＣＰＵクロック周波数として40MHzを指示する制
御信号が入力される。なお、例えばＳＴＥＰ９からＳＴ
ＥＰ１０へ移行する場合のようにＣＰＵクロックの周波
数変更を伴わない場合には、ステップＳ８８によりＣＰ
Ｕクロックの周波数が変化することはない。

【００８７】次のステップＳ９０では、チップセット１
６内に用意されている汎用タイマーである第１タイマー
を起動し、その後ステップＳ９２においてＣＰＵクロッ
クを停止させる。ＣＰＵクロックの停止は、本実施の形
態では、ＣＰＵ２０への入力信号であるＳＴＯＰＣＬＯ
ＣＫ信号をアクティブにすることにより行っている。Ｃ
ＰＵクロックが停止されると、ＣＰＵ２０は、第１タイ
マーによるタイマー割り込みが生じるまで待機状態とな
る（ステップＳ９４）。ここでの待機時間は、ステップ
Ｓ８４またはＳ８６により得られた情報によって示され
るデューティ比を規定する時間であって、定義単位期間
のうちＣＰＵクロックを停止させる時間として第１タイ
マー起動時に設定される時間である（以下、この時間を
「規定時間」という）。

【００８８】第１タイマーの起動後、規定時間が経過す
ると、ＣＰＵ２０のＳＴＯＰＣＬＯＣＫ信号が非アクテ
ィブとされることによりＣＰＵ２０が再起動される（ス
テップ９６）。ＣＰＵ２０が再起動されるとステップＳ
８０へ戻り、上述の動作を繰り返す。

【００８９】一方、ステップＳ８２においてＣＰＵ能力
が適正と判定された場合は、そのままステップＳ８０へ
戻って上述の動作を繰り返す。

【００９０】＜２.３ＣＰＵ能力制御動作の具体例＞
図１８は、上記コンピュータシステムにおけるＣＰＵ能
力制御動作の具体例を示す図である。この例は、上記コ
ントロールソフトウェアに基づき、ＣＰＵ性能レベルを
均等に１７段階のステップに分割した遷移表（図１７）
を参照しながら、ＣＰＵ負荷を適正範囲へと遷移させる
ことを示している。すなわち、コンピュータシステムに
おける作業内容に応じて要求されるＣＰＵ能力をＣＰＵ
ビジー比より検知した後、遷移表中のＳＴＥＰ（ＣＰＵ
クロックの周波数とデューティ比との組み合わせ）を必
要な方向へ一つずつ変化させ、適正なＣＰＵ負荷状態を
作り出している。これにより、過剰なＣＰＵ能力の提供
が抑制され、その結果、コンピュータシステムにとって
不必要な電力の消費を削減することができる。

【００９１】なお、図１８における説明では、ＣＰＵ性
能レベルの遷移に際しての単位変化量を遷移表における
１ステップ分として説明したが、コントロールソフトウ
ェアは１回のＣＰＵ能力についての判定処理に対し２つ
以上のステップ遷移を指示しても良い。また、要求され
るＣＰＵ能力が増大した場合のみ２つ以上のステップ変
化を許容する、最初の判定処理においては必ず２つのス
テップ変化を指定するなど、システムに最適と判断され
るステップ変化を指定しても構わない。

【００９２】実施の形態３．本実施の形態は、実施の形
態２において示したＣＰＵ性能レベルの大小をもとに作
られた遷移表を、バッテリー、特にリチウムイオン２次
電池などの比較的内部抵抗が大きく、大電流の放電に不
向きなバッテリーにより駆動されるシステムに対して最
適化したことを特徴とするものである。

【００９３】図１９に示すように、ＣＰＵクロック周波
数33MHz、ＣＰＵクロックデューティ比100%におけるＣ
ＰＵ性能レベル（33×100=3300）は、ＣＰＵクロック周
波数66MHz、ＣＰＵクロックデューティ比50%における性
能レベル（66×50=3300）と同一である。したがって、
適正なＣＰＵ負荷レベルおよび消費電力の低減の観点か
らは、いずれのＣＰＵクロック状態も同等であるといえ
る。

【００９４】しかし、一般に知られているように、特に
リチウムイオン２次電池はその内部抵抗が従来のNiCd２
次電池と比べると約１桁程度大きいことから、大電流を
放出した場合に電池の端子電圧の低下が著しく、小電流
で放電した場合と比べ実効的に取り出せるエネルギー量
が減少する。上述の２つのＣＰＵクロック状態は、ＣＰ
Ｕ性能レベルが同等で、システムが消費する電力量も同
じでも、ＣＰＵクロック周波数66MHzの場合の方が、バ
ッテリーが放電する際の最大電流量は大きくなる。すな
わち、図２０に示すように、ＣＰＵクロック周波数33MH
z、ＣＰＵクロックデューティ比100%の場合は、常にバ
ッテリーからの放電が必要となるが、最大電流値は比較
的小さい。これに対して、ＣＰＵクロック周波数66MH
z、ＣＰＵクロックデューティ比50%の場合は、バッテリ
ーが放電する時間は、ＣＰＵクロック周波数33MHz、Ｃ
ＰＵクロックデューティ比100%の場合の半分で済むもの
の、放電時の最大電流値は大きい。システムが消費する
電力が同じでも、大電流の放電が必要となった場合、実
効的にバッテリー容量が減るのと同等であることから、
同じバッテリーでシステムを駆動できる時間が短くな
る。

【００９５】以上のことから、バッテリーの放電時の最
大電流値が大きくならないような遷移表を作成するため
の基礎として、ＣＰＵクロック×ＣＰＵクロックデュー
ティ比により定義されるＣＰＵ性能レベルをもとに図２
１に示されるようなＣＰＵクロック周波数転移点を定義
することができる。ここで、ＣＰＵクロックの種類は、
33.3MHz、40MHz、50MHz、66.6MHzの４種類としている。

【００９６】図２１に記載された各クロック状態に対
し、ＣＰＵ性能レベルの高いクロック状態から低いクロ
ック状態へと遷移する場合（図２１における上から下へ
順に遷移する場合）を図２２により説明する。ＣＰＵク
ロックの周波数が33.3％でデューティ比が100％（以
下、これを「33.3MHz/100%」というように表記する）の
クロック状態でＣＰＵ性能が不足する事態が生じた場合
には、33.3MHz/100%と同等のＣＰＵ性能レベルを提供で
きる40MHz/83.5%を基準として、クロック周波数40MHzの
領域に遷移する。同様に40MHz/100%にてＣＰＵ性能レベ
ルが不足の状態に陥った場合、やはり同等のＣＰＵ性能
レベルを提供可能な50MHz/80%を基準としてＣＰＵクロ
ック周波数50MHzの領域へと遷移する。ＣＰＵ性能が過
多となった場合には、この逆の遷移を生じる。

【００９７】上記より、バッテリーの放電時の最大電流
値が大きくならないようにするには遷移表を次のように
設定すればよい。すなわち、或るクロック周波数でデュ
ーティ比が100%のときにＣＰＵ能力が不足する事態が生
じると、図２１に示される周波数転移に基づき同等のＣ
ＰＵ能力を有するより高いクロック周波数のクロック状
態（デューティ比は100%よりも小さい）へ転移して、転
移後のクロック周波数において１ステップ分ＣＰＵ性能
レベルの高いクロック状態に遷移するように、遷移表に
おける各ステップ（各クロック状態）を設定すればよ
い。前述の実施の形態２における遷移表の例として示し
た図１７は、図２１に示したクロック周波数転移点を考
慮して作成された遷移表の例でもある。

【００９８】以上のように本実施の形態では、遷移表の
構成に特徴があって実施の形態２に比べ遷移表作成に制
約が加わるが、その他の点については実施の形態２と同
様である。すなわち、本実施の形態のコンピュータシス
テムの構成は図６に示す通りであり、ＣＰＵ能力制御の
ためのコントロールソフトウェアの内容は図１５のフロ
ーチャートに示す通りである。

【００９９】実施の形態４．上記実施の形態１〜３は、
ＣＰＵビジー比を検出し、その検出結果に基づき、シス
テムクロック周波数を変える、又はＣＰＵクロックの周
波数とデューティ比の組み合わせからなるクロック状態
を変えるという動作（ＣＰＵ能力制御動作）により、要
求されている作業内容に対してＣＰＵ能力を適正な状態
にして、使用者に不快感を与えることなく、消費電力の
低減を図っている。しかし、コンピュータシステムの使
用状況や要求される作業内容によっては、このようなＣ
ＰＵ能力制御動作を行わずに、常に一定のＣＰＵ能力で
コンピュータを作動させたい場合もある。そこで本実施
の形態では、上記実施の形態１〜３におけるＣＰＵ能力
制御動作を必要に応じて停止させたり起動したりする機
能を備えている。上記のＣＰＵ能力制御動作は図１２ま
たは図１５に示したコントロールソフトウェアにより実
現されているため、ＣＰＵ能力制御動作の停止／起動の
機能は、このコントロールソフトウェアの実行／非実行
を制御することにより実現することができる。コントロ
ールソフトウェアの実行／非実行の指示は、例えば使用
者による特殊キー入力操作等に基づきコンピュータシス
テムに外部制御信号を入力することにより行えばよい。

【０１００】上記実施の形態４によれば、ＣＰＵ能力制
御動作の停止／起動、すなわちＣＰＵ能力を動的に変化
させる機構の動作状態と非動作状態との間での移行が可
能となるが、この機構が動作している状態から非動作状
態へと移行した直後のＣＰＵクロック状態（ＣＰＵ能
力）を所望に応じて任意に設定できるようにすることが
望ましい。例えば、図１７に示す遷移表に設定された各
クロック状態（各ステップ）をコンピュータシステムの
表示装置にメニューとして表示し、使用者がマウス等の
外部デバイスにより一つのクロック状態を選択できる構
成とし、特殊キー入力等によりＣＰＵ能力制御動作の停
止が指示されたときに、選択されたクロック状態となる
ようにシステムクロックの周波数を制御しまたはＣＰＵ
クロックの周波数及びデューティ比を制御する構成とす
るとよい。また、前記機構の非動作状態への移行直後に
おけるクロック状態の選択肢として、その移行直前のク
ロック状態を加え、これが選択された場合には、非動作
状態への移行後はその移行直前のクロック状態がそのま
ま維持される（したがってＣＰＵ能力がそのまま維持さ
れる）ようにしてもよい。なお、場合に応じて、上記機
構の非動作状態へと移行した直後のクロック状態を、遷
移表における最大ＣＰＵ性能レベルのクロック状態と最
小ＣＰＵ性能レベルのクロック状態の二つのうちからの
み選択できるようにしてもよい。さらに場合に応じて、
上記機構の非動作状態へと移行した直後のクロック状態
が、所定のクロック状態に固定的に決められている構成
を採用してもよい。この固定的に決められるクロック状
態としては、例えば、遷移表における最大ＣＰＵ性能レ
ベルのクロック状態、最小ＣＰＵ性能レベルのクロック
状態、移行直前のクロック状態などが考えられる。

【０１０１】実施の形態５．本実施の形態は、上記実施
の形態１〜４のコンピュータシステムにおけるＣＰＵ能
力制御機能と連動して、表示装置の輝度を制御する機能
を有するコンピュータシステムである。システムクロッ
ク周波数を変更することでＣＰＵ能力を制御する実施の
形態１の場合には、システムクロック周波数と表示装置
の輝度との間に１対１の相関関係を与え輝度を制御す
る。また、ＣＰＵ性能レベルによりＣＰＵ能力を制御す
る実施例２、３等の場合には、ＣＰＵ性能レベルと表示
装置の輝度との間に１対１の相関関係を与え輝度を制御
する。このためには、例えば後者の場合は、図２３に示
すフローチャートのように、実施の形態２等におけるコ
ントロールソフトウェアのフローチャート（図１５）に
ステップＳ９８を追加し、ＣＰＵ能力が不足または過多
であると判定された場合に、このステップＳ９８におい
て、ステップＳ８４またはＳ８６により得られた情報に
よって示されるＣＰＵ性能レベルに対応するように表示
装置の輝度を変更すればよい。

【０１０２】このような実施の形態によれば、使用者に
よるコンピュータシステムの使用頻度が少なくなる等に
よりコンピュータシステムのＣＰＵ能力に対する要求が
小さくなれば、表示装置の輝度が低下する。すなわち本
実施の形態は、「使わなければ機能を落とす」という考
え方に基づき、表示装置の輝度を制御するものである。
したがって、この輝度制御によっても、使用者に不快感
を与えることなく消費電力を低減できることになる。

【０１０３】

【発明の効果】本発明に係る第１の情報処理装置によれ
ば、現時点で使用者が必要とするＣＰＵ能力が検知手段
によって直接的に検知され、その検知結果に基づき、提
供されるＣＰＵ能力が予め規定された適正な範囲内に収
まるように、システムクロック周波数が動的に変化する
ため、使用者に対してＣＰＵ能力の不足感などの不快感
を与えることなくＣＰＵの能力を調整することができ
る。したがって、使用者が要求する作業量（ＣＰＵ能
力）の低下に伴い、使用者に対して不快感を与えること
なくコンピュータシステムの消費電力を低減することが
できる。しかも、必要とされるＣＰＵ能力を直接的に検
知することから、使用者の個人差、もしくは作業内容に
対応したＣＰＵ能力調整を意識する必要がない。また、
使用者が高いＣＰＵ能力を必要とする場合には、ＣＰＵ
の仕様能力を最大値として使用者が必要とするだけのＣ
ＰＵ能力を提供できることから、システム機能を損なう
こともない。その際、高いＣＰＵ能力と表現される範囲
についても、使用者の要求するＣＰＵ能力がＣＰＵの仕
様能力に達していなければ、その差分だけＣＰＵ能力を
低下させておくことで、ここでも消費電力の低減が可能
である。

【０１０４】本発明に係る第２の情報処理装置によれ
ば、ＣＰＵビジー比Ｔｂ／Ｔを検知手段によって検知
し、その検知結果に基づき、予め規定されたＣＰＵ能力
の適正な範囲内に対応する許容範囲にＣＰＵビジー比が
収まるように、システムクロック周波数を動的に変化さ
せることで、使用者に対してＣＰＵ能力の不足感などの
不快感を与えることなくＣＰＵの能力を調整して消費電
力を低減することができる。

【０１０５】本発明に係る第３の情報処理装置によれ
ば、検知手段の検知結果に基づき、提供されるＣＰＵ能
力が予め規定された適正な範囲内に収まるように、基準
信号発生器に発生させるシステムクロックの周波数を周
波数制御手段によって指示してその周波数を動的に変化
させることで、使用者に対してＣＰＵ能力の不足感など
の不快感を与えることなくＣＰＵの能力を調整して消費
電力を低減することができる。

【０１０６】本発明に係る第４の情報処理装置によれ
ば、検知手段の検知結果に基づき、提供されるＣＰＵ能
力が予め規定された適正な範囲内に収まるように、基準
信号発生器に発生させるシステムクロックの周波数を所
定変化率で上昇させるか低下させるかを周波数制御手段
によって指示してその周波数を動的に変化させること
で、使用者に対してＣＰＵ能力の不足感などの不快感を
与えることなくＣＰＵの能力を調整して消費電力を低減
することができる。

【０１０７】本発明に係る第５の情報処理装置によれ
ば、検知手段の検知結果に基づき、提供されるＣＰＵ能
力が予め規定された適正な範囲内に収まるように、基準
信号発生器に発生させるシステムクロックの周波数の単
位時間当たりの変化量を周波数制御手段によって設定し
その設定にしたがって周波数を動的に変化させること
で、使用者に対してＣＰＵ能力の不足感などの不快感を
与えることなくＣＰＵの能力を調整して消費電力を低減
することができる。

【０１０８】本発明に係る第６の情報処理装置によれ
ば、検知手段によって検知されたＣＰＵビジー比Ｔｂ／
Ｔが所定の許容範囲に含まれるか否かを判定手段によっ
て判定しつつ周波数制御手段によってシステムクロック
の周波数を所定の単位変化量ずつ変化させることにより
ＣＰＵビジー比Ｔｂ／Ｔを所定の許容範囲内へと移行さ
せることで、使用者に対してＣＰＵ能力の不足感などの
不快感を与えることなくＣＰＵの能力を調整して消費電
力を低減することができる。

【０１０９】本発明に係る第７の情報処理装置によれ
ば、予め設定された周波数変化率に対して、判定手段に
よる１回の判定当たりの時間としての規定時間を定義し
ておき、判定手段による判定後にシステムクロックの周
波数が変化してから次の判定までの時間を前記規定時間
となるように計時制御手段によって制御することで、Ｃ
ＰＵビジー比Ｔｂ／Ｔが所定の許容範囲に含まれるか否
かを判定しつつシステムクロックの周波数を所定の単位
変化量ずつ変化させることにより、ＣＰＵビジー比Ｔｂ
／Ｔを所定の許容範囲内へと移行させることができる。
これにより、使用者に対してＣＰＵ能力の不足感などの
不快感を与えることなくＣＰＵの能力を調整して消費電
力を低減することができる。また、この第７の情報処理
装置によれば、システムクロック周波数の単位変化量分
の遷移完了の検知が、システムクロック周波数を計測す
ることなく計時制御手段により実現されるため、システ
ムクロック周波数の計測のための処理が不要となる。

【０１１０】本発明に係る第８の情報処理装置によれ
ば、現時点で使用者が必要とするＣＰＵ能力を調べるた
めに検知手段によってＣＰＵビジー比が検知され、その
検知結果に基づき、予め規定されたＣＰＵ能力の適正な
範囲に対応する許容範囲にＣＰＵビジー比が収まるよう
に、ＣＰＵクロックの周波数とデューティ比との各種組
合せに対応する各要素がＣＰＵ性能レベル順に並べられ
たテーブルにしたがって、ＣＰＵクロックの周波数およ
びデューティ比が動的に変化する。これにより、使用者
に対してＣＰＵ能力の不足感などの不快感を与えること
なく、ＣＰＵの能力を調整することができる。

【０１１１】本発明に係る第９の情報処理装置によれ
ば、ビジー比Ｔｂ／Ｔが所定の許容範囲に入っているか
否かを判定しつつＣＰＵクロックの周波数およびデュー
ティ比を複数ステップ分（前記テーブルにおける隣接要
素間の移行の複数回分に相当）ずつ変化させることで、
ＣＰＵビジー比Ｔｂ／Ｔを所定の許容範囲内へと移行さ
せることができる。したがって、ＣＰＵ性能レベルの単
位変化量を必要に応じて大きくすることによりＣＰＵ能
力を効率よく適正な範囲へ移行させることができ、これ
により、使用者に対して不快感を与えることなくＣＰＵ
の能力を調整して消費電力を低減するという消費電力制
御の処理を効率よく行うことができる。

【０１１２】本発明に係る第１０の情報処理装置によれ
ば、ＣＰＵクロックの周波数とデューティ比との組合せ
として同一のＣＰＵ性能レベルを与える組合せが複数存
在する場合に、ＣＰＵクロックの周波数およびデューテ
ィ比の変更の際に参照されるテーブルの要素として、そ
の複数の組合せのうちＣＰＵクロックの周波数が最も低
い組合せ又は相対的に低い組み合わせが採用される。こ
れは、情報処理装置のバッテリーの最大放電電流量が小
さく抑えられるようなＣＰＵクロックの周波数とデュー
ティ比の組合せがテーブルの要素として優先的に採用さ
れることを意味する。したがって、情報処理装置のバッ
テリーの最大放電電流量が大きくならないようにＣＰＵ
クロックの周波数およびデューティ比を変化させつつ、
ＣＰＵビジー比を許容範囲内とすることができる。これ
により、バッテリー寿命の延命を図りバッテリーでの情
報処理装置の長時間駆動が可能となる。

【０１１３】本発明に係る第１１の情報処理装置によれ
ば、ＣＰＵビジー比Ｔｂ／Ｔの定義の際の基準時間Ｔが
0.2秒以下であるため、人間工学的にＣＰＵビジー比Ｔ
ｂ／Ｔの算出処理に要する時間が認識されず、使用者が
要求する作業量の変化に追随したＣＰＵビジー比の検出
（使用者が要求するＣＰＵ能力の検出）が可能となる。

【０１１４】本発明に係る第１２の情報処理装置によれ
ば、ＣＰＵ能力が適正範囲に入るように（ＣＰＵビジー
比が許容範囲に入るように）システムクロックの周波数
の変更（またはＣＰＵクロックの周波数およびデューテ
ィ比の変更）を行うクロック制御手段を動作させるか否
かを特定のキー入力操作等により制御できるため、使用
者は、情報処理装置の使用状況や作業内容に応じて、Ｃ
ＰＵ能力調整による消費電力制御を行うか否かを選択す
ることができる。

【０１１５】本発明に係る第１３の情報処理装置によれ
ば、クロック制御手段を動作状態から非動作状態へと遷
移させることが可能であって、使用者は、情報処理装置
の使用状況や作業内容に応じて、非動作状態へと遷移し
た直後のＣＰＵクロックの状態（周波数、デューティ
比）を遷移直前の状態のままとすることにより、ＣＰＵ
能力を消費電力制御の停止直前の状態のまま維持するこ
とができる。

【０１１６】本発明に係る第１４の情報処理装置によれ
ば、クロック制御手段を動作状態から非動作状態へと遷
移させることが可能であって、使用者は、情報処理装置
の使用状況や作業内容に応じて、非動作状態へと遷移し
た直後のシステムクロックの周波数を遷移前の周波数に
かかわらず最高周波数または最低周波数とすることによ
り、消費電力制御の停止後のＣＰＵ能力を提供可能な最
大能力または最低能力とすることができる。

【０１１７】本発明に係る第１５の情報処理装置によれ
ば、クロック制御手段を動作状態から非動作状態へと遷
移させることが可能であって、使用者は、情報処理装置
の使用状況や作業内容に応じて、非動作状態へと遷移し
た直後のＣＰＵクロックの状態（周波数およびデューテ
ィ比）を遷移前の状態にかかわらずＣＰＵ性能レベルが
最大となるＣＰＵクロック状態または最小となるＣＰＵ
クロック状態とすることにより、消費電力制御の停止後
のＣＰＵ能力を提供可能な最大能力または最低能力とす
ることができる。

【０１１８】本発明に係る第１６の情報処理装置によれ
ば、クロック制御手段を動作状態から非動作状態へと遷
移させることが可能であって、使用者は、情報処理装置
の使用状況や作業内容に応じて、非動作状態へと遷移し
た直後のシステムクロックの周波数を最高周波数とする
か最低周波数とするかを選択することにより、消費電力
制御の停止後のＣＰＵ能力を提供可能な最大能力とする
か最低能力とするかを選択することができる。

【０１１９】本発明に係る第１７の情報処理装置によれ
ば、クロック制御手段を動作状態から非動作状態へと遷
移させることが可能であって、使用者は、情報処理装置
の使用状況や作業内容に応じて、非動作状態へと遷移し
た直後のＣＰＵクロックの状態（周波数およびデューテ
ィ比）を予めテーブルにおいて規定された各種クロック
状態のうちＣＰＵ性能レベルが最大となるＣＰＵクロッ
ク状態とするか最小となるＣＰＵクロック状態とするか
を選択することにより、消費電力制御の停止後のＣＰＵ
能力を提供可能な最大能力とするか最低能力とするかを
選択することができる。

【０１２０】本発明に係る第１８の情報処理装置によれ
ば、システムクロックの周波数の変化に対応して表示装
置の輝度が変化するため、使用者のＣＰＵ能力に対する
要求が小さくなってシステムクロックの周波数が低下す
ると、表示装置の輝度が低下する。これは「使わなけれ
ば機能を落とす」ことに相当するため、このような輝度
制御により、使用者に不快感を与えることなく消費電力
を更に低減できることになる。

【０１２１】本発明に係る第１９の情報処理装置によれ
ば、ＣＰＵクロックの周波数およびデューティ比に対応
するＣＰＵ性能レベルに応じて表示装置の輝度が変化す
るため、使用者のＣＰＵ能力に対する要求が小さくなっ
てＣＰＵクロックの周波数とデューティ比の一方または
双方が低下すると、表示装置の輝度が低下する。したが
って、上記第１８の情報処理装置と同様、このような輝
度制御により、使用者に不快感を与えることなく消費電
力を更に低減することができる。

【図面の簡単な説明】

【図１】ＣＰＵビジー比の定義を説明するための図。

【図２】ＣＰＵビジー比に基づくＣＰＵ能力制御の基
本的考え方を示す図。

【図３】本発明におけるＣＰＵ能力の制御動作を説明
するための図。

【図４】本発明におけるＣＰＵ能力の制御動作を説明
するための図。

【図５】本発明のＣＰＵ能力制御に基づきコンピュー
タシステムが提供するＣＰＵ能力の時間的変化を、要求
されるＣＰＵ能力の時間的変化とともに示す図。

【図６】本発明の実施の形態１であるコンピュータシ
ステムの構成を示す機能ブロック図。

【図７】実施の形態１における基準信号発生器の構成
を示す機能ブロック図。

【図８】実施の形態１における基準信号発生器によっ
て得られるシステムクロックを示す信号波形図。

【図９】実施の形態１における基準信号発生器によっ
て得られるシステムクロックを示す信号波形図。

【図１０】実施の形態１における基準信号発生器によ
って得られるシステムクロックを示す信号波形図。

【図１１】実施の形態１における基準信号発生器によ
って得られるシステムクロックを示す信号波形図。

【図１２】実施の形態１におけるＣＰＵ能力制御の動
作を示すフローチャート。

【図１３】実施の形態１におけるＣＰＵビジー比の検
出動作を示すフローチャート。

【図１４】実施の形態１におけるシステムクロック周
波数の変更手法を説明するための図。

【図１５】実施の形態２におけるＣＰＵ能力制御の動
作を示すフローチャート。

【図１６】ＣＰＵクロックのデューティ比の定義を説
明するための図。

【図１７】実施の形態２における遷移表を示す図。

【図１８】実施の形態２におけるＣＰＵ能力制御動作
の具体例を示す図。

【図１９】ＣＰＵ性能レベルとＣＰＵクロック周波数
とバッテリーの放電電流との関係を説明するための図。

【図２０】ＣＰＵ性能レベルとＣＰＵクロック周波数
とバッテリーの放電電流との関係を説明するための図。

【図２１】実施の形態３における遷移表の作成の基礎
となるクロック周波数転移点を示す図。

【図２２】実施の形態３における遷移表に基づくクロ
ック状態の遷移を説明するための図。

【図２３】実施の形態５におけるＣＰＵ能力制御およ
び表示装置の輝度制御の動作を示すフローチャート。

【符号の説明】

１２基準信号発生器、１４メモリ、１６チッ
プセット、２０ＣＰＵ、２２外部デバイス（デ
ィスク装置、キーボード、マウス、表示装置）、５０
発振回路、５２掃引回路、５４波形整形回
路、５６掃引回路動作規定回路、ＣＬＫシステ
ムクロック、Ｓc 周波数制御信号。

Claims

【特許請求の範囲】

【請求項１】ＣＰＵ、記憶装置および基準信号発生器
を備え、基準信号発生器が発生させるシステムクロック
に基づき動作する情報処理装置において、前記ＣＰＵへの負荷量を示す動作状態を検知する検知手
段と、検知手段によって検知された前記動作状態が予めＣＰＵ
の適正負荷範囲として規定された基準範囲内となるよう
に、前記システムクロックの周波数を制御するクロック
制御手段と、を備えることを特徴とする情報処理装置。
【請求項２】請求項１に記載の情報処理装置におい
て、前記検知手段は、前記ＣＰＵへの負荷量を示す動作状態
として、所定の基準時間Ｔにおいて前記ＣＰＵがビジー
状態にある時間の総和Ｔｂの該基準時間Ｔに対する比率
として定義されるＣＰＵビジー比Ｔｂ／Ｔを検知し、前記適正負荷範囲は、ＣＰＵビジー比Ｔｂ／Ｔの範囲を
規定することにより与えられる、ことを特徴とする情報
処理装置。
【請求項３】請求項１に記載の情報処理装置におい
て、前記クロック制御手段は、所定範囲の周波数のうちの任
意の周波数のシステムクロックを前記基準信号発生器に
発生させる周波数制御手段を有し、該周波数制御手段で
前記システムクロックの周波数を制御することにより、
前記検知手段によって検知された前記動作状態を前記適
正負荷範囲内とする、ことを特徴とする情報処理装置。
【請求項４】請求項１に記載の情報処理装置におい
て、前記クロック制御手段は、外部から入力される制御信号
により前記システムクロックの周波数を所定の変化率で
変化させる指示として該周波数を上昇させる指示と低下
させる指示のいずれをも行うことができる周波数制御手
段を有し、該周波数制御手段で前記システムクロックの
周波数を変化させることにより、前記検知手段によって
検知された前記動作状態を前記適正負荷範囲内とする、
ことを特徴とする情報処理装置。
【請求項５】請求項１に記載の情報処理装置におい
て、前記クロック制御手段は、外部からの制御信号により前
記システムクロックの単位時間当たりの周波数変化量を
設定して該周波数変化量にしたがって前記システムクロ
ックの周波数を変化させる周波数制御手段を有し、該周
波数制御手段で前記システムクロックの周波数を制御す
ることにより、前記検知手段によって検知された前記動
作状態を前記適正負荷範囲内とする、ことを特徴とする
情報処理装置。
【請求項６】請求項２に記載の情報処理装置におい
て、前記クロック制御手段は、前記システムクロックの周波
数を変化させる周波数制御手段と、前記検知手段によっ
て検知されたＣＰＵビジー比Ｔｂ／Ｔが前記適正負荷範
囲に対応するＣＰＵビジー比Ｔｂ／Ｔの許容範囲に含ま
れるか否かを判定する判定手段とを有し、判定手段によ
って前記判定を行いつつ周波数制御手段によって前記シ
ステムクロックの周波数を所定の単位変化量ずつ変化さ
せることにより、前記ＣＰＵビジー比を前記許容範囲内
へと移行させることを特徴とする情報処理装置。
【請求項７】請求項６に記載の情報処理装置におい
て、前記クロック制御手段は、単位時間当たりの周波数変化量として予め設定された周
波数変化率に対して、前記判定手段による１回の判定当
たりの時間として規定時間を定義し、前記判定手段による判定後に前記周波数変化率で前記シ
ステムクロックの周波数が変化してから前記判定手段に
よる次の判定までの時間を前記規定時間となるように制
御する計時制御手段を有する、ことを特徴とする情報処
理装置。
【請求項８】ＣＰＵ、記憶装置および基準信号発生器
を備え、基準信号発生器が発生させるシステムクロック
に基づき動作する情報処理装置において、前記ＣＰＵへの負荷量を示す動作状態として、所定の基
準時間Ｔにおいて前記ＣＰＵがビジー状態にある時間の
総和Ｔｂの該基準時間Ｔに対する比率として定義される
ＣＰＵビジー比Ｔｂ／Ｔを検知する検知手段と、検知手段によって検知されたＣＰＵビジー比Ｔｂ／Ｔ
が、予めＣＰＵの適正負荷範囲として規定された基準範
囲に対応するＣＰＵビジー比Ｔｂ／Ｔの許容範囲に入る
ように、前記システムクロックから得られるＣＰＵクロ
ックを制御するクロック制御手段とを備え、前記クロック制御手段は、予め用意された複数の異なる周波数の中からいずれかの
周波数を選択し、前記ＣＰＵクロックの周波数を選択し
た周波数とする周波数制御手段と、前記ＣＰＵクロックが周期的にパルスが存在しない期間
を有し、所定の単位期間においてパルスが存在する期間
の総和の該単位期間に対する比率として定義されるデュ
ーティ比として予め用意された複数のデューティ比の中
からいずれかのデューティ比を選択し、前記ＣＰＵクロ
ックのデューティ比を選択したデューティ比とするデュ
ーティ比制御手段と、前記ＣＰＵクロックの周波数とデューティ比との対を１
要素とし、前記ＣＰＵクロックの周波数とデューティ比
との各種組合せに対応する各要素を、前記ＣＰＵクロッ
クの周波数とデューティ比との積で定義されるＣＰＵ性
能レベルの小さい順または大きい順に並べたテーブルを
記憶している記憶手段と、検知手段によって検知されたビジー比Ｔｂ／Ｔが前記許
容範囲に入っているか否かを判定する判定手段とを有
し、判定手段によって前記判定を行いつつ、前記テーブルに
おける隣接要素間の移行に相当する前記ＣＰＵクロック
の周波数およびデューティ比の１ステップ分の変更を周
波数制御手段およびデューティ比制御手段によって順次
行わせることにより、前記ビジー比Ｔｂ／Ｔを前記許容
範囲内へと移行させる、ことを特徴とする情報処理装
置。
【請求項９】請求項８に記載の情報処理装置におい
て、前記クロック制御手段は、前記テーブルにおける隣接要
素間の移行の複数回分に相当する、前記ＣＰＵクロック
の周波数およびデューティ比の複数ステップ分を単位と
する変更を、周波数制御手段およびデューティ比制御手
段によって行わせることを可能とした、ことを特徴とす
る情報処理装置。
【請求項１０】請求項８に記載の情報処理装置におい
て、前記ＣＰＵクロックの周波数とデューティ比との組合せ
として同一のＣＰＵ性能レベルを与える組合せが複数存
在する場合に、前記テーブルは該複数の組合せのうち前
記ＣＰＵクロックの周波数が最も低い組合せ又は相対的
に低い組み合わせを要素として含む、ことを特徴とする
情報処理装置。
【請求項１１】請求項２に記載の情報処理装置におい
て、前記基準時間Ｔは0.2秒以下であることを特徴とする情
報処理装置。
【請求項１２】請求項１または請求項８に記載の情報
処理装置において、前記クロック制御手段を動作させるか否かを、特定のキ
ー入力による信号を含む所定の外部入力信号により制御
する動作制御手段、を備えることを特徴とする情報処理
装置。
【請求項１３】請求項１２に記載の情報処理装置にお
いて、前記動作制御手段は、前記クロック制御手段を動作状態
から非動作状態へと遷移させた直後における前記ＣＰＵ
クロックの状態を、該遷移の直前における前記ＣＰＵク
ロックの状態のままとすることができる、ことを特徴と
する情報処理装置。
【請求項１４】請求項１に記載の情報処理装置におい
て、前記クロック制御手段を動作させるか否かを、特定のキ
ー入力による信号を含む所定の外部入力信号により制御
する動作制御手段を備え、前記動作制御手段は、前記クロック制御手段を動作状態
から非動作状態へと遷移させた直後における前記システ
ムクロックの周波数を、該遷移前の周波数にかかわら
ず、前記基準信号発生器が発生しうる最高周波数または
最低周波数とすることができる、ことを特徴とする情報
処理装置。
【請求項１５】請求項８に記載の情報処理装置におい
て、前記クロック制御手段を動作させるか否かを、特定のキ
ー入力による信号を含む所定の外部入力信号により制御
する動作制御手段を備え、前記動作制御手段は、前記クロック制御手段を動作状態
から非動作状態へと遷移させた直後における前記ＣＰＵ
クロックの周波数およびデューティ比を、該遷移前の周
波数およびデューティにかかわらず、前記テーブルにお
ける各要素のうち前記ＣＰＵ性能レベルが最大となる要
素または最小となる要素に対応する周波数およびデュー
ティ比とすることができる、ことを特徴とする情報処理
装置。
【請求項１６】請求項１４に記載の情報処理装置にお
いて、前記基準信号発生器が発生しうる最大周波数と最低周波
数のうちのいずれかを選択するための選択手段を備え、前記動作制御手段は、前記クロック制御手段を動作状態
から非動作状態へと遷移させた直後における前記システ
ムクロックの周波数を、選択手段で選択された周波数と
する、ことを特徴とする情報処理装置。
【請求項１７】請求項１５に記載の情報処理装置にお
いて、前記テーブルにおける各要素のうち前記ＣＰＵ性能レベ
ルが最大となる要素と最小となる要素のいずれかを選択
するための選択手段を備え、前記動作制御手段は、前記クロック制御手段を動作状態
から非動作状態へと遷移させた直後における前記ＣＰＵ
クロックの周波数およびデューティ比を、選択手段で選
択された要素に対応する周波数およびデューティ比とす
る、ことを特徴とする情報処理装置。
【請求項１８】表示装置を備える請求項１に記載の情
報処理装置において、前記システムクロックの周波数の変化に対応して前記表
示装置の輝度を変化させる輝度制御手段を備えることを
特徴とする情報処理装置。
【請求項１９】表示装置を備える請求項８に記載の情
報処理装置において、前記周波数制御手段および前記デューティ比制御手段に
よって選択される前記ＣＰＵクロックの周波数およびデ
ューティ比に対応するＣＰＵ性能レベルに応じて前記表
示装置の輝度を変化させる輝度制御手段を備えることを
特徴とする情報処理装置。