JP2011101372A - 動的バスクロックを制御するための装置及び方法 - Google Patents
動的バスクロックを制御するための装置及び方法 Download PDFInfo
- Publication number
- JP2011101372A JP2011101372A JP2010248817A JP2010248817A JP2011101372A JP 2011101372 A JP2011101372 A JP 2011101372A JP 2010248817 A JP2010248817 A JP 2010248817A JP 2010248817 A JP2010248817 A JP 2010248817A JP 2011101372 A JP2011101372 A JP 2011101372A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- frequency
- master module
- clock
- bus clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3253—Power saving in bus
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Manipulation Of Pulses (AREA)
Abstract
【解決手段】本発明による動作バスクロックを制御するための装置は、少なくとも一つのマスターモジュールと、少なくとも一つのスレーブモジュールと、前記少なくとも一つのマスターモジュールと前記少なくとも一つのスレーブモジュールが送受信するデータを媒介するバスと、前記少なくとも一つのマスターモジュールの動作情報(Activity)を考慮してバスクロックの周波数を決定するバス周波数制御機と、前記バス周波数制御機で決定した周波数を発生させて生成したクロックを前記少なくとも一つのマスターモジュールと前記少なくとも一つのスレーブモジュール及び前記バスに提供するクロック発生器と、を含む。
【選択図】図2
Description
210−1、210−2、…、210−m スレーブモジュール
220 バス
230 バスAFS制御機
240 クロック発生器
Claims (22)
- 動的バスクロックを制御するための方法において、
少なくとも一つのマスターモジュールに対する動作情報を確認する過程と、
前記少なくとも一つのマスターモジュールに対する動作情報の合計を算出する過程と、
前記少なくとも一つのマスターモジュールに対する動作情報の合計を考慮してバスクロックの周波数を決定する過程と、を含むことを特徴とする方法。 - 前記動作情報を確認する過程は、
各々のマスターモジュールで読み出しチャネルバスと書き込みチャネルバスのうち少なくとも一つのバスを使用するための信号が発生するかを確認する過程を含むことを特徴とする請求項1に記載の方法。 - 前記バスクロックの周波数を決定する過程は、
前記少なくとも一つのマスターモジュールに対する動作情報の合計が低い基準値より小さい場合、前記バスクロックの周波数を下げる過程と、
前記少なくとも一つのマスターモジュールに対する動作情報の合計が高い基準値より大きい場合、前記バスクロックの周波数を上げる過程と、
前記少なくとも一つのマスターモジュールに対する動作情報の合計が前記低い基準値より大きく、前記高い基準値より小さい場合、前記バスクロックの周波数を変更しない過程と、を含むことを特徴とする請求項1に記載の方法。 - 前記少なくとも一つのマスターモジュールに対する動作情報を確認した後、各々のマスターモジュールの動作情報に加重値を適用する過程をさらに含み、
前記動作情報の合計を算出する過程は、
加重値が適用された各々のマスターモジュールに対する動作情報の合計を算出する過程を含むことを特徴とする請求項1に記載の方法。 - 動的バスクロックを制御するための方法において、
バスを使用するマスターモジュールが存在するかを確認する過程と、
基準時間の間バスを使用するマスターモジュールが存在しない場合、バスクロックの周波数を下げる過程と、
基準時間内にバスを使用する少なくとも一つのマスターモジュールが存在する場合、バスクロックの周波数を上げる過程と、を含むことを特徴とする請求項1に記載の方法。 - 前記動作情報を確認する過程は、
各々のマスターモジュールで読み出しチャネルバスと書き込みチャネルバスのうち少なくとも一つのバスを使用するための信号が発生するかを確認する過程を含むことを特徴とする請求項5に記載の方法。 - 前記バスクロックの周波数を下げる過程は、
基準時間の間バスを使用するマスターモジュールが存在しない場合、バスクロックの周波数をシステムでサポート可能な最小周波数に変更する過程を含むことを特徴とする請求項5に記載の方法。 - 前記バスクロックの周波数を下げる過程は、
基準時間の間バスを使用するマスターモジュールが存在しない場合、既設定された少なくとも一つのバスクロックの周波数調節ステップによってバスクロックの周波数を一段階下げる過程を含むことを特徴とする請求項5に記載の方法。 - 前記バスクロックの周波数を一段階下げた後、第2基準時間の間バスを使用するマスターモジュールが存在しない場合、バスクロックの周波数をシステムでサポート可能な最小周波数に変更する過程をさらに含むことを特徴とする請求項8に記載の方法。
- 前記バスクロックの周波数を上げる過程は、
基準時間内にバスを使用する少なくとも一つのマスターモジュールが存在する場合、バスクロックの周波数をシステムがサポート可能な最大周波数に変更する過程を含むことを特徴とする請求項5に記載の方法。 - 動的バスクロックを制御するための装置において、
少なくとも一つのマスターモジュールと、
少なくとも一つのスレーブモジュールと、
前記少なくとも一つのマスターモジュールと前記少なくとも一つのスレーブモジュールが送受信するデータを媒介するバスと、
前記少なくとも一つのマスターモジュールの動作情報を考慮してバスクロックの周波数を決定するバス周波数制御機と、
前記バス周波数制御機で決定した周波数を発生させて生成したクロックを前記少なくとも一つのマスターモジュールと前記少なくとも一つのスレーブモジュール及び前記バスに提供するクロック発生器と、を含んで構成されることを特徴とする装置。 - 前記バス周波数制御機は、
各々のマスターモジュールに対する動作情報を確認する少なくとも一つのチャネル確認部と、
前記少なくとも一つのマスターモジュールの動作情報に対する合計を算出する加算器と、
前記少なくとも一つのマスターモジュールの動作情報に対する合計と少なくとも一つの基準値を比較してバスクロックの周波数を決定する比較器と、を含んで構成されることを特徴とする請求項11に記載の装置。 - 前記チャネル確認部は、各々のマスターモジュールで読み出しチャネルバスと書き込みチャネルバスのうち少なくとも一つのバスを使用するための信号が発生するかを確認することを特徴とする請求項12に記載の装置。
- 前記比較器は、前記少なくとも一つのマスターモジュールの動作情報に対する合計が低い基準値より小さい場合、前記バスクロックの周波数を下げ、
前記少なくとも一つのマスターモジュールの動作情報に対する合計が高い基準値より大きい場合、前記バスクロックの周波数を上げ、
前記少なくとも一つのマスターモジュールの動作情報に対する合計が前記低い基準値より大きく前記高い基準値より小さい場合、前記バスクロックの周波数を変更しないことを特徴とする請求項12に記載の装置。 - 前記少なくとも一つのチャネル確認部で確認した各々のマスターモジュールの動作情報に加重値を適用する加重値制御部をさらに含み、
前記比較器は、前記加重値制御部で加重値が適用された各々のマスターモジュールの動作情報に対する合計を算出し、
前記比較器は、前記加重値が適用された各々のマスターモジュールの動作情報に対する合計と少なくとも一つの基準値を比較してバスクロックの周波数を決定する比較器を含んで構成されることを特徴とする請求項12に記載の装置。 - 動的バスクロックを制御するための装置において、
少なくとも一つのマスターモジュールと、
少なくとも一つのスレーブモジュールと、
前記少なくとも一つのマスターモジュールと前記少なくとも一つのスレーブモジュールが送受信するデータを媒介するバスと、
前記バスを使用するマスターモジュールの存在有無を考慮してバスクロックの周波数を決定するバス周波数制御機と、
前記バス周波数制御機で決定した周波数を発生させて生成したクロックを前記少なくとも一つのマスターモジュールと前記少なくとも一つのスレーブモジュール及び前記バスに提供するクロック発生器と、を含んで構成されることを特徴とする装置。 - 前記バス周波数制御機は、
バスを使用するマスターモジュールが存在するかを確認するチャネル確認部と、
基準時間の間バスを使用するマスターモジュールが存在しない場合、バスクロックの周波数を下げ、基準時間内にバスを使用する少なくとも一つのマスターモジュールが存在する場合、バスクロックの周波数を上げる比較器と、を含んで構成されることを特徴とする請求項16に記載の装置。 - 前記チャネル確認部は、各々のマスターモジュールで読み出しチャネルバスと書き込みチャネルバスのうち少なくとも一つのバスを使用するための信号が発生するかを確認することを特徴とする請求項17に記載の装置。
- 前記比較器は、基準時間の間バスを使用するマスターモジュールが存在しない場合、バスクロックの周波数をシステムでサポート可能な最小周波数に変更することを特徴とする請求項17に記載の装置。
- 前記比較器は、基準時間の間バスを使用するマスターモジュールが存在しない場合、既設定された少なくとも一つのバスクロックの周波数調節ステップによってバスクロックの周波数を一段階下げることを特徴とする請求項17に記載の装置。
- 前記比較器は、前記バスクロックの周波数を一段階下げた後、第2基準時間の間バスを使用するマスターモジュールが存在しない場合、バスクロックの周波数をシステムでサポート可能な最小周波数に変更することを特徴とする請求項20に記載の装置。
- 前記比較器は、基準時間内にバスを使用するマスターモジュールが存在する場合、バスクロックの周波数をシステムでサポート可能な最大周波数に変更することを特徴とする請求項17に記載の装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2009-0106325 | 2009-11-05 | ||
KR1020090106325A KR101622195B1 (ko) | 2009-11-05 | 2009-11-05 | 동적 버스 클럭을 제어하기 위한 장치 및 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011101372A true JP2011101372A (ja) | 2011-05-19 |
JP5652942B2 JP5652942B2 (ja) | 2015-01-14 |
Family
ID=43356661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010248817A Expired - Fee Related JP5652942B2 (ja) | 2009-11-05 | 2010-11-05 | 動的バスクロックを制御するための装置及び方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8972768B2 (ja) |
EP (2) | EP2320300A3 (ja) |
JP (1) | JP5652942B2 (ja) |
KR (1) | KR101622195B1 (ja) |
CN (1) | CN102053649A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9798603B2 (en) | 2012-11-29 | 2017-10-24 | Panasonic Intellectual Property Management Co., Ltd. | Communication device, router having communication device, bus system, and circuit board of semiconductor circuit having bus system |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101740338B1 (ko) * | 2010-10-20 | 2017-05-26 | 삼성전자주식회사 | 디지털 시스템에서 동적 클럭 제어 장치 및 방법 |
CN102301357B (zh) * | 2011-07-08 | 2015-03-11 | 华为技术有限公司 | 一种工作时钟切换方法、智能门控电路及*** |
US9559529B1 (en) * | 2011-07-28 | 2017-01-31 | The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration | Modular battery controller |
JP2014021786A (ja) * | 2012-07-19 | 2014-02-03 | International Business Maschines Corporation | コンピュータ・システム |
US9547331B2 (en) | 2014-04-03 | 2017-01-17 | Qualcomm Incorporated | Apparatus and method to set the speed of a clock |
KR20190032985A (ko) | 2017-09-20 | 2019-03-28 | 가부시끼가이샤 도시바 | 클럭 생성 회로 및 클럭 생성 방법 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0997122A (ja) * | 1995-09-28 | 1997-04-08 | Toshiba Corp | マルチプロセッサシステム |
JPH10268963A (ja) * | 1997-03-28 | 1998-10-09 | Mitsubishi Electric Corp | 情報処理装置 |
JP2000276436A (ja) * | 1999-03-29 | 2000-10-06 | Minolta Co Ltd | Dma制御装置 |
JP2002082904A (ja) * | 2000-09-08 | 2002-03-22 | Hitachi Ltd | 半導体集積回路装置 |
JP2004258695A (ja) * | 2003-02-24 | 2004-09-16 | Canon Inc | データ転送システム |
JP2006072597A (ja) * | 2004-09-01 | 2006-03-16 | Seiko Epson Corp | データ処理装置及びデータ処理方法 |
JP2007257363A (ja) * | 2006-03-23 | 2007-10-04 | Matsushita Electric Ind Co Ltd | 情報処理装置 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5758133A (en) | 1995-12-28 | 1998-05-26 | Vlsi Technology, Inc. | System and method for altering bus speed based on bus utilization |
US6079022A (en) * | 1996-10-11 | 2000-06-20 | Intel Corporation | Method and apparatus for dynamically adjusting the clock speed of a bus depending on bus activity |
US6115823A (en) * | 1997-06-17 | 2000-09-05 | Amphus, Inc. | System and method for task performance based dynamic distributed power management in a computer system and design method therefor |
JP3524337B2 (ja) * | 1997-07-25 | 2004-05-10 | キヤノン株式会社 | バス管理装置及びそれを有する複合機器の制御装置 |
AU9798798A (en) * | 1997-10-10 | 1999-05-03 | Rambus Incorporated | Power control system for synchronous memory device |
US6021506A (en) * | 1998-07-31 | 2000-02-01 | Intel Corporation | Method and apparatus for stopping a bus clock while there are no activities on a bus |
US6298448B1 (en) | 1998-12-21 | 2001-10-02 | Siemens Information And Communication Networks, Inc. | Apparatus and method for automatic CPU speed control based on application-specific criteria |
US6850995B1 (en) * | 1999-01-25 | 2005-02-01 | Canon Kabushiki Kaisha | Control unit selectively connected with a first bus and a second bus for controlling a displaying process in parallel with a scanning process |
JP2000215149A (ja) * | 1999-01-25 | 2000-08-04 | Canon Inc | 複合機器の制御装置 |
US6564329B1 (en) | 1999-03-16 | 2003-05-13 | Linkup Systems Corporation | System and method for dynamic clock generation |
US6460107B1 (en) * | 1999-04-29 | 2002-10-01 | Intel Corporation | Integrated real-time performance monitoring facility |
SE0004832L (sv) * | 2000-12-22 | 2002-02-26 | Ericsson Telefon Ab L M | Digitalt bussystem |
US7093153B1 (en) * | 2002-10-30 | 2006-08-15 | Advanced Micro Devices, Inc. | Method and apparatus for lowering bus clock frequency in a complex integrated data processing system |
US7392411B2 (en) | 2003-04-25 | 2008-06-24 | Ati Technologies, Inc. | Systems and methods for dynamic voltage scaling of communication bus to provide bandwidth based on whether an application is active |
US7770034B2 (en) | 2003-12-16 | 2010-08-03 | Intel Corporation | Performance monitoring based dynamic voltage and frequency scaling |
US7725759B2 (en) * | 2005-06-29 | 2010-05-25 | Sigmatel, Inc. | System and method of managing clock speed in an electronic device |
JP2007058279A (ja) * | 2005-08-22 | 2007-03-08 | Oki Electric Ind Co Ltd | パワーダウン移行システム |
US8405617B2 (en) | 2007-01-03 | 2013-03-26 | Apple Inc. | Gated power management over a system bus |
US20080263254A1 (en) * | 2007-04-20 | 2008-10-23 | Via Technologies, Inc. | Method and System For Adjusting Bus Frequency And Link Width On A Bus |
US8032678B2 (en) * | 2008-11-05 | 2011-10-04 | Mediatek Inc. | Shared resource arbitration |
CN101477398A (zh) | 2008-12-25 | 2009-07-08 | 深圳华为通信技术有限公司 | 一种终端功耗控制方法及装置 |
-
2009
- 2009-11-05 KR KR1020090106325A patent/KR101622195B1/ko active IP Right Grant
-
2010
- 2010-11-03 US US12/938,561 patent/US8972768B2/en active Active
- 2010-11-04 EP EP10190033.0A patent/EP2320300A3/en not_active Ceased
- 2010-11-04 EP EP17194630.4A patent/EP3316073A3/en not_active Ceased
- 2010-11-05 JP JP2010248817A patent/JP5652942B2/ja not_active Expired - Fee Related
- 2010-11-05 CN CN2010105327628A patent/CN102053649A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0997122A (ja) * | 1995-09-28 | 1997-04-08 | Toshiba Corp | マルチプロセッサシステム |
JPH10268963A (ja) * | 1997-03-28 | 1998-10-09 | Mitsubishi Electric Corp | 情報処理装置 |
JP2000276436A (ja) * | 1999-03-29 | 2000-10-06 | Minolta Co Ltd | Dma制御装置 |
JP2002082904A (ja) * | 2000-09-08 | 2002-03-22 | Hitachi Ltd | 半導体集積回路装置 |
JP2004258695A (ja) * | 2003-02-24 | 2004-09-16 | Canon Inc | データ転送システム |
JP2006072597A (ja) * | 2004-09-01 | 2006-03-16 | Seiko Epson Corp | データ処理装置及びデータ処理方法 |
JP2007257363A (ja) * | 2006-03-23 | 2007-10-04 | Matsushita Electric Ind Co Ltd | 情報処理装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9798603B2 (en) | 2012-11-29 | 2017-10-24 | Panasonic Intellectual Property Management Co., Ltd. | Communication device, router having communication device, bus system, and circuit board of semiconductor circuit having bus system |
Also Published As
Publication number | Publication date |
---|---|
EP2320300A2 (en) | 2011-05-11 |
KR20110049345A (ko) | 2011-05-12 |
EP3316073A2 (en) | 2018-05-02 |
KR101622195B1 (ko) | 2016-05-18 |
EP3316073A3 (en) | 2018-07-18 |
CN102053649A (zh) | 2011-05-11 |
EP2320300A3 (en) | 2014-07-23 |
US20110106992A1 (en) | 2011-05-05 |
US8972768B2 (en) | 2015-03-03 |
JP5652942B2 (ja) | 2015-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5652942B2 (ja) | 動的バスクロックを制御するための装置及び方法 | |
US10732684B2 (en) | Method and apparatus for managing global chip power on a multicore system on chip | |
CN103493323B (zh) | 中间总线架构电力***中的动态总线电压控制 | |
US8694811B2 (en) | Power management for digital devices | |
US8527801B2 (en) | Performance control of frequency-adapting processors by voltage domain adjustment | |
TWI390379B (zh) | 用於電壓調節器通訊之系統及方法 | |
US8924753B2 (en) | Apparatus and method for adaptive frequency scaling in digital system | |
US9547027B2 (en) | Dynamically measuring power consumption in a processor | |
US20080097656A1 (en) | Method, system and calibration technique for power measurement and management over multiple time frames | |
US20140189376A1 (en) | Total platform power control | |
US20120216058A1 (en) | System, Method and Apparatus for Energy Efficiency and Energy Conservation by Configuring Power Management Parameters During Run Time | |
JP2006185407A (ja) | ピーク電力制御方法および装置 | |
WO2014101542A1 (zh) | 一种前馈控制方法及装置 | |
WO2007144808A2 (en) | A method of providing a clock frequency for a processor | |
US20160054773A1 (en) | Method and Apparatus for Providing Telemetry for Power Management Functions | |
US20190346878A1 (en) | Current sensor based closed loop control apparatus | |
US8504851B2 (en) | Electronic device having power consumption adjusting feature | |
CN105745594B (zh) | 用于电子设备的功率监视器 | |
CN101719722A (zh) | 特高压直流输电电压的控制方法 | |
JP4972522B2 (ja) | データ処理システム | |
JP2011103024A (ja) | 電力制御装置,コンピュータシステム,電力制御方法,コンピュータプログラム | |
JP2023552423A (ja) | 電流消費コントローラ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131017 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140121 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140701 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141001 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141021 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141117 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5652942 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |