JPH10242328A - 回路基板、この回路基板を有する回路モジュールおよびこの回路モジュールを有する電子機器 - Google Patents
回路基板、この回路基板を有する回路モジュールおよびこの回路モジュールを有する電子機器Info
- Publication number
- JPH10242328A JPH10242328A JP4668197A JP4668197A JPH10242328A JP H10242328 A JPH10242328 A JP H10242328A JP 4668197 A JP4668197 A JP 4668197A JP 4668197 A JP4668197 A JP 4668197A JP H10242328 A JPH10242328 A JP H10242328A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- solder
- semiconductor element
- pad
- connection terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0284—Details of three-dimensional rigid printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】本発明は半導体素子を回路基板に実装する際に
未はんだ不良の発生を抑えることができる回路モジュー
ルを提供すること課題とする。 【解決手段】接続端子２、３を有する半導体素子１と、
前記半導体素子１を実装する実装面を有し、この実装面
に前記半導体素子１が有する接続端子２、３とはんだ接
合されるパッド１２が設けられた回路基板１１とを具備
し、前記回路基板１１の実装面には、前記半導体素子１
を実装した時に前記接続端子２、３が入り込む凹部１２
が形成され、この凹部１２にはんだ１４が塗布された前
記パッド１３が設けられていることを特徴とする。
未はんだ不良の発生を抑えることができる回路モジュー
ルを提供すること課題とする。 【解決手段】接続端子２、３を有する半導体素子１と、
前記半導体素子１を実装する実装面を有し、この実装面
に前記半導体素子１が有する接続端子２、３とはんだ接
合されるパッド１２が設けられた回路基板１１とを具備
し、前記回路基板１１の実装面には、前記半導体素子１
を実装した時に前記接続端子２、３が入り込む凹部１２
が形成され、この凹部１２にはんだ１４が塗布された前
記パッド１３が設けられていることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は回路基板、この回路
基板を有する回路モジュールおよびこの回路モジュール
を有する電子機器に関する。
基板を有する回路モジュールおよびこの回路モジュール
を有する電子機器に関する。
【０００２】
【従来の技術】ポータブルコンピュータのような電子機
器において、半導体ベアチップを回路基板に実装するた
めに半導体ベアチップに設けた接続端子を回路基板に設
けたパッドに接合する方式として、はんだ接合方式があ
る。
器において、半導体ベアチップを回路基板に実装するた
めに半導体ベアチップに設けた接続端子を回路基板に設
けたパッドに接合する方式として、はんだ接合方式があ
る。
【０００３】このはんだ接合方式は、半導体ベアチップ
に設けたパッドにバンプを形成し（パッドとバンプで接
続端子を構成する。）、この半導体ベアチップの端子形
成面を回路基板におけるパッドを形成した半導体素子実
装面に向き合わせ、半導体ベアチップのバンプの先端を
回路基板のパッドに接触させ、パッドの面に塗布したは
んだを溶融してパッドおよびバンプに固着することによ
り、半導体ベアチップを回路基板に電気的に接続すると
ともに機械的に固定するものである。
に設けたパッドにバンプを形成し（パッドとバンプで接
続端子を構成する。）、この半導体ベアチップの端子形
成面を回路基板におけるパッドを形成した半導体素子実
装面に向き合わせ、半導体ベアチップのバンプの先端を
回路基板のパッドに接触させ、パッドの面に塗布したは
んだを溶融してパッドおよびバンプに固着することによ
り、半導体ベアチップを回路基板に電気的に接続すると
ともに機械的に固定するものである。
【０００４】
【発明が解決しようとする課題】しかし、このような半
導体ベアチップの接続端子をはんだ接合により回路基板
のパッドに接合する方式には、次に述べる理由により、
半導体ベアチップの接続端子と回路基板のパッドとがは
んだによって接合されない、いわゆる未はんだ不良が発
生することがある。
導体ベアチップの接続端子をはんだ接合により回路基板
のパッドに接合する方式には、次に述べる理由により、
半導体ベアチップの接続端子と回路基板のパッドとがは
んだによって接合されない、いわゆる未はんだ不良が発
生することがある。
【０００５】すなわち、はんだを加熱溶融してはんだ接
合を行なう際には、回路基板がはんだとともに加熱され
て半導体ベアチップから遠ざかる方向に反るように変形
することがある。この現象は特に回路基板の縁部に多く
発生する。このため、回路基板の反り部分に位置するパ
ッドが半導体ベアチップから離れる向きに移動して、パ
ッド上で溶融したはんだが半導体ベアチップから離れて
しまい未はんだ不良が発生することがる。
合を行なう際には、回路基板がはんだとともに加熱され
て半導体ベアチップから遠ざかる方向に反るように変形
することがある。この現象は特に回路基板の縁部に多く
発生する。このため、回路基板の反り部分に位置するパ
ッドが半導体ベアチップから離れる向きに移動して、パ
ッド上で溶融したはんだが半導体ベアチップから離れて
しまい未はんだ不良が発生することがる。
【０００６】さらに、半導体ベアチップに形成したＡｕ
バンプの高さにばらつきがある場合また回路基板のパッ
ドに塗布したはんだの厚さにばらつきがある場合には、
はんだを溶融してＡｕバンプとパッドとを接合する時
に、Ａｕバンプがパッド上で溶融したはんだに届かず未
はんだ不良が発生することがある。
バンプの高さにばらつきがある場合また回路基板のパッ
ドに塗布したはんだの厚さにばらつきがある場合には、
はんだを溶融してＡｕバンプとパッドとを接合する時
に、Ａｕバンプがパッド上で溶融したはんだに届かず未
はんだ不良が発生することがある。
【０００７】本発明は前記事情に基づいてなされたもの
で、半導体素子をはんだ接合により実装する際における
未はんだ不良の発生を抑えて確実な実装が行なえる回路
基板を提供することを課題とする。
で、半導体素子をはんだ接合により実装する際における
未はんだ不良の発生を抑えて確実な実装が行なえる回路
基板を提供することを課題とする。
【０００８】本発明は、半導体素子をはんだ接合により
回路基板に実装する際における未はんだ不良の発生を抑
えて確実な実装が行なえる回路モジュールを提供するこ
とを課題とする。
回路基板に実装する際における未はんだ不良の発生を抑
えて確実な実装が行なえる回路モジュールを提供するこ
とを課題とする。
【０００９】本発明は、半導体素子をはんだ接合により
回路基板に実装する際における未はんだ不良の発生を抑
えて確実な実装が行なえる回路モジュールを備えた電子
機器を提供することを課題とする。
回路基板に実装する際における未はんだ不良の発生を抑
えて確実な実装が行なえる回路モジュールを備えた電子
機器を提供することを課題とする。
【００１０】
【課題を解決するための手段】請求項１の発明の回路基
板は、半導体素子を実装する実装面を有し、この実装面
に前記半導体素子が有する接続端子とはんだ接合される
パッドが設けられた回路基板であって、前記実装面に
は、前記半導体素子を実装した時に前記接続端子が入り
込む凹部が形成され、この凹部にはんだが塗布された前
記パッドが設けられていることを特徴とする。
板は、半導体素子を実装する実装面を有し、この実装面
に前記半導体素子が有する接続端子とはんだ接合される
パッドが設けられた回路基板であって、前記実装面に
は、前記半導体素子を実装した時に前記接続端子が入り
込む凹部が形成され、この凹部にはんだが塗布された前
記パッドが設けられていることを特徴とする。
【００１１】この発明の構成によれば、半導体素子の接
続端子が回路基板の凹部に入り込むので、回路基板が反
りを生じた場合における接続端子の変位分、接続端子の
高さが小さい場合における接続端子の高さ不足分および
回路基板のパッドに塗布したはんだの厚さが小さい場合
におけるはんだの厚さ不足分を凹部が吸収することによ
り、接続端子とパッドを凹部の内部ではんだ接合して未
はんだ不良の発生を抑えることができる。
続端子が回路基板の凹部に入り込むので、回路基板が反
りを生じた場合における接続端子の変位分、接続端子の
高さが小さい場合における接続端子の高さ不足分および
回路基板のパッドに塗布したはんだの厚さが小さい場合
におけるはんだの厚さ不足分を凹部が吸収することによ
り、接続端子とパッドを凹部の内部ではんだ接合して未
はんだ不良の発生を抑えることができる。
【００１２】請求項２の発明は、請求項１に記載の回路
基板において前記凹部は曲面を有することを特徴とす
る。この発明の構成によれば、回路基板に凹部を容易に
形成することができ、また凹部の内部にパッドを容易に
形成することができる。
基板において前記凹部は曲面を有することを特徴とす
る。この発明の構成によれば、回路基板に凹部を容易に
形成することができ、また凹部の内部にパッドを容易に
形成することができる。
【００１３】請求項３の発明の回路モジュールは、接続
端子を有する半導体素子と、前記半導体素子を実装する
実装面を有し、この実装面に前記半導体素子が有する接
続端子とはんだ接合されるパッドが設けられた回路基板
とを具備し、前記回路基板の実装面には、前記半導体素
子を実装した時に前記接続端子が入り込む凹部が形成さ
れ、この凹部にはんだが塗布された前記パッドが設けら
れていることを特徴とする。
端子を有する半導体素子と、前記半導体素子を実装する
実装面を有し、この実装面に前記半導体素子が有する接
続端子とはんだ接合されるパッドが設けられた回路基板
とを具備し、前記回路基板の実装面には、前記半導体素
子を実装した時に前記接続端子が入り込む凹部が形成さ
れ、この凹部にはんだが塗布された前記パッドが設けら
れていることを特徴とする。
【００１４】この発明の構成によれば、半導体素子の接
続端子が回路基板の凹部に入り込むので、回路基板が反
りを生じた場合における接続端子の変位分、接続端子の
高さが小さい場合における接続端子の高さ不足分および
回路基板のパッドに塗布したはんだの厚さが小さい場合
におけるはんだの厚さ不足分を凹部が吸収し、接続端子
とパッドを凹部の内部ではんだ接合して、未はんだ不良
の発生を抑えることができる。
続端子が回路基板の凹部に入り込むので、回路基板が反
りを生じた場合における接続端子の変位分、接続端子の
高さが小さい場合における接続端子の高さ不足分および
回路基板のパッドに塗布したはんだの厚さが小さい場合
におけるはんだの厚さ不足分を凹部が吸収し、接続端子
とパッドを凹部の内部ではんだ接合して、未はんだ不良
の発生を抑えることができる。
【００１５】請求項４の発明は、請求項３に記載の回路
モジュールにおいて、前記半導体素子の接続端子はバン
プを有するものであることを特徴とする。この発明の構
成によれば、接続端子にバンプを用いた半導体素子を回
路基板に確実にはんだ接合することができる。
モジュールにおいて、前記半導体素子の接続端子はバン
プを有するものであることを特徴とする。この発明の構
成によれば、接続端子にバンプを用いた半導体素子を回
路基板に確実にはんだ接合することができる。
【００１６】請求項５の発明は、請求項３に記載の回路
モジュールにおいて、前記半導体素子の接続端子ははん
だボールを有するものであることを特徴とする。この発
明の構成によれば、接続端子にはんだボールを用いた半
導体素子を回路基板に確実にはんだ接合することができ
る。
モジュールにおいて、前記半導体素子の接続端子ははん
だボールを有するものであることを特徴とする。この発
明の構成によれば、接続端子にはんだボールを用いた半
導体素子を回路基板に確実にはんだ接合することができ
る。
【００１７】請求項６の発明は、請求項３に記載の回路
モジュールにおいて、前記半導体素子はベアチップであ
ることを特徴とする。この発明の構成によれば、半導体
ベアチップを回路基板に確実にはんだ接合により実装す
ることができる。
モジュールにおいて、前記半導体素子はベアチップであ
ることを特徴とする。この発明の構成によれば、半導体
ベアチップを回路基板に確実にはんだ接合により実装す
ることができる。
【００１８】請求項７の発明の電子機器は、ハウジング
と、接続端子を有する半導体素子、前記半導体素子を実
装する実装面を有しこの実装面に前記半導体素子が有す
る接続端子とはんだ接合されるパッドが設けられた回路
基板を備え、前記ハウジングの内部に設けられた回路モ
ジュールとを具備し、前記回路基板の実装面には、前記
半導体素子を実装した時に前記接続端子が入り込む凹部
が形成され、この凹部にはんだが塗布された前記パッド
が設けられていることを特徴とする。
と、接続端子を有する半導体素子、前記半導体素子を実
装する実装面を有しこの実装面に前記半導体素子が有す
る接続端子とはんだ接合されるパッドが設けられた回路
基板を備え、前記ハウジングの内部に設けられた回路モ
ジュールとを具備し、前記回路基板の実装面には、前記
半導体素子を実装した時に前記接続端子が入り込む凹部
が形成され、この凹部にはんだが塗布された前記パッド
が設けられていることを特徴とする。
【００１９】この発明の構成によれば、半導体素子をは
んだ接合により回路基板に実装する際における未はんだ
不良の発生を抑えて確実な実装が行なえる回路モジュー
ルを備えた電子機器を得ることができる。
んだ接合により回路基板に実装する際における未はんだ
不良の発生を抑えて確実な実装が行なえる回路モジュー
ルを備えた電子機器を得ることができる。
【００２０】
【発明の実施の形態】本発明の第１の実施の形態につい
て図１ないし図３を参照して説明する。この実施の形態
は、ポータブルコンピュータやワードプロセッサのよう
な電子機器に設けた回路モジュールに適用したもので、
半導体素子の一例として半導体ベアチップを用いてい
る。図１ないし図３は電子機器のハウジングの内部に設
けた回路モジュールを示し、図１ははんだ接合する前の
半導体ベアチップと回路基板を示し、図２ははんだ接合
した半導体ベアチップと回路基板を示し、図３ははんだ
接合した半導体ベアチップと反りを生じた回路基板を示
している。
て図１ないし図３を参照して説明する。この実施の形態
は、ポータブルコンピュータやワードプロセッサのよう
な電子機器に設けた回路モジュールに適用したもので、
半導体素子の一例として半導体ベアチップを用いてい
る。図１ないし図３は電子機器のハウジングの内部に設
けた回路モジュールを示し、図１ははんだ接合する前の
半導体ベアチップと回路基板を示し、図２ははんだ接合
した半導体ベアチップと回路基板を示し、図３ははんだ
接合した半導体ベアチップと反りを生じた回路基板を示
している。
【００２１】図１ないし図３において３１は電子機器の
ハウジングで、このハウジング１の内部に後述する回路
モジュールが設けられている。次に回路モジュールにつ
いて説明する。
ハウジングで、このハウジング１の内部に後述する回路
モジュールが設けられている。次に回路モジュールにつ
いて説明する。
【００２２】図１ないし図３において１は半導体ベアチ
ップである。この半導体ベアチップ１は図５にも示すよ
うに例えば矩形をなすもので、回路基板１１にはんだ接
合して実装する際に回路基板１１の実装面１１ａと向き
合うことになる端子形成面１ａには、例えばその周縁部
の全体に沿って複数のパッド２が間隔を存して並べて形
成してあり、これら各パッド２の表面には夫々金からな
るバンプ（以下Ａｕバンプと称する。）３が形成されて
いる。パッド２とＡｕバンプ３とで接続端子が構成され
ている。
ップである。この半導体ベアチップ１は図５にも示すよ
うに例えば矩形をなすもので、回路基板１１にはんだ接
合して実装する際に回路基板１１の実装面１１ａと向き
合うことになる端子形成面１ａには、例えばその周縁部
の全体に沿って複数のパッド２が間隔を存して並べて形
成してあり、これら各パッド２の表面には夫々金からな
るバンプ（以下Ａｕバンプと称する。）３が形成されて
いる。パッド２とＡｕバンプ３とで接続端子が構成され
ている。
【００２３】１１は絶縁材料からなる平坦な回路基板
で、この回路基板１１に半導体ベアチップ１が実装され
る。回路基板１１において半導体ベアチップ１を実装す
る実装面１１ａには、複数の凹部１２が半導体ベアチッ
プ１に設けた複数のＡｕバンプ３（パッド２）に対応し
て矩形枠条に並んで形成されている。これら複数の凹部
１２は半球面形状、すなわち曲面を有する形状をなすも
ので、各凹部１２の内面には夫々導電性金属からなるパ
ッド１３が形成されている。各凹部１２の深さは、半導
体ベアチップ１をはんだ接合により回路基板１１に実装
する際に半導体ベアチップ１のＡｕバンプ３が凹部１２
の内部に入り込むことができる大きさである。各パッド
１３の面には夫々はんだ１４が所定の厚さで塗布されて
いる。
で、この回路基板１１に半導体ベアチップ１が実装され
る。回路基板１１において半導体ベアチップ１を実装す
る実装面１１ａには、複数の凹部１２が半導体ベアチッ
プ１に設けた複数のＡｕバンプ３（パッド２）に対応し
て矩形枠条に並んで形成されている。これら複数の凹部
１２は半球面形状、すなわち曲面を有する形状をなすも
ので、各凹部１２の内面には夫々導電性金属からなるパ
ッド１３が形成されている。各凹部１２の深さは、半導
体ベアチップ１をはんだ接合により回路基板１１に実装
する際に半導体ベアチップ１のＡｕバンプ３が凹部１２
の内部に入り込むことができる大きさである。各パッド
１３の面には夫々はんだ１４が所定の厚さで塗布されて
いる。
【００２４】次に半導体ベアチップ１を回路基板１１に
実装する構造について説明する。図２に示すように半導
体ベアチップ１は端子形成面１ａを回路基板１１の実装
面１１ａに向き合わせて配置され、端子形成面１ａに設
けた複数のＡｕバンプ３が実装面１１ａに設けた対向す
る複数の凹部１２の内部に入り込んでいる。そして、複
数の凹部１２に夫々形成されたパッド１３に塗布された
はんだ１４が溶融され、各凹部１２毎にその凹部１２の
パッド１３とこの凹部１２に入り込んでいるＡｕバンプ
３に夫々固着している。すなわち、溶融したはんだ１４
は凹部１２の内部に溜められて凹部１２に入り込んでい
るＡｕバンプ３に固着することになる。これにより半導
体ベアチップ１の各Ａｕバンプ３は回路基板１１の各パ
ッド１３に機械的に接合されるとともに電気的に接続さ
れる。
実装する構造について説明する。図２に示すように半導
体ベアチップ１は端子形成面１ａを回路基板１１の実装
面１１ａに向き合わせて配置され、端子形成面１ａに設
けた複数のＡｕバンプ３が実装面１１ａに設けた対向す
る複数の凹部１２の内部に入り込んでいる。そして、複
数の凹部１２に夫々形成されたパッド１３に塗布された
はんだ１４が溶融され、各凹部１２毎にその凹部１２の
パッド１３とこの凹部１２に入り込んでいるＡｕバンプ
３に夫々固着している。すなわち、溶融したはんだ１４
は凹部１２の内部に溜められて凹部１２に入り込んでい
るＡｕバンプ３に固着することになる。これにより半導
体ベアチップ１の各Ａｕバンプ３は回路基板１１の各パ
ッド１３に機械的に接合されるとともに電気的に接続さ
れる。
【００２５】半導体ベアチップ１の端子形成面１ａと回
路基板１１の実装面１１ａとの間には絶縁樹脂１５がモ
ールドされ、Ａｕバンプ３とパッド１３との各接合部を
夫々封止して機械的に補強するとともに外部に対して電
気的絶縁を図っている。
路基板１１の実装面１１ａとの間には絶縁樹脂１５がモ
ールドされ、Ａｕバンプ３とパッド１３との各接合部を
夫々封止して機械的に補強するとともに外部に対して電
気的絶縁を図っている。
【００２６】半導体ベアチップ１を回路基板１１に実装
する場合には、回路基板１１に形成した各凹部１２にパ
ッド１３を形成するとともに各パッド１３にはんだ１４
を塗布し、さらに各はんだ１４にワックスを塗布する。
半導体ベアチップ１では各パッド２にＡｕバンプ３をボ
ールボンダにより形成する。そして、半導体ベアチップ
１を回路基板１１に配置し、次いではんだ１４を溶融し
て各Ａｕバンプ３と各パッド１３をはんだ接合する。
する場合には、回路基板１１に形成した各凹部１２にパ
ッド１３を形成するとともに各パッド１３にはんだ１４
を塗布し、さらに各はんだ１４にワックスを塗布する。
半導体ベアチップ１では各パッド２にＡｕバンプ３をボ
ールボンダにより形成する。そして、半導体ベアチップ
１を回路基板１１に配置し、次いではんだ１４を溶融し
て各Ａｕバンプ３と各パッド１３をはんだ接合する。
【００２７】この構造においては、回路基板１１に形成
した凹部１２が溶融したはんだ１４を溜めるはんだ溜り
となり、凹部１２に入り込んだ半導体ベアチップ１のＡ
ｕバンプ３を確実にはんだ１４によりパッド１３と接合
する。そして、回路基板１１に形成した凹部１２の内部
に半導体ベアチップ１のＡｕバンプ３が入り込むことに
より、凹部１２の深さが、回路基板１１の反り、Ａｕバ
ンプ３の高さ不足およびはんだ１４の厚さ不足によるＡ
ｕバンプ３とはんだ１４との位置関係の変化を吸収し
て、Ａｕバンプ３の先端が凹部１２の内部に位置した状
態ではんだ１４がＡｕバンプ３に固着することができ
る。
した凹部１２が溶融したはんだ１４を溜めるはんだ溜り
となり、凹部１２に入り込んだ半導体ベアチップ１のＡ
ｕバンプ３を確実にはんだ１４によりパッド１３と接合
する。そして、回路基板１１に形成した凹部１２の内部
に半導体ベアチップ１のＡｕバンプ３が入り込むことに
より、凹部１２の深さが、回路基板１１の反り、Ａｕバ
ンプ３の高さ不足およびはんだ１４の厚さ不足によるＡ
ｕバンプ３とはんだ１４との位置関係の変化を吸収し
て、Ａｕバンプ３の先端が凹部１２の内部に位置した状
態ではんだ１４がＡｕバンプ３に固着することができ
る。
【００２８】例えば、図３に示すように回路基板１１が
はんだ接合時の熱により半導体ベアチップ１から遠ざか
る方向に反りを生じてパッド１３がＡｕバンプ３から遠
ざかる方向に移動した場合には、回路基板１１の凹部１
２がパッド１３の移動分を吸収してＡｕバンプ３が凹部
１２の内部から外れることがない。このため、Ａｕバン
プ３は凹部１２の内部に入り込んだままで凹部１２の内
部に溜められた溶融したはんだ１４に固着されて未はん
だ不良の発生を抑えることができる。
はんだ接合時の熱により半導体ベアチップ１から遠ざか
る方向に反りを生じてパッド１３がＡｕバンプ３から遠
ざかる方向に移動した場合には、回路基板１１の凹部１
２がパッド１３の移動分を吸収してＡｕバンプ３が凹部
１２の内部から外れることがない。このため、Ａｕバン
プ３は凹部１２の内部に入り込んだままで凹部１２の内
部に溜められた溶融したはんだ１４に固着されて未はん
だ不良の発生を抑えることができる。
【００２９】また、Ａｕバンプ３の高さが小さい場合に
おけるＡｕバンプ３の高さ不足分を凹部１２が吸収し、
Ａｕバンプ３とパッド１１が凹部１２の内部ではんだ接
合して未はんだ不良の発生を抑えることができる。さら
に、回路基板１１のパッド１３に塗布したはんだ１４の
厚さが小さい場合におけるはんだの厚さ不足分を凹部１
２が吸収し、Ａｕバンプ３とパッド１３が凹部１２の内
部ではんだ接合して未はんだ不良の発生を抑えることが
できる。
おけるＡｕバンプ３の高さ不足分を凹部１２が吸収し、
Ａｕバンプ３とパッド１１が凹部１２の内部ではんだ接
合して未はんだ不良の発生を抑えることができる。さら
に、回路基板１１のパッド１３に塗布したはんだ１４の
厚さが小さい場合におけるはんだの厚さ不足分を凹部１
２が吸収し、Ａｕバンプ３とパッド１３が凹部１２の内
部ではんだ接合して未はんだ不良の発生を抑えることが
できる。
【００３０】また、回路基板１１に凹部１２は半球面形
状、すなわち曲面を有する形状であるから凹部１２の形
成が容易であり、且つ凹部１２の内部にパッド１３を容
易に形成することもできる。
状、すなわち曲面を有する形状であるから凹部１２の形
成が容易であり、且つ凹部１２の内部にパッド１３を容
易に形成することもできる。
【００３１】この実施の形態では、接続端子としてバン
プを用いた形式の半導体ベアチップ１を回路基板１１に
確実にはんだ接合により実装することができる。また、
この実施の形態では、半導体素子として半導体ベアチッ
プ１を用いて回路基板１１に確実にはんだ接合により実
装した回路モジュールを得ることができる。
プを用いた形式の半導体ベアチップ１を回路基板１１に
確実にはんだ接合により実装することができる。また、
この実施の形態では、半導体素子として半導体ベアチッ
プ１を用いて回路基板１１に確実にはんだ接合により実
装した回路モジュールを得ることができる。
【００３２】図４は第２の実施の形態について示してい
る。この実施の形態は、半導体ベアチップ１に設ける接
続端子としてはんだボールを用いたものであり、図４に
おいて図２と同じ部分は同じ符号を付して示している。
図中２１ははんだボールで、このはんだボール２１は半
導体ベアチップ１に形成した各パッド２に夫々はんだ２
２を介して接合されている。また、はんだボール２１の
表面もはんだ２２に覆われている。そして、半導体ベア
チップ１を回路基板１１に実装する際には、はんだボー
ル２１が回路基板１１の凹部１２の内部に入り込み、は
んだ１４および２２の溶融によりはんだボール２１とパ
ッド１３とが接合される。このため、この実施の形態の
場合もはんだボール２１の未はんだ不良の発生を抑える
ことができる。
る。この実施の形態は、半導体ベアチップ１に設ける接
続端子としてはんだボールを用いたものであり、図４に
おいて図２と同じ部分は同じ符号を付して示している。
図中２１ははんだボールで、このはんだボール２１は半
導体ベアチップ１に形成した各パッド２に夫々はんだ２
２を介して接合されている。また、はんだボール２１の
表面もはんだ２２に覆われている。そして、半導体ベア
チップ１を回路基板１１に実装する際には、はんだボー
ル２１が回路基板１１の凹部１２の内部に入り込み、は
んだ１４および２２の溶融によりはんだボール２１とパ
ッド１３とが接合される。このため、この実施の形態の
場合もはんだボール２１の未はんだ不良の発生を抑える
ことができる。
【００３３】そして、前述した各実施の形態の回路モジ
ュールをポータブルコンピュータやワードプロセッサの
ような電子機器のハウジング３１の内部に装備すること
により、半導体素子をはんだ接合により回路基板に実装
する際における未はんだ不良の発生を抑えて確実な実装
が行なえる回路モジュールを備えた電子機器を得ること
ができる。
ュールをポータブルコンピュータやワードプロセッサの
ような電子機器のハウジング３１の内部に装備すること
により、半導体素子をはんだ接合により回路基板に実装
する際における未はんだ不良の発生を抑えて確実な実装
が行なえる回路モジュールを備えた電子機器を得ること
ができる。
【００３４】なお、本発明は前述した実施の形態に限定
されず、種々変形して実施することができる。例えば、
半導体素子としては半導体ベアチップに限定されず、Ｂ
ＧＡ（ｂａｌｌ ｇｒｉｄ ａｒｒａｙ）などの他の形
式のものを用いることが可能である。また、半導体素子
に設ける接続端子も前述した実施の形態に限定されず、
他の形式のものを用いることが可能である。
されず、種々変形して実施することができる。例えば、
半導体素子としては半導体ベアチップに限定されず、Ｂ
ＧＡ（ｂａｌｌ ｇｒｉｄ ａｒｒａｙ）などの他の形
式のものを用いることが可能である。また、半導体素子
に設ける接続端子も前述した実施の形態に限定されず、
他の形式のものを用いることが可能である。
【００３５】
【発明の効果】以上説明したように本発明によれば、半
導体素子の接続端子が回路基板の凹部に入り込むので、
回路基板が反りを生じた場合における接続端子の変位
分、接続端子の高さが小さい場合における接続端子の高
さ不足分および回路基板のパッドに塗布したはんだの厚
さが小さい場合におけるはんだの厚さ不足分を凹部が吸
収し、接続端子とパッドを凹部の内部ではんだ接合して
未はんだ不良の発生を抑えることができる。このため、
半導体素子をはんだ接合により確実に回路基板に接合で
きる。
導体素子の接続端子が回路基板の凹部に入り込むので、
回路基板が反りを生じた場合における接続端子の変位
分、接続端子の高さが小さい場合における接続端子の高
さ不足分および回路基板のパッドに塗布したはんだの厚
さが小さい場合におけるはんだの厚さ不足分を凹部が吸
収し、接続端子とパッドを凹部の内部ではんだ接合して
未はんだ不良の発生を抑えることができる。このため、
半導体素子をはんだ接合により確実に回路基板に接合で
きる。
【００３６】従って、本発明によれば、半導体素子をは
んだ接合により実装する際における未はんだ不良の発生
を抑えて確実な実装が行なえる回路基板、この回路基板
を備えた回路モジュールおよびこの回路モジュールを備
えた電子機器を得ることができる。
んだ接合により実装する際における未はんだ不良の発生
を抑えて確実な実装が行なえる回路基板、この回路基板
を備えた回路モジュールおよびこの回路モジュールを備
えた電子機器を得ることができる。
【図１】本発明の第１の実施の形態にかかわる回路モジ
ュールを示す断面図。
ュールを示す断面図。
【図２】同実施の形態にかかわる回路モジュールを示す
断面図。
断面図。
【図３】同実施の形態にかかわる回路モジュールを示す
断面図。
断面図。
【図４】本発明の第２の実施の形態にかかわる回路モジ
ュールを示す断面図。
ュールを示す断面図。
【図５】半導体ベアチップを示す斜視図。
１…半導体ベアチップ（半導体素子）、 ２…パッド（接続端子）、 ３…Ａｕバンプ（接続端子）、 １１…回路基板、 １２…凹部、 １３…パッド、 １４…はんだ、 ３１…電子機器のハウジング。
Claims (7)
- 【請求項１】 半導体素子を実装する実装面を有し、こ
の実装面に前記半導体素子が有する接続端子とはんだ接
合されるパッドが設けられた回路基板であって、前記実
装面には、前記半導体素子を実装した時に前記接続端子
が入り込む凹部が形成され、この凹部にはんだが塗布さ
れた前記パッドが設けられていることを徴とする回路基
板。 - 【請求項２】 前記凹部は曲面を有するものであること
を特徴とする請求項１に記載の回路基板。 - 【請求項３】 接続端子を有する半導体素子と、 前記半導体素子を実装する実装面を有し、この実装面に
前記半導体素子が有する接続端子とはんだ接合されるパ
ッドが設けられた回路基板とを具備し、 前記回路基板の実装面には、前記半導体素子を実装した
時に前記接続端子が入り込む凹部が形成され、この凹部
にはんだが塗布された前記パッドが設けられていること
を特徴とする回路モジュール。 - 【請求項４】 前記半導体素子の接続端子はバンプを有
するものであることを特徴とする請求項３に記載の回路
モジュール。 - 【請求項５】 前記半導体素子の接続端子ははんだボー
ルを有するものであることを特徴とする請求項３に記載
の回路モジュール。 - 【請求項６】 前記半導体素子はベアチップであること
を特徴とする請求項３に記載の回路モジュール。 - 【請求項７】 ハウジングと、 接続端子を有する半導体素子、前記半導体素子を実装す
る実装面を有しこの実装面に前記半導体素子が有する接
続端子とはんだ接合されるパッドが設けられた回路基板
を備え、前記ハウジングの内部に設けられた回路モジュ
ールとを具備し、 前記回路基板の実装面には、前記半導体素子を実装した
時に前記接続端子が入り込む凹部が形成され、この凹部
にはんだが塗布された前記パッドが設けられていること
を特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4668197A JPH10242328A (ja) | 1997-02-28 | 1997-02-28 | 回路基板、この回路基板を有する回路モジュールおよびこの回路モジュールを有する電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4668197A JPH10242328A (ja) | 1997-02-28 | 1997-02-28 | 回路基板、この回路基板を有する回路モジュールおよびこの回路モジュールを有する電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10242328A true JPH10242328A (ja) | 1998-09-11 |
Family
ID=12754132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4668197A Pending JPH10242328A (ja) | 1997-02-28 | 1997-02-28 | 回路基板、この回路基板を有する回路モジュールおよびこの回路モジュールを有する電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10242328A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006310477A (ja) * | 2005-04-27 | 2006-11-09 | Akita Denshi Systems:Kk | 半導体装置及びその製造方法 |
| JP2008021751A (ja) * | 2006-07-11 | 2008-01-31 | National Institute Of Advanced Industrial & Technology | 電極、半導体チップ、基板、半導体チップの電極接続構造、半導体モジュールおよびその製造方法 |
| WO2012121373A1 (ja) * | 2011-03-09 | 2012-09-13 | 日立化成工業株式会社 | 半導体素子搭載用パッケージ基板の製造方法、半導体素子搭載用パッケージ基板及び半導体パッケージ |
| JP2012190894A (ja) * | 2011-03-09 | 2012-10-04 | Hitachi Chem Co Ltd | 半導体素子搭載用パッケージ基板及び半導体パッケージ |
| JP2021022699A (ja) * | 2019-07-30 | 2021-02-18 | 京セラ株式会社 | 配線基体および電子装置 |
-
1997
- 1997-02-28 JP JP4668197A patent/JPH10242328A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006310477A (ja) * | 2005-04-27 | 2006-11-09 | Akita Denshi Systems:Kk | 半導体装置及びその製造方法 |
| JP2008021751A (ja) * | 2006-07-11 | 2008-01-31 | National Institute Of Advanced Industrial & Technology | 電極、半導体チップ、基板、半導体チップの電極接続構造、半導体モジュールおよびその製造方法 |
| WO2012121373A1 (ja) * | 2011-03-09 | 2012-09-13 | 日立化成工業株式会社 | 半導体素子搭載用パッケージ基板の製造方法、半導体素子搭載用パッケージ基板及び半導体パッケージ |
| JP2012190894A (ja) * | 2011-03-09 | 2012-10-04 | Hitachi Chem Co Ltd | 半導体素子搭載用パッケージ基板及び半導体パッケージ |
| CN103443916A (zh) * | 2011-03-09 | 2013-12-11 | 日立化成株式会社 | 半导体元件搭载用封装基板的制造方法、半导体元件搭载用封装基板以及半导体封装 |
| TWI600097B (zh) * | 2011-03-09 | 2017-09-21 | Hitachi Chemical Co Ltd | Manufacturing method of package substrate for mounting semiconductor device, package substrate for mounting semiconductor device, and semiconductor package |
| JP2021022699A (ja) * | 2019-07-30 | 2021-02-18 | 京セラ株式会社 | 配線基体および電子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0141067B1 (ko) | 얇은 회로기판과 반도체 장치가 접합되어 있는 열전도성 지지부재를 갖춘 전자 패키지 | |
| US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| JPH0888245A (ja) | 半導体装置 | |
| JPH10223688A (ja) | 半導体装置 | |
| KR20020044577A (ko) | 개선된 플립-칩 결합 패키지 | |
| JP2002026195A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH10242328A (ja) | 回路基板、この回路基板を有する回路モジュールおよびこの回路モジュールを有する電子機器 | |
| JP3847602B2 (ja) | 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法 | |
| US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
| JP4100685B2 (ja) | 半導体装置 | |
| JP3394479B2 (ja) | 半導体装置 | |
| US20040080034A1 (en) | Area array semiconductor device and electronic circuit board utilizing the same | |
| JPH08274211A (ja) | 半導体装置 | |
| JPH06252326A (ja) | 多端子部品、配線基板、多端子部品の実装構造 | |
| JPH08139226A (ja) | 半導体回路装置及びその回路実装方法 | |
| JP3055496B2 (ja) | 半導体装置の実装構造 | |
| JPH11224918A (ja) | 半導体装置及びその製造方法 | |
| JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
| JP3242858B2 (ja) | コネクタ及びその製造方法 | |
| JP3895465B2 (ja) | 基板の実装方法、基板の実装構造 | |
| JP2633745B2 (ja) | 半導体装置の実装体 | |
| JPH07297236A (ja) | 半導体素子実装用フィルムと半導体素子実装構造 | |
| JP2002270629A (ja) | 電子部品およびその製造方法 | |
| JPH10150065A (ja) | チップサイズパッケージ | |
| JP3061728B2 (ja) | 半導体パッケージ |