JP2633745B2 - 半導体装置の実装体 - Google Patents

半導体装置の実装体

Info

Publication number
JP2633745B2
JP2633745B2 JP3105476A JP10547691A JP2633745B2 JP 2633745 B2 JP2633745 B2 JP 2633745B2 JP 3105476 A JP3105476 A JP 3105476A JP 10547691 A JP10547691 A JP 10547691A JP 2633745 B2 JP2633745 B2 JP 2633745B2
Authority
JP
Japan
Prior art keywords
semiconductor device
protrusion
electrode
solder
bonding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3105476A
Other languages
English (en)
Other versions
JPH04335542A (ja
Inventor
芳宏 別所
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3105476A priority Critical patent/JP2633745B2/ja
Publication of JPH04335542A publication Critical patent/JPH04335542A/ja
Application granted granted Critical
Publication of JP2633745B2 publication Critical patent/JP2633745B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置を回路基板
に実装する際の電極構造に関するものであり、特にフェ
ースダウンで実装してなる半導体装置用電極と実装体に
関する。
【0002】
【従来の技術】従来、半導体装置の回路基板上への実装
には半田付けがよく利用されていたが、近年、半導体装
置のパッケージの小型化と接続端子数の増加により、接
続端子間隔が狭くなり、従来の半田付け技術で対処する
ことが次第に困難になってきた。
【0003】そこで、最近では裸の半導体装置を回路基
板上に直付けして実装面積の小型化と効率的使用を図ろ
うとする方法が考案されてきた。
【0004】なかでも、半導体装置を回路基板に接続す
るに際し、あらかじめ半導体装置のアルミ電極パッド上
に密着金属や拡散防止金属の蒸着膜とこの上にメッキに
より形成した半田層とからなる電極構造を有する半導体
装置を下向き(フェースダウン)にして、高温に加熱し
て半田を回路基板の端子電極に融着する実装構造が、接
続後の機械的強度が強く、接続が一括にできることなど
から有効な方法であるとされている。(例えば、工業調
査会、1980年1月15日発行、日本マイクロエレク
トロニクス協会編、『IC化実装技術』)以下図面を参
照しながら、上述した従来の半導体装置の電極構造と実
装構造の一例について説明する。
【0005】(図3)は従来の半田バンプ電極を有する
半導体装置の電極構造の概略説明図であり、(図4)は
上記半導体装置の実装構造の概略説明図である。
【0006】(図3)において、8は半導体装置のIC
基板であり、9はアルミ電極パッドである。10は密着
金属膜であり、11は拡散防止金属膜である。12は半
田突起であり、13はパッシベーション膜である。(図
4)において、14は回路基板であり、15は端子電極
である。
【0007】以上のように構成された従来の半田バンプ
電極を有する半導体装置の電極構造と実装構造につい
て、以下その概略を説明する。
【0008】まず、半導体装置のIC基板8のアルミ電
極パッド9上にCuなどの密着金属膜10およびCrな
どの拡散防止金属膜11を蒸着により形成する。その
後、電極部以外をフォトレジストで覆い、メッキ法によ
り半田を拡散防止金属膜11上に析出させて半田リフロ
ーを行うことにより、半田突起12を形成して(図3)
の半田バンプ電極を得る。
【0009】さらに、以上のようにして得た半田バンプ
電極を有する半導体装置を、回路基板14の所定の位置
に位置合わせを行ってフェースダウンで積載した後、2
00〜300℃の高温に加熱して半田突起12を溶融
し、端子電極15に融着することによって半導体装置の
実装を行うものである。
【0010】
【発明が解決しようとする課題】しかしながら上記のよ
うな半田バンプ電極を有する半導体装置の電極構造や実
装構造においては、 1.半導体装置のアルミ電極パッド上に密着金属膜や拡
散防止金属膜が必要で、電極構造が複雑となり、汎用性
に欠ける。
【0011】2.高温に加熱して半田を溶融して端子電
極と接続する際に、IC基板と回路基板とのギャップを
維持することが出来ないため、半田が広がって隣接とシ
ョートする危険がある。などといった課題を有してい
た。
【0012】本発明は上記の課題に鑑みてなされたもの
であり、その目的とするところは、半導体装置と回路基
板とを容易に信頼性良く接続することのできる半導体装
置の電極構造と実装構造を提供することにある。
【0013】
【課題を解決するための手段】本発明は上記の課題を解
決するため、フェースダウンで回路基板に実装する半導
体装置において、半導体装置のアルミ電極パッド部上に
台座部と頂上部の2段突起状のバンプ電極を備え、上記
2段突起状のバンプ電極の頂上部にのみ無機接合層を形
成した電極構造を有し、かつ、半導体装置のアルミ電極
パッド部上の2段突起状のバンプ電極を無機接合層を介
して回路基板上の端子電極に電気的に接続する実装構造
を有することを特徴として、信頼性の高い半導体装置の
回路基板への実装を実現しようとするものである。
【0014】
【作用】本発明は、半導体装置のアルミ電極パッド部上
に直接形成した2段突起形状のバンプ電極の頂上部にの
み無機接合層を形成した電極構造を有することにより、
半導体装置を回路基板の端子電極に接合する際に接合層
が隣接とショートすることなく微細ピッチでの接合が可
能となり、かつ、信頼性の高い半導体装置の実装構造が
実現できる。
【0015】
【実施例】以下、本発明の一実施例の半導体装置用電極
と実装体について、図面を参照しながら説明する。
【0016】(図1)は、本発明の一実施例における半
導体装置の電極構造の概略説明図であり、(図2)は、
上記実施例の電極構造を有する半導体装置の実装構造の
概略説明図である。
【0017】(図1)において、1は半導体装置のIC
基板であり、2はアルミ電極パッドである。3は台座部
と頂上部からなる2段突起状のバンプ電極であり、4は
2段突起形状のバンプ電極の頂上部にのみ形成した半田
接合層である。5はパッシベーション膜である。(図
2)において、6は回路基板であり、7は端子電極であ
る。
【0018】以上のように構成された半導体装置の電極
構造と実装構造について、以下図面を用いて説明する。
【0019】まず、半導体装置のIC基板1のアルミ電
極パッド2上に通常のワイヤボンディング技術と同様に
Auワイヤの先端のAuボールを固着した後、Auワイ
ヤを切断することにより台座部と頂上部を有する2段突
起状のバンプ電極3を形成する。
【0020】その後、2段突起状のバンプ電極3の頂上
部にのみ、半田接合層4を転写法や印刷法によって形成
する。この時、必要に応じて半田リフローを行う。
【0021】上記により、汎用の半導体装置のアルミ電
極パッド2上に2段突起状のバンプ電極3と半田接合層
4からなる電極構造が容易に得られる。
【0022】本発明の半導体装置の電極構造は、上記し
た方法により、通常のワイヤボンディング装置で2段突
起形状のバンプ電極を得ることが出来るため、通常のア
ルミ電極パッドを有する汎用の半導体装置を用いること
が可能となり、極めて汎用性が高い。
【0023】さらに、以上のようにして得た電極構造を
有する半導体装置を、回路基板6の所定の位置に位置合
わせを行ってフェースダウンで積載した後、200〜3
00℃の高温に加熱して半田接合層4を溶融し、端子電
極7に融着することによって半導体装置の実装を行う。
【0024】この高温に加熱して半田接合層4を溶融し
て端子電極7と接続する際に、IC基板1と回路基板6
とのギャップを2段突起状のバンプ電極3により維持す
ることが出来、かつ、頂上部にのみ半田接合層4を形成
しているすることが出来るため、半田の広がりを規制す
ることが可能となって隣接とショートする危険がなく、
微細ピッチでの接続が可能な半導体装置の実装構造が得
られる。
【0025】本発明の半導体装置の実装構造は、上記し
た方法により、従来の半田バンプ電極による実装構造で
は不可能であった半田の広がりの規制が2段突起状のバ
ンプ電極を用いることで可能となり、極めて安定で信頼
性良く、かつ、高密度に半導体装置を実装できる。
【0026】なお、本実施例では2段突起状のバンプ電
極をワイヤボンディング装置を用いて形成するとした
が、その形状が2段突起状であればメッキなど他の方法
で形成しても良い。
【0027】また、バンプ電極をAuからなるものとし
たが、その材質はAuに限られる物でなく、例えば、C
uなど他の金属から形成しても良い。
【0028】さらに、2段突起状のバンプ電極の頂上部
に形成する半田接合層は、半田ペーストを転写や印刷に
よって形成しても良い。
【0029】
【発明の効果】以上に説明したように、本発明の半導体
装置用電極と実装体によれば、通常のワイヤボンディン
グ装置で半導体装置のアルミ電極パッド部上に直接形成
することができるため、汎用の半導体装置を用いること
が可能となり、極めて汎用性が高い。
【0030】さらに、2段突起形状のバンプ電極の頂上
部にのみ無機接合層を形成した電極構造を有することに
より、半導体装置を回路基板の端子電極に接合する際に
無機接合層の広がりの規制が可能となり、無機接合層が
隣接とショートすることなく微細ピッチでの接合が可能
な実装構造となり、極めて安定で信頼性良く、かつ、高
密度に半導体装置を実装できる。
【図面の簡単な説明】
【図1】本発明の一実施例における半導体装置の電極の
概略説明図である。
【図2】本発明の一実施例の電極構造を有する半導体装
置の実装体の概略説明図である。
【図3】従来の半田バンプ電極を有する半導体装置の電
極の概略説明図である。
【図4】従来の半田バンプ電極を有する半導体装置の実
装体の概略説明図である。
【符号の説明】
1 半導体装置のIC基板 2 アルミ電極パッド 3 2段突起状のバンプ電極 4 半田接合層 5 パッシベーション膜 6 回路基板 7 端子電極 8 半導体装置のIC基板 9 アルミ電極パッド 10 密着金属膜 11 拡散防止金属膜 12 半田突起 13 パッシベーション膜 14 回路基板 15 端子電極

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】半導体装置を基板上の端子電極部にフェー
    スダウンで実装した構成であって、 前記半導体装置の電極パッド部上にワイヤボンディング
    法により直接形成された第1の突起部および前記第1の
    突起部の上に形成され、かつ前記第1の突起部の前記電
    極パッド部と平行な断面積より小さな前記電極パッド部
    と平行な断面積を有する第2の突起部とからなる2段突
    起状のAuからなるバンプ電極と、 前記基板上の前記端子電極部とは、半田 接合層を介して電気的に接続されており、 前記半田接合層は、前記第1の突起部を中心に2段突起
    状のバンプ電極上のみに形成されていることを特徴とす
    る半導体装置の実装体。
  2. 【請求項2】第1の突起部と第2の突起部と半田接合層
    よりなる電極構造であって、 前記第1および前記第2の突起部は、ワイヤボンディン
    グ法により形成され、前記第2の突起部の水平面の断面
    積が前記第1の突起部の水平面の断面積より小さく、か
    つ前記第2の突起部が前記第1の突起部の上に形成され
    て2段突起状のAuからなるバンプ電極を構成し、 前記半田接合層は、前記第1の突起部を中心に2段突起
    状のバンプ電極上のみに形成されていることを特徴とす
    る電極構造。
JP3105476A 1991-05-10 1991-05-10 半導体装置の実装体 Expired - Fee Related JP2633745B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3105476A JP2633745B2 (ja) 1991-05-10 1991-05-10 半導体装置の実装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3105476A JP2633745B2 (ja) 1991-05-10 1991-05-10 半導体装置の実装体

Publications (2)

Publication Number Publication Date
JPH04335542A JPH04335542A (ja) 1992-11-24
JP2633745B2 true JP2633745B2 (ja) 1997-07-23

Family

ID=14408650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3105476A Expired - Fee Related JP2633745B2 (ja) 1991-05-10 1991-05-10 半導体装置の実装体

Country Status (1)

Country Link
JP (1) JP2633745B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4738971B2 (ja) * 2005-10-14 2011-08-03 Okiセミコンダクタ株式会社 半導体装置及びその製造方法
US8483523B2 (en) 2009-09-14 2013-07-09 Ricoh Company, Ltd. Optical waveguide electro-optic device and process of manufacturing optical waveguide electro-optic device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0666355B2 (ja) * 1988-12-16 1994-08-24 松下電器産業株式会社 半導体装置の実装体およびその実装方法
JPH045844A (ja) * 1990-04-23 1992-01-09 Nippon Mektron Ltd Ic搭載用多層回路基板及びその製造法

Also Published As

Publication number Publication date
JPH04335542A (ja) 1992-11-24

Similar Documents

Publication Publication Date Title
JP3320979B2 (ja) デバイスをデバイス・キャリヤ上に直接実装する方法
JP3262497B2 (ja) チップ実装回路カード構造
JP3393755B2 (ja) 低融点金属キャップを有するリフローはんだボールによる相互接続構造
JPH06103703B2 (ja) 半田付け方法
JPH0810716B2 (ja) 電子パッケージ
JP2001085470A (ja) 半導体装置及びその製造方法
KR100648039B1 (ko) 솔더 볼 형성 방법과 이를 이용한 반도체 패키지의 제조방법 및 구조
JPH05175275A (ja) 半導体チップの実装方法および実装構造
JP2003086626A (ja) 電子部品、その製造方法、電子部品の実装体および実装方法
JP2633745B2 (ja) 半導体装置の実装体
JP2699726B2 (ja) 半導体装置の実装方法
JP3006957B2 (ja) 半導体装置の実装体
JPH0666355B2 (ja) 半導体装置の実装体およびその実装方法
JPH05136201A (ja) 半導体装置用電極と実装体
JPH0529363A (ja) 配線基板
JP3119739B2 (ja) 半導体装置用電極の形成方法ならびに実装体
JPH11126852A (ja) 半導体装置、その製造方法及び導電性ボールの実装方法
JPH04356935A (ja) 半導体装置のバンプ電極形成方法
JPH05144821A (ja) 半導体装置
JP2633745C (ja)
JPH05136151A (ja) 半導体装置の電極形成方法と実装体
JP2953111B2 (ja) 半導体装置の電極形成方法と実装方法
JP3658156B2 (ja) 実装体及びその製造方法
JPH05136216A (ja) 半導体取付装置
JP2741611B2 (ja) フリップチップボンディング用基板

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080425

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090425

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees