JPH08274211A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH08274211A JPH08274211A JP9585595A JP9585595A JPH08274211A JP H08274211 A JPH08274211 A JP H08274211A JP 9585595 A JP9585595 A JP 9585595A JP 9585595 A JP9585595 A JP 9585595A JP H08274211 A JPH08274211 A JP H08274211A
- Authority
- JP
- Japan
- Prior art keywords
- electrode pad
- solder
- semiconductor device
- semiconductor element
- wiring circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 ＢＧＡ（ball grid array)を実装した際に、
半田バンプの接続強度を向上させる。温度サイクルによ
る半田クラックの発生の抑制。 【構成】 図は半田バンプ形成前の状態を示す。電気絶
縁基板５の表・裏面には配線回路４が設けられている。
基板裏面は電極パッド２の部分を除いてソルダーレジス
ト３により被覆されている。電気絶縁基板５の表面には
半導体素子７が搭載されており、該半導体素子の電極端
子は配線回路４の一端にワイヤ８を介して接続されてい
る。半導体素子７は封止樹脂６により封止されている。
配線回路４の一端に設けられた電極パッド２には円形状
切欠部１ａが設けられる。これにより、半田リフロー時
にボイドが切欠部１ａに集中するようになり、半田の接
続強度が向上する。
半田バンプの接続強度を向上させる。温度サイクルによ
る半田クラックの発生の抑制。 【構成】 図は半田バンプ形成前の状態を示す。電気絶
縁基板５の表・裏面には配線回路４が設けられている。
基板裏面は電極パッド２の部分を除いてソルダーレジス
ト３により被覆されている。電気絶縁基板５の表面には
半導体素子７が搭載されており、該半導体素子の電極端
子は配線回路４の一端にワイヤ８を介して接続されてい
る。半導体素子７は封止樹脂６により封止されている。
配線回路４の一端に設けられた電極パッド２には円形状
切欠部１ａが設けられる。これにより、半田リフロー時
にボイドが切欠部１ａに集中するようになり、半田の接
続強度が向上する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に、電気絶縁基板上に半導体素子を搭載し、半導体素子
の電極端子に接続された配線回路の一端に外部端子とな
る半田バンプを形成してなる半導体装置に関するもので
ある。
に、電気絶縁基板上に半導体素子を搭載し、半導体素子
の電極端子に接続された配線回路の一端に外部端子とな
る半田バンプを形成してなる半導体装置に関するもので
ある。
【０００２】
【従来の技術】電気絶縁基板の表面に半導体素子を搭載
し、基板裏面にマトリックス状に半田バンプを形成した
半導体装置は、通常ＢＧＡ（ball grid array ）と呼ば
れ、多ピン化に適した安価な実装技術として期待されて
いる。図５（ａ）は、この種の従来の構造を示す断面図
であり、図５（ｂ）はその電極パッド部の半田バンプを
除去した状態を示す平面図である。
し、基板裏面にマトリックス状に半田バンプを形成した
半導体装置は、通常ＢＧＡ（ball grid array ）と呼ば
れ、多ピン化に適した安価な実装技術として期待されて
いる。図５（ａ）は、この種の従来の構造を示す断面図
であり、図５（ｂ）はその電極パッド部の半田バンプを
除去した状態を示す平面図である。
【０００３】図５に示されるように、ガラス・エポキシ
樹脂基板などからなる電気絶縁基板５の表・裏面には銅
箔をエッチングして形成した配線回路４が設けられてい
る。表・裏面の配線回路４はスルーホール９を介して接
続されている。電気絶縁基板５の表面には半導体素子７
が搭載されており、該半導体素子の電極端子は配線回路
４の内部パッド部にワイヤ８を介して接続されている。
半導体素子７は封止樹脂６により封止されている。配線
回路４の一端に設けられた電極パッド２には半田バンプ
１１が形成されている。基板裏面は、半田バンプ形成個
所を除いて全面的にソルダーレジスト３により被覆され
ている。
樹脂基板などからなる電気絶縁基板５の表・裏面には銅
箔をエッチングして形成した配線回路４が設けられてい
る。表・裏面の配線回路４はスルーホール９を介して接
続されている。電気絶縁基板５の表面には半導体素子７
が搭載されており、該半導体素子の電極端子は配線回路
４の内部パッド部にワイヤ８を介して接続されている。
半導体素子７は封止樹脂６により封止されている。配線
回路４の一端に設けられた電極パッド２には半田バンプ
１１が形成されている。基板裏面は、半田バンプ形成個
所を除いて全面的にソルダーレジスト３により被覆され
ている。
【０００４】図６（ａ）〜（ｄ）は、半田バンプ１１の
形成過程を説明するための工程順斜視図である。図６
（ａ）に示されるように、電気絶縁基板５の表面は電極
パッド２の部分を除いてソルダーレジスト３により被覆
されている。なお、図には示されていないが、基板の反
対側の面には既に半導体素子が搭載され、封止樹脂によ
り封止されている。電極パッド２上にディスペンサー１
２を用いて、ロジン系フラックスなどの比較的粘性の高
いフラックス１０を塗布する〔図６（ｂ）〕。次に、真
空ピンセット１３を用いて球状半田１１ａを各電極パッ
ド２上に配置する〔図６（ｃ）〕。球状半田１１ａはフ
ラックス１０の粘性により仮付けされる。次に、半導体
装置を２００℃程度の温度でリフローし、球状半田１１
ａを電極パッド２に接着して半田バンプ１１を形成する
〔図６（ｄ）〕。
形成過程を説明するための工程順斜視図である。図６
（ａ）に示されるように、電気絶縁基板５の表面は電極
パッド２の部分を除いてソルダーレジスト３により被覆
されている。なお、図には示されていないが、基板の反
対側の面には既に半導体素子が搭載され、封止樹脂によ
り封止されている。電極パッド２上にディスペンサー１
２を用いて、ロジン系フラックスなどの比較的粘性の高
いフラックス１０を塗布する〔図６（ｂ）〕。次に、真
空ピンセット１３を用いて球状半田１１ａを各電極パッ
ド２上に配置する〔図６（ｃ）〕。球状半田１１ａはフ
ラックス１０の粘性により仮付けされる。次に、半導体
装置を２００℃程度の温度でリフローし、球状半田１１
ａを電極パッド２に接着して半田バンプ１１を形成する
〔図６（ｄ）〕。
【０００５】半田バンプの形成方法としては、上記の外
に、ペースト状の共晶半田をスクリーン印刷で電極パッ
ド部に塗布しその後リフローする方法や、ワイヤー状の
共晶半田の先端を電気放電の熱で溶融させて球状にし、
その球状部を電極パッドに超音波を加えて接着するボー
ルボンディング法などがある。
に、ペースト状の共晶半田をスクリーン印刷で電極パッ
ド部に塗布しその後リフローする方法や、ワイヤー状の
共晶半田の先端を電気放電の熱で溶融させて球状にし、
その球状部を電極パッドに超音波を加えて接着するボー
ルボンディング法などがある。
【０００６】
【発明が解決しようとする課題】上記のように形成した
半田バンプでは、球状半田を電極パッドに取り付ける際
のリフロー時に、気化したフラックスがバンプ内に取り
込まれるれるため、ボイドが形成される。このボイド
は、図７（ａ）に示されるように、半導体装置がマザー
ボード１５等に実装される時に、溶融した半田内を上昇
するため、図７（ｂ）に示されるように、その殆どがバ
ンプの上部、すなわち電極パッドとの接合付近に集ま
る。
半田バンプでは、球状半田を電極パッドに取り付ける際
のリフロー時に、気化したフラックスがバンプ内に取り
込まれるれるため、ボイドが形成される。このボイド
は、図７（ａ）に示されるように、半導体装置がマザー
ボード１５等に実装される時に、溶融した半田内を上昇
するため、図７（ｂ）に示されるように、その殆どがバ
ンプの上部、すなわち電極パッドとの接合付近に集ま
る。
【０００７】その結果、半田バンプの電極パッドへの接
合強度が不足して信頼性の不足を招く。また、バンプの
表面付近に発生したボイド１４は高い吸湿性を示す。そ
して、マザーボード上に実装された半導体装置が温度サ
イクル（−４０℃５分ミニマム〜１２５℃５分ミニマム
の繰り返し）を受けた際に、ボイド中の気体、水分が膨
張・収縮を繰り返すため、バンプにクラックが生じてし
まう。さらに、ボイド１４中にトラップされた水分は、
部品交換等の再リフロー時に急激に膨張し溶融した半田
を周囲にまき散らすなどのトラブル発生の原因になって
いた。
合強度が不足して信頼性の不足を招く。また、バンプの
表面付近に発生したボイド１４は高い吸湿性を示す。そ
して、マザーボード上に実装された半導体装置が温度サ
イクル（−４０℃５分ミニマム〜１２５℃５分ミニマム
の繰り返し）を受けた際に、ボイド中の気体、水分が膨
張・収縮を繰り返すため、バンプにクラックが生じてし
まう。さらに、ボイド１４中にトラップされた水分は、
部品交換等の再リフロー時に急激に膨張し溶融した半田
を周囲にまき散らすなどのトラブル発生の原因になって
いた。
【０００８】このようなボイドの除去方法として、特開
平３−２０８３４６号公報には、半田バンプが溶融して
いる状態で針を刺し、ガスを抜く方法が提案されてい
る。しかし、このような方法で、ボイドを除去しても、
マザーボード等に実装する際には、マザーボード側にフ
ラックスを塗布してリフローを行うことが多いため、リ
フロー時に気化したフラックスを新たに取り込むことに
なるため、上述の問題を解決することはできない。
平３−２０８３４６号公報には、半田バンプが溶融して
いる状態で針を刺し、ガスを抜く方法が提案されてい
る。しかし、このような方法で、ボイドを除去しても、
マザーボード等に実装する際には、マザーボード側にフ
ラックスを塗布してリフローを行うことが多いため、リ
フロー時に気化したフラックスを新たに取り込むことに
なるため、上述の問題を解決することはできない。
【０００９】本発明は、このような状況に鑑みてなされ
たものであって、その目的は、第１に、半田バンプにボ
イドが発生することがあってもその影響を極力少なくす
る手段を提供することであり、第２に、ボイドを有効に
除去しうる手段を提供することである。
たものであって、その目的は、第１に、半田バンプにボ
イドが発生することがあってもその影響を極力少なくす
る手段を提供することであり、第２に、ボイドを有効に
除去しうる手段を提供することである。
【００１０】
【課題を解決するための手段】上記目的を達成するた
め、本発明によれば、電極パッド（２）と、半導体素子
の電極端子との接続部となる内部パッドとを有する配線
回路（４）が形成された電気絶縁基板（５）に半導体素
子（７）を搭載し、前記半導体素子の電極端子と前記配
線回路の内部パッドとを接続し、前記配線回路の電極パ
ッド上に金属ろう材の金属バンプ（１１）を外部端子と
して設けてなる半導体装置において、前記電極パッド
（２）には、導電材料の欠落した切欠部（１ａ、１ｂ）
が形成されていることを特徴とする半導体装置、が提供
される。そして、好ましくは、前記切欠部は、前記電極
パッドのほぼ中央に形成された円形状切欠部（１ａ）
と、これに連なりこれから該電極パッド外に達するよう
に形成された溝状切欠部（１ｂ）とを有している。
め、本発明によれば、電極パッド（２）と、半導体素子
の電極端子との接続部となる内部パッドとを有する配線
回路（４）が形成された電気絶縁基板（５）に半導体素
子（７）を搭載し、前記半導体素子の電極端子と前記配
線回路の内部パッドとを接続し、前記配線回路の電極パ
ッド上に金属ろう材の金属バンプ（１１）を外部端子と
して設けてなる半導体装置において、前記電極パッド
（２）には、導電材料の欠落した切欠部（１ａ、１ｂ）
が形成されていることを特徴とする半導体装置、が提供
される。そして、好ましくは、前記切欠部は、前記電極
パッドのほぼ中央に形成された円形状切欠部（１ａ）
と、これに連なりこれから該電極パッド外に達するよう
に形成された溝状切欠部（１ｂ）とを有している。
【００１１】
【実施例】次に、本発明の実施例について図面を参照に
して説明する。図１（ａ）は、本発明の第１の実施例の
半田バンプ形成前の状態を示す断面図であり、図１
（ｂ）は、図１（ａ）のＡで示した部分の平面図であ
る。また、図１（ｃ）は、図１（ｂ）のＡ−Ａ線での断
面図である。
して説明する。図１（ａ）は、本発明の第１の実施例の
半田バンプ形成前の状態を示す断面図であり、図１
（ｂ）は、図１（ａ）のＡで示した部分の平面図であ
る。また、図１（ｃ）は、図１（ｂ）のＡ−Ａ線での断
面図である。
【００１２】図１に示された半導体装置は次のように作
製される。ガラス・エポキシ樹脂を基板とする両面銅張
り積層板を出発材料として用いて、これにメッキ、フォ
トエッチングなどを施して、電気絶縁基板５の両面に配
線回路４が形成され、表・裏面の配線回路がスルーホー
ル９で接続されてなるチップキャリアを形成する。基板
の裏面を、電極パッド２の表面を露出させてソルダーレ
ジスト３にて被覆する。半導体素子７を基板上に搭載
し、半導体素子７の電極端子と配線回路４の一端部に設
けられた内部パッドとの間をワイヤ８を用いて接続す
る。しかる後、トランスファモールド法を用いて、封止
樹脂６により半導体素子７を封止する。
製される。ガラス・エポキシ樹脂を基板とする両面銅張
り積層板を出発材料として用いて、これにメッキ、フォ
トエッチングなどを施して、電気絶縁基板５の両面に配
線回路４が形成され、表・裏面の配線回路がスルーホー
ル９で接続されてなるチップキャリアを形成する。基板
の裏面を、電極パッド２の表面を露出させてソルダーレ
ジスト３にて被覆する。半導体素子７を基板上に搭載
し、半導体素子７の電極端子と配線回路４の一端部に設
けられた内部パッドとの間をワイヤ８を用いて接続す
る。しかる後、トランスファモールド法を用いて、封止
樹脂６により半導体素子７を封止する。
【００１３】電極パッド２には、そのほぼ中心に、円形
状切欠部１ａが形成されている。この電極パッド２上
に、従来と同様に、鉛／錫共晶合金からなる球状半田を
用いて半田バンプを形成する。このように構成された半
導体装置では、これをマザーボードなどに実装するため
に半田バンプ１１をリフローした際に、図２に示すよう
に、その中に巻き込んでいたボイド１４が切欠部１ａに
集中する。このようにボイド１４が中央に集中したこと
により、半田バンプ１１と電極パッド２との接合強度が
高まり、また吸湿性も低くなる。さらに、周辺部におい
て発生するクラックも生じにくくなり、温度サイクルを
経てもクラックの発生が抑制される。
状切欠部１ａが形成されている。この電極パッド２上
に、従来と同様に、鉛／錫共晶合金からなる球状半田を
用いて半田バンプを形成する。このように構成された半
導体装置では、これをマザーボードなどに実装するため
に半田バンプ１１をリフローした際に、図２に示すよう
に、その中に巻き込んでいたボイド１４が切欠部１ａに
集中する。このようにボイド１４が中央に集中したこと
により、半田バンプ１１と電極パッド２との接合強度が
高まり、また吸湿性も低くなる。さらに、周辺部におい
て発生するクラックも生じにくくなり、温度サイクルを
経てもクラックの発生が抑制される。
【００１４】本実施例において、電極パッド２の大きさ
はφ０．６５ｍｍ、円形状切欠部１ａの大きさはφ０．
２ｍｍ、半田バンプ１１の最大径は設計値でφ０．７６
ｍｍである。また、本実施例の半導体装置では、２２５
個の半田バンプ１１がマトリックス状に配列されてい
る。この実施例の半導体装置を厚さ１．５ｍｍのガラス
・エポキシ基板（ＦＲ−４）に実装し、温度サイクル試
験を行ったところ、従来は６００サイクル程度から半田
バンプと半導体装置基体の電極パッドとの界面にクラッ
クが生じ不良となっていたのが、１０００サイクルまで
不良が発生しなくなった。
はφ０．６５ｍｍ、円形状切欠部１ａの大きさはφ０．
２ｍｍ、半田バンプ１１の最大径は設計値でφ０．７６
ｍｍである。また、本実施例の半導体装置では、２２５
個の半田バンプ１１がマトリックス状に配列されてい
る。この実施例の半導体装置を厚さ１．５ｍｍのガラス
・エポキシ基板（ＦＲ−４）に実装し、温度サイクル試
験を行ったところ、従来は６００サイクル程度から半田
バンプと半導体装置基体の電極パッドとの界面にクラッ
クが生じ不良となっていたのが、１０００サイクルまで
不良が発生しなくなった。
【００１５】図３は、本発明の第２の実施例を示す要部
拡大平面図である。本実施例では、電極パッド２の略中
央に円形状切欠部１ａが設けられ、さらにこの円形状切
欠部１ａから電極パッド２の外部にまでつながる溝状切
欠部１ｂが設けられている。
拡大平面図である。本実施例では、電極パッド２の略中
央に円形状切欠部１ａが設けられ、さらにこの円形状切
欠部１ａから電極パッド２の外部にまでつながる溝状切
欠部１ｂが設けられている。
【００１６】このような構造の切欠部を設けた場合に
は、半田バンプのリフロー時に中央の円形状切欠部１ａ
に集められたボイドは、溝状切欠部１ｂを介して外部に
放出され、ボイド自体が小さくなるため、半田バンプの
接合状態はより良好となり、また、温度サイクルでのク
ラック発生もより確実に抑制される。さらに、ボイドが
小さくなったことにより、半導体装置の交換のために再
リフローを行う際に、溶融した半田を周囲にまき散らす
トラブルも回避される。
は、半田バンプのリフロー時に中央の円形状切欠部１ａ
に集められたボイドは、溝状切欠部１ｂを介して外部に
放出され、ボイド自体が小さくなるため、半田バンプの
接合状態はより良好となり、また、温度サイクルでのク
ラック発生もより確実に抑制される。さらに、ボイドが
小さくなったことにより、半導体装置の交換のために再
リフローを行う際に、溶融した半田を周囲にまき散らす
トラブルも回避される。
【００１７】図４は、本発明の第３の実施例を示す要部
拡大平面図である。本実施例では、電極パッド２の略中
央に円形状切欠部１ａが設けられ、さらにこの円形状切
欠部１ａから電極パッド２の外部にまでつながる溝状切
欠部１ｂが配線回路側に設けられている。本実施例にお
いても、円形状切欠部１ａの外に溝状切欠部１ｂが設け
られたことにより、第２の実施例の場合と同様にボイド
の外部放出が可能になり、第２の実施例と同様の効果を
奏することができる。
拡大平面図である。本実施例では、電極パッド２の略中
央に円形状切欠部１ａが設けられ、さらにこの円形状切
欠部１ａから電極パッド２の外部にまでつながる溝状切
欠部１ｂが配線回路側に設けられている。本実施例にお
いても、円形状切欠部１ａの外に溝状切欠部１ｂが設け
られたことにより、第２の実施例の場合と同様にボイド
の外部放出が可能になり、第２の実施例と同様の効果を
奏することができる。
【００１８】以上好ましい実施例について説明したが、
本発明はこれら実施例に限定されるものではなく、特許
請求の範囲に記載された範囲内において、適宜の変更が
可能なものである。例えば、実施例では、半田バンプを
鉛／錫共晶合金を用いて形成していたが、これに代え他
のろう材を用いてバンプを形成してもよい。また、実施
例では、半導体素子をフェースアップの状態で搭載し、
ワイヤボンディング方式で接続を行っていたが、この方
式に限らず、バンプを有するフリップチップをフェース
ダウン方式で接続するようにしてもよい。また、実施例
では電極パッド毎に一つの溝状切欠部を設けていたが、
各電極パッド毎に複数の溝状切欠部を設けるようにして
もよい。
本発明はこれら実施例に限定されるものではなく、特許
請求の範囲に記載された範囲内において、適宜の変更が
可能なものである。例えば、実施例では、半田バンプを
鉛／錫共晶合金を用いて形成していたが、これに代え他
のろう材を用いてバンプを形成してもよい。また、実施
例では、半導体素子をフェースアップの状態で搭載し、
ワイヤボンディング方式で接続を行っていたが、この方
式に限らず、バンプを有するフリップチップをフェース
ダウン方式で接続するようにしてもよい。また、実施例
では電極パッド毎に一つの溝状切欠部を設けていたが、
各電極パッド毎に複数の溝状切欠部を設けるようにして
もよい。
【００１９】
【発明の効果】以上説明したように、本発明の半導体装
置は、半田バンプを形成する電極パッドに切欠部を設け
たものであるので、半導体装置の実装時にバンプ内に巻
き込んだボイドを一個所に集中させることが可能にな
り、半田バンプの電極パッドへの接合強度を向上させる
ことができるとともに温度サイクル試験におけるクラッ
クの発生を抑制することができる。さらに、電極パッド
外に延びる溝状切欠部を設けた実施例によれば、ボイド
自体を減らすことができるようになり、上記の効果をよ
り確実なものとすることができる外、従来例で問題とな
っていた、ボイド中に吸収されていた水分が部品交換等
の再リフロー時に急激に膨張して溶融した半田を周囲に
まき散らすなどのトラブルを回避することが可能にな
る。
置は、半田バンプを形成する電極パッドに切欠部を設け
たものであるので、半導体装置の実装時にバンプ内に巻
き込んだボイドを一個所に集中させることが可能にな
り、半田バンプの電極パッドへの接合強度を向上させる
ことができるとともに温度サイクル試験におけるクラッ
クの発生を抑制することができる。さらに、電極パッド
外に延びる溝状切欠部を設けた実施例によれば、ボイド
自体を減らすことができるようになり、上記の効果をよ
り確実なものとすることができる外、従来例で問題とな
っていた、ボイド中に吸収されていた水分が部品交換等
の再リフロー時に急激に膨張して溶融した半田を周囲に
まき散らすなどのトラブルを回避することが可能にな
る。
【図１】本発明の第１の実施例の半田バンプ形成前の状
態を示す断面図と、その要部拡大平面図と、要部拡大断
面図。
態を示す断面図と、その要部拡大平面図と、要部拡大断
面図。
【図２】本発明の第１の実施例の要部拡大断面図。
【図３】本発明の第２の実施例の半田バンプ形成前の状
態を示す要部拡大平面図。
態を示す要部拡大平面図。
【図４】本発明の第３の実施例の半田バンプ形成前の状
態を示す要部拡大平面図。
態を示す要部拡大平面図。
【図５】従来例の断面図とその要部拡大平面図。
【図６】半田バンプの形成過程を説明するための工程順
斜視図。
斜視図。
【図７】半導体装置の実装状態示す側面図と従来例の問
題点を説明するための部分拡大断面図。
題点を説明するための部分拡大断面図。
１ａ 円形状切欠部 １ｂ 溝状切欠部 ２ 電極パッド ３ ソルダーレジスト ４ 配線回路 ５ 電気絶縁基板 ６ 封止樹脂 ７ 半導体素子 ８ ワイヤ ９ スルーホール １０ フラックス １１ 半田バンプ １１ａ 球状半田 １２ ディスペンサー １３ 真空ピンセット １４ ボイド １５ マザーボード
Claims (5)
- 【請求項１】 電極パッドと、半導体素子の電極端子と
の接続部となる内部パッドとを有する配線回路が形成さ
れた電気絶縁基板に半導体素子を搭載し、前記半導体素
子の電極端子と前記配線回路の内部パッドとを接続し、
前記配線回路の電極パッド上に金属ろう材の金属バンプ
を外部端子として設けてなる半導体装置において、前記
電極パッドには、導電材料の欠落した切欠部が形成され
ていることを特徴とする半導体装置。 - 【請求項２】 前記金属ろう材が鉛と錫の共晶合金であ
ることを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記切欠部が、前記電極パッドのほぼ中
央に円形状に形成されていることを特徴とする請求項１
記載の半導体装置。 - 【請求項４】 前記切欠部が、前記電極パッドのほぼ中
央に形成された円形状切欠部と、これに連なりこれから
該電極パッド外に達するように形成された溝状切欠部と
を有していることを特徴とする請求項１記載の半導体装
置。 - 【請求項５】 前記配線回路が、前記電極パッド部を除
いてソルダレジストにより被覆されていることを特徴と
する請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9585595A JP2638557B2 (ja) | 1995-03-30 | 1995-03-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9585595A JP2638557B2 (ja) | 1995-03-30 | 1995-03-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08274211A true JPH08274211A (ja) | 1996-10-18 |
| JP2638557B2 JP2638557B2 (ja) | 1997-08-06 |
Family
ID=14148991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9585595A Expired - Lifetime JP2638557B2 (ja) | 1995-03-30 | 1995-03-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2638557B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010051976A (ko) * | 1999-11-30 | 2001-06-25 | 가네꼬 히사시 | 패키지 그룹 몰드 및 다이싱법으로 제조되는 반도체 장치 |
| KR100474207B1 (ko) * | 2002-02-13 | 2005-03-11 | 삼성전자주식회사 | 웨이퍼 레벨 패키지의 공기 패드 솔더 접합 구조 및 그 제조 방법 |
| KR100553142B1 (ko) * | 1999-03-19 | 2006-02-22 | 인터내셔널 비지네스 머신즈 코포레이션 | 전기 구조물 및 그의 형성방법 |
| KR100596452B1 (ko) * | 2005-03-22 | 2006-07-04 | 삼성전자주식회사 | 볼 랜드와 솔더 볼 사이에 에어 갭을 갖는 웨이퍼 레벨 칩스케일 패키지와 그 제조 방법 |
| US7571993B2 (en) | 2005-01-31 | 2009-08-11 | Brother Kogyo Kabushiki Kaisha | Ink-jet head |
| US7872874B2 (en) | 2006-03-24 | 2011-01-18 | Kabushiki Kaisha Toshiba | Printed-wiring board with built-in component, manufacturing method of printed-wiring board with built-in component, and electronic device |
-
1995
- 1995-03-30 JP JP9585595A patent/JP2638557B2/ja not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100553142B1 (ko) * | 1999-03-19 | 2006-02-22 | 인터내셔널 비지네스 머신즈 코포레이션 | 전기 구조물 및 그의 형성방법 |
| KR20010051976A (ko) * | 1999-11-30 | 2001-06-25 | 가네꼬 히사시 | 패키지 그룹 몰드 및 다이싱법으로 제조되는 반도체 장치 |
| KR100474207B1 (ko) * | 2002-02-13 | 2005-03-11 | 삼성전자주식회사 | 웨이퍼 레벨 패키지의 공기 패드 솔더 접합 구조 및 그 제조 방법 |
| US7571993B2 (en) | 2005-01-31 | 2009-08-11 | Brother Kogyo Kabushiki Kaisha | Ink-jet head |
| KR100596452B1 (ko) * | 2005-03-22 | 2006-07-04 | 삼성전자주식회사 | 볼 랜드와 솔더 볼 사이에 에어 갭을 갖는 웨이퍼 레벨 칩스케일 패키지와 그 제조 방법 |
| US7872874B2 (en) | 2006-03-24 | 2011-01-18 | Kabushiki Kaisha Toshiba | Printed-wiring board with built-in component, manufacturing method of printed-wiring board with built-in component, and electronic device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2638557B2 (ja) | 1997-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2751912B2 (ja) | 半導体装置およびその製造方法 | |
| JP2595909B2 (ja) | 半導体装置 | |
| JP2015523743A (ja) | Ｂｖａインタポーザ | |
| JP3851797B2 (ja) | ボールグリッドアレーパッケージとそれに用いられる回路基板 | |
| KR20020044577A (ko) | 개선된 플립-칩 결합 패키지 | |
| JP2638557B2 (ja) | 半導体装置 | |
| JP3370842B2 (ja) | 半導体装置の実装構造 | |
| US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
| JP3859963B2 (ja) | 半導体装置及びその製造方法 | |
| JP2007335652A (ja) | 半導体装置、回路基板及びそれらの製造方法 | |
| JPH08139226A (ja) | 半導体回路装置及びその回路実装方法 | |
| JP2001168224A (ja) | 半導体装置、電子回路装置および製造方法 | |
| JP3604001B2 (ja) | 半導体装置の製造方法 | |
| JP3563170B2 (ja) | 半導体装置の製造方法 | |
| JP3055496B2 (ja) | 半導体装置の実装構造 | |
| JPH10242328A (ja) | 回路基板、この回路基板を有する回路モジュールおよびこの回路モジュールを有する電子機器 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| JP2004207368A (ja) | 半導体装置とその製造方法及び電子装置 | |
| JP2003017624A (ja) | 半導体装置 | |
| JP2002270629A (ja) | 電子部品およびその製造方法 | |
| KR100233862B1 (ko) | 반도체 패키지 | |
| JPH0574853A (ja) | 半導体装置の接続構造 | |
| JPH09275271A (ja) | プリント配線板、その製造方法、およびプリント回路基板 | |
| KR19980068022A (ko) | 반도체 패키지의 실장방법 | |
| JPH09102517A (ja) | 半導体装置 |