KR0141067B1 - 얇은 회로기판과 반도체 장치가 접합되어 있는 열전도성 지지부재를 갖춘 전자 패키지 - Google Patents

얇은 회로기판과 반도체 장치가 접합되어 있는 열전도성 지지부재를 갖춘 전자 패키지

Info

Publication number
KR0141067B1
KR0141067B1 KR1019940038857A KR19940038857A KR0141067B1 KR 0141067 B1 KR0141067 B1 KR 0141067B1 KR 1019940038857 A KR1019940038857 A KR 1019940038857A KR 19940038857 A KR19940038857 A KR 19940038857A KR 0141067 B1 KR0141067 B1 KR 0141067B1
Authority
KR
South Korea
Prior art keywords
circuit board
support member
thermally conductive
semiconductor device
conductive support
Prior art date
Application number
KR1019940038857A
Other languages
English (en)
Other versions
KR950024311A (ko
Inventor
에드워드 앤드로스 플랭크
러셀 버프 제임스
디피에트로 미카엘
벤자민 해머 리챠드
Original Assignee
윌리엄 티. 엘리스
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 티. 엘리스, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 윌리엄 티. 엘리스
Publication of KR950024311A publication Critical patent/KR950024311A/ko
Application granted granted Critical
Publication of KR0141067B1 publication Critical patent/KR0141067B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73269—Layer and TAB connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/8521—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/85214—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은 예를 들어 구리 시트와 같은 강성 지지부재를 포함하고 패키지의 반도체 칩 부재와 회로기판 부재가 접합되는 전자 패키지에 관한 것이다. 이 칩은 열전도성 접착제를 사용하여 접합되는 반면에, 바람직하게는 가요성 회로인 회로기판은 전기절연 접착제를 사용하여 접합된다 칩은 바람직하게는 와이어, 열압축 또는 열음파 접합법에 의해 기판의 회로조합체의 소정 부분들에 전기 접속된다 칩과 기판 사이의 접속부를 덮어서 보호하기 위하여 피복제를 사용할 수도 있다. 이러한 패키지는 인쇄회로기판과 같은 별도의 제2회로기판을 전기접속된다.

Description

얇은 회로기판과 반도체 장치가 접합되어 있는 열전도성 지지부재를 갖춘 전자 패키지
제1도는 본 발명에 사용하기 위한 얇은 회로기판의 일실시예를 도시한 단면도.
제2도는 땜납요소가 부착되어 있는 제1도의 기판의 확대 부분단면도.
제3도 내지 제6도는 본 발명의 일실시예에 따라 전자 패키지를 제조하는 여러 단계를 도시하는 도면으로, 특히 제6도는 상기 땜납요소를 사용하여 회로기판을 제2회로기판에 접속하는 단계를 도시한 단면도.
제7도 내지 제9도는 본 발명의 또 다른 실시예에 따라 전자 패키지를 제조하는 일련의 단계를 도시한 단면도.
제10도는 본 발명의 변경 실시예에 따른 열전도성 지지부재를 갖는 전자 패키지의 단면도
* 도면의 주요 부분에 대한 부호의 설명 *
11, 11' : 기판13:패키지
23 : 땜납요소25:피막
27 : 도금된 관통구멍31, 31' : 지지부재
33 : 오목부41 : 칩
43 : 전기접속구역49 : 전도성 와이어
51 : 피복제53 : 접착제
61 : 도체83 : 스페이서 부재
본 발명은 전자 패키지에 관한 것으로, 특히 회로화된 기판(circuitized substrates, 이후에는 회로기판이라고도 함) 및 반도체 장치(칩)를 그 일부로 사용하는 패키지에 관한 것이다 또한, 본 발명은 정보처리 시스템(컴퓨터) 분야에 사용하기 위한 전자 패키지에 관한 것이다.
반도체 칩을 그 일부로서 사용하는 전자 패키지는 컴퓨터 산업 분야에 공지되어 있는데, 그 예로는 하래이다(Harayda) 등의 미합중국 특허 제 4,004,195호, 호바쓰(Horvath)의 미합중국 특허 제 4,415,025호, 린드세이(Lindsay)의 미합중국 특허 제 4,593,342호, 안쉘(Anschel) 등의 미합중국 특허 제 4,914,551호, 죤스(Jones)등의 미합중국 특허 제 4,962,416호 및 안굴라스(Angulas) 등의 미합중국 특허 제 5, 278,724호가 있다. 특히 상기 미합중국 특허 제 4,593,342호 및 제 4,914,551호에 있어서는 반도체 칩이 가요성의 얇은 회로기판에 전기접속되고 이 기판은 다시 인쇄회로기판(printed circuit board, PCB)와 같은 제2기판에 전기접속된다. 이어서, 반도체 칩은 작동중에 이 칩에 의해 발생된 열을 흡수하도록 별도의 열흡수부재(heat sinking member)에 열적으로 결합된다. 상기 6건의 특허들은 본 명세서에서 참고로 합체되어 있다.
현재의 전자 페키지 산업에서의 주된 목표는 페키지의 일부를 형성하는(예를들어, 반도체 칩 및 회로기판과 같은) 여러 요소들의 회로밀도를 현저하게 증가시키려는 것이다. 이렇게 증가된 밀도는 작동중에 반도체 칩에 의해 발생되는 증가된 열을 효과적으로 제거하게 해주는데, 이러한 열 제거는 칩의 신뢰성을 높게 하여 전체 패키지의 작동수명을 증진시키게 되는 온도범위에 칩을 유지하는데 필수적이다. 또한, 이렇게 높은 밀도는 칩을(예를들어, 회로기판의 일부인)합체된 회로조합체(circuitry)에 전기접속하는 유효수단이 효과적으로 마련되게 해준다.
본 명세서에 정의된 것처럼, 본 발명의 전자 패키지는 높은 회로밀도의 반도체 장치와 이 장치의 일부로서 합체된 회로기판을 갖기에 특히 적합한 조밀한 구조를 취한다. 또한 본 명세서에 정의된 패키지는 비교적 손쉽고 저렴한 비용으로 조립될 수 있는 구조물에서(높은 전력손실 가능성 및 우수한 전기적 성능과 같은)독특한 특징을 제공할 수 있다. 또한, 본 명세서에 정의된 구조는 여러가지 상이한 반도체 칩 형상들 및 합체된 회로기판 구조물을 허용하도록 구성되어서 패키지가 필요로하는 많은 융통성을 제공한다. 또한, 본 명세서에 기재된 본 발명은(예를 들어, 와이어, 열압축 및/또는 열음파 접합, 납땜 등과 같은) 다양한 칩 부착 제조공정들에 용이하게 적용할 수 있다.
상술한 장점 및 본 명세서에 기재된 기술내용에서 알 수 있는 다른 장점들을 갖춘 전자 패키지는 전자 패키지 분야에서 개선된 것이라 여겨진다. 또한, 이러한 패키지를 제조하기 위한 새롭고 독특한 방법은 이 분야에 크게 도움이 되리라 생각된다.
따라서, 본 발명의 주된 목적은 본 명세서에 기재된 몇몇 장점을 갖는 전자 패키지를 마련함으로써 전자 패키징 기술을 증진시키는 것이다.
본 발명의 다른 목적은 이러한 전자 팬키지를 제조하는 방법을 마련하는 것이다.
본 발명의 일측면에 따르면, 대체로 강성인 열전도성 지지부재와, 이 지지부재에 전기절연 방식으로 접합된 얇은 회로기판과, 상기 지지부재에 또한 접합된 반도체 장치를 포함하는 전자 패키지가 제공된다. 얇은 회로기판은 적어도 하나의 회로조합체 층을 갖는 유전 부재를 갖는 반면에, 반도체 장치는 얇은 회로기판의 회로조합체에 대하여 일정 위치에서 열전도 방식으로 지지부재에 접합된다. 반도체 장치는 회로기판의 회로조합체에 전기적으로 접속된다.
본 발명의 다른 측면에 따르면, 대체로 강성인 열전도성 지지부재에 마련하고, 이 지지부재에 얇은 회로기판을 직접 접합하고, 반도체 장치를 열전도성 지지부재에 열전도 방식으로 접합하고, 반도체 장치를 얇은 회로기판 부분을 구성하는 회로조합체에 전기 접속하는 단계들을 포함하는 전자 패키지 제조방법이 제공된다. 얇은 회로기판은 열전도성 지지부재에 전기절연 방식으로 접합된다.
본 발명과 이의 또 다른 목적 및 장점과 가능성에 대해서는 첨부 도면을 참조한 이후의 상세한 설명 및 청구범위로부터 명확하게 이해할 수 있다.
제1도에는 본 발명의 일실시예에 따른 전자 패키지(13, 제4도)에 사용하도록 구성된 얇은 회로기판(11)의 일례가 도시되어 있다. 얇은 기판(11)은 예를 들어 약 0.025㎜(0.001in)내지 0.127㎜(0.005in)로 비교적 얇고 바람직하게는 폴리이미드인 유전체 층의 형태인 유전부재(15)를 포함하는 것이 바람직하다. 상용으로 입수가능한 이러한 재료의 예로는 캡톤(Kapton, E. I. duPont deNemours and Company의 등록 상표)과 유필레스(Upilex, Ube Industries의 등록상표)가 공지되어 있다. 기판(11)은 산업계에 공지되어 있는 평판사진법에 따라 형성할 수 있는 회로조합체의 적어도 하나의 층(17)을 포함하는 것이 바람직하다. 대개, 이러한 회로조합체는 구리 또는 이와 유사한 접속성 금속(connective metal)을 부분적으로 포함한다. 제1도에 실시예에서 기판(11)은 제1층(17)로부터 유전부재(15)의 반대측 상에 제2전도층(19)도 포함한다. 이러한 회로조합체의 제2층은 층(17)의 재료와 유사한 재료로 되고 공지의 방법으로 형성된다 양 층(17, 19)들의 상호 접속은 도금된 관통구멍(plated through-holes, PTH's:21) 또는 다른 적절한 수단을 사용하여 이루어진다. 이러한 형태의 PTH들은 공지의 방법에 따라 형성할 수 있으므로 더 이상의 설명은 불필요하리라 생각된다.
제1도에 도시된 회로기판의 실시예에서, 하나의 층(예를 들어, 17)은 신호층으로서 전기적으로 작용하는 반면에 반대쪽 층(예를 들어, 19)은 접지층으로서 주로 작용한다.
각각의 층들은 약 0.0127㎜(0.0005in) 내지 0.0508㎜(0.002in) 범위내의 두께를 가질 수 있으며, 따라서 전체 두께가 약 0.0508㎜(0.002in) 내지 0.2286㎜(0.009in)인 기판(11)을 형성하게 된다. 따라서, 이러한 구조는 매우 얇다는 것을 알 수 있다.
제2도에는 해당 PTH(21)에 전기접속 상태로 위치한 것으로 도시된 땜납요(23)을 더 포함하는 기판(11)이 부분적으로 도시되어 있다. 본 발명에서는 기판(11)에 사용된 수개의 PTH들 각각에 땜납요소를 마련하는 것이 가능하다. 따라서, 제2도는 수개의 이러한 요소들중 단지 하나만을 나타내고 있으나, 본 발명은 이에 제한되지는 않는다. 본 발명의 일례에서, 기판(11)은 총 736개인 PTH(21)과 이에 대응하는 유사한 수량의 땜납요소(23)을 포함한다.
각각의 땜납요소들은 예비형성된 패턴의 볼형 땜납들이 해당 PTH들에 정렬되고 이 PTH들이 볼형 땜납들에 물리적으로 접촉된 후에 열이 가해져서 볼형 땜납들을 적어도 부분적으로 용융시켜서 이를 모세관운동 등에 의해 대응 내부 개구(22, 제2도)들을 통해서 이동시키게 되어 있는 땜납 재유동 작용(solder reflow operation)에 의해 각각의 PTH들에 바람직하게 접합된다 땜납은 주석과 납의 비율이 10:90인 것이 바람직하다. 이와달리,(예를 들어, 주석과 납의 비율이 37:63인 땜납인) 땜납 페이스트(paste) 요소들을 복수개 사용하고 해당 PTH(21)들을 페이스트 요소들로부터 미세한 간격으로 그 위에 위치시킴으로써 땜납 연결부들을 형성하는 것도 본 발명의 범위내에 속한다. 그 다음에, 열을 가하여 페이스트 요소들을 볼 형상으로하여 해당PTH에 결합할 수 있다. 상기 납땜 작업에 적합한 열은 약 170℃ 내지 225℃의 범위가 바람직하다. 안굴라스 등의 미합중국 특허 제 5,133,495호에는 (예를 들어, PCB와 가요성 회로인)한 쌍의 회로기판 사이에서도 연결부를 형성하도록 볼 형상을 취하는 페이스트를 사용하는 것이 개시되어 있다. 이 특허도 본 명세서에 참고로 합체되어 있다.
땜납요소들을 기판(11)에서 사용하기 전에, 보호재료로 된 피막(coating, 25)를 회로조합체 층(17)의 소정 부분을 덮도록 인가할 수 있다. 이러한 재료의 일례로는 스카치캐스트(Scotchcast, Minnesota Mining Manufacturing Co.의 제품임)라는 상품명으로 판매되고 있는 개질 종합체수지(modified version of polymer resin)가 있다. 대개, 이 스카치캐스트는 약 47중량퍼센트의 에폭시 중합체와, 약 52중량퍼센트의 경화제 및 유연제 혼합물과, 약 0.4중량퍼센트의 착색제를 포함한다. 경화제 및 유연제 혼합물은 약 25내지 39중량퍼센트의 헥사히드로프탈릭 안히드라이드(hexahydrophthalic anhydride)와, 약 50 내지 74 중량퍼센트의 폴리프로필렌 글리콜 및/또는 폴리옥시프로필렌 글리콜 유연제와, 약 0.85내지 1.0중량퍼센트의 3차 아민과, 소량의 헥사히드로프탈릭 산(acid)을 포함한다. 이러한 재료는 이 기술분야에 공지되어 있으므로 더 이상의 상세한 설명은 불필요하리라 생각된다. 이러한 보호 피막의 목적은 예를 들어 제4도 및 제5도에 도시된 것과 같은 최종 패키지를 PCB(27, 제6도)과 같은 제2 외부기판에 결합하는 등의 연속 공정 단계들중에 회로조합체(17)을 보호하는 것이다 이 피막은 회로조합체에 철 오염물이 형성될 가능성으로부터 보호해주는데, 이러한 오염물은 최종 작동시에 회로조합체에(예를 들어, 단락을 일으키는 등의) 나쁜 영향을 미칠 수가 있다. 상기 가열 단계는 고온의 공기를 인가하거나 상기 요소들을 적절한 오븐 안에 위치시킴으로써 양호하게 수행할 수 있다. 오븐을 사용하면, PCB에의 기판(11)의 납땜 부착은 상기 언급한 온도로 하였을 때 약 1.5내지 5분의 시간주기 동안 일어나는 것을 알 수 있다 땜납 페이스트를 사용하는 경우에, 본 발명에 양호하게 상용하기 위한 페이스트로는 Alpha Metals, Inc.의 제품이 바람직하다.
제3도에는 제위치에 있는 땜납요소(23)을 갖는 회로기판(11)이 열전도성 지지부재(31)에 직접 접합된 것이 도시되어 있다. 도시된 것처럼, 지지부재(31)은 대체로 긴 평면형상을 취하며, 바람직하게는 오목부(33)을 자체내에 포함하고 있다. 지지부재(31)은 예를 들어 구리와 같은 우수한 열전도성 재료로 된 단일 금속시트인 것이 바람직하다. 양호한 실시예에서, 지지부재(31)은 원래 두께가 약 0.508㎜(0.020in)인 구리시트로 형성된다. 이러한 두께를 갖는 지지부재(31)은 최종 패키지 구조물에 대하여 보강부재로 작용하기에 충분한 강성을 가지며, 따라서 기판(11)이 지지부재에 결합되었을 때(지지부 없이 가요성을 나타내고 용이하게 만곡될 수 있는) 얇은 회로기판의 편평도(planarity)를 보장하게 된다. 이는 본 발명의 중요한 특징이며, 기판(11)의 편평도는 제5도 및 제8도에 도시된 구조에서 효과적으로 유지되는데, 그 이유는 특히 이러한 구조가 외부 기판(제6도 및 제9도)에의 납땜 부착과 같은 추가의 공정 단계를 연속적으로 거치기 때문이다.
기판(11)은 전기절연 접착제를 사용하여 지지부재(31)에 접합된다. 본 발명의 양호한 실시예에 따라, 본 발명에 성공적으로 사용된 한가지 접착제는 얇은 실리콘 접착제 피막을 한쪽면 또는 양쪽면 상에 갖는 얇은 폴리이미드 층으로 이루어진다.
제4도에는 바람직하게는 오목부(33)의 위치에서 지지부재(31)에 직접 접합된 반도체 칩(41)이 도시되어 있다. 이 칩(41)은 이 분야에 공지되어 있는 칩들 중에서 선택할 수 있으며, 따라서 수개의 상이한 크기를 가질 수도 있고 이들 모두는 본 발명의 일부로서 사용하기 위하여 용이하게 구성할 수 있다. 칩(41)은 상술한 Minnesota Mining Manufacturing Co.의 제품인 개질 스카치캐스트와 같은 우수한 열전도성 접착제를 사용하여 지지부재(31)에 양호하게 접합된다. 칩(41)을 예를 들어 전기 접지부로서의 지지부재(31)에 전기접속할 필요가 있으면, 접착제도 전기전도성인 것을 선택하면 된다. 제4도에 도시된 것처럼, 칩(41)은 이 칩의 외부 표면(45) 상에 위치한 복수개의 전기접속구역(43)을 더 포함한다. 반도체 칩에 대한 이러한 구역(43)의 사용은 공지된 것으로, 더 이상의 설명은 생략한다. 제4도에 도시된 것처럼, 이들 구역(43)은 거의 평면으로 되어 있으며, 제4도의 방향에서는 기판(11)상에 비교적 인접하게 위치한 회로조합체의 층(17)과 거의 같은 평면을 취하는 것이 바람직하다. 이와달리, 칩은 구역(43)의 평면이 도시된 것보다 더 오목해지도록 기판(11)에 대하여 더 깊게 위치할 수도 있다.
이는 본 발명의 현저한 특징으로서, 각각의 구역(43)들과 층(17)의 일부를 형성하는 (예를 들어, 전도성 라인 또는 패드 등의) 대응 부분들 사이에 연속 전기결합을 용이하게 해준다.
제4도에서 이러한 결합을 마련하는 양호한 수단은 와이어 접합작업을 사용하기 위한 것으로, 이러한 예는 이 분야에 공지되어 있다. 따라서, 더 이상의 설명은 생략한다. 각각의 전도성 와이어(49)와 이에 접합될 대응 전도성 요소 사이에 이러한 결합부를 제공하는데 열음파 열압축, 레이저 및 레이저 음파 접합, 또는 다른 접합 형태를 사용하는 것도 본 발명의 범위에 속한다. 대개, 이러한 전도성 와이어(49)는 알루미늄 또는 금 재료로 된다.
상술한 전기접속 후에는 칩(41)의 외부 표면(45)와 합체된 전도성 와이어(49) 및 인접 회로조합체 층(17) 부분들을 거의 덮도록 일정량의 피복제(51, 제5도)를 첨가하는 것이 바람직하다. 이러한 피복제의 일례로는 Hysol FP4511(뉴욕주, 올린 소재의 Dexter Corp.의 등록상표)이 있는데, 이는 낮은 점성과 응력이 특징인 유동성 액체 에폭시 겔 재료이다 이 피복제는 상술한 와이어 접합작업에서처럼 제4도 및 제5도에 도시된 방향에 비해서 역전된 기판 및 지지부재들에서도 양호하게 인가할 수 있다. 따라서 피복제(51)은 제5도에 도시된 것과 같은 형상으로 경화된다.
제5도에 도시된 전자 패키지 구조물은 이제 제6도에 도시된 것처럼 예를 들어 PCB(27)과 같은 합체된 회로 구조물에 전기접속될 준비를 갖추고 있으며, 따라서 본 발명의 작동성을 더욱 확장시키게 된다. 제5도의 실시예에서, 도시된 방향은 열전도성 접착제(53)을 통한 성분작용(component operation)중에 칩(41)로부터 열전도성 지지부재(31)에 이르기 까지 열의 유동을 용이하게 해주는 것을 알 수 있다. 제5도에 도시된 피복제(51)은 필요한 경우에는 칩의 측부(55)의 표면들을 포함한 칩(41)의 모든 외부 표면들을 전체적으로 덮도록 확장될 수 있다. 이러한 확장성 피복부는 칩(41)에 증진된 보호부를 제공한다.
제6도에는 기판(11)및 지지부재(31)이 PCB(27)상에 전기적으로 접속 및 위치된 것으로 도시되어 있다. 양호한 실시예에서 PCB(27)은 기판(11)상의 볼형 땜납(23)들의 대응 패턴에 비교되는 고정된 패턴에 따라 그 상부 표면(62) 상에 이격되게 위치한(예를 들어, 구리 패드와 같은) 복수개의 도체(61)을 포함한다. 땜납요소(23)을 자체의 표면 상에 갖는 기판은 땜납요소(23)들이 해당 도체(61)에 물리적으로 접촉되게 PCB(27)에 물리적으로 맞물리도록 하강된다. 그 다음에,(예를 들어, 210℃의) 열이 납땜 페이스트(23)을 적어도 부분적으로 용융시켜 해당 도체(61)과의 결합부를 형성하도록 인가된다. 적절한 납땜 페이스트를 해당 도체들에 인가하여 이 페이스트가 해당 볼형 땜납요소(23)들 및 이에 형성된 접합부에 의해 물리적으로 맞물리도록 되어 있는 안굴라스 등의 미합중국 특허 제 5,203,075호에 기재된 것과 같은 공정을 사용하는 것도 본 발명의 범위에 포함된다. 따라서, 상기 미합중국 특허 제 5,203,075호의 기술을 본 명세서에 참고한다.
도시된 도체(61)들은 PCB(27)의 유전재료내에서 내부 전도성 평면들(도시생략)에 전기접속되며, 이들 평면은 PCB분야에 공지되어 있는 것처럼 신호, 접지 및/또는 전력 평면들로서 작용한다. 따라서, 더 이상의 상세한 설명은 불필요하리라 생각된다. 제5도에 도시된 전자 패키지 구조물은 복수개의 여러 개별 위치들에서 PCB(27)에 전기접속되는 것을 알 수 있다.이러한 배열에서, PCB(27)은 이 분야에 공지되어 있는 방식으로 예를 들어, 프로세서 케이지(processor cage)와 같은 전자 컴퓨터내에 위치하여 이에 전기접속될 수 있다.
제7도 내지 제9도에는 본 발명의 또 다른 실시예에 따른 전자 패키지를 제조하는 변경된 방법이 도시되어 있다. 제7도에서, 칩(41)은 처음에 제4도의 칩(41)의 접합 방식과 유사하게 오목부(33)의 위치에서 지지부재(31)에 접합되어 있다. 도시된 것처럼, 유사한 열전도성 접착제(53)이 칩(41)을 제위치에 접합하는데 사용되며, 기판(11')은 제8도에 도시된 것처럼 지지부재(31')에 대하여 정렬되어 이에 접합된다. 이러한 접합은 제4도의 실시예에 사용된 것과 유사한 접착제를 사용하여 이루어진다. 기판(11')은 회로 층(17)이 기판에 형성된 내부 개구(73)을 가로질러 연장되는 복수개의 돌출 도체 도선(71)들을 그 일부로서 포함하고 있다는 점에서 제1도에 도시된 기판(11)과는 약간 다르다. 또한, 제4도의 양호한 실시예에서 기판(11)도 상기 개구와 유사한 구멍 또는 개구(73)을 포함하는 것을 알 수 있다. 따라서, 이들 돌출 도선(71)은 유전체(15)에 대하여 캔틸레버식으로 되고, 기판(11')이 지지부재(31)에 최종 접합되었을 때 칩(41)상의 접속구역(43)들중 해당하는 것에 나란해지도록 구성되어 있다. 이러한 배열은 이 분야에 공지되어 있는 카메라(camera) 또는 다른 정밀수단을 사용하여 이룰 수 있다. 구역(43)들에 대한 도선(71)들의 최종 접합은 이 분야에 공지되어 있는 기술에 따라 전술한 열압축 접합법 또는 다른 방법을 사용하여 이룰 수 있다. 따라서, 이에 대해서는 더 이상 설명이 불필요하리라 생각된다.
캔틸레버식 도체부재(71)들과 해당 접속구역(43)들 사이를 접합하기 전에, 그리고 제4도의 실시예에서 이미 설명한 와이어 접합 이전에, (예를 들어, 금과 같은) 귀금속으로 된 얇은 층을 회로조합체의 해당 도체들에 그리고 해당 접속구역(43)들 상에 인가하여 이들 사이의 전기접속을 증진시키는 것이 바람직하다.
제9도에는 제8도의 패키지가 PCB(27)에 전기접속된 것으로 도시되어 있는데,이 접속은 제5도의 실시예에서 사용될 수 있는 것과 동일한 공정에 따라 수행하는 것이 바람직하다
제10도에는 본 발명의 변경 실시예에 따른 전자 패키지(13')이 도시되어 있다 제4도의 패키지(13)과 마찬가지로, 패키지(13')은 본 발명의 일실시예에서는 제4도의 실시예에 사용된 것과 동일한 회로기판(11)을 포함한다. 이와 달리, 이 기판은 제8도의 기판(11')과 유사하게 구성할 수도 있다. 제10도에서, 패키지(13')은 상술한 실시예들에서와는 다른 형상을 취하는 열전도성 지지부재(31')을 포함한다. 특히, 지지부재(31')은 상기 실시예에서의 지지부재(31)과 유사한 두께를 갖는 단일 금속시트로 형성된 것이 바람직한 평면 기부(81)과, 도시된 것처럼 칩(41)을 지지부재(31)에 접합하는데 상기에 사용된 것과 같은 열전도성 접착제를 사용하여 기부(81)에 부착된 적어도 하나의 스페이서(83)을 포함한다. 양호한 실시예에서는 적어도 두개의 스페이서 부재(83)을 사용하여 그 위에 있는 기판(11)의 해당 부분을 각기 수용한다. 기판(11)은 상술한 기판(11)을 지지부재(31)에 접합하는 데 사용된 것과 유사한 전기절연 접착제(54)를 사용하여 스페이서 부재(83)에 접합하는 것이 바람직하다. 일실시예에서, 각 스페이서는 구리 또는 이와 유사한 열전도성 재료로 되며, 단지 약0.635㎜(0.025in)의 두께를 갖는다. 따라서, 지지부재(31')의 스페이서 및 기부 요소들은 단지 약0.737㎜(0.029in)인 전체 두께를 갖는다. 제 10도의 실시예에서, 이 스페이서들은 칩이 기판(11)과 인접 스페이서 부재(83)에 의해 형성된 개구(73)내에 위치하였을 때 기판(11)상의 회로조합체의 외부층(17)을 외부 표면에 대하여 효과적으로 이격시키고(점선으로 도시된) 칩(41)의 접속구역(43)들을 효과적으로 위치시키는 작용을 한다. 따라서, 칩(41)은 개구(73)내에 위치하게 되고, 이 개구(73)에 대하여 위치한 기부(81)부분에 접합된다. 칩(41)은 제4도 및 제8도의 칩(41)을 접합하는 데 사용된 것과 유사한 열전도성 접착제를 사용하여 접합된다. 회로조합체의 각 층(17)을 접합하는 작업은 제 4도에서 사용된 것과 같은 와이어 접합작업으로 이루어지거나, 또는 기판(11)은 제8도의 실시예에 사용된 것과 같은 캔틸레버식 전도성 도선 부재들을 포함할 수 있다
이상, 전자 패키지와 그 제조방법에 대하여 설명하였으며, 여기에 패키지의 반도체 칩 부재와 얇은 회로기판 부재는 얇은 회로기판에 강성 지지부를 제공하도록 열흡수부재와 보강부재로서 작용하는 공통의 열전도성 지지부재에 접합된다. 상술한 패키지는 회로조합체 상의 적어도 하나의 층에 대한 반도체 칩의 위치결정을 용이하게 해주며 , 최종 패키지의 칩과 회로기판을 효과적으로 접합할 수 있게 해준다. 또한, 이러한 패키지는 PCB등과 같은 별도의 전도성 기판에 용이하게 연속으로 위치결정 및 결합되도록 구성되어 있다.
본 발명의 양호한 실시예들에 대하여 도시 및 설명하였으나, 이 기술 분야에 숙련된 자는 첨부한 청구범위에 기재된 본 발명의 범위내에서 상기 실시예들을 다양하게 변경 및 수정할 수도 있다.

Claims (26)

  1. 강성인 열전성 지지부재와
    적어도 하나의 회로조합체 층을 갖는 유전부재를 포함하고 상기 지지부재에 전기절연 방식으로 직접 접합된 얇은 회로기판과,
    회로기판의 회로조합체에 대하여 일정 위치에서 지지부재에 열전도 방식으로 접합되고 회로기판의 회로조합체에 전기접속된 반도체 장치를 포함하는 것을 특징으로하는 전자패키지.
  2. 제1항에 있어서,
    열전도성 지지부재가 금속 시트부재를 포함하는 것을 특징으로 하는 전자 패키지.
  3. 제1항에 있어서,
    금속시트부재가 구리로 이루어진 것을 특징으로 하는 전자 패키지.
  4. 제1항에 있어서,
    열전도성 지지부재가 적어도 하나의 오목부를 자체내에 포함하고 이 오목부의 위치에서 상기 반도체 장치가 지지부재에 접합된 것을 특징으로 하는 전자 패키지.
  5. 제4항에 있어서,
    반도체 장치가 복수개의 전기접속구역을 갖는 표면을 포함하고,
    이 접속구역들과 얇은 회로기판의 회로조합체 층이 공통 평면으로 위치한 것을 특징으로 하는 전자 패키지.
  6. 제5항에 있어서,
    반도체 장치의 전기접속구역들중 소정의 구역들이 복수개의 전도성 와이어에 의해 회로기판의 회로조합체에 전기접속된 것을 특징으로 하는 전자 패키지.
  7. 제5항에 있어서,
    회로기판의 회로조합체 층이 복수개의 돌출 도선부재를 포함하고,
    이 도선부재중 소정의 부재들이 반도체 장치 상의 전기접속구역들중 소정의 구역들에 각기 전기접속된 것을 특징으로하는 전자 패키지.
  8. 제1항에 있어서,
    열전도성 지지부재가 전자 패키지의 작동중에 반도체 장치에 의해 발생한 열을 흡수하는 열흡수부재로서 그리고 얇은 회로기판을 평면 방향으로 유지하기 위한 보강부재로서 작용하는 것을 특징으로 하는 전자 패키지.
  9. 제1항에 있어서,
    얇은 회로기판이 회로조합체의 제1 및 제2층을 포함하고, 이층들중 하나가 열전도성 지지부재에 대면하는 것을 특징으로 하는 전자 패키지.
  10. 제9항에 있어서,
    얇은 회로기판이 전기절연 접착제에 의해 열전도성 지지부재에 접합된 것을 특징으로 하는 전자 패키지.
  11. 제1항에 있어서,
    얇은 회로기판이 전기절연 접착제에 의해 열전도성 지지부재에 접합된 것을 특징으로 하는 전자 패키지.
  12. 제1항에 있어서,
    반도체 장치가 열전도성 접착제에 의해 지지부재에 접합되어 이 반도체 장치로부터의 열이 열전도성 지지부재에 용이하게 전달되도록 구성된 것을 특징으로 하는 전자 패키지.
  13. 제1항에 있어서,
    적어도 반도체 장치 일부와 회로기판의 회로조합체 일부를 덮는 일정량의 피복재료를 더 포함하는 것을 특징으로 하는 전자 패키지.
  14. 제1항에 있어서,
    회로조합체 층의 소정 부분상에 위치한 복수개의 땜납요소를 더 포함하는 것을 특징으로 하는 전자패키지.
  15. 제1항에 있어서,
    얇은 회로기판에 전기접속된 제2회로기판과,
    회로기판들 사이에 전기접속을 제공하도록 얇은 회로기판의 회로조합체 층의 소정 부분 상에 위치한 복수개의 땜납요소를 더 포함하는 것을 특징으로 하는 전자 패키지.
  16. 제1항에 있어서,
    열전도성 지지부재가 기부와 적어도 하나의 스페이서 부재를 포함하고, 이 스페이서 부재가 얇은 회로기판을 기부 부분으로부터 소정 간격으로 이격시키는 것을 특징으로 하는 전자 패키지.
  17. 강성인 열전도성 지지부재를 마련하는 단계와, 적어도 하나의 회로조합체 층을 갖는 유전부재를 포함하는 적어도 하나의 얇은 회로기판을 열전도성 지지부재에 전기절연 방식으로 직접 접합하는 단계와, 반도체 장치를 회로조합체 층에 대한 위치에서 열전도 방식으로 열전도성 지지부재에 접합하는 단계와, 반도체 장치를 얇은 회로기판의 회로조합체에 전기접속하는 단계를 포함하는 것을 특징으로 하는 전자 패키지 제조방법.
  18. 제17항에 있어서,
    얇은 회로기판을 열전도성 지지부재에 접합하는 단계가 접착제를 사용하여 수행되는 것을 특징으로 하는 전자 패키지 제조방법.
  19. 제17항에 있어서,
    반도체 장치를 열전도성 지지부재에 접합하는 단계가 접착제를 사용하여 수행되는 것을 특징으로 하는 전자 패키지 제조방법.
  20. 17항에 있어서,
    반도체 장치의 적어도 일부와 회로조합체의 적어도 일부를 피복제로 덮는 단계를 더 포함하는 것을 특징으로 하는 전자 패키지 제조방법.
  21. 제17항에 있어서,
    반도체 장치를 얇은 회로기판의 회로조합체에 전기접속하는 단계가 와이어 접합작업으로 수행되는 것을 특징으로 하는 전자 패키지 제조방법.
  22. 제17항에 있어서,
    반도체 장치를 얇은 회로기판의 회로조합체에 전기접속하는 단계가 열압축 접합작업으로 수행되는 것을 특징으로 하는 전자 패키지 제조방법.
  23. 제17항에 있어서,
    반도체 장치를 열전도성 지지부재에 접합하는 단계가 얇은 회로기판을 열전도성 지지부재에 접합하는 단계 후에 일어나는 것을 특징으로 하는 전자 패키지 제조방법.
  24. 제17항에 있어서,
    열전도성 지지부재에 오목부를 마련한 후에 반도체 장치를 이 오목부의 위치에서 지지부재에 접합하는 단계를 더 포함하는 것을 특징으로 하는 전자 패키지 제조방법.
  25. 제17항에 있어서,
    복수개의 땜납요소를 얇은 회로기판의 회로조합체 층의 소정 부분들에 고정시키는 단계를 더 포함하는 것을 특징으로 하는 전자 패키지 제조방법.
  26. 제25항에 있어서,
    제2회로기판을 마련하여 상기 얇은 회로기판을 제2회로기판에 전기접속하는 단계를 더 포함하고,
    이 전기접속 단계가 땜납요소를 사용하여 수행되는 것을 특징으로 하는 전자 패키지 제조방법.
KR1019940038857A 1994-01-28 1994-12-29 얇은 회로기판과 반도체 장치가 접합되어 있는 열전도성 지지부재를 갖춘 전자 패키지 KR0141067B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US18818594A 1994-01-28 1994-01-28
US8/188,185 1994-01-28
US08/188,185 1994-01-28

Publications (2)

Publication Number Publication Date
KR950024311A KR950024311A (ko) 1995-08-21
KR0141067B1 true KR0141067B1 (ko) 1998-06-01

Family

ID=22692085

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940038857A KR0141067B1 (ko) 1994-01-28 1994-12-29 얇은 회로기판과 반도체 장치가 접합되어 있는 열전도성 지지부재를 갖춘 전자 패키지

Country Status (8)

Country Link
US (2) US5519936A (ko)
JP (2) JP3057477B2 (ko)
KR (1) KR0141067B1 (ko)
CN (2) CN1107978C (ko)
GB (1) GB2286084B (ko)
HK (1) HK1011499A1 (ko)
MY (1) MY113991A (ko)
TW (1) TW258829B (ko)

Families Citing this family (113)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3258764B2 (ja) * 1993-06-01 2002-02-18 三菱電機株式会社 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法
JPH07169872A (ja) * 1993-12-13 1995-07-04 Fujitsu Ltd 半導体装置及びその製造方法
US5455390A (en) * 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
JP2531382B2 (ja) * 1994-05-26 1996-09-04 日本電気株式会社 ボ―ルグリッドアレイ半導体装置およびその製造方法
US5717252A (en) * 1994-07-25 1998-02-10 Mitsui High-Tec, Inc. Solder-ball connected semiconductor device with a recessed chip mounting area
CA2156795C (en) * 1994-08-31 1999-08-17 Yuzo Shimada An electronic device assembly and a manufacturing method of the same
JP2595909B2 (ja) * 1994-09-14 1997-04-02 日本電気株式会社 半導体装置
US5945741A (en) * 1995-11-21 1999-08-31 Sony Corporation Semiconductor chip housing having a reinforcing plate
US5798909A (en) * 1995-02-15 1998-08-25 International Business Machines Corporation Single-tiered organic chip carriers for wire bond-type chips
TW373308B (en) * 1995-02-24 1999-11-01 Agere Systems Inc Thin packaging of multi-chip modules with enhanced thermal/power management
JP2677242B2 (ja) * 1995-04-27 1997-11-17 日本電気株式会社 半導体装置及びその製造方法
KR0159987B1 (ko) * 1995-07-05 1998-12-01 아남산업주식회사 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이(bga) 반도체 패캐지의 열 방출구조
US5706171A (en) * 1995-11-20 1998-01-06 International Business Machines Corporation Flat plate cooling using a thermal paste retainer
US5877551A (en) * 1996-11-18 1999-03-02 Olin Corporation Semiconductor package having a ground or power ring and a metal substrate
US5796589A (en) * 1995-12-20 1998-08-18 Intel Corporation Ball grid array integrated circuit package that has vias located within the solder pads of a package
JPH09186414A (ja) * 1995-12-27 1997-07-15 Ibiden Co Ltd 電子部品搭載用基板
DE19600306C1 (de) * 1996-01-05 1997-04-10 Siemens Ag Halbleiter-Bauelement, insb. mit einer optoelektronischen Schaltung bzw. Anordnung
US5723369A (en) * 1996-03-14 1998-03-03 Lsi Logic Corporation Method of flip chip assembly
US6100596A (en) * 1996-03-19 2000-08-08 Methode Electronics, Inc. Connectorized substrate and method of connectorizing a substrate
US5726858A (en) * 1996-05-23 1998-03-10 Compaq Computer Corporation Shielded electrical component heat sink apparatus
US6791194B1 (en) 1996-05-30 2004-09-14 Hitachi, Ltd. Circuit tape having adhesive film, semiconductor device, and a method for manufacturing the same
JP3195236B2 (ja) * 1996-05-30 2001-08-06 株式会社日立製作所 接着フィルムを有する配線テープ，半導体装置及び製造方法
CA2180807C (en) * 1996-07-09 2002-11-05 Lynda Boutin Integrated circuit chip package and encapsulation process
US6135781A (en) * 1996-07-17 2000-10-24 Minnesota Mining And Manufacturing Company Electrical interconnection system and device
US6051982A (en) * 1996-08-02 2000-04-18 International Business Machines Corporation Electronic component test apparatus with rotational probe and conductive spaced apart means
US5804984A (en) * 1996-08-02 1998-09-08 International Business Machines Corporation Electronic component test apparatus with rotational probe
AU4991397A (en) * 1996-11-08 1998-05-29 W.L. Gore & Associates, Inc. Electronic package having reduced radius of curvature
EP1536521B1 (en) * 1996-11-14 2007-08-15 Fci High density connector having a ball type of contact surface
JPH10150069A (ja) * 1996-11-21 1998-06-02 Sony Corp 半導体パッケージ及びその製造方法
US5866949A (en) * 1996-12-02 1999-02-02 Minnesota Mining And Manufacturing Company Chip scale ball grid array for integrated circuit packaging
US5990545A (en) * 1996-12-02 1999-11-23 3M Innovative Properties Company Chip scale ball grid array for integrated circuit package
KR100209760B1 (ko) * 1996-12-19 1999-07-15 구본준 반도체 패키지 및 이의 제조방법
JPH1174651A (ja) * 1997-03-13 1999-03-16 Ibiden Co Ltd プリント配線板及びその製造方法
WO1998043288A1 (fr) * 1997-03-24 1998-10-01 Seiko Epson Corporation Dispositif a semi-conducteurs et son procede de fabrication
CA2233385C (en) * 1997-03-27 2002-10-22 Nec Corporation Electronic-circuit assembly and manufacturing method thereof
US5869889A (en) * 1997-04-21 1999-02-09 Lsi Logic Corporation Thin power tape ball grid array package
US6020637A (en) * 1997-05-07 2000-02-01 Signetics Kp Co., Ltd. Ball grid array semiconductor package
US5940687A (en) * 1997-06-06 1999-08-17 International Business Machines Corporation Wire mesh insert for thermal adhesives
JP3639088B2 (ja) 1997-06-06 2005-04-13 株式会社ルネサステクノロジ 半導体装置及び配線テープ
US5877552A (en) * 1997-06-23 1999-03-02 Industrial Technology Research Institute Semiconductor package for improving the capability of spreading heat and electrical function
US5909057A (en) * 1997-09-23 1999-06-01 Lsi Logic Corporation Integrated heat spreader/stiffener with apertures for semiconductor package
US6166434A (en) * 1997-09-23 2000-12-26 Lsi Logic Corporation Die clip assembly for semiconductor package
US6037658A (en) * 1997-10-07 2000-03-14 International Business Machines Corporation Electronic package with heat transfer means
US5966804A (en) * 1997-11-03 1999-10-19 National Center For Manufacturing Sciences Printed wiring board assemblies
FR2771889B1 (fr) * 1997-11-28 2000-02-18 Thomson Csf Procede de montage en surface d'un boitier hyperfrequence sur un circuit imprime et boitier et circuit imprime pour la mise en oeuvre du procede
FR2771890B1 (fr) * 1997-11-28 2000-02-18 Thomson Csf Procede de montage en surface d'un boitier hyperfrequence sur un circuit imprime et boitier et circuit imprime pour la mise en oeuvre du procede
US6125042A (en) * 1998-04-10 2000-09-26 Lucent Technologies, Inc. Ball grid array semiconductor package having improved EMI characteristics
US6404065B1 (en) 1998-07-31 2002-06-11 I-Xys Corporation Electrically isolated power semiconductor package
US6479887B1 (en) 1998-08-31 2002-11-12 Amkor Technology, Inc. Circuit pattern tape for wafer-scale production of chip size semiconductor packages
US6428641B1 (en) 1998-08-31 2002-08-06 Amkor Technology, Inc. Method for laminating circuit pattern tape on semiconductor wafer
CA2344663A1 (en) 1998-10-14 2000-04-20 3M Innovative Properties Company Tape ball grid array with interconnected ground plane
JP2000138317A (ja) 1998-10-31 2000-05-16 Anam Semiconductor Inc 半導体装置及びその製造方法
JP2000138262A (ja) 1998-10-31 2000-05-16 Anam Semiconductor Inc チップスケ―ル半導体パッケ―ジ及びその製造方法
TW421981B (en) * 1998-12-18 2001-02-11 Hon Hai Prec Ind Co Ltd Welding method for electric connection between the mother board and the electric components
US6300168B1 (en) * 1999-01-07 2001-10-09 Sony Corp Method of manufacturing a semiconductor device
FR2794266B1 (fr) * 1999-05-25 2002-01-25 Gemplus Card Int Procede de fabrication de dispositif electronique portable a circuit integre comportant un dielectrique bas cout
US6359334B1 (en) 1999-06-08 2002-03-19 Micron Technology, Inc. Thermally conductive adhesive tape for semiconductor devices and method using the same
CN101232775B (zh) 1999-09-02 2010-06-09 伊比登株式会社 印刷布线板及其制造方法
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
US6249045B1 (en) * 1999-10-12 2001-06-19 International Business Machines Corporation Tented plated through-holes and method for fabrication thereof
US6281437B1 (en) 1999-11-10 2001-08-28 International Business Machines Corporation Method of forming an electrical connection between a conductive member having a dual thickness substrate and a conductor and electronic package including said connection
KR100390453B1 (ko) * 1999-12-30 2003-07-04 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조방법
US6414396B1 (en) 2000-01-24 2002-07-02 Amkor Technology, Inc. Package for stacked integrated circuits
US6377466B1 (en) * 2000-03-10 2002-04-23 Lucent Technologies Inc. Header, a method of manufacture thereof and an electronic device employing the same
JP3442721B2 (ja) * 2000-05-24 2003-09-02 沖電気工業株式会社 半導体装置
US6320128B1 (en) * 2000-05-25 2001-11-20 Visteon Global Technology, Inc. Environmentally-sealed electronic assembly and method of making same
US6664617B2 (en) * 2000-12-19 2003-12-16 Convergence Technologies, Ltd. Semiconductor package
US6727585B2 (en) 2001-05-04 2004-04-27 Ixys Corporation Power device with a plastic molded package and direct bonded substrate
US6731002B2 (en) 2001-05-04 2004-05-04 Ixys Corporation High frequency power device with a plastic molded package and direct bonded substrate
JP2003086970A (ja) * 2001-09-10 2003-03-20 Hitachi Unisia Automotive Ltd 電動機の駆動回路およびその組立方法
US6545716B2 (en) * 2001-09-13 2003-04-08 Tracey Gardiner Camera body for protecting components
KR20030054588A (ko) * 2001-12-26 2003-07-02 동부전자 주식회사 Ｔｂｇａ 반도체 패키지
JP2003229517A (ja) * 2002-01-31 2003-08-15 Fujitsu Hitachi Plasma Display Ltd 半導体チップ実装基板及びフラットディスプレイ
JP3803596B2 (ja) * 2002-03-14 2006-08-02 日本電気株式会社 パッケージ型半導体装置
JP2004140267A (ja) 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7161238B2 (en) * 2002-12-31 2007-01-09 Intel Corporation Structural reinforcement for electronic substrate
US7109732B2 (en) * 2003-07-31 2006-09-19 Endicott Interconnect Technologies, Inc. Electronic component test apparatus
JP2005280044A (ja) * 2004-03-29 2005-10-13 Brother Ind Ltd インクジェットヘッドの製造方法
KR100634379B1 (ko) * 2004-07-14 2006-10-16 삼성전자주식회사 반도체 패키지
US7135781B2 (en) 2004-08-10 2006-11-14 Texas Instruments Incorporated Low profile, chip-scale package and method of fabrication
US8125076B2 (en) * 2004-11-12 2012-02-28 Stats Chippac Ltd. Semiconductor package system with substrate heat sink
US7968371B2 (en) * 2005-02-01 2011-06-28 Stats Chippac Ltd. Semiconductor package system with cavity substrate
US20060237829A1 (en) * 2005-04-26 2006-10-26 Eiichi Hosomi Method and system for a semiconductor package with an air vent
CN100403532C (zh) * 2005-08-19 2008-07-16 南茂科技股份有限公司 散热型球格阵列封装结构
US8067831B2 (en) * 2005-09-16 2011-11-29 Stats Chippac Ltd. Integrated circuit package system with planar interconnects
US9466545B1 (en) 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
US8159828B2 (en) * 2007-02-23 2012-04-17 Alpha & Omega Semiconductor, Inc. Low profile flip chip power module and method of making
TWI360207B (en) * 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
US9059074B2 (en) * 2008-03-26 2015-06-16 Stats Chippac Ltd. Integrated circuit package system with planar interconnect
US8043894B2 (en) * 2008-08-26 2011-10-25 Stats Chippac Ltd. Integrated circuit package system with redistribution layer
KR200448519Y1 (ko) * 2009-04-28 2010-04-21 남동진 돌출형 ⅰｃ 패키지용 방열판
TWI456715B (zh) * 2009-06-19 2014-10-11 Advanced Semiconductor Eng 晶片封裝結構及其製造方法
TWI466259B (zh) * 2009-07-21 2014-12-21 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體的製造方法
TWI405306B (zh) * 2009-07-23 2013-08-11 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體
US20110084372A1 (en) 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US8378466B2 (en) 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8372689B2 (en) * 2010-01-21 2013-02-12 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with three-dimensional fan-out and manufacturing methods thereof
US8320134B2 (en) * 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
JP5544950B2 (ja) * 2010-03-16 2014-07-09 カシオ計算機株式会社 半導体装置の製造方法及び半導体装置の実装方法
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
JP5750937B2 (ja) * 2011-02-25 2015-07-22 富士通株式会社 半導体装置及びその製造方法
CN102790034A (zh) * 2011-05-17 2012-11-21 飞思卡尔半导体公司 具有散热器的半导体器件
JP6197619B2 (ja) * 2013-12-09 2017-09-20 富士通株式会社 電子装置及び電子装置の製造方法
US10770368B2 (en) 2015-12-02 2020-09-08 Novatek Microelectronics Corp. Chip on film package and heat-dissipation structure for a chip package
US10043737B2 (en) * 2015-12-02 2018-08-07 Novatek Microelectronics Corp. Chip on film package
SG10201810052WA (en) 2018-11-12 2020-06-29 Delta Electronics Int’L Singapore Pte Ltd Packaging process and packaging structure
TWI738596B (zh) * 2020-12-23 2021-09-01 頎邦科技股份有限公司 撓性半導體封裝構造
CN114530549B (zh) * 2022-04-20 2022-06-24 江苏芯德半导体科技有限公司 一种半导体结构及其制备方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE276387C (ko) * 1912-10-15
DE3235650A1 (de) * 1982-09-27 1984-03-29 Philips Patentverwaltung Gmbh, 2000 Hamburg Informationskarte und verfahren zu ihrer herstellung
GB2129223A (en) * 1982-10-09 1984-05-10 Welwyn Electronics Ltd Printed circuit boards
GB2136212B (en) * 1983-01-06 1986-10-15 Welwyn Electronics Ltd Cooling components on printed circuit boards
GB2135521A (en) * 1983-02-16 1984-08-30 Ferranti Plc Printed circuit boards
JPS59198790A (ja) * 1983-04-26 1984-11-10 イビデン株式会社 プリント配線基板
US4890152A (en) * 1986-02-14 1989-12-26 Matsushita Electric Works, Ltd. Plastic molded chip carrier package and method of fabricating the same
US4766670A (en) * 1987-02-02 1988-08-30 International Business Machines Corporation Full panel electronic packaging structure and method of making same
JPH0777243B2 (ja) * 1987-03-19 1995-08-16 イビデン株式会社 表面実装用パツケ−ジ
US4993148A (en) * 1987-05-19 1991-02-19 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a circuit board
JPH0724291B2 (ja) * 1987-07-06 1995-03-15 住友金属工業株式会社 集積回路容器およびその製造方法
US4962416A (en) * 1988-04-18 1990-10-09 International Business Machines Corporation Electronic package with a device positioned above a substrate by suction force between the device and heat sink
DE3813565A1 (de) * 1988-04-22 1989-11-02 Bosch Gmbh Robert Elektrischer anschluss von hybridbaugruppen
US4868349A (en) * 1988-05-09 1989-09-19 National Semiconductor Corporation Plastic molded pin-grid-array power package
US5032543A (en) * 1988-06-17 1991-07-16 Massachusetts Institute Of Technology Coplanar packaging techniques for multichip circuits
US4992850A (en) * 1989-02-15 1991-02-12 Micron Technology, Inc. Directly bonded simm module
US5023202A (en) * 1989-07-14 1991-06-11 Lsi Logic Corporation Rigid strip carrier for integrated circuits
US5012386A (en) * 1989-10-27 1991-04-30 Motorola, Inc. High performance overmolded electronic package
US5045921A (en) * 1989-12-26 1991-09-03 Motorola, Inc. Pad array carrier IC device using flexible tape
JPH03212961A (ja) * 1990-01-18 1991-09-18 Matsushita Electric Works Ltd 半導体チップキャリア
US5095404A (en) * 1990-02-26 1992-03-10 Data General Corporation Arrangement for mounting and cooling high density tab IC chips
US5114880A (en) * 1990-06-15 1992-05-19 Motorola, Inc. Method for fabricating multiple electronic devices within a single carrier structure
JP2753767B2 (ja) * 1990-08-29 1998-05-20 イビデン株式会社 電子部品搭載用基板
JPH04180660A (ja) * 1990-11-15 1992-06-26 Matsushita Electric Works Ltd パワーデバイス実装板
JPH04256342A (ja) * 1991-02-08 1992-09-11 Toshiba Corp 半導体パッケージ
US5133118A (en) * 1991-08-06 1992-07-28 Sheldahl, Inc. Surface mounted components on flex circuits
US5263245A (en) * 1992-01-27 1993-11-23 International Business Machines Corporation Method of making an electronic package with enhanced heat sinking
US5220487A (en) * 1992-01-27 1993-06-15 International Business Machines Corporation Electronic package with enhanced heat sinking
US5262927A (en) * 1992-02-07 1993-11-16 Lsi Logic Corporation Partially-molded, PCB chip carrier package
US5278724A (en) * 1992-07-06 1994-01-11 International Business Machines Corporation Electronic package and method of making same
US5285352A (en) * 1992-07-15 1994-02-08 Motorola, Inc. Pad array semiconductor device with thermal conductor and process for making the same
US5291062A (en) * 1993-03-01 1994-03-01 Motorola, Inc. Area array semiconductor device having a lid with functional contacts

Also Published As

Publication number Publication date
KR950024311A (ko) 1995-08-21
JP3057477B2 (ja) 2000-06-26
MY113991A (en) 2002-07-31
GB2286084A (en) 1995-08-02
CN1215920A (zh) 1999-05-05
TW258829B (ko) 1995-10-01
CN1107978C (zh) 2003-05-07
JPH09330996A (ja) 1997-12-22
GB9500965D0 (en) 1995-03-08
JP3053585B2 (ja) 2000-06-19
HK1011499A1 (en) 1999-07-09
US5519936A (en) 1996-05-28
JPH07226457A (ja) 1995-08-22
CN1110431A (zh) 1995-10-18
GB2286084B (en) 1998-01-14
CN1095201C (zh) 2002-11-27
US5561323A (en) 1996-10-01

Similar Documents

Publication Publication Date Title
KR0141067B1 (ko) 얇은 회로기판과 반도체 장치가 접합되어 있는 열전도성 지지부재를 갖춘 전자 패키지
US5773884A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5633533A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5367435A (en) Electronic package structure and method of making same
KR100451924B1 (ko) 반도체 칩의 실장구조, 반도체 장치 및 반도체 장치의 제조방법
JPH1092983A (ja) 基板の構造要素への効果的なヒートシンク接触を可能にする装置および方法
KR19990028978A (ko) 전선 접합 테이프 볼 그리드 배열 패키지
JP3565090B2 (ja) 半導体装置の製造方法
US20070108594A1 (en) Semiconductor apparatus
US6208022B1 (en) Electronic-circuit assembly
JPH10303249A (ja) 半導体装置
WO2010070779A1 (ja) 異方性導電樹脂、基板接続構造及び電子機器
JP4123321B2 (ja) 配線基板の接合方法
JP4086123B2 (ja) 半導体装置
US7019410B1 (en) Die attach material for TBGA or flexible circuitry
JP2748771B2 (ja) フィルムキャリア半導体装置及びその製造方法
JPH10242328A (ja) 回路基板、この回路基板を有する回路モジュールおよびこの回路モジュールを有する電子機器
JP3509532B2 (ja) 半導体装置用基板、半導体装置及びその製造方法並びに電子機器
JP2004146540A (ja) 接続型回路基板ならびに製造方法
JP3036484B2 (ja) 半導体装置とその製造方法
JP4328978B2 (ja) 半導体装置の製造方法
JP2002343828A (ja) 電子部品の実装体および実装方法
JP4273352B2 (ja) 半導体装置の製造方法
CA1264378A (en) Self-soldering, flexible circuit connector
JPH11233682A (ja) 半導体装置の外部接続端子

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060216

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee