JP2002270629A - 電子部品およびその製造方法 - Google Patents

電子部品およびその製造方法

Info

Publication number
JP2002270629A
JP2002270629A JP2001063691A JP2001063691A JP2002270629A JP 2002270629 A JP2002270629 A JP 2002270629A JP 2001063691 A JP2001063691 A JP 2001063691A JP 2001063691 A JP2001063691 A JP 2001063691A JP 2002270629 A JP2002270629 A JP 2002270629A
Authority
JP
Japan
Prior art keywords
conductive film
bump
forming layer
film forming
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001063691A
Other languages
English (en)
Inventor
Yukihiro Ishimaru
幸宏 石丸
Tsutomu Mitani
力 三谷
Hiroteru Takezawa
弘輝 竹沢
Takashi Kitae
孝史 北江
Tosaku Nishiyama
東作 西山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001063691A priority Critical patent/JP2002270629A/ja
Publication of JP2002270629A publication Critical patent/JP2002270629A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13011—Shape comprising apertures or cavities, e.g. hollow bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 SBB法は電子部品におけるバンプの形成時
に、ワイヤーボンディング法を用いるので生産性に劣
り、ワイヤーボンディング法を用いて形成するバンプ
は、台座部と台座部より小さい頂上部からなるダルマ形
状であるため、バンプに対する接着剤の転写が不安定に
なり、半導体装置と支持基礎との接続が不安定になり易
い。 【解決手段】 半導体装置101側に設けた基板電極315に
固着した台座部103と、台座部103における基板電極315
側に形成した頂上部104とを有し、頂上部104における基
板電極315側の先端部の外径105を、頂上部104における
台座部103側の外径に比べて大きく形成したバンプ212に
より、頂上部104で導電性接着剤を確実に保持して、半
導体装置101と基板電極315とが確実に接続された実装体
となる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、例えば半導体装置
にバンプを有した電子部品およびその製造方法に関する
ものである。
【０００２】
【従来の技術】近年の半導体部品を中心とした電子部品
の開発は、市場の要求から、軽薄短小の言葉に代表され
るように、小型化への方向性がますます進めれられてい
る。これらの要求にともない電子部品が小型化されてい
る中で、電子部品を接続する接合部分も小型化、狭ピッ
チ化されている。
【０００３】ところで、半導体装置を代表するＩＣチッ
プの実装方式として、従来のリードを用いた実装方式だ
けでなく、ＢＧＡ（Ball Grid Array），ＣＳＰ（Chip
scale package）と呼ばれる２次元のアレイ状に配列し
た外部接続電極を用いた実装形態が使用されている。こ
れらは、従来用いられていたＱＦＰ（Quad Flat packag
e）に比べると、外部接続電極がパッケージの裏面にあ
るので半導体装置のサイズが大幅に小型化されるという
利点がある。また外部接続電極のピッチもＱＦＰでは0.
3mmや0.5mmに設定されるのに比べ1.0mmや0.8mmといった
比較的あらいものであって実装が容易となり、このため
新たな実装体として有用である。
【０００４】しかし、ＢＧＡ，ＣＳＰを用いた実装では
クリームハンダあるいはハンダボールを用いるため、接
続信頼性に優れている。しかし、外部接続電極間ピッチ
をファインにすると、リフロー時の基板のそりなどによ
りハンダが広がって隣接とショートする危険があるとい
う課題を有する。
【０００５】そこで半導体装置を基板に実装する方法と
して、SBB（Stud Bump Bonding）法（特公平０７−０５
０７２６、特開平４−３３５５４２）と呼ばれる実装形
態がある。ここで、SBB法で半導体装置にバンプを形成
する方法及びこの半導体装置を基板への実装する方法に
ついて、図１０及び図１１を用いて説明する。
【０００６】このSBBはワイヤーボンディング法を用い
るもので、図１０(a)に示すようにキャピラリ1003の孔1
004に通した銅製ワイヤ（以下「Ａｕワイヤ」という）1
005の先端に熱エネルギーを加えてＡｕワイヤ1005を溶
融させてボール1006を形成する。なお、このボール1006
はガス炎または静電放電等によって形成される。
【０００７】このようにして形成したボール1006を、図
１０(b)に示すように、半導体装置1001の電極パッド100
2にキャピラリ1003を介して熱圧着や超音波振動によっ
て固着させる。次に、図１０(c)に示すように、Ａｕワ
イヤ1005をキャピラリ1003の孔1004に通した状態でキャ
ピラリ1003を図１０(d)に示すようにループ状軌道に移
動させ、図１０(e)に示すように電極パッドに固着した
ボール1006の上部に逆Ｕ字状にＡｕワイヤ1005を残存さ
せてキャピラリ1003を降下してＡｕワイヤ1005を切断す
る。
【０００８】以上の工程により、半導体装置1001の電極
パッド1002上に２段突出形状の突出接点が形成される。
【０００９】このようにして半導体装置1 001の全ての
電極パッド1002上に突出接点を形成した後、図１１(a)
に示すように、半導体装置1001を、表面が粗であるよう
な素材1110に押しつけるようにして突出接点をバンプ11
09とする。
【００１０】この際に形成されるバンプ1109は、同図に
示すように、台座部900とこの台座部900より小さい頂上
部901からなる２段のダルマ形状であり、頂上部901は平
坦化してかつその表面が粗に形成されている。
【００１１】次に、図１１(b)に示すように前記バンプ1
109を形成した半導体装置1001を、支持基材1112上に形
成したフェノキシレジンをバインダーとする導電性接着
剤接合層1111に接触させることにより、バンプ1109の頂
上部901に対して導電性接着剤接合層1111を転写する。
【００１２】以上のようにして、電極パッド1102上のバ
ンプ1109に導電性接着剤接合層1111を形成した半導体装
置1001を、図１１(c)に示すように、支持基礎1112の導
体パターン1113に位置合せして熱硬化等により固着する
ことによって、半導体装置1001と支持基材1112とが電気
的に接続される。
【００１３】
【発明が解決しようとする課題】上記従来のSBB法は部
品どうしの電気的な接続信頼性に優れ、かつファインピ
ッチに適する。しかし、２段突起の形成に際しワイヤー
ボンディング法を用いるために、生産性に劣るという課
題を有する。
【００１４】さらに、上記ワイヤーボンディング法を用
いて形成されるバンプ1109の形状は、台座部900とこの
台座部900より小さい頂上部901からなる２段のダルマ形
状であるため、バンプ1109に対する導電性接着剤あるい
はハンダペーストの転写が不安定になり、従って半導体
装置1001と支持基礎1112との電気的な接続が不安定にな
り易いという課題を有する。
【００１５】そこで本発明は、導電性接着剤の転写性に
優れたバンプを有する電子部品及びその製造方法の提供
を目的とする。
【００１６】
【課題を解決するための手段】本発明における電子部品
は、接続部品側に設けた電極に固着した台座部と、この
台座部における被接続部品側に一体的に形成される頂上
部とを備え、導電性接着剤を頂上部に付着した状態で前
記接続部品と被接続部品とを電気的に接続するためのバ
ンプを有し、このバンプの頂上部における被接続部品側
の先端部の外径が、頂上部における台座部側の外径に比
べて大きく形成されている。
【００１７】また、前記バンプの頂上部における被接続
部品側の先端部の外径が台座部側の外径に比べて大きい
略円錐台状に形成されている。
【００１８】上記構成の電子部品において、接着剤をバ
ンプに転写する際に、頂上部の先端部の外径が底部の外
径より大きい形状であることから、一度転写された接着
剤は確実に頂上部に保持され、接続部品と被接続部品と
が確実に電気的に接続される。
【００１９】上記電子部品は、接続部品側に設けた電極
に固着した台座部と、この台座部における被接続部品側
に一体的に形成される頂上部とを備え、導電性接着剤を
頂上部に付着した状態で前記接続部品と被接続部品とを
電気的に接続するためのバンプを有し、電極および接続
部品の表面に対して第一導電膜形成層を施す工程と、前
記電極の表面を露出させるよう第一導電膜形成層の電極
対向箇所に、バンプの台座部を形成するための第一穴を
形成する工程と、この第一穴および第一導電膜形成層の
表面に対して導電性材料を付着させて第一導電膜を形成
する工程と、前記第一穴に付着させた導電性材料を残し
他の部分の導電性材料を除去することで第一穴に台座部
を形成する工程と、前記第一導電膜形成層の表面および
前記台座部の表面に対して第二導電膜形成層を施す工程
と、前記台座部の表面を露出させるとともにバンプの頂
上部における被接続部品側の先端部の外径が頂上部にお
ける台座部側の外径に比べて大きくなるよう壁面を傾斜
させた第二穴を、第二導電膜形成層の台座部対向箇所に
形成する工程と、この第二穴および第二導電膜形成層の
表面に対して導電性材料を付着させて第二導電膜を形成
する工程と、前記第二穴に付着させた導電性材料を残し
他の部分の導電性材料を除去することで第二穴に頂上部
を形成する工程と、前記第一導電膜形成層および第二導
電膜形成層を除去する工程によって製造される。
【００２０】また上記製造方法において、第一導電膜形
成層および第二導電膜形成層を絶縁層とし、第一導電膜
および第二導電膜を形成する際に、導電性材料をメッキ
により付着させ、第一導電膜および第二導電膜を除去す
る際に、導電性材料をエッチングにより除去し、頂上部
形成後に第一導電膜形成層および第二導電膜形成層を剥
離する。
【００２１】これら形成方法によれば、頂上部における
被接続部品側の先端部の外径が、頂上部における台座部
側の外径に比べて大きいバンプが一括して多数個形成さ
れるので、電子部品の生産性に優れる。
【００２２】また本発明の電子部品は、接続部品側に設
けた電極に固着した台座部と、この台座部における被接
続部品側に一体的に形成される頂上部とを備え、導電性
接着剤を頂上部に付着した状態で前記接続部品と被接続
部品とを電気的に接続するためのバンプを有し、前記頂
上部が台座部の一側から被接続部品側に向けて拡径する
よう傾斜して形成されるとともに、他側に前記導電性接
着剤を保持するための保持凹部が形成されている。
【００２３】上記構成の電子部品におけるバンプは、台
座部と頂上部の２段形状からなり、導電性接着剤を保持
するための保持凹部を有しているので、導電性接着剤が
バンプに転写される際に十分な転写量が確保され、接続
部品と被接続部品とが確実に電気的に接続される。
【００２４】また、複数のバンプを同じ向きに形成する
ことで導電性接着剤は片側にのみ広がり反対側には広が
りにくいため、接続部品と被接続部品とを電気的に接続
する際に隣合うバンプに付着している導電性接着剤どう
しが接触してショートするのが防止される。
【００２５】さらに上記電子部品は、接続部品側に設け
た電極に固着した台座部と、この台座部における被接続
部品側に一体的に形成される頂上部とを備え、導電性接
着剤を頂上部に付着した状態で前記接続部品と被接続部
品とを電気的に接続するためのバンプを形成するため
に、電極および接続部品の表面に対して導電膜形成層を
施す工程と、前記台座部の表面を露出させるとともにバ
ンプの頂上部における被接続部品側の先端部の外径が頂
上部における台座部側の外径に比べて大きくなるよう壁
面を傾斜させた穴を、導電膜形成層の台座部対向箇所に
形成する工程と、この穴および導電膜形成層の表面に対
して導電性材料を付着させて導電膜を形成する工程と、
前記穴に施した導電性材料の一部を残し他の部分の導電
性材料を除去することで穴に対して台座部および頂上部
を形成する工程とで製造される。
【００２６】また上記形成方法において、導電膜形成層
を絶縁層とし、導電膜をエッチングにより除去し、頂上
部形成後に導電膜形成層を剥離する。
【００２７】この形成方法によれば、頂上部における被
接続部品側の先端部の外径が、頂上部における台座部側
の外径に比べて大きいバンプが一括して多数個形成され
るので、生産性に優れる。
【００２８】
【発明の実施の形態】以下、本発明の実施の形態１ない
し実施の形態３を、図面に基づいて説明する。 （実施の形態１）図１ないし図３は、本発明の実施の形
態１を示すもので、図１はこの実施の形態の電子部品に
おけるバンプ212の断面形状を示している。
【００２９】そしてこのバンプ212は、半導体装置101
（接続部品の一例）側に設けた外部接続端子102（電
極）に接続した円錐台形状の台座部103と、この台座部1
03に連続して一体的に形成されるとともに、後述の基板
電極315（被接続部品の一例）側に設けた頂上部104とを
備え、導電性接着剤を頂上部104に付着させた状態で、
前記半導体装置101と基板電極315とを電気的に接続する
ものである。
【００３０】またこのバンプ212は、前述のように台座
部103と頂上部104の２段形状からなる凸型であり、かつ
頂上部104の先端部すなわち、基板電極315側の外径105
が、頂上部104における台座部103側の外径106に比べて
大きく形成されている。
【００３１】図２(a)〜(m)は、実施の形態１の電子部品
の製造方法を示した工程図である。以下、図面を用いて
この工程について説明する。
【００３２】まず、図２(a)に示すように、電極すなわ
ち複数個の外部接続端子102を設けた半導体装置101に、
第一導電膜形成層（絶縁層としてのメッキレジスト）20
7aを形成する。第一導電膜形成層207aとしては、ドライ
フィルム形態のものでも、液状レジスト形態のものでも
良い。
【００３３】次に、図２(b)に示すように、前記外部接
続端子102上の第一導電膜形成層207aに円錐台状の第一
穴208を加工し、外部接続端子102の表面を露出させる。
【００３４】なお、この第一穴208の形状としては、外
部接続端子102側の底面積の方が反対側の底面積よりも
小さくなるように形成する。すなわちこの第一穴208加
工に際しては、レーザーを用いることで外部接続端子10
2側の底面積の方が反対側の底面積よりも自ずと小さく
なるので、特別な装置や方法は不要である。また、光感
光性材料を用いた第一導電膜形成層207aとすれば、フォ
ト法で容易に第一穴208の加工をすることもできる。
【００３５】次に、図２(c)に示すように、第一穴208お
よび第一導電膜形成層207aの表面に対して第一導電膜20
9a（銅、アルミニウム、ニッケル等が用いられる）を形
成する。この導電性材料として、実施の形態１では銅を
用い、これをメッキ法により形成した。
【００３６】次に、図２(d)に示すように、エッチング
レジスト210を、第一導電膜209a上の第一穴208に対向す
る箇所に形成し、続いて図２(e)に示すように、エッチ
ングレジスト210を形成した部分以外の第一導電膜209a
をエッチングにより除去し、続いて図２(f)に示すよう
に、前記エッチングレジスト210を除去する。これによ
り第一穴208にバンプ212の台座部103が形成される。
【００３７】次に、図２(g)に示すように、第二導電膜
形成層（メッキレジスト）207bを、第一導電膜形成層20
7aの表面および第一穴208に形成した台座部103上に形成
する。そして、図２(h)に示すように、台座部103の表面
を露出させるよう、第一穴208より小さい円錐台状の第
二穴211を形成する。
【００３８】このとき第二穴211は、第一穴208と同様に
外部接続端子102側の底面積の方が反対側の底面積より
も小さくなるように形成するもので、第二穴211の壁面
は、基板電極315に向けて拡径された傾斜面とする。
【００３９】第二穴211の形成に際しては、例えば上記
と同様にレーザーを用いて形成することで、特別な装置
や方法は不要である。
【００４０】次に、図２(i)に示すように第二穴211およ
び第二導電膜形成層207bの表面に対して導電性材料をメ
ッキ法により付着させることで第二導電膜209ｂを形成
し、図２(j)に示すように、エッチングレジスト210を、
第二導電膜209b上の第二穴211に対向する箇所に形成す
る。
【００４１】続いて図２(k)に示すように、エッチング
レジスト210を形成した部分以外の導電性材料をエッチ
ングにより除去し、図２(l)に示すように、前記エッチ
ングレジスト210を除去することで、第二穴211に頂上部
104を形成する。
【００４２】最後に図２(m)に示すように、第一導電膜
形成層207aおよび第二導電膜形成層207bを剥離すること
で、前述のような台座部103と頂上部104の２段形状から
なり頂上部104の先端部の外径105が台座部103側の外径1
06に比べて大きいバンプ212を形成した電子部品が製造
される。
【００４３】このようにして複数個のバンプ212を並べ
て形成した半導体装置101を、図３(a)に示すようにバン
プ212を下方に向けた状態で、導電性接着剤接合層313
（ハンダ接合層でもよい）が塗布された基板314の上方
に位置させ、図３(b)に示すように、バンプ212の頂上部
104全体が導電性接着剤接合層313中に浸漬するよう半導
体装置101を降下させ、続いて図３(c)に示すように、半
導体装置101を上方に引き上げる。
【００４４】この一連の工程によって、一度で導電性接
着剤（導電性接着剤接合層313）が複数のバンプ212の頂
上部104に転写され、バンプ212および導電性接着剤から
なる電極構造が形成される。
【００４５】そしてバンプ212の形状は、頂上部104の先
端部の外径105が底部の外径106より大きい形状であるた
め、転写された導電性接着剤がバンプ212の頂上部104で
確実に保持された電極構造となる。
【００４６】その後、図３(d)に示すように、各バンプ2
12と基板電極315側の端子電極316とを位置合わせして、
基板電極315に対して半導体装置101を実装し、導電性接
着剤を硬化させることで両者を電気的に接続し、電子部
品の実装体とする。
【００４７】なお、必要に応じて図３(e)に示すよう
に、封止樹脂317で各バンプ212を含めた電極構造部分を
封止してもよい。
【００４８】以上のように本発明の実施の形態１におけ
る電子部品は、各バンプ212が、頂上部104の先端部の外
径105が底部の外径106より大きい形状であるため、導電
性接着剤を確実に保持して、半導体装置101と基板電極3
15とが確実に接続された実装体となる。
【００４９】図３(f)は、実施の形態１における電子部
品の電極構造の拡大図であり、バンプ212と導電性接着
剤を有して、導電性接着剤が２段形状からなる凸型のバ
ンプ212のにのみ形成されている。これにより、バンプ2
12を形成したピッチで接合部が形成できるため、ファイ
ンピッチの電極構造が容易に得られる。
【００５０】また本実施の形態１では、バンプ212を形
成するに当たりワイヤーボンディング法を用いることな
く、上記のように一度の工程でもってバンプ212を多数
個形成できるため、電子部品の生産性を向上させること
ができる。
【００５１】なお、実施の形態１ではメッキ法を用いて
バンプ212を形成したため、図１に示したように頂上部1
04に対向する第二導電膜209ｂは、他の部分に比べて成
長が遅れることで中心が凹んだ形状になる傾向があり、
従って中心が凹んだ形状の頂上部10 4となるが、この構
成では各バンプ212の頂上部104に働く端子電極316に対
しての接触圧力が大きくなり、頂上部104と端子電極316
との間にある導電性接着剤を押しつぶすので、頂上部10
4の端子電極316表面が平坦な場合に比べ、半導体装置10
1と基板電極315との電気的接続をさらに確実にすること
ができる。
【００５２】なお本実施の形態１では、バンプ212に導
電性接着剤を転写して半導体装置101と基板電極315を接
続したが、ハンダペーストを用いてリフローソルダリン
グにより実装を行っても良い。
【００５３】（実施の形態２）次に、図４および図５に
基づいて実施の形態２を説明する。図４は実施の形態２
の電子部品におけるバンプ212の断面形状を示す。図５
(a)〜(i)は、実施の形態２における電子部品の製造方法
を示した工程図である。以下実施の形態２を、図面を用
いて説明する。
【００５４】まず、図５(a)に示すように、半導体装置1
01の表面およびそこに設けられた外部接続端子102の表
面を覆うように導電膜209を形成する。導電膜209として
は、実施の形態１と同様に、銅を用いてメッキ法により
形成した。
【００５５】次に、図５(b)に示すように、導電膜209上
に第一導電膜形成層（メッキレジスト）207aを形成す
る。この第一導電膜形成層207aとしては、ドライフィル
ム形態のものでも、液状レジスト形態のものでも良い。
【００５６】次に、図５(c)に示すように前記外部接続
端子102上の前記第一導電膜形成層207aに第一穴208を加
工し、外部接続端子102を被覆する導電膜209を露出させ
る。
【００５７】第一穴208は、外部接続端子102側の底面積
の方が反対側の底面積よりも小さくなるように加工す
る。すなわち、第一穴208の加工に際しては、レーザー
を用いることで外部接続端子102側の底面積の方が反対
側の底面積よりも自ずと小さくなるので、特別な装置や
方法が不要になる。また、光感光性材料を用いた第一導
電膜形成層207aとすれば、フォト法で容易に第一穴208
の加工をすることもできる。
【００５８】次に、図５(d)に示すように、前記第一穴2
08に対し導電性材料を付着させて（メッキ法を用いる）
バンプ212の台座部103を形成する。
【００５９】続いて図５(e)に示すように、この台座部1
03の表面および第一導電膜形成層207aの表面に対して第
二導電膜形成層207bを形成し、図５(f)に示すように、
第二導電膜形成層207bの台座部103に対向する箇所に第
一穴208より小さな第二穴211を形成し、台座部103の表
面を露出させる。
【００６０】次に、図５(g)に示すように、第二穴211に
メッキ法によりバンプ212の頂上部104を形成する。この
とき頂上部104の表面はその中心に向けて凸となるよう
形成する。続いて図５(h)に示すように、第一導電膜形
成層207aおよび第二導電膜形成層207bを剥離する。
【００６１】最後に図５(i)に示すように、エッチング
により最初に形成した導電膜209の一部を除去すること
で、台座部103と頂上部104の２段形状からなる凸型で、
かつ頂上部104の先端部の外径105が底部の外径106より
大きいバンプ212が複数個形成される。
【００６２】以下、図示は省略するが、実施の形態１と
同様に、複数個のバンプ212が並べて形成された半導体
装置101を、バンプ212を下方に向けた状態で、導電性接
着剤接合層313（ハンダ接合層でもよい）が塗布された
基板314の上方に位置させ、バンプ212の頂上部104全体
が導電性接着剤接合層313中に浸漬するよう半導体装置1
01を降下させ、続いて半導体装置101を上方に引き上げ
るといった動作により、一度に複数個のバンプ212の頂
上部104に導電性接着が転写され、電子部品が製造され
る。
【００６３】そして、この電子部品におけるバンプ212
の形状は、頂上部104の先端部の外径105が底部の外径10
6より大きい形状であるため、転写された導電性接着剤
がバンプ212の頂上部104で確実に保持される。
【００６４】最後に各バンプ212と基板電極315側の端子
電極316とを位置合わせして基板電極315に半導体装置10
1を実装し、導電性接着剤を硬化させることで両者を電
気的に接続することで実装体を製造する。
【００６５】本実施の形態２では、バンプ212の形成の
際に、メッキ法を用いて第一穴208および第二穴211にの
み導電性材料を付着させて、図４に示したように頂上部
104の中央部分が突出するようにバンプ212を形成した
が、この構成においても頂上部104の中央部分に働く接
触圧力が大きくなり、頂上部104と端子電極316との間に
ある導電性接着剤を押しつぶすことで、半導体装置101
と基板電極315との電気的接続が確実になる。
【００６６】また実施の形態１では、第一穴208および
第二穴211、さらに第一導電膜形成層207aおよび第二導
電膜形成層207bを形成し、第一穴208および第二穴211に
対向する部分以外の導電性材料を除去したが、実施の形
態２では第一穴208および第二穴211にのみ導電性材料を
付着させることでバンプ212を形成するので、導電性材
料を除去する必要がなく、従って、実施の形態１に比べ
て電子部品の生産性が向上する。他の作用効果は上記実
施の形態１と同様であるので省略する。
【００６７】（実施の形態３）次に、図６ないし図９に
基づいて本発明における実施の形態３を説明する。図６
は実施の形態３の電子部品におけるバンプ212の断面形
状を示したものである。そしてこのバンプ212は、台座
部603と頂上部604の２段形状からなる断面略L字形状で
ある。
【００６８】図７(a)〜(g)は、実施の形態３おける電子
部品の製造方法を示した工程図である。以下、図面を用
いてその製造方法を説明する。
【００６９】まず、図７(a)に示すように、複数個の外
部接続端子102を設けた半導体装置101に導電膜形成層20
7を形成し、図７(b)に示すように、前記外部接続端子10
2に対向する部分の導電膜形成層207に円錐台状の穴208
を形成して、各外部接続端子102の表面を露出させる。
【００７０】次に、図７(c)に示すように、導電膜形成
層207および各穴208に対して導電性材料を付着させて導
電膜209を形成する。続いて、図７(d)に示すように、エ
ッチングレジスト210を、導電膜209上の穴208に対向す
る箇所の一部に、各穴208の周方向に向けて途中まで形
成する。
【００７１】続いて図７(e)に示すように、エッチング
レジスト210を形成した部分以外の導電性材料をエッチ
ングにより除去し、図７(f)に示すように前記エッチン
グレジスト210を除去する。最後に図７(g)に示すよう
に、導電膜形成層207を剥離することで、複数個のバン
プ212を有した電子部品が形成される。
【００７２】なおバンプ212の形状は、台座部603および
頂上部604からなる２段形状で、台座部603の他側に導電
性接着剤を保持するための保持凹部604aを有した断面略
L字型であればよく、その大きさ等については任意であ
る。
【００７３】そしてバンプ212の形状は、エッチングレ
ジスト210と導電膜209との接触面積によって決定される
もので、図８(a)〜(d)に示すように、これらバンプ212
は場合に応じて必要な形状に形成する。なお、図８はエ
ッチングレジスト210と導電膜209との接触面積が小さい
順に並べたものである。
【００７４】以下図示を一部省略するが、半導体装置10
1と基板電極315との接続するための工程を説明する。
【００７５】すなわち、複数個のバンプ212が並べて形
成された半導体装置101を、バンプ212を下方に向けた状
態で、導電性接着剤接合層（あるいはハンダ接合層でも
よい）313が塗布された基板の上方に位置させ、バンプ2
12の頂上部604全体が導電性接着剤接合層313中に浸漬す
るよう半導体装置101を降下させ、半導体装置101を上方
に引き上げる。
【００７６】この一連の工程において、一度に導電性接
着剤（導電性接着剤接合層313）が複数のバンプ212の頂
上部604に転写されて、図９(a)に示すような半導体装置
101の電極構造となり、図９(b)に示すように、各バンプ
212と基板電極315側の端子電極316とを位置合わせして
基板電極315に半導体装置101を実装し、導電性接着剤を
硬化させることで両者を電気的に接続することで実装体
を製造する。
【００７７】そして、一度の工程で導電性接着剤が複数
のバンプ212の頂上部604に転写されるので、生産性に優
れる。
【００７８】この電極構造は、バンプ212と導電性接着
剤とからなる電極構造であり、導電性接着剤（あるいは
ハンダ接合層）が頂上部604を中心に２段形状からなる
凸型のバンプ212にのみ形成されている。これにより、
バンプ212のピッチで接合部が形成でき、従ってファイ
ンピッチの電極構造が得られる。
【００７９】またこの実施の形態３によれば、導電性接
着剤がバンプ212に転写される際、バンプ212は台座部60
3と頂上部604の２段形状であるのに加え、導電性接着剤
を保持するための保持凹部604aを有しているので、バン
プ212に対して導電性接着剤の転写量を十分に確保する
ことができ、従って、半導体装置101と基板電極315とを
確実に接続することができる。
【００８０】さらに、各バンプ212の形状を断面L字形状
とし、これらバンプ212を同じ向きに形成するようにす
れば、半導体装置101と基板電極315とを接続する際に導
電性接着剤は片側にのみ広がり反対側には広がりにくい
ため、隣合うバンプ212に付着した導電性接着剤どうし
が接触してショートするのを防止することができる。
【００８１】なお上記各実施の形態では、半導体装置10
1側にバンプ212を形成したがこれに限定されるものでは
なく、上記構成のバンプ212を基板電極315側に形成して
電子部品を製造してもよい。
【００８２】また上記各実施の形態では、バンプ212を
半導体装置101に形成して電子部品としたが、これに限
定されるものではなく、上記各実施の形態と同様の構成
のバンプ212を半導体装置101以外の装置に設けて電子部
品としてもよいことは勿論である。何れの場合も上記各
実施の形態と同様の作用効果を奏し得る。
【００８３】
【発明の効果】以上の説明から明らかなように、本発明
は、接続部品側に設けた電極に固着した台座部と、この
台座部における被接続部品側に一体的に形成される頂上
部とを備え、頂上部における被接続部品側の先端部の外
径が、頂上部における台座部側の外径に比べて大きく形
成されたバンプを有する電子部品であるので、バンプの
頂上部で導電性接着剤が確実に保持され、従って、前記
接続部品と被接続部品とを確実に電気的に接続すること
ができる。
【００８４】また、電極の表面に対して導電膜形成層を
施し、電極の表面を露出させるよう導電膜形成層の電極
対向箇所に穴を形成し、この穴に対して導電性材料を付
着させるようにして台座部および頂上部を形成するの
で、電子部品の製造に際して多数のバンプを一括して形
成することができ、従って電子部品の生産性を向上させ
ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１を示す電子部品における
バンプの断面図である。
【図２】同じく電子部品の製造方法を示す工程図であ
る。
【図３】同じく半導体装置と基板電極との接続方法を示
す工程図である。
【図４】本発明の実施の形態２を示す電子部品における
バンプの断面図である。
【図５】同じく電子部品の製造方法を示す工程図であ
る。
【図６】本発明の実施の形態３を示す電子部品における
バンプの断面図である。
【図７】同じく電子部品の製造方法を示す工程図であ
る。
【図８】同じく電子部品におけるバンプの形状例を表す
斜視図である。
【図９】同じく電子部品のバンプに転写された導電性接
着剤の付着状態を示す断面図である。
【図１0】従来のSBB法での電子部品におけるバンプの形
成方法を示す工程図である。
【図１１】同じく半導体装置と基板電極とを接続方法を
示す工程図である。
【符号の説明】
101 半導体装置 102 外部接続端子 103 台座部 104 頂上部 207a 第一導電膜形成層 207b 第二導電膜形成層 208 第一穴 209a 第一導電膜 209b 第二導電膜 210 エッチングレジスト 211 第二穴 212 バンプ 313 導電性接着剤接合層 315 基板電極 316 端子電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹沢 弘輝 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 北江 孝史 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 西山 東作 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5F044 KK17 LL07

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 接続部品側に設けた電極に固着した台座
    部と、この台座部における被接続部品側に一体的に形成
    される頂上部とを備え、導電性接着剤を頂上部に付着し
    た状態で前記接続部品と被接続部品とを電気的に接続す
    るためのバンプを有する電子部品であって、 前記バンプの頂上部における被接続部品側の先端部の外
    径が、頂上部における台座部側の外径に比べて大きく形
    成されたことを特徴とする電子部品。
  2. 【請求項２】 バンプの頂上部における被接続部品側の
    先端部の外径が台座部側の外径に比べて大きい略円錐台
    状に形成されたことを特徴とする請求項１記載の電子部
    品。
  3. 【請求項３】 接続部品側に設けた電極に固着した台座
    部と、この台座部における被接続部品側に一体的に形成
    される頂上部とを備え、導電性接着剤を頂上部に付着し
    た状態で前記接続部品と被接続部品とを電気的に接続す
    るためのバンプを有する電子部品を製造するための製造
    方法であって、 電極および接続部品の表面に対して第一導電膜形成層を
    施す工程と、前記電極の表面を露出させるよう第一導電
    膜形成層の電極対向箇所に、バンプの台座部を形成する
    ための第一穴を形成する工程と、この第一穴および第一
    導電膜形成層の表面に対して導電性材料を付着させて第
    一導電膜を形成する工程と、前記第一穴に付着させた導
    電性材料を残し他の部分の導電性材料を除去することで
    第一穴に台座部を形成する工程と、前記第一導電膜形成
    層の表面および前記台座部の表面に対して第二導電膜形
    成層を施す工程と、 前記台座部の表面を露出させるとともにバンプの頂上部
    における被接続部品側の先端部の外径が頂上部における
    台座部側の外径に比べて大きくなるよう壁面を傾斜させ
    た第二穴を、第二導電膜形成層の台座部対向箇所に形成
    する工程と、 この第二穴および第二導電膜形成層の表面に対して導電
    性材料を付着させて第二導電膜を形成する工程と、前記
    第二穴に付着させた導電性材料を残し他の部分の導電性
    材料を除去することで第二穴に頂上部を形成する工程
    と、前記第一導電膜形成層および第二導電膜形成層を除
    去する工程とを有したことを特徴とする電子部品の製造
    方法。
  4. 【請求項４】 第一導電膜形成層および第二導電膜形成
    層を絶縁層とし、第一導電膜および第二導電膜を形成す
    る際に、導電性材料をメッキにより付着させ、第一導電
    膜および第二導電膜を除去する際に、導電性材料をエッ
    チングにより除去し、頂上部形成後に第一導電膜形成層
    および第二導電膜形成層を剥離することを特徴とする請
    求項３記載の電子部品の製造方法。
  5. 【請求項５】 接続部品側に設けた電極に固着した台座
    部と、この台座部における被接続部品側に一体的に形成
    される頂上部とを備え、導電性接着剤を頂上部に付着し
    た状態で前記接続部品と被接続部品とを電気的に接続す
    るためのバンプを有する電子部品であって、 前記頂上部が台座部の一側から被接続部品側に向けて拡
    径するよう傾斜して形成されるとともに、他側に前記導
    電性接着剤を保持するための保持凹部が形成されたこと
    を特徴とする電子部品。
  6. 【請求項６】 接続部品側に設けた電極に固着した台座
    部と、この台座部における被接続部品側に一体的に形成
    される頂上部とを備え、導電性接着剤を頂上部に付着し
    た状態で前記接続部品と被接続部品とを電気的に接続す
    るためのバンプを有する電子部品の製造方法であって、
    電極および接続部品の表面に対して導電膜形成層を施す
    工程と、 前記台座部の表面を露出させるとともにバンプの頂上部
    における被接続部品側の先端部の外径が頂上部における
    台座部側の外径に比べて大きくなるよう壁面を傾斜させ
    た穴を、導電膜形成層の台座部対向箇所に形成する工程
    と、 この穴および導電膜形成層の表面に対して導電性材料を
    付着させて導電膜を形成する工程と、 前記穴に施した導電性材料の一部を残し他の部分の導電
    性材料を除去することで穴に対して台座部および頂上部
    を形成する工程とを有したことを特徴とする電子部品の
    製造方法。
  7. 【請求項７】 導電膜形成層を絶縁層とし、導電膜をエ
    ッチングにより除去し、頂上部形成後に導電膜形成層を
    剥離することを特徴とする請求項６記載の電子部品の製
    造方法。
JP2001063691A 2001-03-07 2001-03-07 電子部品およびその製造方法 Pending JP2002270629A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001063691A JP2002270629A (ja) 2001-03-07 2001-03-07 電子部品およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001063691A JP2002270629A (ja) 2001-03-07 2001-03-07 電子部品およびその製造方法

Publications (1)

Publication Number Publication Date
JP2002270629A true JP2002270629A (ja) 2002-09-20

Family

ID=18922637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001063691A Pending JP2002270629A (ja) 2001-03-07 2001-03-07 電子部品およびその製造方法

Country Status (1)

Country Link
JP (1) JP2002270629A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006059917A (ja) * 2004-08-18 2006-03-02 Matsushita Electric Ind Co Ltd Ｃｓｐ型半導体装置及びその製造方法
JP2007335464A (ja) * 2006-06-12 2007-12-27 Nec Corp 金属ポストを有する配線基板、半導体装置、半導体装置モジュール及びそれらの製造方法
CN109003909A (zh) * 2017-06-07 2018-12-14 三菱电机株式会社 半导体装置的制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006059917A (ja) * 2004-08-18 2006-03-02 Matsushita Electric Ind Co Ltd Ｃｓｐ型半導体装置及びその製造方法
JP2007335464A (ja) * 2006-06-12 2007-12-27 Nec Corp 金属ポストを有する配線基板、半導体装置、半導体装置モジュール及びそれらの製造方法
CN109003909A (zh) * 2017-06-07 2018-12-14 三菱电机株式会社 半导体装置的制造方法
CN109003909B (zh) * 2017-06-07 2023-01-06 三菱电机株式会社 半导体装置的制造方法

Similar Documents

Publication Publication Date Title
JP2751912B2 (ja) 半導体装置およびその製造方法
JP3526788B2 (ja) 半導体装置の製造方法
JP3393755B2 (ja) 低融点金属キャップを有するリフローはんだボールによる相互接続構造
TWI280641B (en) Chip structure
US8810016B2 (en) Semiconductor device, substrate and semiconductor device manufacturing method
JP2002246535A (ja) 半導体集積回路
JPH08186151A (ja) 半導体装置及びその製造方法
JP2000277649A (ja) 半導体装置及びその製造方法
JP2002222824A (ja) 半導体装置及びその製造方法
JP2000124258A (ja) 半導体装置とその製造方法
JP2003133519A (ja) 積層型半導体装置及びその製造方法並びにマザーボード及びマザーボードの製造方法
JP2002270629A (ja) 電子部品およびその製造方法
JP3575324B2 (ja) 半導体装置、半導体装置の製造方法及び半導体装置の実装方法
JP2638557B2 (ja) 半導体装置
JP2000306949A (ja) 半導体装置及びその製造方法並びにその実装構造
JP2001223287A (ja) インターポーザーの製造方法
JP2003133366A (ja) 半導体装置及びその製造方法
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JP2682496B2 (ja) フレキシブルフィルム及び半導体装置
JP4359067B2 (ja) スパイラルコンタクタおよびその製造方法
JPH10242328A (ja) 回路基板、この回路基板を有する回路モジュールおよびこの回路モジュールを有する電子機器
JP2000252320A (ja) 半導体装置およびその製造方法
JP3258564B2 (ja) 半導体装置およびその製造方法
JP3067364B2 (ja) 金属突起電極付き半導体装置
JPH0451056B2 (ja)