JP3055496B2 - 半導体装置の実装構造 - Google Patents
半導体装置の実装構造Info
- Publication number
- JP3055496B2 JP3055496B2 JP9169772A JP16977297A JP3055496B2 JP 3055496 B2 JP3055496 B2 JP 3055496B2 JP 9169772 A JP9169772 A JP 9169772A JP 16977297 A JP16977297 A JP 16977297A JP 3055496 B2 JP3055496 B2 JP 3055496B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- circuit board
- printed circuit
- connection
- guide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の実装構
造に関し、特に半導体パッケージの底面に多数の接続端
子を有する半導体装置の実装構造に関する。
造に関し、特に半導体パッケージの底面に多数の接続端
子を有する半導体装置の実装構造に関する。
【０００２】
【従来の技術】近年の半導体装置の高集積化に伴い、半
導体パッケージに設けられる外部接続用の端子の数も増
大される傾向にある。このような高集積化された半導体
装置においては、接続端子を半導体パッケージの底面に
格子状に配列したＰＧＡ（PinGrid Array) 型半導体装
置や、ＢＧＡ（Ball Grid Array ）型半導体装置が提案
されており、半導体装置プリント基板上に実装したとき
に、半導体装置のパッケージの底面において前記接続端
子がプリント基板に設けられたパッドに接続される構成
とされている。この場合、ＰＧＡ型半導体装置では、パ
ッケージの底面から突出されている接続ピンをプリント
基板に設けた孔に挿通させた上で半田により接続を行っ
ている。また、ＢＧＡ型半導体装置では、パッケージの
底面に配設された半田バンプをプリント基板に設けたパ
ッドに半田付けして接続を行っている。
導体パッケージに設けられる外部接続用の端子の数も増
大される傾向にある。このような高集積化された半導体
装置においては、接続端子を半導体パッケージの底面に
格子状に配列したＰＧＡ（PinGrid Array) 型半導体装
置や、ＢＧＡ（Ball Grid Array ）型半導体装置が提案
されており、半導体装置プリント基板上に実装したとき
に、半導体装置のパッケージの底面において前記接続端
子がプリント基板に設けられたパッドに接続される構成
とされている。この場合、ＰＧＡ型半導体装置では、パ
ッケージの底面から突出されている接続ピンをプリント
基板に設けた孔に挿通させた上で半田により接続を行っ
ている。また、ＢＧＡ型半導体装置では、パッケージの
底面に配設された半田バンプをプリント基板に設けたパ
ッドに半田付けして接続を行っている。
【０００３】
【発明が解決しようとする課題】このようなＰＧＡ型半
導体装置やＢＧＡ型半導体装置では、前記したように半
導体装置の実装時に、接続ピンや半田バンプ等の接続端
子がパッケージの下側に隠れてしまうため、半導体装置
を実装したときに各接続端子が正しくプリント基板に接
続されているのかを観察することができない。このた
め、接続用の半田が溶融されて隣接する接続ピンや半田
バンプと短絡してしまうこともあり、実装に際しての半
田の溶融を厳しく管理する必要があり、実装が難しいも
のとなっている。また、一旦実装した半導体装置をプリ
ント基板から取り外す際には、全ての接続ピンや半田バ
ンプにおける半田を溶融させるためにプリント基板を加
熱する必要があり、プリント基板に実装されている他の
電子部品、特に耐熱性の低い電子部品にダメージを与え
てしまうことがある。
導体装置やＢＧＡ型半導体装置では、前記したように半
導体装置の実装時に、接続ピンや半田バンプ等の接続端
子がパッケージの下側に隠れてしまうため、半導体装置
を実装したときに各接続端子が正しくプリント基板に接
続されているのかを観察することができない。このた
め、接続用の半田が溶融されて隣接する接続ピンや半田
バンプと短絡してしまうこともあり、実装に際しての半
田の溶融を厳しく管理する必要があり、実装が難しいも
のとなっている。また、一旦実装した半導体装置をプリ
ント基板から取り外す際には、全ての接続ピンや半田バ
ンプにおける半田を溶融させるためにプリント基板を加
熱する必要があり、プリント基板に実装されている他の
電子部品、特に耐熱性の低い電子部品にダメージを与え
てしまうことがある。
【０００４】本発明の目的は、パッケージの底面に隠さ
れる接続端子におけるプリント基板との接続の信頼性を
高めるとともに、実装作業及び半導体装置の取り外しを
容易に行うことを可能にした半導体装置の実装構造を提
供することにある。
れる接続端子におけるプリント基板との接続の信頼性を
高めるとともに、実装作業及び半導体装置の取り外しを
容易に行うことを可能にした半導体装置の実装構造を提
供することにある。
【０００５】
【課題を解決するための手段】本発明は、底面に接続端
子が配列された半導体装置と、前記半導体装置を実装す
るプリント基板とで構成され、半導体装置にはプリント
基板に対する位置決めを行うためのガイドピンが設けら
れ、またプリント基板には前記ガイドピンを案内するた
めのガイドホールと、前記接続端子に接触されて電気接
続される接続パッドとが設けられ、前記ガイドホールは
前記プリント基板の厚さよりも浅い盲穴として形成さ
れ、その内面には前記接続パッドを構成する金属膜と同
じ金属膜が形成され、前記金属膜に対して前記ガイドピ
ンをろう付けすることを特徴とする。前記接続端子は、
半球状または球状に突出形成された導電バンプで構成さ
れ、前記接続パッドは前記導電バンプの外形に対応した
球面状に凹設された導電膜で形成されることが好まし
い。また、前記半導体装置は矩形のパッケージを有し、
このパッケージの底面の四隅にガイドピンが突出形成さ
れる。
子が配列された半導体装置と、前記半導体装置を実装す
るプリント基板とで構成され、半導体装置にはプリント
基板に対する位置決めを行うためのガイドピンが設けら
れ、またプリント基板には前記ガイドピンを案内するた
めのガイドホールと、前記接続端子に接触されて電気接
続される接続パッドとが設けられ、前記ガイドホールは
前記プリント基板の厚さよりも浅い盲穴として形成さ
れ、その内面には前記接続パッドを構成する金属膜と同
じ金属膜が形成され、前記金属膜に対して前記ガイドピ
ンをろう付けすることを特徴とする。前記接続端子は、
半球状または球状に突出形成された導電バンプで構成さ
れ、前記接続パッドは前記導電バンプの外形に対応した
球面状に凹設された導電膜で形成されることが好まし
い。また、前記半導体装置は矩形のパッケージを有し、
このパッケージの底面の四隅にガイドピンが突出形成さ
れる。
【０００６】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図１は本発明をＢＧＡ型半導体装置
に適用した実施形態を示す図であり、同図（ａ）は正面
方向の断面図、（ｂ）はその底面図である。ＢＧＡ型半
導体装置１は、ベース２上にＩＣチップ３が搭載され、
ベース２の上面に形成された配線４にボンディングワイ
ヤ５により電気接続される。また、前記ベース２の下面
には格子状に電極パッド６が配設されており、各電極パ
ッド６には半球状をした金属バンプ７、例えば、銅やア
ルミニウム等の金属バンプが形成されている。また、前
記ベース２の下面の四隅位置には、それぞれガイドピン
８が突出されている。そして、前記ベース２を厚さ方向
に貫通するスルーホール９が設けられ、このスルーホー
ル９によって前記ベース２の上面の配線４と下面の電極
パッド６とがそれぞれ電気接続されている。さらに、前
記ベース２の上面には、前記ＩＣチップ３やボンディン
グワイヤ５を覆うキャップ１０が被せられ、内部が封止
されている。
参照して説明する。図１は本発明をＢＧＡ型半導体装置
に適用した実施形態を示す図であり、同図（ａ）は正面
方向の断面図、（ｂ）はその底面図である。ＢＧＡ型半
導体装置１は、ベース２上にＩＣチップ３が搭載され、
ベース２の上面に形成された配線４にボンディングワイ
ヤ５により電気接続される。また、前記ベース２の下面
には格子状に電極パッド６が配設されており、各電極パ
ッド６には半球状をした金属バンプ７、例えば、銅やア
ルミニウム等の金属バンプが形成されている。また、前
記ベース２の下面の四隅位置には、それぞれガイドピン
８が突出されている。そして、前記ベース２を厚さ方向
に貫通するスルーホール９が設けられ、このスルーホー
ル９によって前記ベース２の上面の配線４と下面の電極
パッド６とがそれぞれ電気接続されている。さらに、前
記ベース２の上面には、前記ＩＣチップ３やボンディン
グワイヤ５を覆うキャップ１０が被せられ、内部が封止
されている。
【０００７】一方、図２（ａ），（ｂ）は前記半導体装
置１を実装するためのプリント基板１１の平面図と断面
図であり、その絶縁基板１２の表面には前記４本のガイ
ドピン８が挿入可能なガイドホール１３が開設されてい
る。また、これらガイドホール１３で囲まれる領域に
は、前記金属バンプ７に対応して格子状に配列された接
続パッド１４が形成されている。ここで、前記接続パッ
ド１４は、前記絶縁基板１２の表面に半球に近い形状の
凹部１５が形成され、この凹部１５を含む絶縁基板１２
の表面にそれぞれ金属膜１６が形成された構成とされて
いる。このような構成のプリント基板１は、例えば、フ
ォトリソグラフィ技術を利用して形成しており、図示は
省略するが、絶縁基板１２の表面に格子状の窓を有する
マスクを形成した上で、絶縁基板１２の表面を等方性エ
ッチングして半球状の凹部１５を形成する。その後、全
面に金属薄膜を形成し、さらにその上に前記マスクを利
用して露光を行って形成したフォトレジストマスクを用
いてこの金属薄膜をエッチングして前記金属膜１６を形
成すればよい。なお、この金属膜１６の一部は前記ガイ
ドホール１３部位にも形成されている。
置１を実装するためのプリント基板１１の平面図と断面
図であり、その絶縁基板１２の表面には前記４本のガイ
ドピン８が挿入可能なガイドホール１３が開設されてい
る。また、これらガイドホール１３で囲まれる領域に
は、前記金属バンプ７に対応して格子状に配列された接
続パッド１４が形成されている。ここで、前記接続パッ
ド１４は、前記絶縁基板１２の表面に半球に近い形状の
凹部１５が形成され、この凹部１５を含む絶縁基板１２
の表面にそれぞれ金属膜１６が形成された構成とされて
いる。このような構成のプリント基板１は、例えば、フ
ォトリソグラフィ技術を利用して形成しており、図示は
省略するが、絶縁基板１２の表面に格子状の窓を有する
マスクを形成した上で、絶縁基板１２の表面を等方性エ
ッチングして半球状の凹部１５を形成する。その後、全
面に金属薄膜を形成し、さらにその上に前記マスクを利
用して露光を行って形成したフォトレジストマスクを用
いてこの金属薄膜をエッチングして前記金属膜１６を形
成すればよい。なお、この金属膜１６の一部は前記ガイ
ドホール１３部位にも形成されている。
【０００８】このように構成された半導体装置１を前記
プリント基板１１に実装する際には、図３に示すよう
に、プリント基板１１のガイドホール１３に半導体装置
１のガイドピン８を挿通し、このガイドピン８をガイド
ホール１３の金属膜１６において半田１７により接続す
る。このとき、半導体装置１をプリント基板１１に強く
押圧した状態で半田付けを行う。この半田付けにより、
半導体装置１の金属バンプ７はプリント基板１１の接続
パッド１４に押圧され、この接続パッド１４において表
面の金属膜１６に当接される。したがって、金属バンプ
７と金属膜１６は押圧力によって接触状態となり、相互
に電気接続されることなる。なお、このとき押圧力の強
さによっては、金属バンプ７と金属膜１７の表面が幾分
押し潰され、両者がより密接状態となり、良好な接続状
態となる。
プリント基板１１に実装する際には、図３に示すよう
に、プリント基板１１のガイドホール１３に半導体装置
１のガイドピン８を挿通し、このガイドピン８をガイド
ホール１３の金属膜１６において半田１７により接続す
る。このとき、半導体装置１をプリント基板１１に強く
押圧した状態で半田付けを行う。この半田付けにより、
半導体装置１の金属バンプ７はプリント基板１１の接続
パッド１４に押圧され、この接続パッド１４において表
面の金属膜１６に当接される。したがって、金属バンプ
７と金属膜１６は押圧力によって接触状態となり、相互
に電気接続されることなる。なお、このとき押圧力の強
さによっては、金属バンプ７と金属膜１７の表面が幾分
押し潰され、両者がより密接状態となり、良好な接続状
態となる。
【０００９】したがって、この実装構造では、半導体装
置１の４本のガイドピン８に対して半田付けを行うのみ
で実装が完成されることになり、実装を容易に行うこと
ができる。そして、実装された半導体装置１では、金属
バンプ７と金属膜１６との接触のみであるため、溶融半
田によって隣接する接続端子間での短絡が生じるような
こともなく、信頼性が向上される。これにより、より高
密度な端子配列が可能となり、半導体装置の高集積化に
有利となる。さらに、一旦実装した半導体装置１をプリ
ント基板１１から取り外す際には、ガイドピン８を接続
している半田１７を溶融して取り外せばよく、多数個の
金属バンプにおける取り外しは不要であるため、極めて
容易に取り外しが可能となる。
置１の４本のガイドピン８に対して半田付けを行うのみ
で実装が完成されることになり、実装を容易に行うこと
ができる。そして、実装された半導体装置１では、金属
バンプ７と金属膜１６との接触のみであるため、溶融半
田によって隣接する接続端子間での短絡が生じるような
こともなく、信頼性が向上される。これにより、より高
密度な端子配列が可能となり、半導体装置の高集積化に
有利となる。さらに、一旦実装した半導体装置１をプリ
ント基板１１から取り外す際には、ガイドピン８を接続
している半田１７を溶融して取り外せばよく、多数個の
金属バンプにおける取り外しは不要であるため、極めて
容易に取り外しが可能となる。
【００１０】ここで、半導体装置１に形成される金属バ
ンプ７の径寸法は、プリント基板１１に形成される接続
パッド１４の凹状球面をした金属膜１６の径寸法に等し
く形成すれば、金属バンプ７と金属膜１６とがほぼ全面
で接触され、接触抵抗の小さな接続が実現できる。ま
た、両者の寸法が必ずしも一致しなくとも、前記したよ
うに金属ハンプ７と金属膜１６の表面での潰れにより、
両者を密接して良好な接触状態を得ることも可能であ
る。さらに、金属バンプ７や金属膜１６は必ずしも金属
で形成される必要はなく、導電バンプおよび導電膜とし
て弾力性のある素材を用いれば、両者を弾性力を利用し
て接触させることができ、好適な接続を得ることができ
る。
ンプ７の径寸法は、プリント基板１１に形成される接続
パッド１４の凹状球面をした金属膜１６の径寸法に等し
く形成すれば、金属バンプ７と金属膜１６とがほぼ全面
で接触され、接触抵抗の小さな接続が実現できる。ま
た、両者の寸法が必ずしも一致しなくとも、前記したよ
うに金属ハンプ７と金属膜１６の表面での潰れにより、
両者を密接して良好な接触状態を得ることも可能であ
る。さらに、金属バンプ７や金属膜１６は必ずしも金属
で形成される必要はなく、導電バンプおよび導電膜とし
て弾力性のある素材を用いれば、両者を弾性力を利用し
て接触させることができ、好適な接続を得ることができ
る。
【００１１】なお、本発明における半導体装置に設けら
れる導電バンプの形状は、角錐状、紡錘状等、適宜の形
状変更は可能であり、導電膜の凹部形状もこれに対応し
て適宜の形状変更は可能である。また、本発明ではＰＧ
Ａ型半導体装置においても、各接続端子としての接続ピ
ンの長さを短めに形成し、かつプリント基板にはこの接
続ピンを受け入れるための微小な凹部を形成して接続パ
ッドを形成することで、前記実施形態と同様に本発明を
実現することが可能である。
れる導電バンプの形状は、角錐状、紡錘状等、適宜の形
状変更は可能であり、導電膜の凹部形状もこれに対応し
て適宜の形状変更は可能である。また、本発明ではＰＧ
Ａ型半導体装置においても、各接続端子としての接続ピ
ンの長さを短めに形成し、かつプリント基板にはこの接
続ピンを受け入れるための微小な凹部を形成して接続パ
ッドを形成することで、前記実施形態と同様に本発明を
実現することが可能である。
【００１２】
【発明の効果】以上説明したように本発明は、半導体装
置に設けたガイドピンをプリント基板のガイドホールに
案内させた状態で、半導体装置に設けた接続端子をプリ
ント基板に設けた接続パッドに接触させてその実装を行
う構成であり、半導体装置をプリント基板に実装する際
には、ガイドピンをガイドホールにろう付けすればよ
く、多数の接続端子をろう付けする必要はない。このた
め、ろう付けする箇所が少なくてすみ、実装作業が容易
であるとともに、隣接する接続端子や接続パッドでのろ
う材の溶融による短絡が生じることはない。また、半導
体装置を取り外す場合にも、ガイドピンのろう付けを取
り外すだけでよく、容易に取り外すことができる。さら
に、ガイドホールは盲穴として構成され、その表面には
接続パッドを構成する金属膜と同じ金属膜が形成され、
この金属膜に対してガイドピンをろう付けしているた
め、ガイドホール及び接続パッドの製造を容易に行うこ
とが可能となる。
置に設けたガイドピンをプリント基板のガイドホールに
案内させた状態で、半導体装置に設けた接続端子をプリ
ント基板に設けた接続パッドに接触させてその実装を行
う構成であり、半導体装置をプリント基板に実装する際
には、ガイドピンをガイドホールにろう付けすればよ
く、多数の接続端子をろう付けする必要はない。このた
め、ろう付けする箇所が少なくてすみ、実装作業が容易
であるとともに、隣接する接続端子や接続パッドでのろ
う材の溶融による短絡が生じることはない。また、半導
体装置を取り外す場合にも、ガイドピンのろう付けを取
り外すだけでよく、容易に取り外すことができる。さら
に、ガイドホールは盲穴として構成され、その表面には
接続パッドを構成する金属膜と同じ金属膜が形成され、
この金属膜に対してガイドピンをろう付けしているた
め、ガイドホール及び接続パッドの製造を容易に行うこ
とが可能となる。
【図１】本発明にかかる半導体装置の正面方向の断面図
と底面図である。
と底面図である。
【図２】本発明にかかるプリント基板の平面図と断面図
である。
である。
【図３】半導体装置をプリント基板に実装した状態の断
面図である。
面図である。
１ 半導体装置 ２ ベース ３ ＩＣチップ ７ 金属バンプ ８ ガイドピン ９ スルーホール １１ プリント基板 １２ 絶縁基板 １３ ガイドホール １４ 接続パッド １６ 金属膜 １７ 半田
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 1/18 H01L 23/12
Claims (3)
- 【請求項１】 底面に接続端子が配列された半導体装置
と、前記半導体装置を実装するプリント基板とで構成さ
れ、前記半導体装置には前記プリント基板に対する位置
決めを行うためのガイドピンが設けられ、前記プリント
基板には前記ガイドピンを案内するためのガイドホール
と、前記接続端子に接触されて電気接続される接続パッ
ドとが設けられ、前記ガイドホールは前記プリント基板
の厚さよりも浅い盲穴として形成され、その内面には前
記接続パッドを構成する金属膜と同じ金属膜が形成さ
れ、前記金属膜に対して前記ガイドピンをろう付けする
ことを特徴とする半導体装置の実装構造。 - 【請求項２】 前記接続端子は、半球状または球状に突
出形成された導電バンプで構成され、前記接続パッドは
前記導電バンプの外形に対応した球面状に凹設された導
電膜で形成される請求項１に記載の半導体装置の実装構
造。 - 【請求項３】 前記半導体装置は矩形のパッケージを有
し、前記接続端子はこのパッケージの底面に配設され、
かつ前記ガイドピンはこのパッケージの底面の四隅に突
出形成される請求項２に記載の半導体装置の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9169772A JP3055496B2 (ja) | 1997-06-26 | 1997-06-26 | 半導体装置の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9169772A JP3055496B2 (ja) | 1997-06-26 | 1997-06-26 | 半導体装置の実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1117307A JPH1117307A (ja) | 1999-01-22 |
| JP3055496B2 true JP3055496B2 (ja) | 2000-06-26 |
Family
ID=15892585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9169772A Expired - Fee Related JP3055496B2 (ja) | 1997-06-26 | 1997-06-26 | 半導体装置の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3055496B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200073578A (ko) * | 2018-12-14 | 2020-06-24 | 윤주영 | 유리기판 지지용 코팅직물의 제조방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10103456C1 (de) | 2001-01-25 | 2002-08-29 | Infineon Technologies Ag | Vorrichtung mit mindestens einem Halbleiterbauteil und einer Leiterplatte und Verfahren zur Herstellung einer elektromechanischen Verbindung zwischen beiden |
| KR101006619B1 (ko) | 2008-10-20 | 2011-01-07 | 삼성전기주식회사 | 라운드형 솔더범프를 갖는 인쇄회로기판 및 그 제조방법 |
-
1997
- 1997-06-26 JP JP9169772A patent/JP3055496B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200073578A (ko) * | 2018-12-14 | 2020-06-24 | 윤주영 | 유리기판 지지용 코팅직물의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1117307A (ja) | 1999-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100218996B1 (ko) | 반도체장치 | |
| JP3526788B2 (ja) | 半導体装置の製造方法 | |
| JP2738568B2 (ja) | 半導体チップモジュール | |
| JP2009521803A (ja) | 超ファインピッチ配線で積層された超小型電子アセンブリ | |
| US6320254B1 (en) | Plug structure | |
| JP3851797B2 (ja) | ボールグリッドアレーパッケージとそれに用いられる回路基板 | |
| US6507118B1 (en) | Multi-metal layer circuit | |
| US5107329A (en) | Pin-grid array semiconductor device | |
| US5889333A (en) | Semiconductor device and method for manufacturing such | |
| JP3055496B2 (ja) | 半導体装置の実装構造 | |
| KR20040006951A (ko) | 비지에이 패키지와 티에스오피 패키지를 적층하여 형성한반도체 소자 | |
| JPH0658924B2 (ja) | 半導体デバイスパッケージ及びその製造方法 | |
| US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
| JP3394479B2 (ja) | 半導体装置 | |
| JP3563170B2 (ja) | 半導体装置の製造方法 | |
| JPH0777243B2 (ja) | 表面実装用パツケ−ジ | |
| JP2796394B2 (ja) | 入出力用ピンの補修接続法 | |
| JPH06268141A (ja) | 電子回路装置の実装方法 | |
| JPH07297236A (ja) | 半導体素子実装用フィルムと半導体素子実装構造 | |
| JP4010615B2 (ja) | 半導体装置 | |
| JP3030605B2 (ja) | 半導体装置 | |
| JP2715974B2 (ja) | 半導体装置及びその製造方法 | |
| JP2869591B2 (ja) | 回路部品接続用中間端子を備えた回路配線基板及びその製造法 | |
| JP3067364B2 (ja) | 金属突起電極付き半導体装置 | |
| JP3194034B2 (ja) | 電子部品用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080414 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |