JPH10171373A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPH10171373A JPH10171373A JP10094397A JP10094397A JPH10171373A JP H10171373 A JPH10171373 A JP H10171373A JP 10094397 A JP10094397 A JP 10094397A JP 10094397 A JP10094397 A JP 10094397A JP H10171373 A JPH10171373 A JP H10171373A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- display device
- film transistor
- drain
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 薄膜トランジスタを用いた表示装置におい
て、表面の平坦な層間絶縁膜を提供することを課題とす
る。 【解決手段】 薄膜トランジスタの上に、第１の層間絶
縁膜を形成する。次に、第１の層間絶縁膜に形成したコ
ンタクトホールを介して、薄膜トランジスタに引出し電
極を形成する。そして、薄膜トランジスタおよび引出し
電極を覆って、表面の平坦化された有機樹脂からなる第
２の層間絶縁膜を形成する。
て、表面の平坦な層間絶縁膜を提供することを課題とす
る。 【解決手段】 薄膜トランジスタの上に、第１の層間絶
縁膜を形成する。次に、第１の層間絶縁膜に形成したコ
ンタクトホールを介して、薄膜トランジスタに引出し電
極を形成する。そして、薄膜トランジスタおよび引出し
電極を覆って、表面の平坦化された有機樹脂からなる第
２の層間絶縁膜を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブ型表示
装置、特にアクティブ型液晶表示装置に関するもので、
それぞれの画素に相補型にＰチャネル型およびＮチャネ
ル型の２つの薄膜型絶縁ゲイト電界効果トランジスタ
（以下TFT という) を設けてピクセルを構成せしめ、そ
のゲイト電圧と同相の出力電圧を画素に供給せしめたも
のである。また、それを補償するため、画素または／お
よび相補型の薄膜トランジスタ( 以下C/TFT という) を
２つまたはそれ以上としたものである。
装置、特にアクティブ型液晶表示装置に関するもので、
それぞれの画素に相補型にＰチャネル型およびＮチャネ
ル型の２つの薄膜型絶縁ゲイト電界効果トランジスタ
（以下TFT という) を設けてピクセルを構成せしめ、そ
のゲイト電圧と同相の出力電圧を画素に供給せしめたも
のである。また、それを補償するため、画素または／お
よび相補型の薄膜トランジスタ( 以下C/TFT という) を
２つまたはそれ以上としたものである。
【０００２】
【従来の技術】従来、TFT を用いたアクティブ型の液晶
表示装置が知られている。この場合、TFT にはアモルフ
ァスまたは多結晶構造の半導体を用い、１つの画素にＰ
またはＮ型のいずれか一方の導電型のみのTFT を用いた
ものである。即ち、一般にはＮチャネル型TFT(NTFTとい
う) を画素に直列に連結している。その代表例を図１に
示す。
表示装置が知られている。この場合、TFT にはアモルフ
ァスまたは多結晶構造の半導体を用い、１つの画素にＰ
またはＮ型のいずれか一方の導電型のみのTFT を用いた
ものである。即ち、一般にはＮチャネル型TFT(NTFTとい
う) を画素に直列に連結している。その代表例を図１に
示す。
【０００３】図１において、液晶(12)を有し、それに直
列に連結してNTFT(11)を設け、これをマトリクス配列せ
しめた。一般には640 ×480 または1260×960 と多くす
るが、この図面ではそれと同意味で単純に２×２のマト
リクス配列をさせた。このそれぞれの画素に対し周辺回
路(16),(17) より電圧を加え、所定の画素を選択的にオ
ンとし、他の画素をオフとした。するとこのTFT (11)の
オン、オフ特性が一般に良好な場合、コントラストの大
きい液晶表示装置を作ることができる。
列に連結してNTFT(11)を設け、これをマトリクス配列せ
しめた。一般には640 ×480 または1260×960 と多くす
るが、この図面ではそれと同意味で単純に２×２のマト
リクス配列をさせた。このそれぞれの画素に対し周辺回
路(16),(17) より電圧を加え、所定の画素を選択的にオ
ンとし、他の画素をオフとした。するとこのTFT (11)の
オン、オフ特性が一般に良好な場合、コントラストの大
きい液晶表示装置を作ることができる。
【０００４】しかし、実際にかかる液晶表示装置を製造
してみると、TFT の出力即ち液晶にとっての入力( 液晶
電位という) の電圧ＶLC(10)は、しばしば"1"(High) と
なるべき時に"1"(High) にならず、また、逆に"0"(Low)
となるべき時に"0"(Low)にならない。液晶(12)はその動
作において本来絶縁性であり、また、TFT がオフの時に
液晶電位(VLC) は浮いた状態になる。
してみると、TFT の出力即ち液晶にとっての入力( 液晶
電位という) の電圧ＶLC(10)は、しばしば"1"(High) と
なるべき時に"1"(High) にならず、また、逆に"0"(Low)
となるべき時に"0"(Low)にならない。液晶(12)はその動
作において本来絶縁性であり、また、TFT がオフの時に
液晶電位(VLC) は浮いた状態になる。
【０００５】この液晶(12)は等価的にキャパシタである
ため、そこに蓄積された電荷によりＶLCが決められる。
この電荷は液晶がＲLCで比較的小さい抵抗となったり、
ゴミ、イオン性不純物の存在によりリ−クしたり、また
TFT のゲイト絶縁膜のピンホ−ルによりＲGS(15)が生じ
た場合にはそこから電荷がもれ、ＶLCは中途半端な状態
になってしまう。このため１つのパネル中に20万〜500
万個の画素を有する液晶表示装置においては、高い歩留
まりを成就することができない。
ため、そこに蓄積された電荷によりＶLCが決められる。
この電荷は液晶がＲLCで比較的小さい抵抗となったり、
ゴミ、イオン性不純物の存在によりリ−クしたり、また
TFT のゲイト絶縁膜のピンホ−ルによりＲGS(15)が生じ
た場合にはそこから電荷がもれ、ＶLCは中途半端な状態
になってしまう。このため１つのパネル中に20万〜500
万個の画素を有する液晶表示装置においては、高い歩留
まりを成就することができない。
【０００６】特に液晶(12)は一般にはTN( ツイステッド
ネマティック) 液晶が用いられる。その液晶の配向のた
めにそれぞれの電極上にラビングした配向膜を設ける。
このラビング工程のため発生する静電気により弱い絶縁
破壊が起こり、隣の画素との間または隣の導線との間で
リ−クしたり、またゲイト絶縁膜が弱く、リ−クをした
りしてしまう。
ネマティック) 液晶が用いられる。その液晶の配向のた
めにそれぞれの電極上にラビングした配向膜を設ける。
このラビング工程のため発生する静電気により弱い絶縁
破壊が起こり、隣の画素との間または隣の導線との間で
リ−クしたり、またゲイト絶縁膜が弱く、リ−クをした
りしてしまう。
【０００７】アクティブ型の液晶表示装置においては、
液晶電位を１フレ−ムの間はたえず初期値と同じ値とし
て所定のレベルを保つことがきわめて重要である。しか
し実際は不良が多く、必ずしも成就しないのが実情であ
る。
液晶電位を１フレ−ムの間はたえず初期値と同じ値とし
て所定のレベルを保つことがきわめて重要である。しか
し実際は不良が多く、必ずしも成就しないのが実情であ
る。
【０００８】
【発明が解決しようとする課題】本発明はこのような問
題を解決し、より電流マ−ジンを大とする、即ち応答速
度を大とする。また各ピクセルにおける画素の電位、即
ち液晶電位ＶLCが"1","0" に充分安定して固定され、１
フレ−ム中にそのレベルがドリフトしないようにしたも
のである。
題を解決し、より電流マ−ジンを大とする、即ち応答速
度を大とする。また各ピクセルにおける画素の電位、即
ち液晶電位ＶLCが"1","0" に充分安定して固定され、１
フレ−ム中にそのレベルがドリフトしないようにしたも
のである。
【０００９】さらに各画素に加えられる電圧を"1","0"
の中間の値とすることにより、中間調( グレ−スケ−
ル）を表示せしめんとしたものである。
の中間の値とすることにより、中間調( グレ−スケ−
ル）を表示せしめんとしたものである。
【００１０】
【課題を解決するための手段】本発明は、アクティブ型
表示装置、特にアクティブ型液晶表示装置におけるそれ
ぞれのピクセルの一方の画素を構成する電極、例えば透
明導電膜の電極に相補型のTFT の出力端を連結せしめた
ものである。そしてその入力電圧と同相の出力電圧を画
素に供給せしめた駆動方法に関するものである。即ちＰ
チャネル型のTFT ( 以下PTFTという) とNTFTとを相補型
(以下C/TFT という) の出力を画素に連結し、それぞれ
のピクセルの１つを構成せしめたものである。
表示装置、特にアクティブ型液晶表示装置におけるそれ
ぞれのピクセルの一方の画素を構成する電極、例えば透
明導電膜の電極に相補型のTFT の出力端を連結せしめた
ものである。そしてその入力電圧と同相の出力電圧を画
素に供給せしめた駆動方法に関するものである。即ちＰ
チャネル型のTFT ( 以下PTFTという) とNTFTとを相補型
(以下C/TFT という) の出力を画素に連結し、それぞれ
のピクセルの１つを構成せしめたものである。
【００１１】１つの画素に２つまたはそれ以上のC/TFT
を連結して１つのピクセルを構成せしめてもよい。さら
に１つのピクセルを２つまたはそれ以上に分割し、それ
ぞれにC/TFT を１つまたは複数個連結してもよい。
を連結して１つのピクセルを構成せしめてもよい。さら
に１つのピクセルを２つまたはそれ以上に分割し、それ
ぞれにC/TFT を１つまたは複数個連結してもよい。
【００１２】本発明の代表例を図２、図３、図４に回路
図として示す。実際のパタ−ンレイアウト（配置図）の
例をそれぞれに対応して図６、図７、図８に示す。
図として示す。実際のパタ−ンレイアウト（配置図）の
例をそれぞれに対応して図６、図７、図８に示す。
【００１３】図２の２×２のマトリクスの例においてNT
FTとPTFTとのゲイトを互いに連結し、さらにＹ軸方向の
線 Ｙ線という)ＶGG(22)、またはＶGG'(22') に連結し
た。またC/TFT の共通出力端を液晶(12)に連結してい
る。NTFTの入力端(VDD側) をＸ軸方向向の線Ｘ線とい
う)ＶDD(18),ＶDD'(18')に連結し、PTFTの入力端(V
SS側)をＶss(19),Ｖss'(19')に連結させている。すると
ＶDD(18),ＶGG(22)が"1 "の時液晶電位(ＶLC)(10)は"1"
となり、またＶDD(18)が"1" 、ＶGG(22)が"0" の時、
液晶電位(10)は"0" となる。そして液晶(12)の画素(12)
は反対の電極(23)( 一般には接地電位(13)) に対して
"1"となるとき、オンとなる。逆に液晶電位(10)が"0"の
とき液晶はオフとなる。
FTとPTFTとのゲイトを互いに連結し、さらにＹ軸方向の
線 Ｙ線という)ＶGG(22)、またはＶGG'(22') に連結し
た。またC/TFT の共通出力端を液晶(12)に連結してい
る。NTFTの入力端(VDD側) をＸ軸方向向の線Ｘ線とい
う)ＶDD(18),ＶDD'(18')に連結し、PTFTの入力端(V
SS側)をＶss(19),Ｖss'(19')に連結させている。すると
ＶDD(18),ＶGG(22)が"1 "の時液晶電位(ＶLC)(10)は"1"
となり、またＶDD(18)が"1" 、ＶGG(22)が"0" の時、
液晶電位(10)は"0" となる。そして液晶(12)の画素(12)
は反対の電極(23)( 一般には接地電位(13)) に対して
"1"となるとき、オンとなる。逆に液晶電位(10)が"0"の
とき液晶はオフとなる。
【００１４】かくの如く液晶電位(ＶLC)(10)はＶDD(1
8)、またはＶSS(19)のいずれかに固定させ得るため、フ
ロ−ティングとなることがない。
8)、またはＶSS(19)のいずれかに固定させ得るため、フ
ロ−ティングとなることがない。
【００１５】図３の例において、Ｘ線ＶDD(18),Ｖss(1
9), ＶDD'(18'),Ｖss(19')に対し、Ｙ線はＶGG(22), Ｖ
GG'(22')を第１のC/TFT を構成するNTFT(11), PTFT(2
1),第２のC/TFTを構成するNTFT(11'),PTFT(21') を共通
してＶGG(22)に連結せしめた。またその２つのC/TFT の
出力を共通にして１つの液晶(12)の一方の電極である画
素(33)に連結させている。かくすると、２つのNTFTまた
は２つのPTFTのいずれか一方が多少リ−クしても同相で
あるためその画素を駆動させることができる。
9), ＶDD'(18'),Ｖss(19')に対し、Ｙ線はＶGG(22), Ｖ
GG'(22')を第１のC/TFT を構成するNTFT(11), PTFT(2
1),第２のC/TFTを構成するNTFT(11'),PTFT(21') を共通
してＶGG(22)に連結せしめた。またその２つのC/TFT の
出力を共通にして１つの液晶(12)の一方の電極である画
素(33)に連結させている。かくすると、２つのNTFTまた
は２つのPTFTのいずれか一方が多少リ−クしても同相で
あるためその画素を駆動させることができる。
【００１６】図４は１つのピクセル(34)において、２つ
の画素(33),(33')とそのそれぞれに対応してC/TFT を２
つ設けたものである。２つのC/TFT のゲイト電極を共通
とせしめ、第１の入力を行う。またそれぞれのC/TFT の
それぞれのNTFTおよびそれぞれのPTFTの入力をＶDD(1
8),Ｖss(19)に連結したものである。かくすることによ
り、１つのピクセルの２つの画素のうち一方がTFT のリ
−ク等の不良により同相であるため非動作とならず、遅
れた動作となっても、他方が正常動作するため、マトリ
クス構成動作において不良が目立ちにくいという特長を
有する。以下に実施例に基づき、本発明を示す。
の画素(33),(33')とそのそれぞれに対応してC/TFT を２
つ設けたものである。２つのC/TFT のゲイト電極を共通
とせしめ、第１の入力を行う。またそれぞれのC/TFT の
それぞれのNTFTおよびそれぞれのPTFTの入力をＶDD(1
8),Ｖss(19)に連結したものである。かくすることによ
り、１つのピクセルの２つの画素のうち一方がTFT のリ
−ク等の不良により同相であるため非動作とならず、遅
れた動作となっても、他方が正常動作するため、マトリ
クス構成動作において不良が目立ちにくいという特長を
有する。以下に実施例に基づき、本発明を示す。
【００１７】
〔実施例１〕この実施例は実施例２、３、および４を構
成せしめるためのもので図９を用いて示す。
成せしめるためのもので図９を用いて示す。
【００１８】ガラス基板にC/TFT を作らんとした時の製
造工程を図９(A) 〜(F) に基づき示す。
造工程を図９(A) 〜(F) に基づき示す。
【００１９】図９(A) において、NOガラス( 日本電気硝
子製) 、LE-30(HOYA製) 、バイコ−ル7913（コ−ニング
製）等の700 ℃以下、例えば約600 ℃の熱処理に耐え得
る石英ガラス等の高価でないガラス上にマグネトロンRF
( 高周波) スパッタ法を用いてブロッキング層(36)とし
ての酸化珪素膜を1000〜3000Åの厚さに作製した。
子製) 、LE-30(HOYA製) 、バイコ−ル7913（コ−ニング
製）等の700 ℃以下、例えば約600 ℃の熱処理に耐え得
る石英ガラス等の高価でないガラス上にマグネトロンRF
( 高周波) スパッタ法を用いてブロッキング層(36)とし
ての酸化珪素膜を1000〜3000Åの厚さに作製した。
【００２０】プロセス条件は酸素100%雰囲気、成膜温度
150 ℃、出力400 〜800W、圧力0.5Pa とした。タ−ゲッ
トに石英または単結晶シリコンを用いた成膜速度は30〜
100Å／分であった。
150 ℃、出力400 〜800W、圧力0.5Pa とした。タ−ゲッ
トに石英または単結晶シリコンを用いた成膜速度は30〜
100Å／分であった。
【００２１】この上にシリコン膜をLPCVD(減圧気相)
法、スパッタ法またはプラズマCVD 法により形成した。
減圧気相法で形成する場合、結晶化温度よりも100 〜
200 ℃低い450 〜550 ℃、例えば530 ℃でジシラン(Si2
H6) またはトリシラン(Si3H8)をCVD 装置に供給して成
膜した。反応炉内圧力は30〜300 Paとした。成膜速度は
50〜250 Å/ 分であった。NTETとPTFTとのスレッシュホ
−ルド電圧(Vth) を概略同一に制御するため、ホウ素を
ジボランを用いて１×1015〜１×1018cm-3の濃度として
成膜中に添加してもよい。
法、スパッタ法またはプラズマCVD 法により形成した。
減圧気相法で形成する場合、結晶化温度よりも100 〜
200 ℃低い450 〜550 ℃、例えば530 ℃でジシラン(Si2
H6) またはトリシラン(Si3H8)をCVD 装置に供給して成
膜した。反応炉内圧力は30〜300 Paとした。成膜速度は
50〜250 Å/ 分であった。NTETとPTFTとのスレッシュホ
−ルド電圧(Vth) を概略同一に制御するため、ホウ素を
ジボランを用いて１×1015〜１×1018cm-3の濃度として
成膜中に添加してもよい。
【００２２】スパッタ法で行う場合、スパッタ前の背圧
を１×10-5Pa以下とし、単結晶シリコンをタ−ゲットと
して、アルゴンに水素を20〜80％混入した雰囲気で行っ
た。例えばアルゴン20％、水素80％とした。成膜温度は
150 ℃、周波数は13.56MHz、スパッタ出力は400 〜800W
とした。圧力は0.5Pa であった。
を１×10-5Pa以下とし、単結晶シリコンをタ−ゲットと
して、アルゴンに水素を20〜80％混入した雰囲気で行っ
た。例えばアルゴン20％、水素80％とした。成膜温度は
150 ℃、周波数は13.56MHz、スパッタ出力は400 〜800W
とした。圧力は0.5Pa であった。
【００２３】プラズマCVD 法により珪素膜を作製する場
合、温度は例えば300 ℃とし、モノシラン(SiH4)または
ジシラン(Si2H6) を用いた。これらをPCVD装置内に導入
し、13.56MHzの高周波電力を加えて成膜した。
合、温度は例えば300 ℃とし、モノシラン(SiH4)または
ジシラン(Si2H6) を用いた。これらをPCVD装置内に導入
し、13.56MHzの高周波電力を加えて成膜した。
【００２４】これらの方法によって形成された被膜は、
酸素が５×1021cm-3以下であることが好ましい。この酸
素濃度が高いと、結晶化させにくく、熱アニ−ル温度を
高くまたは熱アニ−ル時間を長くしなければならない。
また少なすぎると、バックライトによりオフ状態のリ−
ク電流が増加してしまう。そのため４×1019〜４×1021
cm-3の範囲とした。水素は４×1020cm-3であり、珪素４
×1022cm-3として比較すると１原子％であった。
酸素が５×1021cm-3以下であることが好ましい。この酸
素濃度が高いと、結晶化させにくく、熱アニ−ル温度を
高くまたは熱アニ−ル時間を長くしなければならない。
また少なすぎると、バックライトによりオフ状態のリ−
ク電流が増加してしまう。そのため４×1019〜４×1021
cm-3の範囲とした。水素は４×1020cm-3であり、珪素４
×1022cm-3として比較すると１原子％であった。
【００２５】本発明において、ソ−ス、ドレインに対し
てより結晶化を助長させるため、酸素濃度を７×1019cm
-3以下、好ましくは１×1019cm-3以下とし、ピクセル構
成するTFT のチャネル形成領域のみに酸素をイオン注入
法により５×1020〜５×1021cm-3となるように添加して
もよい。
てより結晶化を助長させるため、酸素濃度を７×1019cm
-3以下、好ましくは１×1019cm-3以下とし、ピクセル構
成するTFT のチャネル形成領域のみに酸素をイオン注入
法により５×1020〜５×1021cm-3となるように添加して
もよい。
【００２６】その時周辺回路を構成するTFT には光照射
がなされないため、この酸素の混入をより少なくし、よ
り大きいキャリア移動度を有せしめることは、高周波動
作をさせるためる有効である。
がなされないため、この酸素の混入をより少なくし、よ
り大きいキャリア移動度を有せしめることは、高周波動
作をさせるためる有効である。
【００２７】かくして、アモルファス状態の珪素膜を50
0 〜5000Å、例えば1500Åの厚さに作製の後、450 〜70
0 ℃の温度にて12〜70時間非酸化物雰囲気にて中温の加
熱処理した。例えば窒素または水素雰囲気にて600 ℃の
温度で保持した。
0 〜5000Å、例えば1500Åの厚さに作製の後、450 〜70
0 ℃の温度にて12〜70時間非酸化物雰囲気にて中温の加
熱処理した。例えば窒素または水素雰囲気にて600 ℃の
温度で保持した。
【００２８】珪素膜の下の基板表面にアモルファス構造
の酸化珪素膜が形成されているため、この熱処理で特定
の核が存在せず、全体が均一に加熱アニ−ルされる。即
ち、成膜時はアモルファス構造を有し、また水素は単に
混入しているのみである。
の酸化珪素膜が形成されているため、この熱処理で特定
の核が存在せず、全体が均一に加熱アニ−ルされる。即
ち、成膜時はアモルファス構造を有し、また水素は単に
混入しているのみである。
【００２９】アニ−ルにより、珪素膜はアモルファス構
造から秩序性の高い状態に移り、一部は結晶状態を呈す
る。特にシリコンの成膜時に比較的秩序性の高い領域は
特に結晶化をして結晶状態となろうとする。しかしこれ
らの領域間に存在する珪素により互いの結合がなされる
ため、珪素同志は互いにひっぱりあう。レ−ザラマン分
光により測定すると単結晶の珪素のピ−ク522 cm-1より
低周波側にシフトしたピ−クが観察される。それの見掛
け上の粒径は半値巾から計算すると、50〜500Åとマイ
クロクリスタルのようになっているが、実際はこの結晶
性の高い領域は多数あってクラスタ構造を有し、各クラ
スタ間は互いに珪素同志で結合( アンカリング) がされ
たセミアモルファス構造の被膜を形成させることができ
た。
造から秩序性の高い状態に移り、一部は結晶状態を呈す
る。特にシリコンの成膜時に比較的秩序性の高い領域は
特に結晶化をして結晶状態となろうとする。しかしこれ
らの領域間に存在する珪素により互いの結合がなされる
ため、珪素同志は互いにひっぱりあう。レ−ザラマン分
光により測定すると単結晶の珪素のピ−ク522 cm-1より
低周波側にシフトしたピ−クが観察される。それの見掛
け上の粒径は半値巾から計算すると、50〜500Åとマイ
クロクリスタルのようになっているが、実際はこの結晶
性の高い領域は多数あってクラスタ構造を有し、各クラ
スタ間は互いに珪素同志で結合( アンカリング) がされ
たセミアモルファス構造の被膜を形成させることができ
た。
【００３０】結果として、被膜は実質的にグレインバウ
ンダリ(GB という) がないといってもよい状態を呈す
る。キャリアは各クラスタ間をアンカリングされた個所
を通じ互いに容易に移動し得るため、いわゆるGBの明確
に存在する多結晶珪素よりも高いキャリア移動度とな
る。即ちホ−ル移動度（μｈ）＝10〜200cm2/Vsec 、電
子移動度（μe ）＝15〜300cm2/Vsec が得られる。
ンダリ(GB という) がないといってもよい状態を呈す
る。キャリアは各クラスタ間をアンカリングされた個所
を通じ互いに容易に移動し得るため、いわゆるGBの明確
に存在する多結晶珪素よりも高いキャリア移動度とな
る。即ちホ−ル移動度（μｈ）＝10〜200cm2/Vsec 、電
子移動度（μe ）＝15〜300cm2/Vsec が得られる。
【００３１】他方、上記の如き中温でのアニ−ルではな
く、900 〜1200℃の高温アニ−ルにより被膜を多結晶化
すると、核からの固相成長により被膜中の不純物の偏析
がおきて、GBには酸素、炭素、窒素等の不純物が多くな
り、結晶中の移動度は大きいが、GBでのバリア（障壁）
を作ってそこでのキャリアの移動を阻害してしまう。結
果として10cm2/Vsec以上の移動度がなかなか得られない
のが実情である。
く、900 〜1200℃の高温アニ−ルにより被膜を多結晶化
すると、核からの固相成長により被膜中の不純物の偏析
がおきて、GBには酸素、炭素、窒素等の不純物が多くな
り、結晶中の移動度は大きいが、GBでのバリア（障壁）
を作ってそこでのキャリアの移動を阻害してしまう。結
果として10cm2/Vsec以上の移動度がなかなか得られない
のが実情である。
【００３２】即ち、本発明の実施例ではかくの如き理由
により、セミアモルファスまたはセミクリスタル構造を
有するシリコン半導体を用いている。
により、セミアモルファスまたはセミクリスタル構造を
有するシリコン半導体を用いている。
【００３３】図９(A) において、珪素膜を第１のフォト
マスクにてフォトエッチングを施し、PTFT用の領域(2
1)（チャネル巾20μm)を図面の右側に、NTFT用の領域(1
1)を左側に作製した。
マスクにてフォトエッチングを施し、PTFT用の領域(2
1)（チャネル巾20μm)を図面の右側に、NTFT用の領域(1
1)を左側に作製した。
【００３４】この上に酸化珪素膜をゲイト絶縁膜として
500 〜2000Å例えば1000Åの厚さに形成した。これはブ
ロッキング層としての酸化珪素膜の作製と同一条件とし
た。この成膜中に弗素を少量添加し、ナトリウムイオン
の固定化をさせてもよい。
500 〜2000Å例えば1000Åの厚さに形成した。これはブ
ロッキング層としての酸化珪素膜の作製と同一条件とし
た。この成膜中に弗素を少量添加し、ナトリウムイオン
の固定化をさせてもよい。
【００３５】この後、この上側にリンが１〜５×1021cm
-3の濃度に入ったシリコン膜またはこのシリコン膜とそ
の上にモリブデン(Mo)、タングステン(W),MoSi2 または
WSi2との多層膜を形成した。これを第２のフォトマスク
にてパタ−ニングして図９(B) を得た。PTFT用のゲイ
ト電極(4),NTFT用のゲイト電極(4')を形成した。例えば
チャネル長10μｍ、ゲイト電極としてリンド−プ珪素を
0.2 μｍ、その上にモリブデンを0.3 μｍの厚さに形成
した。 図９(C) において、フォトレジスト(31') をフ
ォトマスクを用いて形成し、PTFT用のソ−ス(5),ドレ
イン(6) に対し、ホウ素を１〜５×1015cm-2のド−ズ量
をイオン注入法により添加した。 次に図９(D) の如
く、フォトレジスト(31)をフォトマスクを用いて形成
した。NTFT用のソ−ス(5')、ドレイン(6')としてリンを
１〜５×1015cm-2の量、イオン注入法により添加した。
-3の濃度に入ったシリコン膜またはこのシリコン膜とそ
の上にモリブデン(Mo)、タングステン(W),MoSi2 または
WSi2との多層膜を形成した。これを第２のフォトマスク
にてパタ−ニングして図９(B) を得た。PTFT用のゲイ
ト電極(4),NTFT用のゲイト電極(4')を形成した。例えば
チャネル長10μｍ、ゲイト電極としてリンド−プ珪素を
0.2 μｍ、その上にモリブデンを0.3 μｍの厚さに形成
した。 図９(C) において、フォトレジスト(31') をフ
ォトマスクを用いて形成し、PTFT用のソ−ス(5),ドレ
イン(6) に対し、ホウ素を１〜５×1015cm-2のド−ズ量
をイオン注入法により添加した。 次に図９(D) の如
く、フォトレジスト(31)をフォトマスクを用いて形成
した。NTFT用のソ−ス(5')、ドレイン(6')としてリンを
１〜５×1015cm-2の量、イオン注入法により添加した。
【００３６】これらはゲイト絶縁膜(3) を通じて行っ
た。しかし図６(B) において、ゲイト電極(4),(4')をマ
スクとしてシリコン膜上の酸化珪素を除去し、その後、
ホウ素、リンを直接珪素膜中にイオン注入してもよい。
た。しかし図６(B) において、ゲイト電極(4),(4')をマ
スクとしてシリコン膜上の酸化珪素を除去し、その後、
ホウ素、リンを直接珪素膜中にイオン注入してもよい。
【００３７】次に、600 ℃にて10〜50時間再び加熱アニ
−ルを行った。PTFTのソ−ス(5),ドレイン(6),NTFTのソ
−ス(5'), ドレイン(6')を不純物を活性化してP+、N+と
して作製した。
−ルを行った。PTFTのソ−ス(5),ドレイン(6),NTFTのソ
−ス(5'), ドレイン(6')を不純物を活性化してP+、N+と
して作製した。
【００３８】またゲイト電極(4),(4')下にはチャネル形
成領域(7),(7')がセミアモルファス半導体として形成さ
れている。
成領域(7),(7')がセミアモルファス半導体として形成さ
れている。
【００３９】かくすると、セルフアライン方式でありな
がらも、700 ℃以上にすべての工程で温度を加えること
がなくC/TFT を作ることができる。そのため、基板材料
として、石英等の高価な基板を用いなくてもよく、本発
明の大画素の液晶表示装置にきわめて適したプロセスで
ある。
がらも、700 ℃以上にすべての工程で温度を加えること
がなくC/TFT を作ることができる。そのため、基板材料
として、石英等の高価な基板を用いなくてもよく、本発
明の大画素の液晶表示装置にきわめて適したプロセスで
ある。
【００４０】熱アニ−ルは図９(A),(D) で２回行った。
しかし図９(A) のアニ−ルは求める特性により省略し、
双方を図９(D) のアニ−ルにより兼ね製造時間の短縮を
図ってもよい。図９(E) において、層間絶縁物(8) を前
記したスパッタ法により酸化珪素膜の形成として行っ
た。この酸化珪素膜の形成はLPCVD 法、光CVD 法、常圧
CVD(TEOS- オゾン) 法を用いてもよい。例えば0.2 〜0.
6 μｍの厚さに形成し、その後、フォトマスクを用い
て電極用の窓(32)を形成した。
しかし図９(A) のアニ−ルは求める特性により省略し、
双方を図９(D) のアニ−ルにより兼ね製造時間の短縮を
図ってもよい。図９(E) において、層間絶縁物(8) を前
記したスパッタ法により酸化珪素膜の形成として行っ
た。この酸化珪素膜の形成はLPCVD 法、光CVD 法、常圧
CVD(TEOS- オゾン) 法を用いてもよい。例えば0.2 〜0.
6 μｍの厚さに形成し、その後、フォトマスクを用い
て電極用の窓(32)を形成した。
【００４１】さらにこれら全体にアルミニウムをスパッ
タ法により形成し、リ−ド(9),(9')およびコンタクト(2
9),(29')をフォトマスクを用いて作製した。 表面を
平坦化用有機樹脂(39)例えば透光性ポリイミド樹脂を塗
布形成し、再度の電極穴あけをフォトマスクにて行っ
た。
タ法により形成し、リ−ド(9),(9')およびコンタクト(2
9),(29')をフォトマスクを用いて作製した。 表面を
平坦化用有機樹脂(39)例えば透光性ポリイミド樹脂を塗
布形成し、再度の電極穴あけをフォトマスクにて行っ
た。
【００４２】図９(F) に示す如く２つのTFT を相補と
し、かつその出力端を液晶装置の一方の画素の電極を透
明電極としてそれに連結するため、スパッタ法によりIT
O(インジュ−ム・スズ酸化膜）を形成した。それをフォ
トマスクによりエッチングし、電極(33)を構成させ
た。このITO は室温〜150 ℃で成膜し、200 〜400 ℃の
酸素または大気中のアニ−ルにより成就した。
し、かつその出力端を液晶装置の一方の画素の電極を透
明電極としてそれに連結するため、スパッタ法によりIT
O(インジュ−ム・スズ酸化膜）を形成した。それをフォ
トマスクによりエッチングし、電極(33)を構成させ
た。このITO は室温〜150 ℃で成膜し、200 〜400 ℃の
酸素または大気中のアニ−ルにより成就した。
【００４３】かくの如くにしてPTFT(21)とNTFT(11)と透
明導電膜の電極(33)とを同一ガラス基板(1) 上に作製し
た。
明導電膜の電極(33)とを同一ガラス基板(1) 上に作製し
た。
【００４４】かかるTFT の特性を略記する。
【００４５】かかる半導体を用いることにより、一般に
不可能とされていたTFT でも大きな移動度を作ることが
できた。そのため、初めて図２、図３、図４に示した液
晶表示装置用の各ピクセルに相補型TFT を構成させるア
クティブ型液晶表示装置を作ることができた。また周辺
回路もオンガラス化( 同一基板上に同様のTFT の製造プ
ロセスで形成する方法) が可能となった。
不可能とされていたTFT でも大きな移動度を作ることが
できた。そのため、初めて図２、図３、図４に示した液
晶表示装置用の各ピクセルに相補型TFT を構成させるア
クティブ型液晶表示装置を作ることができた。また周辺
回路もオンガラス化( 同一基板上に同様のTFT の製造プ
ロセスで形成する方法) が可能となった。
【００４６】〔実施例２〕図６(A) に図２に対応した実
施例を示す。Ｘ線としてＶDD(18)、ＶSS(19)、ＶDD'(1
8')、 ＶSS'(19')を形成した。なおＹ線としてＶGG(2
2)、ＶGG'(22')を形成した。
施例を示す。Ｘ線としてＶDD(18)、ＶSS(19)、ＶDD'(1
8')、 ＶSS'(19')を形成した。なおＹ線としてＶGG(2
2)、ＶGG'(22')を形成した。
【００４７】図面(A) は平面図であるが、そのA-A`の縦
断面図を図６(B) に示す。またB-B'の縦断面図を図６
(C) に示す。
断面図を図６(B) に示す。またB-B'の縦断面図を図６
(C) に示す。
【００４８】NTFT(11)をＸ線ＶDD(18)とＹ線ＶGG(22)と
の交差部に設け、ＶDD(18)とＶGG'(22')との交差部にも
他の画素用のNTFT(11') が同様に設けられている。PTFT
(21)はＶSS(19)とＶGG(22)との交差部に設けられてい
る。ＶDD '(18')とＶGG(22)との交差部の下側には、他の
画素用のNTFTが設けられている。C/TFT を用いたマトリ
クス構成を有せしめた。 NTFT(11)は、ドレイン(6')の
入力端のコンタクト(32)を介しＸ線ＶDD(18)に連結さ
れ、ゲイト(4) は多層形成がなされたＹ線ＶGG(22)に連
結されている。ソ−ス(5')の出力端はコンタクト(29)を
介して画素の電極(33)に連結している。
の交差部に設け、ＶDD(18)とＶGG'(22')との交差部にも
他の画素用のNTFT(11') が同様に設けられている。PTFT
(21)はＶSS(19)とＶGG(22)との交差部に設けられてい
る。ＶDD '(18')とＶGG(22)との交差部の下側には、他の
画素用のNTFTが設けられている。C/TFT を用いたマトリ
クス構成を有せしめた。 NTFT(11)は、ドレイン(6')の
入力端のコンタクト(32)を介しＸ線ＶDD(18)に連結さ
れ、ゲイト(4) は多層形成がなされたＹ線ＶGG(22)に連
結されている。ソ−ス(5')の出力端はコンタクト(29)を
介して画素の電極(33)に連結している。
【００４９】他方、PTFT(21)はドレイン(6) の入力端が
コンタクト(32') を介してＸ線ＶSS(19)に連結され、ゲ
イト(4) はＹ線ＶGG(22)に、ソ−ス(5) の出力端はコン
タクト(29') を介して画素(33)に連結している。かくし
て２本のＸ線(18),(19) に挟まれた間( 内側) に、透明
導電膜よりなる画素(33)とC/TFT とにより１つのピクセ
ルを構成せしめた。かかる構造を左右、上下に繰り返す
ことにより、２×２のマトリクスの１つの例またはそれ
を拡大した640 ×480 、1280×960 といった大画素の液
晶表示装置を作ることが可能となった。
コンタクト(32') を介してＸ線ＶSS(19)に連結され、ゲ
イト(4) はＹ線ＶGG(22)に、ソ−ス(5) の出力端はコン
タクト(29') を介して画素(33)に連結している。かくし
て２本のＸ線(18),(19) に挟まれた間( 内側) に、透明
導電膜よりなる画素(33)とC/TFT とにより１つのピクセ
ルを構成せしめた。かかる構造を左右、上下に繰り返す
ことにより、２×２のマトリクスの１つの例またはそれ
を拡大した640 ×480 、1280×960 といった大画素の液
晶表示装置を作ることが可能となった。
【００５０】図６(B),(C) は図９(F) に番号が対応して
いる。ここでの特長は、１つの画素に２つのTFT が相補
構成をして設けられていること、画素(33)は液晶電位Ｖ
LCを有するが、ゲイト電圧がドレイン電圧より大である
条件において、ゲイト電圧−Ｖthの値に固定されること
である。
いる。ここでの特長は、１つの画素に２つのTFT が相補
構成をして設けられていること、画素(33)は液晶電位Ｖ
LCを有するが、ゲイト電圧がドレイン電圧より大である
条件において、ゲイト電圧−Ｖthの値に固定されること
である。
【００５１】その動作を図５を用いて略記する。液晶(1
2)を挟む一対の電極(33),(23) において、他方の電極(2
3)を接地電位(13)とし、それに対してNTFT(11)の入力端
が連結したＶDD(19)を例えば＋10Ｖ、PTFT(21)の入力端
が連結したＶss(18)を例えば -10Ｖとすると、ＶlC(10)
はＶGG−Ｖthの電圧で固定となる。さらにＶGGを20〜10
Ｖと可変し、Ｖthが5.0Vの時、出力は同じ極性を有し、
かつ15〜５Ｖに可変する。図１に示された従来公知のNT
FTのみを用いた液晶装置に比べ、ＶGGの値を各ピクセル
の駆動の程度に従って変化させることにより、"0","1"
のみでなく、その中間の値即ちグレ−スケ−ルが可能で
あることがわかった。即ちＶDD(18)、Ｖss(19)、接地(1
3)と３種類の電位を設定することができ、制御要素が１
つ増えたことがわかる。
2)を挟む一対の電極(33),(23) において、他方の電極(2
3)を接地電位(13)とし、それに対してNTFT(11)の入力端
が連結したＶDD(19)を例えば＋10Ｖ、PTFT(21)の入力端
が連結したＶss(18)を例えば -10Ｖとすると、ＶlC(10)
はＶGG−Ｖthの電圧で固定となる。さらにＶGGを20〜10
Ｖと可変し、Ｖthが5.0Vの時、出力は同じ極性を有し、
かつ15〜５Ｖに可変する。図１に示された従来公知のNT
FTのみを用いた液晶装置に比べ、ＶGGの値を各ピクセル
の駆動の程度に従って変化させることにより、"0","1"
のみでなく、その中間の値即ちグレ−スケ−ルが可能で
あることがわかった。即ちＶDD(18)、Ｖss(19)、接地(1
3)と３種類の電位を設定することができ、制御要素が１
つ増えたことがわかる。
【００５２】また、図６で明らかな如く、制御要素のＶ
ss(19)が新たに増えても、Ｖssの配線がＸ線として１本
増えるのみであり、液晶装置における開口率( 全面積(3
4)に対する実際に表示する液晶の面積(33)の割合) に関
しては、従来の図１の１つのみの導電型をもつTFT を各
画素に連結した場合に比べて大きくは減少せず、それほ
ど不利にならない。
ss(19)が新たに増えても、Ｖssの配線がＸ線として１本
増えるのみであり、液晶装置における開口率( 全面積(3
4)に対する実際に表示する液晶の面積(33)の割合) に関
しては、従来の図１の１つのみの導電型をもつTFT を各
画素に連結した場合に比べて大きくは減少せず、それほ
ど不利にならない。
【００５３】図６において、ＶGG(22)の配線を考えてみ
ると、オ−バ−ライン配線( 上側配線) としてのアルミ
ニウム配線(41)、ゲイト電極と同じ材料によるアンダ−
ライン配線(43)( 下側配線) およびそれらのコンタクト
(42)を用いることにより、Ｘ線、Ｙ線の交差部での多層
配線のために新たなフォトマスク数を増やす必要がなく
なっている。
ると、オ−バ−ライン配線( 上側配線) としてのアルミ
ニウム配線(41)、ゲイト電極と同じ材料によるアンダ−
ライン配線(43)( 下側配線) およびそれらのコンタクト
(42)を用いることにより、Ｘ線、Ｙ線の交差部での多層
配線のために新たなフォトマスク数を増やす必要がなく
なっている。
【００５４】図６において、それら透明導電膜上に配向
膜、配向処理を施し、さらにこの基板と他方の液晶の電
極（図５(23)) を有する基板との間に一定の間隔をあけ
て公知の方法により互いに配設をした。そしてその間に
液晶を注入または配線して完成させた。
膜、配向処理を施し、さらにこの基板と他方の液晶の電
極（図５(23)) を有する基板との間に一定の間隔をあけ
て公知の方法により互いに配設をした。そしてその間に
液晶を注入または配線して完成させた。
【００５５】液晶材料にTN液晶を用いるならば、その間
隔を約10μｍ程度とし、透明導電膜双方に配向膜をラビ
ング処理して形成させる必要がある。
隔を約10μｍ程度とし、透明導電膜双方に配向膜をラビ
ング処理して形成させる必要がある。
【００５６】また液晶材料にFLC(強誘電性) 液晶を用い
る場合は、動作電圧を±20Ｖとし、セルの間隔を1.5 〜
3.5 μｍ例えば2.3 μｍとし、反対電極（図４)(34)上
にのみ配向膜を設けラビング処理を施せばよい。
る場合は、動作電圧を±20Ｖとし、セルの間隔を1.5 〜
3.5 μｍ例えば2.3 μｍとし、反対電極（図４)(34)上
にのみ配向膜を設けラビング処理を施せばよい。
【００５７】分散型液晶またはポリマ−液晶を用いる場
合には、配向膜は不用であり、スイッチング速度を大と
するため、動作電圧は±10〜±15Ｖとし、セル間隔は１
〜10μｍと薄くした。
合には、配向膜は不用であり、スイッチング速度を大と
するため、動作電圧は±10〜±15Ｖとし、セル間隔は１
〜10μｍと薄くした。
【００５８】特に分散型液晶を用いる場合には、偏光板
も不用のため、反射型としても、また透過型としても光
量を大きくすることができる。そしてその液晶はスレッ
シュホ−ルドがないため、本発明のC/TFT に示す如く、
明確なスレッシュホ−ルド電圧が規定されるC/TFT 型と
することにより、大きなコントラストとクロスト−ク
（隣の画素との悪干渉）を除くことができた。
も不用のため、反射型としても、また透過型としても光
量を大きくすることができる。そしてその液晶はスレッ
シュホ−ルドがないため、本発明のC/TFT に示す如く、
明確なスレッシュホ−ルド電圧が規定されるC/TFT 型と
することにより、大きなコントラストとクロスト−ク
（隣の画素との悪干渉）を除くことができた。
【００５９】〔実施例３〕この実施例は図３および図７
に対応したものである。この図面より明らかな如く、Ｙ
線のＶGG(22)を中央に配設し、Ｘ線のＶDD(18)、Ｖss(1
9)に挟まれた部分を１つのピクセル(34)としている。１
つのピクセルは１つの透明導電膜の画素(33)および２つ
のNTFT(11),(11')、２つのPTFT(21),(21')よりなる２つ
のC/TFT に連結させている。ゲイト電極はすべてＶGG(2
2)に連結され、２つのNTFT(11), (11')はＶDD(18)に、
また２つのPTFTの(21),(21')はＶss(19)に連結されてい
る。これら２つのNTFTの一方またはPTFTの一方が、ゲイ
ト電極とチャネル形成領域との間にリ−クがあり不良で
あった場合でも、同相であるためピクセルとしての動作
をさせることができる。その他は実施例２と同じであ
り、このC/TFT は実施例１を用いた。
に対応したものである。この図面より明らかな如く、Ｙ
線のＶGG(22)を中央に配設し、Ｘ線のＶDD(18)、Ｖss(1
9)に挟まれた部分を１つのピクセル(34)としている。１
つのピクセルは１つの透明導電膜の画素(33)および２つ
のNTFT(11),(11')、２つのPTFT(21),(21')よりなる２つ
のC/TFT に連結させている。ゲイト電極はすべてＶGG(2
2)に連結され、２つのNTFT(11), (11')はＶDD(18)に、
また２つのPTFTの(21),(21')はＶss(19)に連結されてい
る。これら２つのNTFTの一方またはPTFTの一方が、ゲイ
ト電極とチャネル形成領域との間にリ−クがあり不良で
あった場合でも、同相であるためピクセルとしての動作
をさせることができる。その他は実施例２と同じであ
り、このC/TFT は実施例１を用いた。
【００６０】〔実施例４〕この実施例は図４および図８
に対応するものである。１つのピクセルが２つのC/TFT
と２つの画素よりなっている。即ちNTFT(11)、PTFT(21)
よりなるC/TFT の出力と連結した液晶(12)の画素(33)
と、他のNTFT(11') とPTFT(21') よりなるC/TFT の出力
に連結した液晶(12') の画素(33') とが１つのピクセル
(34)を構成している。画素(33)と(33') とが１つのピク
セルを構成する合わせた画素(33)に対応する。
に対応するものである。１つのピクセルが２つのC/TFT
と２つの画素よりなっている。即ちNTFT(11)、PTFT(21)
よりなるC/TFT の出力と連結した液晶(12)の画素(33)
と、他のNTFT(11') とPTFT(21') よりなるC/TFT の出力
に連結した液晶(12') の画素(33') とが１つのピクセル
(34)を構成している。画素(33)と(33') とが１つのピク
セルを構成する合わせた画素(33)に対応する。
【００６１】かくすると、たとえ一方の画素が中途半端
にしか動作しなくなっても、他方の画素が正常動作を
し、カラ−化をした時、グレ−スケ−ルの劣化の程度を
下げることができた。その他、ここに記載されていない
ことは実施例１、２に記されたことと同様である。
にしか動作しなくなっても、他方の画素が正常動作を
し、カラ−化をした時、グレ−スケ−ルの劣化の程度を
下げることができた。その他、ここに記載されていない
ことは実施例１、２に記されたことと同様である。
【００６２】
【発明の効果】本発明は相補型のTFT をマトリクス化さ
れた各画素に連結することにより、 1)グレ−スケ−ル（中間調）の成就 2)C/TFT の出力であり画素の電圧例えば液晶電位 をフ
ロ−ティングとしない 3)動作マ−ジンの拡大 4)不良TFT が一部にあっても同相出力であるため その
補償をある程度行うことができる 5)作製に必要なフォトマスク数はNTFTのみの従来 例に
比べて図９(C) および(D) のフォトマス ク、と２
回多くなるのみである 6)キャリアの移動度がアモルファス珪素を用いた 場合
に比べ10倍以上も大きいため、TFT の大き さを小さく
でき、１つのピクセル内に２つのTFT をつけても開口
率の減少をほとんど伴わない という多くの特長を有する。
れた各画素に連結することにより、 1)グレ−スケ−ル（中間調）の成就 2)C/TFT の出力であり画素の電圧例えば液晶電位 をフ
ロ−ティングとしない 3)動作マ−ジンの拡大 4)不良TFT が一部にあっても同相出力であるため その
補償をある程度行うことができる 5)作製に必要なフォトマスク数はNTFTのみの従来 例に
比べて図９(C) および(D) のフォトマス ク、と２
回多くなるのみである 6)キャリアの移動度がアモルファス珪素を用いた 場合
に比べ10倍以上も大きいため、TFT の大き さを小さく
でき、１つのピクセル内に２つのTFT をつけても開口
率の減少をほとんど伴わない という多くの特長を有する。
【００６３】そのため、これまでのNTFTのみを用いるア
クティブTFT 液晶装置に比べて、数段の製造歩留まりと
画面の鮮やかさを成就できるようになった。
クティブTFT 液晶装置に比べて、数段の製造歩留まりと
画面の鮮やかさを成就できるようになった。
【００６４】本発明においてかかるC/TFT に対し、半導
体としてセミアモルファスまたはセミクリスタルを用い
た。しかし同じ目的のために可能であるならば他の結晶
構造の半導体を用いてもよい。またセルフアライン型の
C/TFT により高速処理を行った。しかしイオン注入法を
用いずに非セルフアライン方式によりTFT を作ってもよ
い。またスタがー型でなく逆スタがー型のTFT であって
もよいことはいうまでもない。
体としてセミアモルファスまたはセミクリスタルを用い
た。しかし同じ目的のために可能であるならば他の結晶
構造の半導体を用いてもよい。またセルフアライン型の
C/TFT により高速処理を行った。しかしイオン注入法を
用いずに非セルフアライン方式によりTFT を作ってもよ
い。またスタがー型でなく逆スタがー型のTFT であって
もよいことはいうまでもない。
【００６５】本発明における表示媒体としては、透過型
の液晶表示装置または反射型の液晶表示装置として用い
得る。また液晶材料としては前記したTN液晶、FLC 液
晶、分散型液晶、ポリマ型液晶を用い得る。 またゲス
トホスト型、誘電異方性型のネマチック液晶にイオン性
ド−パントを添加して電界を印加することによってネマ
チック液晶としコレステリック液晶との混合体に電界を
印加して、ネマチック相とコレステリック相との間で相
変化を生じさせ、透明ないし白濁の表示を実現する相転
移液晶を用いることもできる。また液晶以外では、例え
ば染料で着色した有機溶媒中にこれと色の異なる顔料粒
子を分散させたいわゆる電気泳動表示用分散系を用いる
こともできることを付記する。
の液晶表示装置または反射型の液晶表示装置として用い
得る。また液晶材料としては前記したTN液晶、FLC 液
晶、分散型液晶、ポリマ型液晶を用い得る。 またゲス
トホスト型、誘電異方性型のネマチック液晶にイオン性
ド−パントを添加して電界を印加することによってネマ
チック液晶としコレステリック液晶との混合体に電界を
印加して、ネマチック相とコレステリック相との間で相
変化を生じさせ、透明ないし白濁の表示を実現する相転
移液晶を用いることもできる。また液晶以外では、例え
ば染料で着色した有機溶媒中にこれと色の異なる顔料粒
子を分散させたいわゆる電気泳動表示用分散系を用いる
こともできることを付記する。
【００６６】本発明において、表示媒体として液晶を用
いた時、C/TFT の出力は液晶電位となる。また液晶以外
の媒体を用いることもあるため、一般にはC/TFT の出力
の電圧と記した。
いた時、C/TFT の出力は液晶電位となる。また液晶以外
の媒体を用いることもあるため、一般にはC/TFT の出力
の電圧と記した。
【図１】 従来のアクティブ型TFT(薄膜型トランジス
タ) を用いた液晶装置を示す。
タ) を用いた液晶装置を示す。
【図２】 本発明の相補型TFT を用いたアクティブ型液
晶装置の回路図を示す。
晶装置の回路図を示す。
【図３】 本発明の相補型TFT を用いたアクティブ型液
晶装置の回路図を示す。
晶装置の回路図を示す。
【図４】 本発明の相補型TFT を用いたアクティブ型液
晶装置の回路図を示す。
晶装置の回路図を示す。
【図５】 相補型TFT の動作を示す図面
【図６】 図２に対応した液晶表示装置の一方の基板の
平面図(A) 、縦断面図(B),(C) を示す。
平面図(A) 、縦断面図(B),(C) を示す。
【図７】 図３に対応した液晶表示装置の一方の基板の
図面である。
図面である。
【図８】 図４に対応した液晶表示装置の一方の基板の
図面である。
図面である。
【図９】 本発明の液晶装置に用いた相補型TFT の作製
方法を示す。
方法を示す。
(1) ・・・・ガラス基板 (2),(2')・・シリコン半導体 (3) ・・・・ゲイト絶縁膜 (4),(4')・・ゲイト電極 (5),(5')・・ソ−ス (6),(6')・・ドレイン (7),(7')・・チャネル形成領域 (10)・・・・液晶電位(VLC) (11),(11'),(11A),(11'A),(11B),(11'B)・・Ｎチャネル
型薄膜トランジスタ(NTFT) (12),(12'),(12A),(12'A),(12B),(12'B)・・・・液晶 (14),(15) ・リ−クをさせる抵抗 (16),(17) ・周辺回路 (18),(18')・ＶDD（Ｘ線の１つ） (19),(19')・Ｖss（Ｘ線の１つ） (21),(21'),(21A),(21'A),(21B),(21'B)・・Ｐチャネル
型薄膜トランジスタ(PTFT) (22),(22')・ＶGG、ＶGG'(Ｙ線） (23),(33),(33'),(33A),(33'A),(33B),(33'B)・・・・
透明電極で作られた画素 (34)・・・・ピクセル (36)・・・・ブロッキング層 〜・・・フォトマスクを用いたプロセス
型薄膜トランジスタ(NTFT) (12),(12'),(12A),(12'A),(12B),(12'B)・・・・液晶 (14),(15) ・リ−クをさせる抵抗 (16),(17) ・周辺回路 (18),(18')・ＶDD（Ｘ線の１つ） (19),(19')・Ｖss（Ｘ線の１つ） (21),(21'),(21A),(21'A),(21B),(21'B)・・Ｐチャネル
型薄膜トランジスタ(PTFT) (22),(22')・ＶGG、ＶGG'(Ｙ線） (23),(33),(33'),(33A),(33'A),(33B),(33'B)・・・・
透明電極で作られた画素 (34)・・・・ピクセル (36)・・・・ブロッキング層 〜・・・フォトマスクを用いたプロセス
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/78 ６２６Ｃ ６２７Ａ
Claims (9)
- 【請求項１】絶縁表面の上に形成された、ソース、ドレ
イン及びチャネル領域を有する半導体層と、ゲイト電極
と、前記チャネル領域と前記ゲイト電極とに挟まれたゲ
イト絶縁膜とにより構成される少なくとも一つの薄膜ト
ランジスタと、 前記薄膜トランジスタ上に形成された層間絶縁物と、 前記層間絶縁物に設けられたコンタクトホールと、 前記コンタクトホールを介して前記薄膜トランジスタの
ソースもしくはドレインの一方とコンタクトする配線
と、 前記薄膜トランジスタ、層間絶縁物および配線を覆う表
面が平坦化された有機樹脂膜と、 前記有機樹脂膜の上に形成され、前記薄膜トランジスタ
のソースもしくはドレインの他方とコンタクトする画素
電極とを有することを特徴とする表示装置。 - 【請求項２】絶縁表面上に形成された、ソース、ドレイ
ン及びチャネル領域を有する半導体層と、ゲイト電極
と、前記チャネル領域と前記ゲイト電極とに挟まれたゲ
イト絶縁膜とにより構成される少なくとも一つの薄膜ト
ランジスタと、 前記薄膜トランジスタ上に形成された層間絶縁物と、 前記層間絶縁物に設けられたコンタクトホールと、 前記コンタクトホールを介して前記薄膜トランジスタの
ソースもしくはドレインの一方とコンタクトする配線
と、 前記薄膜トランジスタ、層間絶縁物および配線を覆う表
面が平坦化された透光性の有機樹脂膜と、 前記透光性の有機樹脂膜の上に形成され、前記薄膜トラ
ンジスタのソースもしくはドレインの他方とコンタクト
する画素電極とを有することを特徴とする表示装置。 - 【請求項３】絶縁表面上に形成された、ソース、ドレイ
ン及びチャネル領域を有する半導体層と、ゲイト電極
と、前記チャネル領域と前記ゲイト電極とに挟まれたゲ
イト絶縁膜とにより構成される少なくとも一つの薄膜ト
ランジスタと、 前記薄膜トランジスタ上に形成された無機材料からなる
層間絶縁物と、 前記層間絶縁物に設けられたコンタクトホールと、 前記コンタクトホールを介して前記薄膜トランジスタの
ソースもしくはドレインの一方とコンタクトする配線
と、 前記薄膜トランジスタ、層間絶縁物および配線を覆う表
面が平坦化された透光性の有機樹脂膜と、 前記透光性の有機樹脂膜の上に形成され、前記薄膜トラ
ンジスタのソースもしくはドレインの他方とコンタクト
する画素電極とを有することを特徴とする表示装置。 - 【請求項４】絶縁表面上に形成された少なくとも第１お
よび第２の薄膜トランジスタを含む複数の薄膜トランジ
スタと、 少なくとも前記第１および第２の薄膜トランジスタ上に
形成された層間絶縁物と、 前記層間絶縁物に設けられたコンタクトホールと、 前記第１および第２の薄膜トランジスタのソースもしく
はドレイン電極に接続する第１の配線と、 前記第１および第２の薄膜トランジスタ、層間絶縁物、
配線を覆う平坦化された有機樹脂膜と、 前記有機樹脂上に形成され、前記第１および第２の薄膜
トランジスタの少なくとも１つに接続された、少なくと
も１つの画素電極とを有することを特徴とする表示装
置。 - 【請求項５】請求項１乃至４において、画素電極がイン
ディウム・スズ酸化物よりなる透明導電膜であることを
特徴とする表示装置。 - 【請求項６】請求項１乃至４において、有機樹脂膜が透
明ポリイミドよりなることを特徴とする表示装置。 - 【請求項７】請求項１乃至４において、表示装置に用い
られる基板は透光性であることを特徴とする表示装置。 - 【請求項８】請求項４において、第１および第２の薄膜
トランジスタは、それぞれ、Ｎチャネル型、Ｐチャネル
型であることを特徴とする表示装置。 - 【請求項９】請求項７において、第１および第２の薄膜
トランジスタが相補トランジスタ対を構成することを特
徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10094397A JP3651731B2 (ja) | 1997-04-03 | 1997-04-03 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10094397A JP3651731B2 (ja) | 1997-04-03 | 1997-04-03 | 表示装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32369590A Division JP2742725B2 (ja) | 1990-11-26 | 1990-11-26 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10171373A true JPH10171373A (ja) | 1998-06-26 |
| JP3651731B2 JP3651731B2 (ja) | 2005-05-25 |
Family
ID=14287444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10094397A Expired - Lifetime JP3651731B2 (ja) | 1997-04-03 | 1997-04-03 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3651731B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000214490A (ja) * | 1990-12-29 | 2000-08-04 | Semiconductor Energy Lab Co Ltd | テレビ受像機 |
-
1997
- 1997-04-03 JP JP10094397A patent/JP3651731B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000214490A (ja) * | 1990-12-29 | 2000-08-04 | Semiconductor Energy Lab Co Ltd | テレビ受像機 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3651731B2 (ja) | 2005-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2999271B2 (ja) | 表示装置 | |
| US7462515B2 (en) | Electro-optical device and driving method for the same | |
| KR960004150B1 (ko) | 표시장치 | |
| US6369788B1 (en) | Electro-optical device and driving method for the same | |
| US20010050664A1 (en) | Electro-optical device and driving method for the same | |
| JP2916606B2 (ja) | 表示装置 | |
| JP2767495B2 (ja) | 半導体装置および表示装置 | |
| JP3297674B2 (ja) | 表示装置 | |
| JP2742725B2 (ja) | 表示装置 | |
| JP3651731B2 (ja) | 表示装置 | |
| JP3300700B2 (ja) | 薄膜トランジスタ | |
| JP3013259B2 (ja) | 液晶表示装置 | |
| JP3270485B2 (ja) | 表示装置の駆動方法 | |
| JP3350528B2 (ja) | アクティブマトリクス型表示装置 | |
| JP2852919B2 (ja) | 液晶表示装置 | |
| JP3220092B2 (ja) | 表示装置 | |
| JP3000177B2 (ja) | 表示装置 | |
| JP3000174B2 (ja) | 表示装置の駆動方法 | |
| JP3380794B2 (ja) | 電気光学装置 | |
| JP2707157B2 (ja) | 表示装置 | |
| JP3229938B2 (ja) | 表示装置 | |
| JP3300701B2 (ja) | 電気光学装置 | |
| JP2002131784A (ja) | 反射型液晶表示装置 | |
| JP3441701B2 (ja) | 電気光学装置の作製方法 | |
| JP3330910B2 (ja) | 電気光学装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050114 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050217 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080304 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |