JPH10171373A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPH10171373A JPH10171373A JP10094397A JP10094397A JPH10171373A JP H10171373 A JPH10171373 A JP H10171373A JP 10094397 A JP10094397 A JP 10094397A JP 10094397 A JP10094397 A JP 10094397A JP H10171373 A JPH10171373 A JP H10171373A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- display device
- film transistor
- drain
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
て、表面の平坦な層間絶縁膜を提供することを課題とす
る。 【解決手段】 薄膜トランジスタの上に、第1の層間絶
縁膜を形成する。次に、第1の層間絶縁膜に形成したコ
ンタクトホールを介して、薄膜トランジスタに引出し電
極を形成する。そして、薄膜トランジスタおよび引出し
電極を覆って、表面の平坦化された有機樹脂からなる第
2の層間絶縁膜を形成する。
Description
装置、特にアクティブ型液晶表示装置に関するもので、
それぞれの画素に相補型にPチャネル型およびNチャネ
ル型の2つの薄膜型絶縁ゲイト電界効果トランジスタ
(以下TFT という) を設けてピクセルを構成せしめ、そ
のゲイト電圧と同相の出力電圧を画素に供給せしめたも
のである。また、それを補償するため、画素または/お
よび相補型の薄膜トランジスタ( 以下C/TFT という) を
2つまたはそれ以上としたものである。
表示装置が知られている。この場合、TFT にはアモルフ
ァスまたは多結晶構造の半導体を用い、1つの画素にP
またはN型のいずれか一方の導電型のみのTFT を用いた
ものである。即ち、一般にはNチャネル型TFT(NTFTとい
う) を画素に直列に連結している。その代表例を図1に
示す。
列に連結してNTFT(11)を設け、これをマトリクス配列せ
しめた。一般には640 ×480 または1260×960 と多くす
るが、この図面ではそれと同意味で単純に2×2のマト
リクス配列をさせた。このそれぞれの画素に対し周辺回
路(16),(17) より電圧を加え、所定の画素を選択的にオ
ンとし、他の画素をオフとした。するとこのTFT (11)の
オン、オフ特性が一般に良好な場合、コントラストの大
きい液晶表示装置を作ることができる。
してみると、TFT の出力即ち液晶にとっての入力( 液晶
電位という) の電圧VLC(10)は、しばしば"1"(High) と
なるべき時に"1"(High) にならず、また、逆に"0"(Low)
となるべき時に"0"(Low)にならない。液晶(12)はその動
作において本来絶縁性であり、また、TFT がオフの時に
液晶電位(VLC) は浮いた状態になる。
ため、そこに蓄積された電荷によりVLCが決められる。
この電荷は液晶がRLCで比較的小さい抵抗となったり、
ゴミ、イオン性不純物の存在によりリ−クしたり、また
TFT のゲイト絶縁膜のピンホ−ルによりRGS(15)が生じ
た場合にはそこから電荷がもれ、VLCは中途半端な状態
になってしまう。このため1つのパネル中に20万〜500
万個の画素を有する液晶表示装置においては、高い歩留
まりを成就することができない。
ネマティック) 液晶が用いられる。その液晶の配向のた
めにそれぞれの電極上にラビングした配向膜を設ける。
このラビング工程のため発生する静電気により弱い絶縁
破壊が起こり、隣の画素との間または隣の導線との間で
リ−クしたり、またゲイト絶縁膜が弱く、リ−クをした
りしてしまう。
液晶電位を1フレ−ムの間はたえず初期値と同じ値とし
て所定のレベルを保つことがきわめて重要である。しか
し実際は不良が多く、必ずしも成就しないのが実情であ
る。
題を解決し、より電流マ−ジンを大とする、即ち応答速
度を大とする。また各ピクセルにおける画素の電位、即
ち液晶電位VLCが"1","0" に充分安定して固定され、1
フレ−ム中にそのレベルがドリフトしないようにしたも
のである。
の中間の値とすることにより、中間調( グレ−スケ−
ル)を表示せしめんとしたものである。
表示装置、特にアクティブ型液晶表示装置におけるそれ
ぞれのピクセルの一方の画素を構成する電極、例えば透
明導電膜の電極に相補型のTFT の出力端を連結せしめた
ものである。そしてその入力電圧と同相の出力電圧を画
素に供給せしめた駆動方法に関するものである。即ちP
チャネル型のTFT ( 以下PTFTという) とNTFTとを相補型
(以下C/TFT という) の出力を画素に連結し、それぞれ
のピクセルの1つを構成せしめたものである。
を連結して1つのピクセルを構成せしめてもよい。さら
に1つのピクセルを2つまたはそれ以上に分割し、それ
ぞれにC/TFT を1つまたは複数個連結してもよい。
図として示す。実際のパタ−ンレイアウト(配置図)の
例をそれぞれに対応して図6、図7、図8に示す。
FTとPTFTとのゲイトを互いに連結し、さらにY軸方向の
線 Y線という)VGG(22)、またはVGG'(22') に連結し
た。またC/TFT の共通出力端を液晶(12)に連結してい
る。NTFTの入力端(VDD側) をX軸方向向の線X線とい
う)VDD(18),VDD'(18')に連結し、PTFTの入力端(V
SS側)をVss(19),Vss'(19')に連結させている。すると
VDD(18),VGG(22)が"1 "の時液晶電位(VLC)(10)は"1"
となり、またVDD(18)が"1" 、VGG(22)が"0" の時、
液晶電位(10)は"0" となる。そして液晶(12)の画素(12)
は反対の電極(23)( 一般には接地電位(13)) に対して
"1"となるとき、オンとなる。逆に液晶電位(10)が"0"の
とき液晶はオフとなる。
8)、またはVSS(19)のいずれかに固定させ得るため、フ
ロ−ティングとなることがない。
9), VDD'(18'),Vss(19')に対し、Y線はVGG(22), V
GG'(22')を第1のC/TFT を構成するNTFT(11), PTFT(2
1),第2のC/TFTを構成するNTFT(11'),PTFT(21') を共通
してVGG(22)に連結せしめた。またその2つのC/TFT の
出力を共通にして1つの液晶(12)の一方の電極である画
素(33)に連結させている。かくすると、2つのNTFTまた
は2つのPTFTのいずれか一方が多少リ−クしても同相で
あるためその画素を駆動させることができる。
の画素(33),(33')とそのそれぞれに対応してC/TFT を2
つ設けたものである。2つのC/TFT のゲイト電極を共通
とせしめ、第1の入力を行う。またそれぞれのC/TFT の
それぞれのNTFTおよびそれぞれのPTFTの入力をVDD(1
8),Vss(19)に連結したものである。かくすることによ
り、1つのピクセルの2つの画素のうち一方がTFT のリ
−ク等の不良により同相であるため非動作とならず、遅
れた動作となっても、他方が正常動作するため、マトリ
クス構成動作において不良が目立ちにくいという特長を
有する。以下に実施例に基づき、本発明を示す。
成せしめるためのもので図9を用いて示す。
造工程を図9(A) 〜(F) に基づき示す。
子製) 、LE-30(HOYA製) 、バイコ−ル7913(コ−ニング
製)等の700 ℃以下、例えば約600 ℃の熱処理に耐え得
る石英ガラス等の高価でないガラス上にマグネトロンRF
( 高周波) スパッタ法を用いてブロッキング層(36)とし
ての酸化珪素膜を1000〜3000Åの厚さに作製した。
150 ℃、出力400 〜800W、圧力0.5Pa とした。タ−ゲッ
トに石英または単結晶シリコンを用いた成膜速度は30〜
100Å/分であった。
法、スパッタ法またはプラズマCVD 法により形成した。
減圧気相法で形成する場合、結晶化温度よりも100 〜
200 ℃低い450 〜550 ℃、例えば530 ℃でジシラン(Si2
H6) またはトリシラン(Si3H8)をCVD 装置に供給して成
膜した。反応炉内圧力は30〜300 Paとした。成膜速度は
50〜250 Å/ 分であった。NTETとPTFTとのスレッシュホ
−ルド電圧(Vth) を概略同一に制御するため、ホウ素を
ジボランを用いて1×1015〜1×1018cm-3の濃度として
成膜中に添加してもよい。
を1×10-5Pa以下とし、単結晶シリコンをタ−ゲットと
して、アルゴンに水素を20〜80%混入した雰囲気で行っ
た。例えばアルゴン20%、水素80%とした。成膜温度は
150 ℃、周波数は13.56MHz、スパッタ出力は400 〜800W
とした。圧力は0.5Pa であった。
合、温度は例えば300 ℃とし、モノシラン(SiH4)または
ジシラン(Si2H6) を用いた。これらをPCVD装置内に導入
し、13.56MHzの高周波電力を加えて成膜した。
酸素が5×1021cm-3以下であることが好ましい。この酸
素濃度が高いと、結晶化させにくく、熱アニ−ル温度を
高くまたは熱アニ−ル時間を長くしなければならない。
また少なすぎると、バックライトによりオフ状態のリ−
ク電流が増加してしまう。そのため4×1019〜4×1021
cm-3の範囲とした。水素は4×1020cm-3であり、珪素4
×1022cm-3として比較すると1原子%であった。
てより結晶化を助長させるため、酸素濃度を7×1019cm
-3以下、好ましくは1×1019cm-3以下とし、ピクセル構
成するTFT のチャネル形成領域のみに酸素をイオン注入
法により5×1020〜5×1021cm-3となるように添加して
もよい。
がなされないため、この酸素の混入をより少なくし、よ
り大きいキャリア移動度を有せしめることは、高周波動
作をさせるためる有効である。
0 〜5000Å、例えば1500Åの厚さに作製の後、450 〜70
0 ℃の温度にて12〜70時間非酸化物雰囲気にて中温の加
熱処理した。例えば窒素または水素雰囲気にて600 ℃の
温度で保持した。
の酸化珪素膜が形成されているため、この熱処理で特定
の核が存在せず、全体が均一に加熱アニ−ルされる。即
ち、成膜時はアモルファス構造を有し、また水素は単に
混入しているのみである。
造から秩序性の高い状態に移り、一部は結晶状態を呈す
る。特にシリコンの成膜時に比較的秩序性の高い領域は
特に結晶化をして結晶状態となろうとする。しかしこれ
らの領域間に存在する珪素により互いの結合がなされる
ため、珪素同志は互いにひっぱりあう。レ−ザラマン分
光により測定すると単結晶の珪素のピ−ク522 cm-1より
低周波側にシフトしたピ−クが観察される。それの見掛
け上の粒径は半値巾から計算すると、50〜500Åとマイ
クロクリスタルのようになっているが、実際はこの結晶
性の高い領域は多数あってクラスタ構造を有し、各クラ
スタ間は互いに珪素同志で結合( アンカリング) がされ
たセミアモルファス構造の被膜を形成させることができ
た。
ンダリ(GB という) がないといってもよい状態を呈す
る。キャリアは各クラスタ間をアンカリングされた個所
を通じ互いに容易に移動し得るため、いわゆるGBの明確
に存在する多結晶珪素よりも高いキャリア移動度とな
る。即ちホ−ル移動度(μh)=10〜200cm2/Vsec 、電
子移動度(μe )=15〜300cm2/Vsec が得られる。
く、900 〜1200℃の高温アニ−ルにより被膜を多結晶化
すると、核からの固相成長により被膜中の不純物の偏析
がおきて、GBには酸素、炭素、窒素等の不純物が多くな
り、結晶中の移動度は大きいが、GBでのバリア(障壁)
を作ってそこでのキャリアの移動を阻害してしまう。結
果として10cm2/Vsec以上の移動度がなかなか得られない
のが実情である。
により、セミアモルファスまたはセミクリスタル構造を
有するシリコン半導体を用いている。
マスクにてフォトエッチングを施し、PTFT用の領域(2
1)(チャネル巾20μm)を図面の右側に、NTFT用の領域(1
1)を左側に作製した。
500 〜2000Å例えば1000Åの厚さに形成した。これはブ
ロッキング層としての酸化珪素膜の作製と同一条件とし
た。この成膜中に弗素を少量添加し、ナトリウムイオン
の固定化をさせてもよい。
-3の濃度に入ったシリコン膜またはこのシリコン膜とそ
の上にモリブデン(Mo)、タングステン(W),MoSi2 または
WSi2との多層膜を形成した。これを第2のフォトマスク
にてパタ−ニングして図9(B) を得た。PTFT用のゲイ
ト電極(4),NTFT用のゲイト電極(4')を形成した。例えば
チャネル長10μm、ゲイト電極としてリンド−プ珪素を
0.2 μm、その上にモリブデンを0.3 μmの厚さに形成
した。 図9(C) において、フォトレジスト(31') をフ
ォトマスクを用いて形成し、PTFT用のソ−ス(5),ドレ
イン(6) に対し、ホウ素を1〜5×1015cm-2のド−ズ量
をイオン注入法により添加した。 次に図9(D) の如
く、フォトレジスト(31)をフォトマスクを用いて形成
した。NTFT用のソ−ス(5')、ドレイン(6')としてリンを
1〜5×1015cm-2の量、イオン注入法により添加した。
た。しかし図6(B) において、ゲイト電極(4),(4')をマ
スクとしてシリコン膜上の酸化珪素を除去し、その後、
ホウ素、リンを直接珪素膜中にイオン注入してもよい。
−ルを行った。PTFTのソ−ス(5),ドレイン(6),NTFTのソ
−ス(5'), ドレイン(6')を不純物を活性化してP+、N+と
して作製した。
成領域(7),(7')がセミアモルファス半導体として形成さ
れている。
がらも、700 ℃以上にすべての工程で温度を加えること
がなくC/TFT を作ることができる。そのため、基板材料
として、石英等の高価な基板を用いなくてもよく、本発
明の大画素の液晶表示装置にきわめて適したプロセスで
ある。
しかし図9(A) のアニ−ルは求める特性により省略し、
双方を図9(D) のアニ−ルにより兼ね製造時間の短縮を
図ってもよい。図9(E) において、層間絶縁物(8) を前
記したスパッタ法により酸化珪素膜の形成として行っ
た。この酸化珪素膜の形成はLPCVD 法、光CVD 法、常圧
CVD(TEOS- オゾン) 法を用いてもよい。例えば0.2 〜0.
6 μmの厚さに形成し、その後、フォトマスクを用い
て電極用の窓(32)を形成した。
タ法により形成し、リ−ド(9),(9')およびコンタクト(2
9),(29')をフォトマスクを用いて作製した。 表面を
平坦化用有機樹脂(39)例えば透光性ポリイミド樹脂を塗
布形成し、再度の電極穴あけをフォトマスクにて行っ
た。
し、かつその出力端を液晶装置の一方の画素の電極を透
明電極としてそれに連結するため、スパッタ法によりIT
O(インジュ−ム・スズ酸化膜)を形成した。それをフォ
トマスクによりエッチングし、電極(33)を構成させ
た。このITO は室温〜150 ℃で成膜し、200 〜400 ℃の
酸素または大気中のアニ−ルにより成就した。
明導電膜の電極(33)とを同一ガラス基板(1) 上に作製し
た。
不可能とされていたTFT でも大きな移動度を作ることが
できた。そのため、初めて図2、図3、図4に示した液
晶表示装置用の各ピクセルに相補型TFT を構成させるア
クティブ型液晶表示装置を作ることができた。また周辺
回路もオンガラス化( 同一基板上に同様のTFT の製造プ
ロセスで形成する方法) が可能となった。
施例を示す。X線としてVDD(18)、VSS(19)、VDD'(1
8')、 VSS'(19')を形成した。なおY線としてVGG(2
2)、VGG'(22')を形成した。
断面図を図6(B) に示す。またB-B'の縦断面図を図6
(C) に示す。
の交差部に設け、VDD(18)とVGG'(22')との交差部にも
他の画素用のNTFT(11') が同様に設けられている。PTFT
(21)はVSS(19)とVGG(22)との交差部に設けられてい
る。VDD '(18')とVGG(22)との交差部の下側には、他の
画素用のNTFTが設けられている。C/TFT を用いたマトリ
クス構成を有せしめた。 NTFT(11)は、ドレイン(6')の
入力端のコンタクト(32)を介しX線VDD(18)に連結さ
れ、ゲイト(4) は多層形成がなされたY線VGG(22)に連
結されている。ソ−ス(5')の出力端はコンタクト(29)を
介して画素の電極(33)に連結している。
コンタクト(32') を介してX線VSS(19)に連結され、ゲ
イト(4) はY線VGG(22)に、ソ−ス(5) の出力端はコン
タクト(29') を介して画素(33)に連結している。かくし
て2本のX線(18),(19) に挟まれた間( 内側) に、透明
導電膜よりなる画素(33)とC/TFT とにより1つのピクセ
ルを構成せしめた。かかる構造を左右、上下に繰り返す
ことにより、2×2のマトリクスの1つの例またはそれ
を拡大した640 ×480 、1280×960 といった大画素の液
晶表示装置を作ることが可能となった。
いる。ここでの特長は、1つの画素に2つのTFT が相補
構成をして設けられていること、画素(33)は液晶電位V
LCを有するが、ゲイト電圧がドレイン電圧より大である
条件において、ゲイト電圧−Vthの値に固定されること
である。
2)を挟む一対の電極(33),(23) において、他方の電極(2
3)を接地電位(13)とし、それに対してNTFT(11)の入力端
が連結したVDD(19)を例えば+10V、PTFT(21)の入力端
が連結したVss(18)を例えば -10Vとすると、VlC(10)
はVGG−Vthの電圧で固定となる。さらにVGGを20〜10
Vと可変し、Vthが5.0Vの時、出力は同じ極性を有し、
かつ15〜5Vに可変する。図1に示された従来公知のNT
FTのみを用いた液晶装置に比べ、VGGの値を各ピクセル
の駆動の程度に従って変化させることにより、"0","1"
のみでなく、その中間の値即ちグレ−スケ−ルが可能で
あることがわかった。即ちVDD(18)、Vss(19)、接地(1
3)と3種類の電位を設定することができ、制御要素が1
つ増えたことがわかる。
ss(19)が新たに増えても、Vssの配線がX線として1本
増えるのみであり、液晶装置における開口率( 全面積(3
4)に対する実際に表示する液晶の面積(33)の割合) に関
しては、従来の図1の1つのみの導電型をもつTFT を各
画素に連結した場合に比べて大きくは減少せず、それほ
ど不利にならない。
ると、オ−バ−ライン配線( 上側配線) としてのアルミ
ニウム配線(41)、ゲイト電極と同じ材料によるアンダ−
ライン配線(43)( 下側配線) およびそれらのコンタクト
(42)を用いることにより、X線、Y線の交差部での多層
配線のために新たなフォトマスク数を増やす必要がなく
なっている。
膜、配向処理を施し、さらにこの基板と他方の液晶の電
極(図5(23)) を有する基板との間に一定の間隔をあけ
て公知の方法により互いに配設をした。そしてその間に
液晶を注入または配線して完成させた。
隔を約10μm程度とし、透明導電膜双方に配向膜をラビ
ング処理して形成させる必要がある。
る場合は、動作電圧を±20Vとし、セルの間隔を1.5 〜
3.5 μm例えば2.3 μmとし、反対電極(図4)(34)上
にのみ配向膜を設けラビング処理を施せばよい。
合には、配向膜は不用であり、スイッチング速度を大と
するため、動作電圧は±10〜±15Vとし、セル間隔は1
〜10μmと薄くした。
も不用のため、反射型としても、また透過型としても光
量を大きくすることができる。そしてその液晶はスレッ
シュホ−ルドがないため、本発明のC/TFT に示す如く、
明確なスレッシュホ−ルド電圧が規定されるC/TFT 型と
することにより、大きなコントラストとクロスト−ク
(隣の画素との悪干渉)を除くことができた。
に対応したものである。この図面より明らかな如く、Y
線のVGG(22)を中央に配設し、X線のVDD(18)、Vss(1
9)に挟まれた部分を1つのピクセル(34)としている。1
つのピクセルは1つの透明導電膜の画素(33)および2つ
のNTFT(11),(11')、2つのPTFT(21),(21')よりなる2つ
のC/TFT に連結させている。ゲイト電極はすべてVGG(2
2)に連結され、2つのNTFT(11), (11')はVDD(18)に、
また2つのPTFTの(21),(21')はVss(19)に連結されてい
る。これら2つのNTFTの一方またはPTFTの一方が、ゲイ
ト電極とチャネル形成領域との間にリ−クがあり不良で
あった場合でも、同相であるためピクセルとしての動作
をさせることができる。その他は実施例2と同じであ
り、このC/TFT は実施例1を用いた。
に対応するものである。1つのピクセルが2つのC/TFT
と2つの画素よりなっている。即ちNTFT(11)、PTFT(21)
よりなるC/TFT の出力と連結した液晶(12)の画素(33)
と、他のNTFT(11') とPTFT(21') よりなるC/TFT の出力
に連結した液晶(12') の画素(33') とが1つのピクセル
(34)を構成している。画素(33)と(33') とが1つのピク
セルを構成する合わせた画素(33)に対応する。
にしか動作しなくなっても、他方の画素が正常動作を
し、カラ−化をした時、グレ−スケ−ルの劣化の程度を
下げることができた。その他、ここに記載されていない
ことは実施例1、2に記されたことと同様である。
れた各画素に連結することにより、 1)グレ−スケ−ル(中間調)の成就 2)C/TFT の出力であり画素の電圧例えば液晶電位 をフ
ロ−ティングとしない 3)動作マ−ジンの拡大 4)不良TFT が一部にあっても同相出力であるため その
補償をある程度行うことができる 5)作製に必要なフォトマスク数はNTFTのみの従来 例に
比べて図9(C) および(D) のフォトマス ク、と2
回多くなるのみである 6)キャリアの移動度がアモルファス珪素を用いた 場合
に比べ10倍以上も大きいため、TFT の大き さを小さく
でき、1つのピクセル内に2つのTFT をつけても開口
率の減少をほとんど伴わない という多くの特長を有する。
クティブTFT 液晶装置に比べて、数段の製造歩留まりと
画面の鮮やかさを成就できるようになった。
体としてセミアモルファスまたはセミクリスタルを用い
た。しかし同じ目的のために可能であるならば他の結晶
構造の半導体を用いてもよい。またセルフアライン型の
C/TFT により高速処理を行った。しかしイオン注入法を
用いずに非セルフアライン方式によりTFT を作ってもよ
い。またスタがー型でなく逆スタがー型のTFT であって
もよいことはいうまでもない。
の液晶表示装置または反射型の液晶表示装置として用い
得る。また液晶材料としては前記したTN液晶、FLC 液
晶、分散型液晶、ポリマ型液晶を用い得る。 またゲス
トホスト型、誘電異方性型のネマチック液晶にイオン性
ド−パントを添加して電界を印加することによってネマ
チック液晶としコレステリック液晶との混合体に電界を
印加して、ネマチック相とコレステリック相との間で相
変化を生じさせ、透明ないし白濁の表示を実現する相転
移液晶を用いることもできる。また液晶以外では、例え
ば染料で着色した有機溶媒中にこれと色の異なる顔料粒
子を分散させたいわゆる電気泳動表示用分散系を用いる
こともできることを付記する。
いた時、C/TFT の出力は液晶電位となる。また液晶以外
の媒体を用いることもあるため、一般にはC/TFT の出力
の電圧と記した。
タ) を用いた液晶装置を示す。
晶装置の回路図を示す。
晶装置の回路図を示す。
晶装置の回路図を示す。
平面図(A) 、縦断面図(B),(C) を示す。
図面である。
図面である。
方法を示す。
型薄膜トランジスタ(NTFT) (12),(12'),(12A),(12'A),(12B),(12'B)・・・・液晶 (14),(15) ・リ−クをさせる抵抗 (16),(17) ・周辺回路 (18),(18')・VDD(X線の1つ) (19),(19')・Vss(X線の1つ) (21),(21'),(21A),(21'A),(21B),(21'B)・・Pチャネル
型薄膜トランジスタ(PTFT) (22),(22')・VGG、VGG'(Y線) (23),(33),(33'),(33A),(33'A),(33B),(33'B)・・・・
透明電極で作られた画素 (34)・・・・ピクセル (36)・・・・ブロッキング層 〜・・・フォトマスクを用いたプロセス
Claims (9)
- 【請求項1】絶縁表面の上に形成された、ソース、ドレ
イン及びチャネル領域を有する半導体層と、ゲイト電極
と、前記チャネル領域と前記ゲイト電極とに挟まれたゲ
イト絶縁膜とにより構成される少なくとも一つの薄膜ト
ランジスタと、 前記薄膜トランジスタ上に形成された層間絶縁物と、 前記層間絶縁物に設けられたコンタクトホールと、 前記コンタクトホールを介して前記薄膜トランジスタの
ソースもしくはドレインの一方とコンタクトする配線
と、 前記薄膜トランジスタ、層間絶縁物および配線を覆う表
面が平坦化された有機樹脂膜と、 前記有機樹脂膜の上に形成され、前記薄膜トランジスタ
のソースもしくはドレインの他方とコンタクトする画素
電極とを有することを特徴とする表示装置。 - 【請求項2】絶縁表面上に形成された、ソース、ドレイ
ン及びチャネル領域を有する半導体層と、ゲイト電極
と、前記チャネル領域と前記ゲイト電極とに挟まれたゲ
イト絶縁膜とにより構成される少なくとも一つの薄膜ト
ランジスタと、 前記薄膜トランジスタ上に形成された層間絶縁物と、 前記層間絶縁物に設けられたコンタクトホールと、 前記コンタクトホールを介して前記薄膜トランジスタの
ソースもしくはドレインの一方とコンタクトする配線
と、 前記薄膜トランジスタ、層間絶縁物および配線を覆う表
面が平坦化された透光性の有機樹脂膜と、 前記透光性の有機樹脂膜の上に形成され、前記薄膜トラ
ンジスタのソースもしくはドレインの他方とコンタクト
する画素電極とを有することを特徴とする表示装置。 - 【請求項3】絶縁表面上に形成された、ソース、ドレイ
ン及びチャネル領域を有する半導体層と、ゲイト電極
と、前記チャネル領域と前記ゲイト電極とに挟まれたゲ
イト絶縁膜とにより構成される少なくとも一つの薄膜ト
ランジスタと、 前記薄膜トランジスタ上に形成された無機材料からなる
層間絶縁物と、 前記層間絶縁物に設けられたコンタクトホールと、 前記コンタクトホールを介して前記薄膜トランジスタの
ソースもしくはドレインの一方とコンタクトする配線
と、 前記薄膜トランジスタ、層間絶縁物および配線を覆う表
面が平坦化された透光性の有機樹脂膜と、 前記透光性の有機樹脂膜の上に形成され、前記薄膜トラ
ンジスタのソースもしくはドレインの他方とコンタクト
する画素電極とを有することを特徴とする表示装置。 - 【請求項4】絶縁表面上に形成された少なくとも第1お
よび第2の薄膜トランジスタを含む複数の薄膜トランジ
スタと、 少なくとも前記第1および第2の薄膜トランジスタ上に
形成された層間絶縁物と、 前記層間絶縁物に設けられたコンタクトホールと、 前記第1および第2の薄膜トランジスタのソースもしく
はドレイン電極に接続する第1の配線と、 前記第1および第2の薄膜トランジスタ、層間絶縁物、
配線を覆う平坦化された有機樹脂膜と、 前記有機樹脂上に形成され、前記第1および第2の薄膜
トランジスタの少なくとも1つに接続された、少なくと
も1つの画素電極とを有することを特徴とする表示装
置。 - 【請求項5】請求項1乃至4において、画素電極がイン
ディウム・スズ酸化物よりなる透明導電膜であることを
特徴とする表示装置。 - 【請求項6】請求項1乃至4において、有機樹脂膜が透
明ポリイミドよりなることを特徴とする表示装置。 - 【請求項7】請求項1乃至4において、表示装置に用い
られる基板は透光性であることを特徴とする表示装置。 - 【請求項8】請求項4において、第1および第2の薄膜
トランジスタは、それぞれ、Nチャネル型、Pチャネル
型であることを特徴とする表示装置。 - 【請求項9】請求項7において、第1および第2の薄膜
トランジスタが相補トランジスタ対を構成することを特
徴とする表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10094397A JP3651731B2 (ja) | 1997-04-03 | 1997-04-03 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10094397A JP3651731B2 (ja) | 1997-04-03 | 1997-04-03 | 表示装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32369590A Division JP2742725B2 (ja) | 1990-11-26 | 1990-11-26 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10171373A true JPH10171373A (ja) | 1998-06-26 |
JP3651731B2 JP3651731B2 (ja) | 2005-05-25 |
Family
ID=14287444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10094397A Expired - Lifetime JP3651731B2 (ja) | 1997-04-03 | 1997-04-03 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3651731B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000214490A (ja) * | 1990-12-29 | 2000-08-04 | Semiconductor Energy Lab Co Ltd | テレビ受像機 |
-
1997
- 1997-04-03 JP JP10094397A patent/JP3651731B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000214490A (ja) * | 1990-12-29 | 2000-08-04 | Semiconductor Energy Lab Co Ltd | テレビ受像機 |
Also Published As
Publication number | Publication date |
---|---|
JP3651731B2 (ja) | 2005-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2999271B2 (ja) | 表示装置 | |
US7462515B2 (en) | Electro-optical device and driving method for the same | |
KR960004150B1 (ko) | 표시장치 | |
US6369788B1 (en) | Electro-optical device and driving method for the same | |
US20010050664A1 (en) | Electro-optical device and driving method for the same | |
JP2916606B2 (ja) | 表示装置 | |
JP2767495B2 (ja) | 半導体装置および表示装置 | |
JP3297674B2 (ja) | 表示装置 | |
JP2742725B2 (ja) | 表示装置 | |
JP3651731B2 (ja) | 表示装置 | |
JP3300700B2 (ja) | 薄膜トランジスタ | |
JP3013259B2 (ja) | 液晶表示装置 | |
JP3270485B2 (ja) | 表示装置の駆動方法 | |
JP3350528B2 (ja) | アクティブマトリクス型表示装置 | |
JP2852919B2 (ja) | 液晶表示装置 | |
JP3220092B2 (ja) | 表示装置 | |
JP3000177B2 (ja) | 表示装置 | |
JP3000174B2 (ja) | 表示装置の駆動方法 | |
JP3380794B2 (ja) | 電気光学装置 | |
JP2707157B2 (ja) | 表示装置 | |
JP3229938B2 (ja) | 表示装置 | |
JP3300701B2 (ja) | 電気光学装置 | |
JP2002131784A (ja) | 反射型液晶表示装置 | |
JP3441701B2 (ja) | 電気光学装置の作製方法 | |
JP3330910B2 (ja) | 電気光学装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050217 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080304 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |