JP2707157B2 - 表示装置 - Google Patents
表示装置Info
- Publication number
- JP2707157B2 JP2707157B2 JP41866490A JP41866490A JP2707157B2 JP 2707157 B2 JP2707157 B2 JP 2707157B2 JP 41866490 A JP41866490 A JP 41866490A JP 41866490 A JP41866490 A JP 41866490A JP 2707157 B2 JP2707157 B2 JP 2707157B2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- thin film
- film transistor
- liquid crystal
- channel thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
置、特にアクティブ型液晶表示装置に関するもので、そ
れぞれの画素に相補型にPチャネル型およびNチャネル
型の2つの薄膜型絶縁ゲイト電界効果トランジスタ(以
下TFTという)を設けてピクセルを構成した表示装置
に関するものである。
FTを用いたアクティブ型の液晶表示装置が知られてい
る。この場合、TFTにはアモルファスまたは多結晶構
造の半導体を用い、1つの画素にPまたはN型のいずれ
か一方の導電型のみのTFTを用いたものである。即
ち、一般にはNチャネル型TFT(NTFTという)を
画素に直列に連結している。その代表例を図6に示す。
装置は480×640、または1260×960と非常
に多くの画素を有している。図6ではこれらと同じ意味
を示すもので、説明を簡単にするために2×2のマトリ
クス配列で示している。複数のゲイト線G1,G2と複
数の信号線D1,D2とを直交して配置し、そのマトリ
クス状の交差部に画素表示素子を設けている。この画素
表示素子は液晶部102とTFT部101で構成されて
いる。それぞれの画素に対して周辺回路106、107
から信号を加えて所定の画素を選択的にオンまたはオフ
して表示をおこなう。
製して表示をさせた場合、TFTの出力、即ち液晶にと
っての入力(液晶電位という)の電圧VLC100は、
しばしば“1”(High)となるべき時に“1”(H
igh)にならず、また、逆に“0”(Low)となる
べき時に“0”(Low)にならない。これは、画素に
信号を加えるスイッチング素子、つまりTFTの特性に
対称性がないために発生する。すなわち、画素電極への
充電の様子と放電の様子に電気特性上のかたよりがある
ためである。そして、液晶102はその動作において本
来絶縁性であり、また、TFTがオフの時に液晶電位
(VLC)は浮いた状態になる。この液晶102は等価
的にキャパシタであるため、そこに蓄積された電荷によ
りVLCが決められる。この電荷は液晶がRLCで比較
的小さい抵抗となったり、ゴミやイオン性不純物の存在
によりリークしたり、またTFTのゲイト絶縁膜のピン
ホールによりRGS105が生じた場合にはそこから電
荷がもれ、VLCは中途半端な状態になってしまう。こ
のため1つのパネル中に20万〜500万個の画素を有
する液晶表示装置においては、高い歩留まりを成就する
ことができないという問題があった。
ネマティック)液晶が用いられる。その液晶の配向のた
めにそれぞれの電極上にラビングした配向膜を設ける。
このラビング工程のため発生する静電気により弱い絶縁
破壊が起こり、隣の画素との間または隣の導線との間で
リークしたり、またゲイト絶縁膜が弱く、リークをした
りしてしまう。
示装置においては、液晶電位を1フレームの間はたえず
初期値と同じ値として所定のレベルを保つことがきわめ
て重要である。しかし実際はアクティブ素子の動作不良
が多く、必ずしも液晶電位を1フレームの間はたえず初
期値と同じ値として所定のレベルを保てないのが実情で
ある。
電流マージンを大とする、即ち応答速度を大とする。ま
た各ピクセルにおける画素の電位、即ち液晶電位VLC
が“1”,“0”に充分安定して固定され、1フレーム
中にそのレベルがドリフトしないようにしたものであ
る。
の第1及び第2の信号線が、Y方向に第3の信号線がマ
トリクス配線されており、前記信号線の交差部分に相補
型構成の薄膜トランジスタと画素電極が設けられた表示
装置であって、第1の画素に接続されたNチャネル薄膜
トランジスタのソース(ドレイン)部をX方向の一対の
信号線のうちの第1の信号線に接続し、第1の画素に接
続されたPチャネル薄膜トランジスタのソース(ドレイ
ン)部をX方向の一対の信号線のうちの第2の信号線に
接続し、前記第1の画素と隣合いかつ同じ第3の信号線
に接続された第2の画素に接続されたPチャネル薄膜ト
ランジスタのソース(ドレイン)部は他のX方向の一対
の信号線のうちの第2の信号線に接続されており、前記
第1の画素のPチャネル薄膜トランジスタが接続された
第2の信号線と前記第2の画素のPチャネル薄膜トラン
ジスタが接続された第2の信号線とは隣合って設けられ
ていることを特徴とする表示装置。
された薄膜トランジスタへの信号線が隣合った画素間で
同じ機能を持つもの同士がその近傍に設けられているこ
とを特徴とするものであります。つまり、となりあった
画素間では例えばNTFTの信号線かPTFTの信号線
がとなりあって設けられていることを特徴とするもので
あります。
は、1つの画素に2つまたはそれ以上のC/TFTを連
結して1つのピクセルを構成せしめてもよい。さらに1
つのピクセルを2つまたはそれ以上に分割し、それぞれ
にC/TFTを1つまたは複数個連結してもよい。
C/TFTを実際に駆動する際にPTFTとNTFTが
となりあっており、かつその入力の信号が印加された場
合、最大2倍のVDD(VSS)の電圧が信号線間に加
わることになり、この信号線間でリークが発生すること
がなく、となりあった信号線は同じ機能(NTFTへの
信号線同士あるいはPTFTへの信号線同士)を持つた
め最大VDD(VSS)程度の電圧しか信号線間に加わ
らない、従ってこの部分でのリークが少ないという特徴
を持つものであります。
例を図1、図3、図5に回路図として示す。また、実際
のパターンレイアウト(配置図)の例をそれぞれに対応
して図7、図8、図9に示す。説明を簡単にするため、
ここでは2×2のマトリクス構成を例として説明をおこ
なう。図1の2×2のマトリクスの例においてNTFT
とPTFTとのゲイトを互いに連結し、さらにY軸方向
の第3の信号線3または4に連結し、またC/TFTの
共通出力端を液晶15に連結している。NTFTの入力
端(10側)をX軸方向の一対の信号線のうちの第1の
信号線5または7に連結し、PTFTの入力端(20
側)をX軸方向の一対の信号線のうちの第2の信号線8
または6に連結させている。
るように一対の第1の信号線5と第2の信号線8間にオ
ンの信号波形が印加されている期間に第3の信号線3に
対しオンの信号波形を印加した時、液晶電位(VLC)
14は第1の信号線に印加された電圧VGG−Vthと
なる。また一対の第1の信号線5と第2の信号線8間に
オフの信号波形が印加されている期間に第3の信号線3
もオフの信号波形が印加された時、液晶電位(VLC)
14は電位を持たない。さらにまた、一対の第1の信号
線5と第2の信号線8間にオンの信号波形が印加されて
いる期間に第3の信号線3に対しオンの信号波形を印加
しない時、液晶電位(VLC)14は同様に電位を持た
ない。かくの如く液晶電位(VLC)14は第3の信号
線に印加する電圧に従って与えられるものであり、この
信号線に加える信号の電圧を可変することにより液晶に
加える電位差を任意に可変することができる。
OFFSETが印加されており、実際に液晶15に加わ
る電圧はVGG+VOFFSET−Vth、あるいはV
OFFSETの2値となる。本発明の駆動方法では対抗
電極に加えるオフセット電圧VOFFSETを可変し
て、液晶駆動のオンとオフを任意に変更することができ
る。また、液晶を実際に駆動する際のしきい値が液晶材
料よって異なっているため、その液晶の持つ値に合わせ
為にこのオフセット電圧VOFFSETを可変するだけ
で、任意のしきい値合わせることができる。
線8間にオンの信号波形が印加されている期間に共通の
第3の信号線につながれた隣の画素のC/TFTにも同
様に一対の第1及び第2の信号線にオフ信号が印加され
た場合、信号線8と信号線6の間はVSSの電位差しか
印加されず、通常の場合の半分の電位差となる。よっ
て、この信号線間でのリークが減り、同じリークの程度
まで許容できるのなら、信号線間の間隔を丁度半分とす
ることができる。
成するNTFT13PTFT22と第2のC/TFTを
構成するNTFT24、PTFT25の4つのゲイト電
極を共通してY方向の第3の信号線3に連結せしめ、N
TFT13とNTFT24入力端を共通化してX方向の
第2の信号線8にPTFT22とPTFT25入力端を
共通化してX方向の第1の信号線5に接続させた。また
その2つのC/TFTの出力を共通にして1つの液晶1
5の一方の電極である画素電極17に連結させている。
かくすると、2つのNTFTまたは2つのPTFTのい
ずれか一方が多少リークしても同相であるためその画素
を駆動させることができる。
の画素電極17、26とそのそれぞれに対応してC/T
FTを2つ設けたものである。2つのC/TFTのゲイ
ト電極を共通とせしめ、第1の入力をおこなう。またそ
れぞれのC/TFTのそれぞれのNTFTおよびそれぞ
れのPTFTの入力を第1の信号線5および第2の信号
線8に連結したものである。かくすることにより、1つ
のピクセルの2つの画素のうち一方がTFTのリーク等
の不良により非動作とならない。また、遅れた動作とな
っても、他方が正常動作するため、マトリクス構成動作
において不良が目立ちにくいという特長を有する。
液晶表示装置を用いて説明をおこなう。この回路構成に
対応する実際の電極等の配置構成を図7に示している。
これらは説明を簡単にする為2×2に相当する部分のみ
記載されている。
作製方法を図10を使用して説明する。図10(A)に
おいて、石英ガラス等の高価でない700℃以下、例え
ば約600℃の熱処理に耐え得るガラス50上にマグネ
トロンRF(高周波)スパッタ法を用いてブロッキング
層51としての酸化珪素膜を1000〜3000Åの厚
さに作製する。プロセス条件は酸素100%雰囲気、成
膜温度15℃、出力400〜800W、圧力0.5Pa
とした。ターゲットに石英または単結晶シリコンを用い
た成膜速度は30〜100Å/分であった。
相)法、スパッタ法またはプラズマCVD法により形成
した。減圧気相法で形成する場合、結晶化温度よりも1
00〜200℃低い450〜550℃、例えば530℃
でジシラン(Si2H6)またはトリシラン(Si3H
8)をCVD装置に供給して成膜した。反応炉内圧力は
30〜300Paとした。成膜速度は50〜250Å/
分であった。NTFTとPTFTとのスレッシュホール
ド電圧(Vth)に概略同一に制御するため、ホウ素を
ジボランを用いて1×1015〜1×1018cm−3
の濃度として成膜中に添加してもよい。
背圧を1×10−5Pa以下とし、単結晶シリコンをタ
ーゲットとして、アルゴンに水素を20〜80%混入し
た雰囲気でおこなった。例えばアルゴン20%、水素8
0%とした。成膜温度は150℃、周波数は13.56
MHz、スパッタ出力は400〜800W、圧力は0.
5Paであった。
する場合、温度は例えば300℃とし、モノシラン(S
iH4)またはジシラン(Si2H6)を用いた。これ
らをPCVD装置内に導入し、13.56MHzの高周
波電力を加えて成膜した。
酸素が5×1021cm−3以下であることが好まし
い。この酸素濃度が高いと、結晶化させにくく、熱アニ
ール温度を高くまたは熱アニール時間を長くしなければ
ならない。また少なすぎると、バックライトによりオフ
状態のリーク電流が増加してしまう。そのため4×10
19〜4×1021cm−3の範囲とした。水素は4×
1020cm−3であり、シリコン4×1022cm
−3として比較すると1原子%であった。また、ソー
ス、ドレインに対してより結晶化を助長させるため、酸
素濃度を7×1019cm−3以下、好ましくは1×1
019cm−3以下とし、ピクセル構成するTFTのチ
ャネル形成領域のみに酸素をイオン注入法により5×1
020〜5×1021cm−3となるように添加しても
よい。その時周辺回路を構成するTFTには光照射がな
されないため、この酸素の混入をより少なくし、より大
きいキャリア移動度を有せしめることは、高周波動作を
させるためる有効である。
00〜5000Å、例えば1500Åの厚さに作製の
後、450〜700℃の温度にて12〜70時間非酸化
物雰囲気にて中温の加熱処理、例えば水素雰囲気下にて
600℃の温度で保持した。シリコン膜の下の基板表面
にアモルファス構造の酸化珪素膜が形成されているた
め、この熱処理で特定の核が存在せず、全体が均一に加
熱アニールされる。即ち、成膜時はアモルファス構造を
有し、また水素は単に混入しているのみである。
ス構造から秩序性の高い状態に移り、一部は結晶状態を
呈する。特にシリコンの成膜後の状態で比較的秩序性の
高い領域は特に結晶化をして結晶状態となろうとする。
しかしこれらの領域間に存在するシリコンにより互いの
結合がなされるため、シリコン同志は互いにひっぱりあ
う。レーザラマン分光により測定すると単結晶のシリコ
ンのピーク522cm−1より低周波側にシフトしたピ
ークが観察される。それの見掛け上の粒径は半値巾から
計算すると、50〜500Åとマイクロクリスタルのよ
うになっているが、実際はこの結晶性の高い領域は多数
あってクラスタ構造を有し、各クラスタ間は互いにシリ
コン同志で結合(アンカリング)がされたセミアモルフ
ァス構造の被膜を形成させることができた。
ンダリ(以下GBという)がないといってもよい状態を
呈する。キャリアは各クラスタ間をアンカリングされた
個所を通じ互いに容易に移動し得るため、いわゆるGB
の明確に存在する多結晶シリコンよりも高いキャリア移
動度となる。即ちホール移動度(μh)=10〜200
cm2/VSec、電子移動度(μe)=15〜300
cm2/VSecが得られる。
く、900〜1200℃の高温アニールにより被膜を多
結晶化すると、核からの固相成長により被膜中の不純物
の偏析がおきて、GBには酸素、炭素、窒素等の不純物
が多くなり、結晶中の移動度は大きいが、GBでのバリ
ア(障壁)を作ってそこでのキャリアの移動を阻害して
しまう。結果として10cm2/Vsec以上の移動度
がなかなか得られないのが実情である。即ち、本実施例
ではかくの如き理由により、セミアモルファスまたはセ
ミクリスタル構造を有するシリコン半導体を用いてい
る。
のフォトマスクにてフォトエッチングを施し、PTF
T用の領域22(チャネル巾20μm)を図面の右側
に、NTFT用の領域13を左側に作製した。
500〜2000Å例えば1000Åの厚さに形成し
た。これはブロッキング層としての酸化珪素膜の作製と
同一条件とした。この成膜中に弗素を少量添加し、ナト
リウムイオンの固定化をさせてもよい。
21cm−3の濃度に入ったシリコン膜またはこのシリ
コン膜とその上にモリブデン(Mo)、タングステン
(W),MoSi2またはWSi2との多層膜を形成し
た。これを第2のフオトマスクにてパターニングして
図13(B)を得た。PTFT用のゲイト電極21、N
TFT用のゲイト電極9を形成した。例えばチャネル長
10μm、ゲイト電極としてリンドープシリコンを0.
2μm、その上にモリブデンを0.3μmの厚さに形成
した。図10(C)において、フォトレジスト57をフ
ォトマスクを用いて形成し、PTFT用のソース18
ドレイン20に対し、ホウ素を1〜5×1015cm
−2のドーズ量でイオン注入法により添加した。 次に
図10(D)の如く、フォトレジスト61をフォトマス
クを用いて形成した。NTFT用のソース10、ドレ
イン12としてリンを1〜5×1015cm−2のドー
ズ量でイオン注入法により添加した。
った。しかし図10(B)において、ゲイト電極21、
9をマスクとしてシリコン膜上の酸化珪素を除去し、そ
の後、ホウ素、リンを直接シリコン膜中にイオン注入し
てもよい。
熱アニールをおこなった。PTFTのソース18、ドレ
イン20、NTFTのソース10、ドレイン12を不純
物を活性化してP+、N+として作製した。またゲイト
電極21、9下にはチャネル形成領域19、11がセミ
アモルファス半導体として形成されている。
がらも、700℃以上にすべての工程で温度を加えるこ
とがなくC/TFTを作ることができる。そのため、基
板材料として、石英等の高価な基板を用いなくてもよ
く、本発明の大画素の液晶表示装置にきわめて適したプ
ロセスである。
(D)で2回おこなった。しかし図10(A)のアニー
ルは求める特性により省略し、双方を図10(D)のア
ニールにより兼ね製造時間の短縮を図ってもよい。図1
1(A)において、層間絶縁物65を前記したスパッタ
法により酸化珪素膜の形成としておこなった。この酸化
珪素膜の形成はLPCVD法、光CVD法、常圧CVD
法を用いてもよい。例えば0.2〜0.6μmの厚さに
形成し、その後、フォトマスクを用いて電極用の窓6
6を形成した。さらに、これら全体にアルミニウムをス
パッタ法により形成し、リード71、72およびコンタ
クト67、68をフォトマスクを用いて作製した後、
表面を平坦化用有機樹脂69例えば透光性ポリイミド樹
脂を塗布形成し、再度の電極穴あけをフォトマスクに
ておこなった。
補型構成とし、かつその出力端を液晶装置の一方の画素
の電極を透明電極としてそれに連結するため、スパッタ
法によりITO(インジューム・スズ酸化膜)を形成し
た。それをフォトマスクによりエッチングし、電極1
7を構成させた。このITOは室温〜150℃で成膜
し、200〜400℃の酸素または大気中のアニールに
より成就した。かくの如くにしてPTFT22とNTF
T13と透明導電膜の電極17とを同一ガラス基板50
上に作製した。得られたTFTの電気的な特性はPTF
Tで移動度は20(cm2/Vs)、Vthは−5.9
(V)で、NTFTで移動度は40(cm2/Vs)、
Vthは5.0(V)であった。
置用の一方の基板と他方ガラス基板上に全面に透明電極
を設け、これら基板を張り合わせて液晶セルを形成し、
この中にTNの液晶材料を注入した。この液晶表示装置
の電極等の配置の様子を図7に示している。NTFT1
3を第1の信号線5と第3の信号線3との交差部に設
け、第1の信号線5と第3の信号線4との交差部にも他
の画素用のNTFTが同様に設けられている。一方PT
FTは第2の信号線8と第3の信号線3との交差部に設
けられている。また、隣接した他の第1の信号線6と第
3の信号線3との交差部には、他の画素用のPTFTが
設けられており、同様に第1の信号線6と第3の信号線
4との交差部にはPTFTがもうけられている。このよ
うなC/TFTを用いたマトリクス構成を有せしめた。
NTFT13は、ドレイン10の入力端のコンタクトを
介し第1の信号線5に連結され、ゲイト9は多層配線形
成がなされた信号線3に連結されている。ソース12の
出力端はコンタクトを介して画素の電極17に連結して
いる。
端がコンタクトを介して第2の信号線8に連結され、ゲ
イト21は信号線3に、ソース18の出力端はコンタク
トを介してNTFTと同様に画素電極17に連結してい
る。また、同じ第3の信号線に接続され、かつとなりに
設けられた我のC/TFTはPTFT22が第2の信号
線6にNTFT13が第1の信号線7に接続されており
PTFT接続された第2の信号線同士がとなりあってい
る。かくして一対の信号線5、8に挟まれた間(内側)
に、透明導電膜よりなる画素23とC/TFTとにより
1つのピクセルを構成せしめた。かかる構造を左右、上
下に繰り返すことにより、2×2のマトリクスをそれを
拡大した640×480、1280×960といった大
画素の液晶表示装置とすることができる。
Tが相補構成をして設けられていることにより、画素電
極17は3つの値の液晶電位VLCに固定されることで
ある。
される信号線間に加わる電位差は最大VSSでありリー
クが少ない。
は、第3の信号線の信号の電圧、本実施例では信号線の
パルス電圧と対抗電極のオフセット電圧よりTFTのV
th分を差し引いた分の電位である。すなわち、信号線
のパルス電圧を任意に可変するとそれに従って液晶に実
際に加わる電位差を可変することができる。これにより
階調表示をおこなうことができる。特に液晶駆動のしき
い値が明確でないもの、すなわちスレッショルドがなだ
らかな分散型液晶等には特によく適した駆動法で十分な
階調表示をおこなうことができる。
画面に対して、複数フレームの駆動信号を液晶に印加す
ることにより1画面を表示する場合は特定の画素に加え
る選択信号を全フレーム数より減らすことにより、容易
に階調表示をおこなうことができる。
いるならば、液晶容器の基板間隔を約10μm程度と
し、透明導電膜双方に配向膜を設け、それをラビング処
理して形成させる必要がある。
用いる場合は、動作電圧を±20Vとし、セルの間隔を
1.5〜3.5μm例えば2.3μmとし、対抗電極1
6上にのみ配向膜を設けラピング処理を施せばよい。
合には、配向膜は不用であり、スイッチング速度を大と
するため、動作電圧は±10〜±15Vとし、セル間隔
は1〜10μmと薄くした。
も不用のため、反射型としても、また透過型としても光
量を大きくすることができる。そしてその液晶はスレッ
シュホールドがないため、本発明のように、明確なスレ
ッシュホールド電圧が規定されるC/TFT型とするこ
とにより、大きなコントラストとクロストーク(隣の画
素との悪干渉)を除くことができた。
は本実施例で使用した材料以外をも使用できる。
晶表示装置の構成を有するものを使用して、本実施例を
おこなった。この図面より明らかな如く、Y線の信号線
3を中央に配設し、一対の信号線の第1の信号線5と第
2の信号線8に挟まれた部分を1つのピクセル23とし
ている。1つのピクセルは1つの透明導電膜の画素17
およひ2つのNTFT13、24と、2つのPTFT2
2、25よりなる2つのC/TFTに連結させている。
ゲイト電極はすべて第3の信号線3に連結され、2つの
NTFTは第2の信号線8に、また2つのPTFTは第
1の信号線5に連結されている。また、となりの画素に
設けられたC/TFTのNTFTは第2の信号線6にP
TFTは第1の信号線7に接続されている。さらにこれ
ら2つのC/TFTの一方が、ゲイト電極とチャネル形
成領域との間にリークがあり不良であった場合でも、ピ
クセルとしての動作をさせることができる。
FTが設けられていることにより、画素電極17は3つ
の値の液晶電位VLCに固定されることである。 ま
た、NTFTがとなりあい、それに接続される信号線間
に加わる電位差は最大VSSでありリークが少ない。
4に示されているように一対の第1の信号線5と第2の
信号線8間にオンの信号波形が印加されている期間に第
3の信号線3に対しオンの信号波形を印加した時、液晶
電位(VLC)14は第1の信号線に印加された電圧V
DDとなる。また一対の第1の信号線5と第2の信号線
8間にオフの信号波形が印加されている期間に第3の信
号線3もオフの信号波形が印加された時、液晶電位(V
LC)14は電位を持たない。さらにまた、一対の第1
の信号線5と第2の信号線8間にオフの信号波形が印加
されている期間に第3の信号線3に対しオンの信号波形
を印加しない時、液晶電位(VLC)14は第2の信号
線に印加された電圧VSSとなる。かくの如く液晶電位
(VLC)14はVDDまたはVSSに固定させ得るた
め、フローティングとなることがない。
晶表示装置の構成を有するものを使用して、本実施例を
おこなった。この図面より明らかな如く、Y線の信号線
3を中央に配設し、一対の信号線の第1の信号線5と第
2の信号線8に挟まれた部分を1つのピクセル23とし
ている。1つのピクセルは2つの透明導電膜の画素電極
17、26から構成され、画素17はNTFT13とP
TFT22が接続され、画素26にはNTFT24と、
PTFT25がおのおのC/TFT構成として連結させ
ている。ゲイト電極はすべて信号線3に連結され、2つ
のNTFTは第1の信号線5に、また2つのPTFTは
第2の信号線8に連結されている。また、となりの画素
に設けられたC/TFTのPTFTは第2の信号線6に
NTFTは第1の信号線7に接続されている。これら2
つのC/TFTの一方が、ゲイト電極とチャネル形成領
域との間にリークがあり不良であった場合でも、ピクセ
ルとしての動作をさせることができる。 かくすると、
たとえ一方の画素が中途半端にしか動作しなくなって
も、他方の画素が正常動作をし、カラー化をした時、グ
レースケールの劣化の程度を下げることができた。
設けられた2本の第2の信号線8、6とを同一の材料
で、先ず一本の配線として基板上にパターニング形成す
る。そしてその後の工程において、この配線をエキシマ
レーザパターンで2本に分割した。この場合、この2本
の信号線間の間隔を狭くでき、表示装置の開口率を向上
させることができた。また製造工程上で使用するマスク
の要求精度が低くなり、製造歩留りの向上と、マスク費
用を安くすることが可能となった。
り、液晶電位をフローティングとしないため、安定した
表示をおこなうことができる。また、アクティブ素子と
してのC/TFTの駆動能力が高いため、動作マージン
を拡大でき、さらに周辺の駆動回路をより簡単にするこ
とが可能で表示装置の小型化、製造コストの低減に効果
がある。また、3本の信号線と対抗電極に非常に単純な
信号で高い駆動能力を発揮することができる。
るためその補償をある程度おこなうことができる。
る信号線間に高い電位差が印加されない為、リークしな
い。また、となりあった信号線間の間隔を狭くすること
ができ、表示装置の開口率を向上させることができた。
の液晶表示装置または反射型の液晶表示装置として用い
得る。また使用可能な液晶材料としては前術のTN液
晶、FLC液晶、分散型液晶、ポリマ型液晶を用い得
る。 またゲストホスト型、誘電異方性型のネマチック
液晶にイオン性ドーパントを添加して電界を印加するこ
とによってネマチック液晶としコレステリック液晶との
混合体に電界を印加して、ネマチック相とコレステリッ
ク相との間で相変化を生じさせ、透明ないし白濁の表示
を実現する相転移液晶を用いることもできる。また液晶
以外では、例えば染料で着色した有機溶媒中にこれと色
の異なる顔料粒子を分散させたいわゆる電気泳動表示用
分散系を用いることもできることを付記する。
回路図を示す。
回路図を示す。
回路図を示す。
面図を示す。
面図を示す。
面図を示す。
示す。
示す。
Claims (4)
- 【請求項1】 対向して設けられた第1および第2の基
板と、 該基板間に挿入された表示媒体の層と、 前記第1の基板上に設けられた第1のNチャネル型薄膜
トランジスタと第1のPチャネル型薄膜トランジスタよ
りなる相補トランジスタと第1の画素電極を有する第1
のピクセルと、 前記第1の基板上に設けられた第2のNチャネル型薄膜
トランジスタと第2のPチャネル型薄膜トランジスタよ
りなる相補トランジスタと第2の画素電極を有する第2
のピクセルと、 前記第1の基板上に設けられたX方向に平行な第1、第
2、第4および第5の信号線と、 前記第1の基板上に設けられたY方向に平行な第3の信
号線と、 を有し、 前記第1のNチャネル型薄膜トランジスタのソースもし
くはドレインの一方は第1の画素電極に、他方は第1の
信号線に、それぞれ接続され、 前記第1のPチャネル型薄膜トランジスタのソースもし
くはドレインの一方は第1の画素電極に、他方は第2の
信号線に、それぞれ接続され、 前記第1のNチャネル型薄膜トランジスタおよび第1の
Pチャネル型薄膜トランジスタのゲイト電極は第3の信
号線に接続され、 前記第2のNチャネル型薄膜トランジスタのソースもし
くはドレインの一方は第2の画素電極に、他方は第4の
信号線に、それぞれ接続され、 前記第2のPチャネル型薄膜トランジスタのソースもし
くはドレインの一方は第2の画素電極に、他方は第5の
信号線に、それぞれ接続され、 前記第2のNチャネル型薄膜トランジスタおよび第2の
Pチャネル型薄膜トランジスタのゲイト電極は第3の信
号線に接続され、 前記第1の信号線は前記第4の信号線の隣にあることを
特徴とする表示装置。 - 【請求項2】 対向して設けられた第1および第2の基
板と、 該基板間に挿入された表示媒体の層と、 前記第1の基板上に設けられた第1のNチャネル型薄膜
トランジスタと第1のPチャネル型薄膜トランジスタよ
りなる相補トランジスタと第1の画素電極を有する第1
のピクセルと、 前記第1の基板上に設けられた第2のNチャネル型薄膜
トランジスタと第2のPチャネル型薄膜トランジスタよ
りなる相補トランジスタと第2の画素電極を有する第2
のピクセルと、 前記第1の基板上に設けられたX方向に平行な第1、第
2、第4および第5の信号線と、 前記第1の基板上に設けられたY方向に平行な第3の信
号線と、 を有し、 前記第1のNチャネル型薄膜トランジスタのソースもし
くはドレインの一方は第1の画素電極に、他方は第1の
信号線に、それぞれ接続され、 前記第1のPチャネル型薄膜トランジスタのソースもし
くはドレインの一方は第1の画素電極に、他方は第2の
信号線に、それぞれ接続され、 前記第1のNチャネル型薄膜トランジスタおよび第1の
Pチャネル型薄膜トランジスタのゲイト電極は第3の信
号線に接続され、 前記第2のNチャネル型薄膜トランジスタのソースもし
くはドレインの一方は第2の画素電極に、他方は第4の
信号線に、それぞれ接続され、 前記第2のPチャネル型薄膜トランジスタのソースもし
くはドレインの一方は第2の画素電極に、他方は第5の
信号線に、それぞれ接続され、 前記第2のNチャネル型薄膜トランジスタおよび第2の
Pチャネル型薄膜トランジスタのゲイト電極は第3の信
号線に接続され、 前記第2の信号線は、前記第5の信号線の隣にあること
を特徴とする表示装置。 - 【請求項3】 前記表示媒体の層が、FLC液晶、ポリ
マ型液晶、TN液晶、分散型液晶、ゲストホスト型液
晶、相転移液晶のいずれかであることを特徴とする請求
項1もしくは請求項2記載の表示装置。 - 【請求項4】 前記第1および第2のピクセルは互いに
隣あっていることを特徴とする請求項1もしくは請求項
2記載の表示装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP41866490A JP2707157B2 (ja) | 1990-12-29 | 1990-12-29 | 表示装置 |
KR1019910023630A KR960010723B1 (ko) | 1990-12-20 | 1991-12-20 | 전기광학장치 |
US08/104,935 US5383041A (en) | 1990-12-20 | 1993-08-12 | Electro-optical device |
US08/314,714 US5500538A (en) | 1990-12-20 | 1994-09-29 | Electro-optical device and method of driving the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP41866490A JP2707157B2 (ja) | 1990-12-29 | 1990-12-29 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0688970A JPH0688970A (ja) | 1994-03-29 |
JP2707157B2 true JP2707157B2 (ja) | 1998-01-28 |
Family
ID=18526460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP41866490A Expired - Fee Related JP2707157B2 (ja) | 1990-12-20 | 1990-12-29 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2707157B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4977537A (ja) * | 1972-11-27 | 1974-07-26 | ||
JP2637193B2 (ja) * | 1988-10-27 | 1997-08-06 | 株式会社東芝 | 媒体処理装置 |
JP2634661B2 (ja) * | 1989-02-10 | 1997-07-30 | オリンパス光学工業株式会社 | X線用多層膜反射鏡 |
JP2990232B2 (ja) * | 1990-12-20 | 1999-12-13 | 株式会社半導体エネルギー研究所 | 液晶電気光学装置 |
-
1990
- 1990-12-29 JP JP41866490A patent/JP2707157B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0688970A (ja) | 1994-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2999271B2 (ja) | 表示装置 | |
US5218464A (en) | Electro-optical device | |
US5500538A (en) | Electro-optical device and method of driving the same | |
JP2916606B2 (ja) | 表示装置 | |
JP2990232B2 (ja) | 液晶電気光学装置 | |
JP3297674B2 (ja) | 表示装置 | |
JP3300700B2 (ja) | 薄膜トランジスタ | |
JP2707157B2 (ja) | 表示装置 | |
JP3270485B2 (ja) | 表示装置の駆動方法 | |
JP3161707B2 (ja) | 電気光学装置 | |
JP3000177B2 (ja) | 表示装置 | |
JP2742725B2 (ja) | 表示装置 | |
JP3000174B2 (ja) | 表示装置の駆動方法 | |
JP3300701B2 (ja) | 電気光学装置 | |
JP3380794B2 (ja) | 電気光学装置 | |
JP3013259B2 (ja) | 液晶表示装置 | |
JP3668416B2 (ja) | 電気光学装置 | |
JP2002131784A (ja) | 反射型液晶表示装置 | |
JP3350528B2 (ja) | アクティブマトリクス型表示装置 | |
JP3651731B2 (ja) | 表示装置 | |
JP3441701B2 (ja) | 電気光学装置の作製方法 | |
JP3220092B2 (ja) | 表示装置 | |
JP3229938B2 (ja) | 表示装置 | |
JP3330910B2 (ja) | 電気光学装置 | |
JP3431874B2 (ja) | 投射型ディスプレイおよび反射型ディスプレイ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101017 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101017 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |