JP3651731B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP3651731B2 JP3651731B2 JP10094397A JP10094397A JP3651731B2 JP 3651731 B2 JP3651731 B2 JP 3651731B2 JP 10094397 A JP10094397 A JP 10094397A JP 10094397 A JP10094397 A JP 10094397A JP 3651731 B2 JP3651731 B2 JP 3651731B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- liquid crystal
- tft
- pixel
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【発明の属する技術分野】
本発明は、アクティブ型表示装置、特にアクティブ型液晶表示装置に関するもので、それぞれの画素に相補型にPチャネル型およびNチャネル型の2つの薄膜型絶縁ゲイト電界効果トランジスタ(以下TFT という) を設けてピクセルを構成せしめ、そのゲイト電圧と同相の出力電圧を画素に供給せしめたものである。また、それを補償するため、画素または/および相補型の薄膜トランジスタ( 以下C/TFT という) を2つまたはそれ以上としたものである。
【0002】
【従来の技術】
従来、TFT を用いたアクティブ型の液晶表示装置が知られている。この場合、TFT にはアモルファスまたは多結晶構造の半導体を用い、1つの画素にPまたはN型のいずれか一方の導電型のみのTFT を用いたものである。即ち、一般にはNチャネル型TFT(NTFTという) を画素に直列に連結している。その代表例を図1に示す。
【0003】
図1において、液晶(12)を有し、それに直列に連結してNTFT(11)を設け、これをマトリクス配列せしめた。一般には640 ×480 または1260×960 と多くするが、この図面ではそれと同意味で単純に2×2のマトリクス配列をさせた。このそれぞれの画素に対し周辺回路(16),(17) より電圧を加え、所定の画素を選択的にオンとし、他の画素をオフとした。するとこのTFT (11)のオン、オフ特性が一般に良好な場合、コントラストの大きい液晶表示装置を作ることができる。
【0004】
しかし、実際にかかる液晶表示装置を製造してみると、TFT の出力即ち液晶にとっての入力( 液晶電位という) の電圧VLC(10)は、しばしば“1"(High) となるべき時に“1"(High) にならず、また、逆に“0"(Low)となるべき時に“0"(Low)にならない。液晶(12)はその動作において本来絶縁性であり、また、TFT がオフの時に液晶電位(VLC) は浮いた状態になる。
【0005】
この液晶(12)は等価的にキャパシタであるため、そこに蓄積された電荷によりVLCが決められる。この電荷は液晶がRLCで比較的小さい抵抗となったり、ゴミ、イオン性不純物の存在によりリ−クしたり、またTFT のゲイト絶縁膜のピンホ−ルによりRGS(15)が生じた場合にはそこから電荷がもれ、VLCは中途半端な状態になってしまう。このため1つのパネル中に20万〜500 万個の画素を有する液晶表示装置においては、高い歩留まりを成就することができない。
【0006】
特に液晶(12)は一般にはTN( ツイステッドネマティック) 液晶が用いられる。その液晶の配向のためにそれぞれの電極上にラビングした配向膜を設ける。このラビング工程のため発生する静電気により弱い絶縁破壊が起こり、隣の画素との間または隣の導線との間でリ−クしたり、またゲイト絶縁膜が弱く、リ−クをしたりしてしまう。
【0007】
アクティブ型の液晶表示装置においては、液晶電位を1フレ−ムの間はたえず初期値と同じ値として所定のレベルを保つことがきわめて重要である。しかし実際は不良が多く、必ずしも成就しないのが実情である。
【0008】
【発明が解決しようとする課題】
本発明はこのような問題を解決し、より電流マ−ジンを大とする、即ち応答速度を大とする。また各ピクセルにおける画素の電位、即ち液晶電位VLCが“1",“0" に充分安定して固定され、1フレ−ム中にそのレベルがドリフトしないようにしたものである。
【0009】
さらに各画素に加えられる電圧を“1",“0" の中間の値とすることにより、中間調( グレ−スケ−ル)を表示せしめんとしたものである。
【0010】
【課題を解決するための手段】
本発明は、アクティブ型表示装置、特にアクティブ型液晶表示装置におけるそれぞれのピクセルの一方の画素を構成する電極、例えば透明導電膜の電極に相補型のTFT の出力端を連結せしめたものである。そしてその入力電圧と同相の出力電圧を画素に供給せしめた駆動方法に関するものである。即ちPチャネル型のTFT ( 以下PTFTという) とNTFTとを相補型 (以下C/TFT という) の出力を画素に連結し、それぞれのピクセルの1つを構成せしめたものである。
【0011】
1つの画素に2つまたはそれ以上のC/TFT を連結して1つのピクセルを構成せしめてもよい。さらに1つのピクセルを2つまたはそれ以上に分割し、それぞれにC/TFT を1つまたは複数個連結してもよい。
【0012】
本発明の代表例を図2、図3、図4に回路図として示す。実際のパタ−ンレイアウト(配置図)の例をそれぞれに対応して図6、図7、図8に示す。
【0013】
図2の2×2のマトリクスの例においてNTFTとPTFTとのゲイトを互いに連結し、さらにY軸方向の線 Y線という)VGG(22)、またはVGG'(22') に連結した
。またC/TFT の共通出力端を液晶(12)に連結している。NTFTの入力端(VDD側) をX軸方向向の線X線という)VDD(18),VDD'(18')に連結し、PTFTの入力端(V
SS側)をVss(19),Vss'(19')に連結させている。するとVDD(18),VGG(22)が
“1 "の時液晶電位(VLC)(10)は“1" となり、またVDD(18)が“1" 、VGG(22)が
“0" の時、液晶電位(10)は“0" となる。そして液晶(12)の画素(12)は反対の電極(23)( 一般には接地電位(13)) に対して“1"となるとき、オンとなる。逆に液晶電位(10)が“0"のとき液晶はオフとなる。
【0014】
かくの如く液晶電位(VLC)(10)はVDD(18)、またはVSS(19)のいずれかに固
定させ得るため、フロ−ティングとなることがない。
【0015】
図3の例において、X線VDD(18),Vss(19), VDD'(18'),Vss(19')に対し
、Y線はVGG(22), VGG'(22')を第1のC/TFT を構成するNTFT(11), PTFT(21),第2のC/TFTを構成するNTFT(11'),PTFT(21') を共通してVGG(22)に連結せしめた。またその2つのC/TFT の出力を共通にして1つの液晶(12)の一方の電極である画素(33)に連結させている。かくすると、2つのNTFTまたは2つのPTFTのいずれか一方が多少リ−クしても同相であるためその画素を駆動させることができる。
【0016】
図4は1つのピクセル(34)において、2つの画素(33),(33')とそのそれぞれに対応してC/TFT を2つ設けたものである。2つのC/TFT のゲイト電極を共通とせしめ、第1の入力を行う。またそれぞれのC/TFT のそれぞれのNTFTおよびそれぞれのPTFTの入力をVDD(18),Vss(19)に連結したものである。かくすることにより、1つのピクセルの2つの画素のうち一方がTFT のリ−ク等の不良により同相であるため非動作とならず、遅れた動作となっても、他方が正常動作するため、マトリクス構成動作において不良が目立ちにくいという特長を有する。
以下に実施例に基づき、本発明を示す。
【0017】
【実施例】
〔実施例1〕
この実施例は実施例2、3、および4を構成せしめるためのもので図9を用いて示す。
【0018】
ガラス基板にC/TFT を作らんとした時の製造工程を図9(A) 〜(F) に基づき示す。
【0019】
図9(A) において、NOガラス( 日本電気硝子製) 、LE-30(HOYA製) 、バイコ−ル7913(コ−ニング製)等の700 ℃以下、例えば約600 ℃の熱処理に耐え得る石英ガラス等の高価でないガラス上にマグネトロンRF( 高周波) スパッタ法を用いてブロッキング層(36)としての酸化珪素膜を1000〜3000Åの厚さに作製した。
【0020】
プロセス条件は酸素100%雰囲気、成膜温度150 ℃、出力400 〜800W、圧力0.5Pa とした。タ−ゲットに石英または単結晶シリコンを用いた成膜速度は30〜100 Å/分であった。
【0021】
この上にシリコン膜をLPCVD(減圧気相) 法、スパッタ法またはプラズマCVD 法により形成した。 減圧気相法で形成する場合、結晶化温度よりも100 〜200 ℃低い450 〜550 ℃、例えば530 ℃でジシラン(Si2H6) またはトリシラン(Si3H8) をCVD 装置に供給して成膜した。反応炉内圧力は30〜300 Paとした。成膜速度は50〜250 Å/ 分であった。NTETとPTFTとのスレッシュホ−ルド電圧(Vth) を概略同一に制御するため、ホウ素をジボランを用いて1×1015〜1×1018cm-3の濃度として成膜中に添加してもよい。
【0022】
スパッタ法で行う場合、スパッタ前の背圧を1×10-5Pa以下とし、単結晶シリコンをタ−ゲットとして、アルゴンに水素を20〜80%混入した雰囲気で行った。例えばアルゴン20%、水素80%とした。成膜温度は150 ℃、周波数は13.56MHz、スパッタ出力は400 〜800Wとした。圧力は0.5Pa であった。
【0023】
プラズマCVD 法により珪素膜を作製する場合、温度は例えば300 ℃とし、モノシラン(SiH4)またはジシラン(Si2H6) を用いた。これらをPCVD装置内に導入し、13.56MHzの高周波電力を加えて成膜した。
【0024】
これらの方法によって形成された被膜は、酸素が5×1021cm-3以下であることが好ましい。この酸素濃度が高いと、結晶化させにくく、熱アニ−ル温度を高くまたは熱アニ−ル時間を長くしなければならない。また少なすぎると、バックライトによりオフ状態のリ−ク電流が増加してしまう。そのため4×1019〜4×1021cm-3の範囲とした。水素は4×1020cm-3であり、珪素4×1022cm-3として比較すると1原子%であった。
【0025】
本発明において、ソ−ス、ドレインに対してより結晶化を助長させるため、酸素濃度を7×1019cm-3以下、好ましくは1×1019cm-3以下とし、ピクセル構成するTFT のチャネル形成領域のみに酸素をイオン注入法により5×1020〜5×1021cm-3となるように添加してもよい。
【0026】
その時周辺回路を構成するTFT には光照射がなされないため、この酸素の混入をより少なくし、より大きいキャリア移動度を有せしめることは、高周波動作をさせるためる有効である。
【0027】
かくして、アモルファス状態の珪素膜を500 〜5000Å、例えば1500Åの厚さに作製の後、450 〜700 ℃の温度にて12〜70時間非酸化物雰囲気にて中温の加熱処理した。例えば窒素または水素雰囲気にて600 ℃の温度で保持した。
【0028】
珪素膜の下の基板表面にアモルファス構造の酸化珪素膜が形成されているため、この熱処理で特定の核が存在せず、全体が均一に加熱アニ−ルされる。即ち、成膜時はアモルファス構造を有し、また水素は単に混入しているのみである。
【0029】
アニ−ルにより、珪素膜はアモルファス構造から秩序性の高い状態に移り、一部は結晶状態を呈する。特にシリコンの成膜時に比較的秩序性の高い領域は特に結晶化をして結晶状態となろうとする。しかしこれらの領域間に存在する珪素により互いの結合がなされるため、珪素同志は互いにひっぱりあう。レ−ザラマン分光により測定すると単結晶の珪素のピ−ク522 cm-1より低周波側にシフトしたピ−クが観察される。それの見掛け上の粒径は半値巾から計算すると、50〜500 Åとマイクロクリスタルのようになっているが、実際はこの結晶性の高い領域は多数あってクラスタ構造を有し、各クラスタ間は互いに珪素同志で結合( アンカリング) がされたセミアモルファス構造の被膜を形成させることができた。
【0030】
結果として、被膜は実質的にグレインバウンダリ(GB という) がないといってもよい状態を呈する。キャリアは各クラスタ間をアンカリングされた個所を通じ互いに容易に移動し得るため、いわゆるGBの明確に存在する多結晶珪素よりも高いキャリア移動度となる。即ちホ−ル移動度(μh)=10〜200cm2/Vsec 、電子移動度(μe )=15〜300cm2/Vsec が得られる。
【0031】
他方、上記の如き中温でのアニ−ルではなく、900 〜1200℃の高温アニ−ルにより被膜を多結晶化すると、核からの固相成長により被膜中の不純物の偏析がおきて、GBには酸素、炭素、窒素等の不純物が多くなり、結晶中の移動度は大きいが、GBでのバリア(障壁)を作ってそこでのキャリアの移動を阻害してしまう。結果として10cm2/Vsec以上の移動度がなかなか得られないのが実情である。
【0032】
即ち、本発明の実施例ではかくの如き理由により、セミアモルファスまたはセミクリスタル構造を有するシリコン半導体を用いている。
【0033】
図9(A) において、珪素膜を第1のフォトマスク▲1▼にてフォトエッチングを施し、PTFT用の領域(21)(チャネル巾20μm)を図面の右側に、NTFT用の領域(11)を左側に作製した。
【0034】
この上に酸化珪素膜をゲイト絶縁膜として500 〜2000Å例えば1000Åの厚さに形成した。これはブロッキング層としての酸化珪素膜の作製と同一条件とした。この成膜中に弗素を少量添加し、ナトリウムイオンの固定化をさせてもよい。
【0035】
この後、この上側にリンが1〜5×1021cm-3の濃度に入ったシリコン膜またはこのシリコン膜とその上にモリブデン(Mo)、タングステン(W),MoSi2 またはWSi2との多層膜を形成した。これを第2のフォトマスク▲2▼にてパタ−ニングして図9(B) を得た。PTFT用のゲイト電極(4),NTFT用のゲイト電極(4')を形成した。例えばチャネル長10μm、ゲイト電極としてリンド−プ珪素を0.2 μm、その上にモリブデンを0.3 μmの厚さに形成した。 図9(C) において、フォトレジスト(31') をフォトマスク▲3▼を用いて形成し、PTFT用のソ−ス(5),ドレイン(6) に対し、ホウ素を1〜5×1015cm-2のド−ズ量をイオン注入法により添加した。 次に図9(D) の如く、フォトレジスト(31)をフォトマスク▲4▼を用いて形成した。NTFT用のソ−ス(5')、ドレイン(6')としてリンを1〜5×1015cm-2の量、イオン注入法により添加した。
【0036】
これらはゲイト絶縁膜(3) を通じて行った。しかし図6(B) において、ゲイト電極(4),(4')をマスクとしてシリコン膜上の酸化珪素を除去し、その後、ホウ素、リンを直接珪素膜中にイオン注入してもよい。
【0037】
次に、600 ℃にて10〜50時間再び加熱アニ−ルを行った。PTFTのソ−ス(5),ドレイン(6),NTFTのソ−ス(5'), ドレイン(6')を不純物を活性化してP+、N+と
して作製した。
【0038】
またゲイト電極(4),(4')下にはチャネル形成領域(7),(7')がセミアモルファス半導体として形成されている。
【0039】
かくすると、セルフアライン方式でありながらも、700 ℃以上にすべての工程で温度を加えることがなくC/TFT を作ることができる。そのため、基板材料として、石英等の高価な基板を用いなくてもよく、本発明の大画素の液晶表示装置にきわめて適したプロセスである。
【0040】
熱アニ−ルは図9(A),(D) で2回行った。しかし図9(A) のアニ−ルは求める特性により省略し、双方を図9(D) のアニ−ルにより兼ね製造時間の短縮を図ってもよい。図9(E) において、層間絶縁物(8) を前記したスパッタ法により酸化珪素膜の形成として行った。この酸化珪素膜の形成はLPCVD 法、光CVD 法、常圧CVD(TEOS- オゾン) 法を用いてもよい。例えば0.2 〜0.6 μmの厚さに形成し、その後、フォトマスク▲5▼を用いて電極用の窓(32)を形成した。
【0041】
さらにこれら全体にアルミニウムをスパッタ法により形成し、リ−ド(9),(9')およびコンタクト(29),(29')をフォトマスク▲6▼を用いて作製した。 表面を平坦化用有機樹脂(39)例えば透光性ポリイミド樹脂を塗布形成し、再度の電極穴あけをフォトマスク▲7▼にて行った。
【0042】
図9(F) に示す如く2つのTFT を相補とし、かつその出力端を液晶装置の一方の画素の電極を透明電極としてそれに連結するため、スパッタ法によりITO(インジュ−ム・スズ酸化膜)を形成した。それをフォトマスク▲8▼によりエッチングし、電極(33)を構成させた。このITO は室温〜150 ℃で成膜し、200 〜400 ℃の酸素または大気中のアニ−ルにより成就した。
【0043】
かくの如くにしてPTFT(21)とNTFT(11)と透明導電膜の電極(33)とを同一ガラス基板(1) 上に作製した。
【0044】
かかるTFT の特性を略記する。
【0045】
かかる半導体を用いることにより、一般に不可能とされていたTFT でも大きな移動度を作ることができた。そのため、初めて図2、図3、図4に示した液晶表示装置用の各ピクセルに相補型TFT を構成させるアクティブ型液晶表示装置を作ることができた。また周辺回路もオンガラス化( 同一基板上に同様のTFT の製造プロセスで形成する方法) が可能となった。
【0046】
〔実施例2〕
図6(A) に図2に対応した実施例を示す。X線としてVDD(18)、VSS(19)、VDD'(18')、 VSS'(19')を形成した。なおY線としてVGG(22)、VGG'(22')を形成した。
【0047】
図面(A) は平面図であるが、そのA-A`の縦断面図を図6(B) に示す。またB-B'の縦断面図を図6(C) に示す。
【0048】
NTFT(11)をX線VDD(18)とY線VGG(22)との交差部に設け、VDD(18)とVGG'(22')との交差部にも他の画素用のNTFT(11') が同様に設けられている。PTFT(21)はVSS(19)とVGG(22)との交差部に設けられている。VDD '(18')とVGG(22)と
の交差部の下側には、他の画素用のNTFTが設けられている。C/TFT を用いたマトリクス構成を有せしめた。 NTFT(11)は、ドレイン(6')の入力端のコンタクト(32)を介しX線VDD(18)に連結され、ゲイト(4) は多層形成がなされたY線VGG(22)に連結されている。ソ−ス(5')の出力端はコンタクト(29)を介して画素の電極(33)に連結している。
【0049】
他方、PTFT(21)はドレイン(6) の入力端がコンタクト(32') を介してX線VSS(19)に連結され、ゲイト(4) はY線VGG(22)に、ソ−ス(5) の出力端はコンタクト(29') を介して画素(33)に連結している。かくして2本のX線(18),(19) に挟まれた間( 内側) に、透明導電膜よりなる画素(33)とC/TFT とにより1つのピクセルを構成せしめた。かかる構造を左右、上下に繰り返すことにより、2×2のマトリクスの1つの例またはそれを拡大した640 ×480 、1280×960 といった大画素の液晶表示装置を作ることが可能となった。
【0050】
図6(B),(C) は図9(F) に番号が対応している。
ここでの特長は、1つの画素に2つのTFT が相補構成をして設けられていること、画素(33)は液晶電位VLCを有するが、ゲイト電圧がドレイン電圧より大である条件において、ゲイト電圧−Vthの値に固定されることである。
【0051】
その動作を図5を用いて略記する。
液晶(12)を挟む一対の電極(33),(23) において、他方の電極(23)を接地電位(13)とし、それに対してNTFT(11)の入力端が連結したVDD(19)を例えば+10V、PTFT(21)の入力端が連結したVss(18)を例えば -10Vとすると、VlC(10)はVGG−Vthの電圧で固定となる。さらにVGGを20〜10Vと可変し、Vthが5.0Vの時、出力は同じ極性を有し、かつ15〜5Vに可変する。図1に示された従来公知のNTFTのみを用いた液晶装置に比べ、VGGの値を各ピクセルの駆動の程度に従って変化させることにより、“0",“1" のみでなく、その中間の値即ちグレ−スケ−ルが可能であることがわかった。即ちVDD(18)、Vss(19)、接地(13)と3種類の電位を設定することができ、制御要素が1つ増えたことがわかる。
【0052】
また、図6で明らかな如く、制御要素のVss(19)が新たに増えても、Vssの配線がX線として1本増えるのみであり、液晶装置における開口率( 全面積(34)に対する実際に表示する液晶の面積(33)の割合) に関しては、従来の図1の1つのみの導電型をもつTFT を各画素に連結した場合に比べて大きくは減少せず、それほど不利にならない。
【0053】
図6において、VGG(22)の配線を考えてみると、オ−バ−ライン配線( 上側配線) としてのアルミニウム配線(41)、ゲイト電極と同じ材料によるアンダ−ライン配線(43)( 下側配線) およびそれらのコンタクト(42)を用いることにより、X線、Y線の交差部での多層配線のために新たなフォトマスク数を増やす必要がなくなっている。
【0054】
図6において、それら透明導電膜上に配向膜、配向処理を施し、さらにこの基板と他方の液晶の電極(図5(23)) を有する基板との間に一定の間隔をあけて公知の方法により互いに配設をした。そしてその間に液晶を注入または配線して完成させた。
【0055】
液晶材料にTN液晶を用いるならば、その間隔を約10μm程度とし、透明導電膜双方に配向膜をラビング処理して形成させる必要がある。
【0056】
また液晶材料にFLC(強誘電性) 液晶を用いる場合は、動作電圧を±20Vとし、セルの間隔を1.5 〜3.5 μm例えば2.3 μmとし、反対電極(図4)(34)上にのみ配向膜を設けラビング処理を施せばよい。
【0057】
分散型液晶またはポリマ−液晶を用いる場合には、配向膜は不用であり、スイッチング速度を大とするため、動作電圧は±10〜±15Vとし、セル間隔は1〜10μmと薄くした。
【0058】
特に分散型液晶を用いる場合には、偏光板も不用のため、反射型としても、また透過型としても光量を大きくすることができる。そしてその液晶はスレッシュホ−ルドがないため、本発明のC/TFT に示す如く、明確なスレッシュホ−ルド電圧が規定されるC/TFT 型とすることにより、大きなコントラストとクロスト−ク(隣の画素との悪干渉)を除くことができた。
【0059】
〔実施例3〕
この実施例は図3および図7に対応したものである。
この図面より明らかな如く、Y線のVGG(22)を中央に配設し、X線のVDD(18)、Vss(19)に挟まれた部分を1つのピクセル(34)としている。1つのピクセルは1つの透明導電膜の画素(33)および2つのNTFT(11),(11')、2つのPTFT(21),(21')よりなる2つのC/TFT に連結させている。ゲイト電極はすべてVGG(22)に連結され、2つのNTFT(11), (11')はVDD(18)に、また2つのPTFTの(21),(21')はVss(19)に連結されている。これら2つのNTFTの一方またはPTFTの一方が、ゲイト電極とチャネル形成領域との間にリ−クがあり不良であった場合でも、同相であるためピクセルとしての動作をさせることができる。
その他は実施例2と同じであり、このC/TFT は実施例1を用いた。
【0060】
〔実施例4〕
この実施例は図4および図8に対応するものである。1つのピクセルが2つのC/TFT と2つの画素よりなっている。即ちNTFT(11)、PTFT(21)よりなるC/TFT の出力と連結した液晶(12)の画素(33)と、他のNTFT(11') とPTFT(21') よりなるC/TFT の出力に連結した液晶(12') の画素(33') とが1つのピクセル(34)を構成している。画素(33)と(33') とが1つのピクセルを構成する合わせた画素(33)に対応する。
【0061】
かくすると、たとえ一方の画素が中途半端にしか動作しなくなっても、他方の画素が正常動作をし、カラ−化をした時、グレ−スケ−ルの劣化の程度を下げることができた。
その他、ここに記載されていないことは実施例1、2に記されたことと同様である。
【0062】
【発明の効果】
本発明は相補型のTFT をマトリクス化された各画素に連結することにより、
1)グレ−スケ−ル(中間調)の成就
2)C/TFT の出力であり画素の電圧例えば液晶電位 をフロ−ティングとしない
3)動作マ−ジンの拡大
4)不良TFT が一部にあっても同相出力であるため その補償をある程度行うことができる
5)作製に必要なフォトマスク数はNTFTのみの従来 例に比べて図9(C) および(D) のフォトマス ク▲3▼、▲4▼と2回多くなるのみである
6)キャリアの移動度がアモルファス珪素を用いた 場合に比べ10倍以上も大きいため、TFT の大き さを小さくでき、1つのピクセル内に2つのTFT をつけても開口率の減少をほとんど伴わない
という多くの特長を有する。
【0063】
そのため、これまでのNTFTのみを用いるアクティブTFT 液晶装置に比べて、数段の製造歩留まりと画面の鮮やかさを成就できるようになった。
【0064】
本発明においてかかるC/TFT に対し、半導体としてセミアモルファスまたはセミクリスタルを用いた。しかし同じ目的のために可能であるならば他の結晶構造の半導体を用いてもよい。またセルフアライン型のC/TFT により高速処理を行った。しかしイオン注入法を用いずに非セルフアライン方式によりTFT を作ってもよい。またスタがー型でなく逆スタがー型のTFT であってもよいことはいうまでもない。
【0065】
本発明における表示媒体としては、透過型の液晶表示装置または反射型の液晶表示装置として用い得る。また液晶材料としては前記したTN液晶、FLC 液晶、分散型液晶、ポリマ型液晶を用い得る。 またゲストホスト型、誘電異方性型のネマチック液晶にイオン性ド−パントを添加して電界を印加することによってネマチック液晶としコレステリック液晶との混合体に電界を印加して、ネマチック相とコレステリック相との間で相変化を生じさせ、透明ないし白濁の表示を実現する相転移液晶を用いることもできる。また液晶以外では、例えば染料で着色した有機溶媒中にこれと色の異なる顔料粒子を分散させたいわゆる電気泳動表示用分散系を用いることもできることを付記する。
【0066】
本発明において、表示媒体として液晶を用いた時、C/TFT の出力は液晶電位となる。また液晶以外の媒体を用いることもあるため、一般にはC/TFT の出力の電圧と記した。
【図面の簡単な説明】
【図1】 従来のアクティブ型TFT(薄膜型トランジスタ) を用いた液晶装置を示す。
【図2】 本発明の相補型TFT を用いたアクティブ型液晶装置の回路図を示す。
【図3】 本発明の相補型TFT を用いたアクティブ型液晶装置の回路図を示す。
【図4】 本発明の相補型TFT を用いたアクティブ型液晶装置の回路図を示す。
【図5】 相補型TFT の動作を示す図面
【図6】 図2に対応した液晶表示装置の一方の基板の平面図(A) 、縦断面図(B),(C) を示す。
【図7】 図3に対応した液晶表示装置の一方の基板の図面である。
【図8】 図4に対応した液晶表示装置の一方の基板の図面である。
【図9】 本発明の液晶装置に用いた相補型TFT の作製方法を示す。
【符号の説明】
(1) ・・・・ガラス基板
(2),(2')・・シリコン半導体
(3) ・・・・ゲイト絶縁膜
(4),(4')・・ゲイト電極
(5),(5')・・ソ−ス
(6),(6')・・ドレイン
(7),(7')・・チャネル形成領域
(10)・・・・液晶電位(VLC)
(11),(11’),(11A),(11’A),(11B),(11’B)・・Nチャネル型薄膜トランジスタ(NTFT)
(12),(12’),(12A),(12’A),(12B),(12’B)・・・・液晶
(14),(15) ・リ−クをさせる抵抗
(16),(17) ・周辺回路
(18),(18')・VDD(X線の1つ)
(19),(19')・Vss(X線の1つ)
(21),(21'),(21A),(21'A),(21B),(21'B)・・Pチャネル型薄膜トランジスタ(PTFT)
(22),(22’)・VGG、VGG'(Y線)
(23),(33),(33'),(33A),(33'A),(33B),(33'B) ・・・・透明電極で作られた画素
(34)・・・・ピクセル
(36)・・・・ブロッキング層
▲1▼〜▲8▼・・・フォトマスクを用いたプロセス
Claims (4)
- 絶縁表面上に形成された薄膜トランジスタと、
前記薄膜トランジスタのゲイト電極に電気的に接続したアンダーライン配線と、前記ゲイト電極および前記アンダーライン配線上の層間絶縁物上に形成され、前記層間絶縁物の開口部において前記アンダーライン配線と電気的に接続したオーバーライン配線と、からなる第1の配線と、
前記層間絶縁物上に形成され、前記第1の配線と前記層間絶縁物を介して交差するように設けられ、前記薄膜トランジスタのソースまたはドレインに電気的に接続した第2の配線と、を有し、
前記アンダーライン配線は、前記ゲイト電極と同じ材料でなり、前記アンダーライン配線および前記ゲイト電極は、燐ドープ珪素と該燐ドープ珪素上に積層されたモリブデン、タングステン、珪化モリブデン、または珪化タングステンとでなり、
前記オーバーライン配線および前記第2の配線は、アルミニウムでなることを特徴とする表示装置。 - 絶縁表面上に形成された少なくともPチャネル型の第1の薄膜トランジスタと、Nチャネル型の第2の薄膜トランジスタとを含む複数の薄膜トランジスタと、 前記第1および第2の薄膜トランジスタのゲイト電極に電気的に接続したアンダーライン配線と、前記ゲイト電極および前記アンダーライン配線上の層間絶縁物上に形成され、前記層間絶縁物の開口部において前記アンダーライン配線と電気的に接続したオーバーライン配線と、からなる第1の配線と、
前記層間絶縁物上に形成され、前記第1の配線と前記層間絶縁物を介して交差するように設けられ、前記第1または第2の薄膜トランジスタのソースまたはドレインに電気的に接続した第2の配線と、を有し、
前記アンダーライン配線は、前記ゲイト電極と同じ材料でなり、前記アンダーライン配線および前記ゲイト電極は、燐ドープ珪素と該燐ドープ珪素上に積層されたモリブデン、タングステン、珪化モリブデン、または珪化タングステンとでなり、
前記オーバーライン配線および前記第2の配線は、アルミニウムでなることを特徴とする表示装置。 - 請求項2において、前記Pチャネル型の第1の薄膜トランジスタと前記Nチャネル型の第2の薄膜トランジスタとは、相補型に構成されていることを特徴とする表示装置。
- 請求項1ないし請求項3のいずれか1項において、前記表示装置は、前記薄膜トランジスタ上に平坦化膜を備えていることを特徴とする表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10094397A JP3651731B2 (ja) | 1997-04-03 | 1997-04-03 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10094397A JP3651731B2 (ja) | 1997-04-03 | 1997-04-03 | 表示装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32369590A Division JP2742725B2 (ja) | 1990-11-26 | 1990-11-26 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10171373A JPH10171373A (ja) | 1998-06-26 |
JP3651731B2 true JP3651731B2 (ja) | 2005-05-25 |
Family
ID=14287444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10094397A Expired - Lifetime JP3651731B2 (ja) | 1997-04-03 | 1997-04-03 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3651731B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3210307B2 (ja) * | 1990-12-29 | 2001-09-17 | 株式会社半導体エネルギー研究所 | テレビ受像機 |
-
1997
- 1997-04-03 JP JP10094397A patent/JP3651731B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH10171373A (ja) | 1998-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2999271B2 (ja) | 表示装置 | |
JP2873632B2 (ja) | 半導体装置 | |
US6713783B1 (en) | Compensating electro-optical device including thin film transistors | |
US7462515B2 (en) | Electro-optical device and driving method for the same | |
US6369788B1 (en) | Electro-optical device and driving method for the same | |
JP2916606B2 (ja) | 表示装置 | |
JP2767495B2 (ja) | 半導体装置および表示装置 | |
JP3297674B2 (ja) | 表示装置 | |
JP3029288B2 (ja) | 液晶表示装置 | |
JP3651731B2 (ja) | 表示装置 | |
JP2742725B2 (ja) | 表示装置 | |
JP3013259B2 (ja) | 液晶表示装置 | |
JP3029289B2 (ja) | 液晶表示装置 | |
JP3350528B2 (ja) | アクティブマトリクス型表示装置 | |
JP3270485B2 (ja) | 表示装置の駆動方法 | |
JP3300700B2 (ja) | 薄膜トランジスタ | |
JP3220092B2 (ja) | 表示装置 | |
JP2852919B2 (ja) | 液晶表示装置 | |
JP3000177B2 (ja) | 表示装置 | |
JP3229938B2 (ja) | 表示装置 | |
JP3330910B2 (ja) | 電気光学装置 | |
JP3380794B2 (ja) | 電気光学装置 | |
JP3476763B2 (ja) | アクティブマトリクス装置 | |
JP3000174B2 (ja) | 表示装置の駆動方法 | |
JP2707157B2 (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050217 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080304 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |