JP3651731B2

JP3651731B2 - 表示装置

Info

Publication number: JP3651731B2
Application number: JP10094397A
Authority: JP
Inventors: 舜平山崎; 正明 ▲ひろ▼木
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1997-04-03
Filing date: 1997-04-03
Publication date: 2005-05-25
Anticipated expiration: 2020-05-25
Also published as: JPH10171373A

Description

【０００１】
【発明の属する技術分野】
本発明は、アクティブ型表示装置、特にアクティブ型液晶表示装置に関するもので、それぞれの画素に相補型にＰチャネル型およびＮチャネル型の２つの薄膜型絶縁ゲイト電界効果トランジスタ（以下TFT という) を設けてピクセルを構成せしめ、そのゲイト電圧と同相の出力電圧を画素に供給せしめたものである。また、それを補償するため、画素または／および相補型の薄膜トランジスタ( 以下C/TFT という) を２つまたはそれ以上としたものである。
【０００２】
【従来の技術】
従来、TFT を用いたアクティブ型の液晶表示装置が知られている。この場合、TFT にはアモルファスまたは多結晶構造の半導体を用い、１つの画素にＰまたはＮ型のいずれか一方の導電型のみのTFT を用いたものである。即ち、一般にはＮチャネル型TFT(NTFTという) を画素に直列に連結している。その代表例を図１に示す。
【０００３】
図１において、液晶(12)を有し、それに直列に連結してNTFT(11)を設け、これをマトリクス配列せしめた。一般には640 ×480 または1260×960 と多くするが、この図面ではそれと同意味で単純に２×２のマトリクス配列をさせた。このそれぞれの画素に対し周辺回路(16),(17) より電圧を加え、所定の画素を選択的にオンとし、他の画素をオフとした。するとこのTFT (11)のオン、オフ特性が一般に良好な場合、コントラストの大きい液晶表示装置を作ることができる。
【０００４】
しかし、実際にかかる液晶表示装置を製造してみると、TFT の出力即ち液晶にとっての入力( 液晶電位という) の電圧Ｖ_LC(10)は、しばしば“1"(High) となるべき時に“1"(High) にならず、また、逆に“0"(Low)となるべき時に“0"(Low)にならない。液晶(12)はその動作において本来絶縁性であり、また、TFT がオフの時に液晶電位(V_LC) は浮いた状態になる。
【０００５】
この液晶(12)は等価的にキャパシタであるため、そこに蓄積された電荷によりＶ_LCが決められる。この電荷は液晶がＲ_LCで比較的小さい抵抗となったり、ゴミ、イオン性不純物の存在によりリ−クしたり、またTFT のゲイト絶縁膜のピンホ−ルによりＲ_GS(15)が生じた場合にはそこから電荷がもれ、Ｖ_LCは中途半端な状態になってしまう。このため１つのパネル中に20万〜500 万個の画素を有する液晶表示装置においては、高い歩留まりを成就することができない。
【０００６】
特に液晶(12)は一般にはTN( ツイステッドネマティック) 液晶が用いられる。その液晶の配向のためにそれぞれの電極上にラビングした配向膜を設ける。このラビング工程のため発生する静電気により弱い絶縁破壊が起こり、隣の画素との間または隣の導線との間でリ−クしたり、またゲイト絶縁膜が弱く、リ−クをしたりしてしまう。
【０００７】
アクティブ型の液晶表示装置においては、液晶電位を１フレ−ムの間はたえず初期値と同じ値として所定のレベルを保つことがきわめて重要である。しかし実際は不良が多く、必ずしも成就しないのが実情である。
【０００８】
【発明が解決しようとする課題】
本発明はこのような問題を解決し、より電流マ−ジンを大とする、即ち応答速度を大とする。また各ピクセルにおける画素の電位、即ち液晶電位Ｖ_LCが“1",“0" に充分安定して固定され、１フレ−ム中にそのレベルがドリフトしないようにしたものである。
【０００９】
さらに各画素に加えられる電圧を“1",“0" の中間の値とすることにより、中間調( グレ−スケ−ル）を表示せしめんとしたものである。
【００１０】
【課題を解決するための手段】
本発明は、アクティブ型表示装置、特にアクティブ型液晶表示装置におけるそれぞれのピクセルの一方の画素を構成する電極、例えば透明導電膜の電極に相補型のTFT の出力端を連結せしめたものである。そしてその入力電圧と同相の出力電圧を画素に供給せしめた駆動方法に関するものである。即ちＰチャネル型のTFT ( 以下PTFTという) とNTFTとを相補型 (以下C/TFT という) の出力を画素に連結し、それぞれのピクセルの１つを構成せしめたものである。
【００１１】
１つの画素に２つまたはそれ以上のC/TFT を連結して１つのピクセルを構成せしめてもよい。さらに１つのピクセルを２つまたはそれ以上に分割し、それぞれにC/TFT を１つまたは複数個連結してもよい。
【００１２】
本発明の代表例を図２、図３、図４に回路図として示す。実際のパタ−ンレイアウト（配置図）の例をそれぞれに対応して図６、図７、図８に示す。
【００１３】
図２の２×２のマトリクスの例においてNTFTとPTFTとのゲイトを互いに連結し、さらにＹ軸方向の線Ｙ線という)Ｖ_GG(22)、またはＶ_GG'(22') に連結した
。またC/TFT の共通出力端を液晶(12)に連結している。NTFTの入力端(V_DD側) をＸ軸方向向の線Ｘ線という)Ｖ_DD(18),Ｖ_DD'(18')に連結し、PTFTの入力端(V
_ＳＳ側)をＶss(19),Ｖss'(19')に連結させている。するとＶ_DD(18),Ｖ_GG(22)が
“1 "の時液晶電位(Ｖ_LC)(10)は“1" となり、またＶ_DD(18)が“1" 、Ｖ_GG(22)が
“0" の時、液晶電位(10)は“0" となる。そして液晶(12)の画素(12)は反対の電極(23)( 一般には接地電位(13)) に対して“1"となるとき、オンとなる。逆に液晶電位(10)が“0"のとき液晶はオフとなる。
【００１４】
かくの如く液晶電位(Ｖ_LC)(10)はＶ_DD(18)、またはＶ_SS(19)のいずれかに固
定させ得るため、フロ−ティングとなることがない。
【００１５】
図３の例において、Ｘ線Ｖ_DD(18),Ｖss(19), Ｖ_DD'(18'),Ｖss(19')に対し
、Ｙ線はＶ_GG(22), Ｖ_GG'(22')を第１のC/TFT を構成するNTFT(11), PTFT(21),第２のC/TFTを構成するNTFT(11'),PTFT(21') を共通してＶ_GG(22)に連結せしめた。またその２つのC/TFT の出力を共通にして１つの液晶(12)の一方の電極である画素(33)に連結させている。かくすると、２つのNTFTまたは２つのPTFTのいずれか一方が多少リ−クしても同相であるためその画素を駆動させることができる。
【００１６】
図４は１つのピクセル(34)において、２つの画素(33),(33')とそのそれぞれに対応してC/TFT を２つ設けたものである。２つのC/TFT のゲイト電極を共通とせしめ、第１の入力を行う。またそれぞれのC/TFT のそれぞれのNTFTおよびそれぞれのPTFTの入力をＶ_DD(18),Ｖss(19)に連結したものである。かくすることにより、１つのピクセルの２つの画素のうち一方がTFT のリ−ク等の不良により同相であるため非動作とならず、遅れた動作となっても、他方が正常動作するため、マトリクス構成動作において不良が目立ちにくいという特長を有する。
以下に実施例に基づき、本発明を示す。
【００１７】
【実施例】
〔実施例１〕
この実施例は実施例２、３、および４を構成せしめるためのもので図９を用いて示す。
【００１８】
ガラス基板にC/TFT を作らんとした時の製造工程を図９(A) 〜(F) に基づき示す。
【００１９】
図９(A) において、NOガラス( 日本電気硝子製) 、LE-30(HOYA製) 、バイコ−ル7913（コ−ニング製）等の700 ℃以下、例えば約600 ℃の熱処理に耐え得る石英ガラス等の高価でないガラス上にマグネトロンRF( 高周波) スパッタ法を用いてブロッキング層(36)としての酸化珪素膜を1000〜3000Åの厚さに作製した。
【００２０】
プロセス条件は酸素100%雰囲気、成膜温度150 ℃、出力400 〜800W、圧力0.5Pa とした。タ−ゲットに石英または単結晶シリコンを用いた成膜速度は30〜100 Å／分であった。
【００２１】
この上にシリコン膜をLPCVD(減圧気相) 法、スパッタ法またはプラズマCVD 法により形成した。減圧気相法で形成する場合、結晶化温度よりも100 〜200 ℃低い450 〜550 ℃、例えば530 ℃でジシラン(Si₂H₆) またはトリシラン(Si₃H₈) をCVD 装置に供給して成膜した。反応炉内圧力は30〜300 Paとした。成膜速度は50〜250 Å/ 分であった。NTETとPTFTとのスレッシュホ−ルド電圧(Vth) を概略同一に制御するため、ホウ素をジボランを用いて１×10¹⁵〜１×10¹⁸cm^-3の濃度として成膜中に添加してもよい。
【００２２】
スパッタ法で行う場合、スパッタ前の背圧を１×10^-5Pa以下とし、単結晶シリコンをタ−ゲットとして、アルゴンに水素を20〜80％混入した雰囲気で行った。例えばアルゴン20％、水素80％とした。成膜温度は150 ℃、周波数は13.56MHz、スパッタ出力は400 〜800Wとした。圧力は0.5Pa であった。
【００２３】
プラズマCVD 法により珪素膜を作製する場合、温度は例えば300 ℃とし、モノシラン(SiH₄)またはジシラン(Si₂H₆) を用いた。これらをPCVD装置内に導入し、13.56MHzの高周波電力を加えて成膜した。
【００２４】
これらの方法によって形成された被膜は、酸素が５×10²¹cm^-3以下であることが好ましい。この酸素濃度が高いと、結晶化させにくく、熱アニ−ル温度を高くまたは熱アニ−ル時間を長くしなければならない。また少なすぎると、バックライトによりオフ状態のリ−ク電流が増加してしまう。そのため４×10¹⁹〜４×10²¹cm^-3の範囲とした。水素は４×10²⁰cm^-3であり、珪素４×10²²cm^-3として比較すると１原子％であった。
【００２５】
本発明において、ソ−ス、ドレインに対してより結晶化を助長させるため、酸素濃度を７×10¹⁹cm^-3以下、好ましくは１×10¹⁹cm^-3以下とし、ピクセル構成するTFT のチャネル形成領域のみに酸素をイオン注入法により５×10²⁰〜５×10²¹cm^-3となるように添加してもよい。
【００２６】
その時周辺回路を構成するTFT には光照射がなされないため、この酸素の混入をより少なくし、より大きいキャリア移動度を有せしめることは、高周波動作をさせるためる有効である。
【００２７】
かくして、アモルファス状態の珪素膜を500 〜5000Å、例えば1500Åの厚さに作製の後、450 〜700 ℃の温度にて12〜70時間非酸化物雰囲気にて中温の加熱処理した。例えば窒素または水素雰囲気にて600 ℃の温度で保持した。
【００２８】
珪素膜の下の基板表面にアモルファス構造の酸化珪素膜が形成されているため、この熱処理で特定の核が存在せず、全体が均一に加熱アニ−ルされる。即ち、成膜時はアモルファス構造を有し、また水素は単に混入しているのみである。
【００２９】
アニ−ルにより、珪素膜はアモルファス構造から秩序性の高い状態に移り、一部は結晶状態を呈する。特にシリコンの成膜時に比較的秩序性の高い領域は特に結晶化をして結晶状態となろうとする。しかしこれらの領域間に存在する珪素により互いの結合がなされるため、珪素同志は互いにひっぱりあう。レ−ザラマン分光により測定すると単結晶の珪素のピ−ク522 cm^-1より低周波側にシフトしたピ−クが観察される。それの見掛け上の粒径は半値巾から計算すると、50〜500 Åとマイクロクリスタルのようになっているが、実際はこの結晶性の高い領域は多数あってクラスタ構造を有し、各クラスタ間は互いに珪素同志で結合( アンカリング) がされたセミアモルファス構造の被膜を形成させることができた。
【００３０】
結果として、被膜は実質的にグレインバウンダリ(GB という) がないといってもよい状態を呈する。キャリアは各クラスタ間をアンカリングされた個所を通じ互いに容易に移動し得るため、いわゆるGBの明確に存在する多結晶珪素よりも高いキャリア移動度となる。即ちホ−ル移動度（μｈ）＝10〜200cm²/Vsec 、電子移動度（μe ）＝15〜300cm²/Vsec が得られる。
【００３１】
他方、上記の如き中温でのアニ−ルではなく、900 〜1200℃の高温アニ−ルにより被膜を多結晶化すると、核からの固相成長により被膜中の不純物の偏析がおきて、GBには酸素、炭素、窒素等の不純物が多くなり、結晶中の移動度は大きいが、GBでのバリア（障壁）を作ってそこでのキャリアの移動を阻害してしまう。結果として10cm²/Vsec以上の移動度がなかなか得られないのが実情である。
【００３２】
即ち、本発明の実施例ではかくの如き理由により、セミアモルファスまたはセミクリスタル構造を有するシリコン半導体を用いている。
【００３３】
図９(A) において、珪素膜を第１のフォトマスク▲１▼にてフォトエッチングを施し、PTFT用の領域(21)（チャネル巾20μm)を図面の右側に、NTFT用の領域(11)を左側に作製した。
【００３４】
この上に酸化珪素膜をゲイト絶縁膜として500 〜2000Å例えば1000Åの厚さに形成した。これはブロッキング層としての酸化珪素膜の作製と同一条件とした。この成膜中に弗素を少量添加し、ナトリウムイオンの固定化をさせてもよい。
【００３５】
この後、この上側にリンが１〜５×10²¹cm^-3の濃度に入ったシリコン膜またはこのシリコン膜とその上にモリブデン(Mo)、タングステン(W),MoSi₂ またはWSi₂との多層膜を形成した。これを第２のフォトマスク▲２▼にてパタ−ニングして図９(B) を得た。PTFT用のゲイト電極(4),NTFT用のゲイト電極(4')を形成した。例えばチャネル長10μｍ、ゲイト電極としてリンド−プ珪素を0.2 μｍ、その上にモリブデンを0.3 μｍの厚さに形成した。図９(C) において、フォトレジスト(31') をフォトマスク▲３▼を用いて形成し、PTFT用のソ−ス(5),ドレイン(6) に対し、ホウ素を１〜５×10¹⁵cm^-2のド−ズ量をイオン注入法により添加した。次に図９(D) の如く、フォトレジスト(31)をフォトマスク▲４▼を用いて形成した。NTFT用のソ−ス(5')、ドレイン(6')としてリンを１〜５×10¹⁵cm^-2の量、イオン注入法により添加した。
【００３６】
これらはゲイト絶縁膜(3) を通じて行った。しかし図６(B) において、ゲイト電極(4),(4')をマスクとしてシリコン膜上の酸化珪素を除去し、その後、ホウ素、リンを直接珪素膜中にイオン注入してもよい。
【００３７】
次に、600 ℃にて10〜50時間再び加熱アニ−ルを行った。PTFTのソ−ス(5),ドレイン(6),NTFTのソ−ス(5'), ドレイン(6')を不純物を活性化してP⁺、N⁺と
して作製した。
【００３８】
またゲイト電極(4),(4')下にはチャネル形成領域(7),(7')がセミアモルファス半導体として形成されている。
【００３９】
かくすると、セルフアライン方式でありながらも、700 ℃以上にすべての工程で温度を加えることがなくC/TFT を作ることができる。そのため、基板材料として、石英等の高価な基板を用いなくてもよく、本発明の大画素の液晶表示装置にきわめて適したプロセスである。
【００４０】
熱アニ−ルは図９(A),(D) で２回行った。しかし図９(A) のアニ−ルは求める特性により省略し、双方を図９(D) のアニ−ルにより兼ね製造時間の短縮を図ってもよい。図９(E) において、層間絶縁物(8) を前記したスパッタ法により酸化珪素膜の形成として行った。この酸化珪素膜の形成はLPCVD 法、光CVD 法、常圧CVD(TEOS- オゾン) 法を用いてもよい。例えば0.2 〜0.6 μｍの厚さに形成し、その後、フォトマスク▲５▼を用いて電極用の窓(32)を形成した。
【００４１】
さらにこれら全体にアルミニウムをスパッタ法により形成し、リ−ド(9),(9')およびコンタクト(29),(29')をフォトマスク▲６▼を用いて作製した。表面を平坦化用有機樹脂(39)例えば透光性ポリイミド樹脂を塗布形成し、再度の電極穴あけをフォトマスク▲７▼にて行った。
【００４２】
図９(F) に示す如く２つのTFT を相補とし、かつその出力端を液晶装置の一方の画素の電極を透明電極としてそれに連結するため、スパッタ法によりITO(インジュ−ム・スズ酸化膜）を形成した。それをフォトマスク▲８▼によりエッチングし、電極(33)を構成させた。このITO は室温〜150 ℃で成膜し、200 〜400 ℃の酸素または大気中のアニ−ルにより成就した。
【００４３】
かくの如くにしてPTFT(21)とNTFT(11)と透明導電膜の電極(33)とを同一ガラス基板(1) 上に作製した。
【００４４】
かかるTFT の特性を略記する。

【００４５】
かかる半導体を用いることにより、一般に不可能とされていたTFT でも大きな移動度を作ることができた。そのため、初めて図２、図３、図４に示した液晶表示装置用の各ピクセルに相補型TFT を構成させるアクティブ型液晶表示装置を作ることができた。また周辺回路もオンガラス化( 同一基板上に同様のTFT の製造プロセスで形成する方法) が可能となった。
【００４６】
〔実施例２〕
図６(A) に図２に対応した実施例を示す。Ｘ線としてＶ_DD(18)、Ｖ_SS(19)、Ｖ_DD'(18')、Ｖ_SS'(19')を形成した。なおＹ線としてＶ_GG(22)、Ｖ_GG'(22')を形成した。
【００４７】
図面(A) は平面図であるが、そのA-A`の縦断面図を図６(B) に示す。またB-B'の縦断面図を図６(C) に示す。
【００４８】
NTFT(11)をＸ線Ｖ_DD(18)とＹ線Ｖ_GG(22)との交差部に設け、Ｖ_DD(18)とＶ_GG'(22')との交差部にも他の画素用のNTFT(11') が同様に設けられている。PTFT(21)はＶ_SS(19)とＶ_GG(22)との交差部に設けられている。Ｖ_DD ^'(18')とＶ_GG(22)と
の交差部の下側には、他の画素用のNTFTが設けられている。C/TFT を用いたマトリクス構成を有せしめた。 NTFT(11)は、ドレイン(6')の入力端のコンタクト(32)を介しＸ線Ｖ_DD(18)に連結され、ゲイト(4) は多層形成がなされたＹ線Ｖ_GG(22)に連結されている。ソ−ス(5')の出力端はコンタクト(29)を介して画素の電極(33)に連結している。
【００４９】
他方、PTFT(21)はドレイン(6) の入力端がコンタクト(32') を介してＸ線Ｖ_SS(19)に連結され、ゲイト(4) はＹ線Ｖ_GG(22)に、ソ−ス(5) の出力端はコンタクト(29') を介して画素(33)に連結している。かくして２本のＸ線(18),(19) に挟まれた間( 内側) に、透明導電膜よりなる画素(33)とC/TFT とにより１つのピクセルを構成せしめた。かかる構造を左右、上下に繰り返すことにより、２×２のマトリクスの１つの例またはそれを拡大した640 ×480 、1280×960 といった大画素の液晶表示装置を作ることが可能となった。
【００５０】
図６(B),(C) は図９(F) に番号が対応している。
ここでの特長は、１つの画素に２つのTFT が相補構成をして設けられていること、画素(33)は液晶電位Ｖ_LCを有するが、ゲイト電圧がドレイン電圧より大である条件において、ゲイト電圧−Ｖthの値に固定されることである。
【００５１】
その動作を図５を用いて略記する。
液晶(12)を挟む一対の電極(33),(23) において、他方の電極(23)を接地電位(13)とし、それに対してNTFT(11)の入力端が連結したＶ_DD(19)を例えば＋10Ｖ、PTFT(21)の入力端が連結したＶss(18)を例えば -10Ｖとすると、Ｖ_lC(10)はＶ_GG−Ｖthの電圧で固定となる。さらにＶ_GGを20〜10Ｖと可変し、Ｖthが5.0Vの時、出力は同じ極性を有し、かつ15〜５Ｖに可変する。図１に示された従来公知のNTFTのみを用いた液晶装置に比べ、Ｖ_GGの値を各ピクセルの駆動の程度に従って変化させることにより、“0",“1" のみでなく、その中間の値即ちグレ−スケ−ルが可能であることがわかった。即ちＶ_DD(18)、Ｖss(19)、接地(13)と３種類の電位を設定することができ、制御要素が１つ増えたことがわかる。
【００５２】
また、図６で明らかな如く、制御要素のＶss(19)が新たに増えても、Ｖssの配線がＸ線として１本増えるのみであり、液晶装置における開口率( 全面積(34)に対する実際に表示する液晶の面積(33)の割合) に関しては、従来の図１の１つのみの導電型をもつTFT を各画素に連結した場合に比べて大きくは減少せず、それほど不利にならない。
【００５３】
図６において、Ｖ_GG(22)の配線を考えてみると、オ−バ−ライン配線( 上側配線) としてのアルミニウム配線(41)、ゲイト電極と同じ材料によるアンダ−ライン配線(43)( 下側配線) およびそれらのコンタクト(42)を用いることにより、Ｘ線、Ｙ線の交差部での多層配線のために新たなフォトマスク数を増やす必要がなくなっている。
【００５４】
図６において、それら透明導電膜上に配向膜、配向処理を施し、さらにこの基板と他方の液晶の電極（図５(23)) を有する基板との間に一定の間隔をあけて公知の方法により互いに配設をした。そしてその間に液晶を注入または配線して完成させた。
【００５５】
液晶材料にTN液晶を用いるならば、その間隔を約10μｍ程度とし、透明導電膜双方に配向膜をラビング処理して形成させる必要がある。
【００５６】
また液晶材料にFLC(強誘電性) 液晶を用いる場合は、動作電圧を±20Ｖとし、セルの間隔を1.5 〜3.5 μｍ例えば2.3 μｍとし、反対電極（図４)(34)上にのみ配向膜を設けラビング処理を施せばよい。
【００５７】
分散型液晶またはポリマ−液晶を用いる場合には、配向膜は不用であり、スイッチング速度を大とするため、動作電圧は±10〜±15Ｖとし、セル間隔は１〜10μｍと薄くした。
【００５８】
特に分散型液晶を用いる場合には、偏光板も不用のため、反射型としても、また透過型としても光量を大きくすることができる。そしてその液晶はスレッシュホ−ルドがないため、本発明のC/TFT に示す如く、明確なスレッシュホ−ルド電圧が規定されるC/TFT 型とすることにより、大きなコントラストとクロスト−ク（隣の画素との悪干渉）を除くことができた。
【００５９】
〔実施例３〕
この実施例は図３および図７に対応したものである。
この図面より明らかな如く、Ｙ線のＶ_GG(22)を中央に配設し、Ｘ線のＶ_DD(18)、Ｖss(19)に挟まれた部分を１つのピクセル(34)としている。１つのピクセルは１つの透明導電膜の画素(33)および２つのNTFT(11),(11')、２つのPTFT(21),(21')よりなる２つのC/TFT に連結させている。ゲイト電極はすべてＶ_GG(22)に連結され、２つのNTFT(11), (11')はＶ_DD(18)に、また２つのPTFTの(21),(21')はＶss(19)に連結されている。これら２つのNTFTの一方またはPTFTの一方が、ゲイト電極とチャネル形成領域との間にリ−クがあり不良であった場合でも、同相であるためピクセルとしての動作をさせることができる。
その他は実施例２と同じであり、このC/TFT は実施例１を用いた。
【００６０】
〔実施例４〕
この実施例は図４および図８に対応するものである。１つのピクセルが２つのC/TFT と２つの画素よりなっている。即ちNTFT(11)、PTFT(21)よりなるC/TFT の出力と連結した液晶(12)の画素(33)と、他のNTFT(11') とPTFT(21') よりなるC/TFT の出力に連結した液晶(12') の画素(33') とが１つのピクセル(34)を構成している。画素(33)と(33') とが１つのピクセルを構成する合わせた画素(33)に対応する。
【００６１】
かくすると、たとえ一方の画素が中途半端にしか動作しなくなっても、他方の画素が正常動作をし、カラ−化をした時、グレ−スケ−ルの劣化の程度を下げることができた。
その他、ここに記載されていないことは実施例１、２に記されたことと同様である。
【００６２】
【発明の効果】
本発明は相補型のTFT をマトリクス化された各画素に連結することにより、
1)グレ−スケ−ル（中間調）の成就
2)C/TFT の出力であり画素の電圧例えば液晶電位をフロ−ティングとしない
3)動作マ−ジンの拡大
4)不良TFT が一部にあっても同相出力であるためその補償をある程度行うことができる
5)作製に必要なフォトマスク数はNTFTのみの従来例に比べて図９(C) および(D) のフォトマスク▲３▼、▲４▼と２回多くなるのみである
6)キャリアの移動度がアモルファス珪素を用いた場合に比べ10倍以上も大きいため、TFT の大きさを小さくでき、１つのピクセル内に２つのTFT をつけても開口率の減少をほとんど伴わない
という多くの特長を有する。
【００６３】
そのため、これまでのNTFTのみを用いるアクティブTFT 液晶装置に比べて、数段の製造歩留まりと画面の鮮やかさを成就できるようになった。
【００６４】
本発明においてかかるC/TFT に対し、半導体としてセミアモルファスまたはセミクリスタルを用いた。しかし同じ目的のために可能であるならば他の結晶構造の半導体を用いてもよい。またセルフアライン型のC/TFT により高速処理を行った。しかしイオン注入法を用いずに非セルフアライン方式によりTFT を作ってもよい。またスタがー型でなく逆スタがー型のTFT であってもよいことはいうまでもない。
【００６５】
本発明における表示媒体としては、透過型の液晶表示装置または反射型の液晶表示装置として用い得る。また液晶材料としては前記したTN液晶、FLC 液晶、分散型液晶、ポリマ型液晶を用い得る。またゲストホスト型、誘電異方性型のネマチック液晶にイオン性ド−パントを添加して電界を印加することによってネマチック液晶としコレステリック液晶との混合体に電界を印加して、ネマチック相とコレステリック相との間で相変化を生じさせ、透明ないし白濁の表示を実現する相転移液晶を用いることもできる。また液晶以外では、例えば染料で着色した有機溶媒中にこれと色の異なる顔料粒子を分散させたいわゆる電気泳動表示用分散系を用いることもできることを付記する。
【００６６】
本発明において、表示媒体として液晶を用いた時、C/TFT の出力は液晶電位となる。また液晶以外の媒体を用いることもあるため、一般にはC/TFT の出力の電圧と記した。
【図面の簡単な説明】
【図１】従来のアクティブ型TFT(薄膜型トランジスタ) を用いた液晶装置を示す。
【図２】本発明の相補型TFT を用いたアクティブ型液晶装置の回路図を示す。
【図３】本発明の相補型TFT を用いたアクティブ型液晶装置の回路図を示す。
【図４】本発明の相補型TFT を用いたアクティブ型液晶装置の回路図を示す。
【図５】相補型TFT の動作を示す図面
【図６】図２に対応した液晶表示装置の一方の基板の平面図(A) 、縦断面図(B),(C) を示す。
【図７】図３に対応した液晶表示装置の一方の基板の図面である。
【図８】図４に対応した液晶表示装置の一方の基板の図面である。
【図９】本発明の液晶装置に用いた相補型TFT の作製方法を示す。
【符号の説明】
(1) ・・・・ガラス基板
(2),(2')・・シリコン半導体
(3) ・・・・ゲイト絶縁膜
(4),(4')・・ゲイト電極
(5),(5')・・ソ−ス
(6),(6')・・ドレイン
(7),(7')・・チャネル形成領域
(10)・・・・液晶電位(V_LC)
（１１），（１１’），（１１Ａ），（１１’Ａ），（１１Ｂ），（１１’Ｂ）・・Ｎチャネル型薄膜トランジスタ(NTFT)
（１２），（１２’），（１２Ａ），（１２’Ａ），（１２Ｂ），（１２’Ｂ）・・・・液晶
(14),(15) ・リ−クをさせる抵抗
(16),(17) ・周辺回路
(18),(18')・Ｖ_DD（Ｘ線の１つ）
(19),(19')・Ｖss（Ｘ線の１つ）
(21),(21'),(21A),(21'A),(21B),(21'B)・・Ｐチャネル型薄膜トランジスタ(PTFT)
（２２），（２２’）・Ｖ_GG、Ｖ_GG'(Ｙ線）
(23),(33),(33'),(33A),(33'A),(33B),(33'B) ・・・・透明電極で作られた画素
(34)・・・・ピクセル
(36)・・・・ブロッキング層
▲１▼〜▲８▼・・・フォトマスクを用いたプロセス

Claims

絶縁表面上に形成された薄膜トランジスタと、
前記薄膜トランジスタのゲイト電極に電気的に接続したアンダーライン配線と、前記ゲイト電極および前記アンダーライン配線上の層間絶縁物上に形成され、前記層間絶縁物の開口部において前記アンダーライン配線と電気的に接続したオーバーライン配線と、からなる第１の配線と、
前記層間絶縁物上に形成され、前記第１の配線と前記層間絶縁物を介して交差するように設けられ、前記薄膜トランジスタのソースまたはドレインに電気的に接続した第２の配線と、を有し、
前記アンダーライン配線は、前記ゲイト電極と同じ材料でなり、前記アンダーライン配線および前記ゲイト電極は、燐ドープ珪素と該燐ドープ珪素上に積層されたモリブデン、タングステン、珪化モリブデン、または珪化タングステンとでなり、
前記オーバーライン配線および前記第２の配線は、アルミニウムでなることを特徴とする表示装置。
絶縁表面上に形成された少なくともＰチャネル型の第１の薄膜トランジスタと、Ｎチャネル型の第２の薄膜トランジスタとを含む複数の薄膜トランジスタと、前記第１および第２の薄膜トランジスタのゲイト電極に電気的に接続したアンダーライン配線と、前記ゲイト電極および前記アンダーライン配線上の層間絶縁物上に形成され、前記層間絶縁物の開口部において前記アンダーライン配線と電気的に接続したオーバーライン配線と、からなる第１の配線と、
前記層間絶縁物上に形成され、前記第１の配線と前記層間絶縁物を介して交差するように設けられ、前記第１または第２の薄膜トランジスタのソースまたはドレインに電気的に接続した第２の配線と、を有し、
前記アンダーライン配線は、前記ゲイト電極と同じ材料でなり、前記アンダーライン配線および前記ゲイト電極は、燐ドープ珪素と該燐ドープ珪素上に積層されたモリブデン、タングステン、珪化モリブデン、または珪化タングステンとでなり、
前記オーバーライン配線および前記第２の配線は、アルミニウムでなることを特徴とする表示装置。
請求項２において、前記Ｐチャネル型の第１の薄膜トランジスタと前記Ｎチャネル型の第２の薄膜トランジスタとは、相補型に構成されていることを特徴とする表示装置。
請求項１ないし請求項３のいずれか１項において、前記表示装置は、前記薄膜トランジスタ上に平坦化膜を備えていることを特徴とする表示装置。