JPH1013026A - 多層プリント配線板 - Google Patents

多層プリント配線板

Info

Publication number
JPH1013026A
JPH1013026A JP8158507A JP15850796A JPH1013026A JP H1013026 A JPH1013026 A JP H1013026A JP 8158507 A JP8158507 A JP 8158507A JP 15850796 A JP15850796 A JP 15850796A JP H1013026 A JPH1013026 A JP H1013026A
Authority
JP
Japan
Prior art keywords
solder
pad
pads
layer
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8158507A
Other languages
English (en)
Other versions
JP3050807B2 (ja
Inventor
Motoo Asai
元雄 浅井
Yoichiro Kawamura
洋一郎 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP8158507A priority Critical patent/JP3050807B2/ja
Priority to US08/871,890 priority patent/US6831234B1/en
Priority to MYPI97002605A priority patent/MY125677A/en
Priority to EP97109609A priority patent/EP0814643B1/en
Priority to EP07002566A priority patent/EP1796445A3/en
Priority to DE69737317T priority patent/DE69737317T2/de
Priority to CN97114842A priority patent/CN1082332C/zh
Priority to SG1997002085A priority patent/SG52992A1/en
Priority to KR1019970025643A priority patent/KR100271430B1/ko
Publication of JPH1013026A publication Critical patent/JPH1013026A/ja
Application granted granted Critical
Publication of JP3050807B2 publication Critical patent/JP3050807B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0405—Solder foil, tape or wire
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 チップの高集積化に有利で、しかも、基板表
面にねじれや歪み等が生じることのない、実装信頼性に
優れた多層プリント配線板を提案する。 【解決手段】 外側から１列目乃至５列目までに位置す
るはんだパッド１１は、その最表面の導体パターンにそ
れぞれ接続した平坦なパッドとこのパッド表面に形成し
たはんだバンプとで構成され、これら以外のはんだパッ
ド群は、内層に位置する平坦な内層パッド群にそれぞれ
接続したバイアホール８とこのバイアホール８の凹部に
形成したはんだバンプとで構成され、前記内層パッド群
のうちの外側から１列目乃至５列目までに位置するパッ
ド群は、その内層パッドと同じ層の導体パターンにそれ
ぞれ接続した平坦なパッドで構成され、このパッドを除
く内層パッド群は、さらに内層に位置する平坦な内層パ
ッド群にバイアホール８を介して接続した平坦なパッド
で構成されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、多層プリント配線
板に関し、特に、高密度実装が可能で、しかも樹脂の硬
化収縮に伴うねじれも少なく、はんだの位置ずれも少な
い実装信頼性に優れたフリップチップ実装用の多層プリ
ント配線板について提案する。
【０００２】
【従来の技術】一般に、フリップチップ実装用の多層プ
リント配線板（例えばパッケージ）は、その実装表面に
は、はんだバンプを有するパッドが２次元的に配列した
はんだパッド群が形成されている。
【０００３】このはんだパッドは、配線基板の所定の導
体パターンと接続した実装用パッド（あるいはランド）
と呼ばれる平坦な円板状の導体表面に、表面張力によっ
て球状になったはんだが設けられた構造であり、例えば
パッケージをマザーボード等に実装するための外部端子
には、前記実装用パッドから引き出された所定の配線に
よって電気的に接続されている。
【０００４】しかしながら、このようなはんだパッド群
の構成では、はんだパッド群のうち内側に位置するはん
だパッドを構成する実装用パッドに接続した導体パター
ンは、該パッドよりも外側に位置するパッドを迂回しな
がら引き出された配線を通して、外部端子と電気的に接
続される必要がある。そのため、配線基板の外周付近に
位置するパッドの間隔は、前記配線の幅に相当する領域
を確保することが必要となり、電子部品（チップ）の高
集積化が難しくなるといった問題が生じた。
【０００５】また、多層配線板をいわゆるビルドアップ
法で製造しようとすると、配線基板表面に金属であるパ
ッドが局所的に密集した部分が形成される。そのため、
樹脂の硬化収縮や熱膨張率の相違により、基板表面にね
じれや歪み、またはこれらに起因すると考えられるクラ
ックが生じたりするという問題があった。こうしたねじ
れや歪みが配線基板表面に存在すると該基板へのチップ
の確実な表面実装ができなくなり、さらに、クラックが
配線基板に発生すると導体パターンを破損してしまうこ
とになる。
【０００６】
【発明が解決しようとする課題】本発明は、このような
従来技術が抱える問題を解消するためになされたもので
あり、特に、チップの高集積化に有利で、しかも、基板
表面にねじれや歪み、またはこれらに起因すると考えら
れるクラックが生じることのない、実装信頼性に優れた
フリップチップ実装用の多層プリント配線板におけるは
んだパッド群の新たな構成を提案することにある。
【０００７】
【課題を解決するための手段】発明者らは、上記目的の
実現に向け鋭意研究を行った結果、以下の内容を要旨構
成とする発明を完成するに至った。すなわち、本発明
は、コア基板上に、層間絶縁材層と導体回路が交互に積
層された多層配線層が形成され、この多層配線層の最表
面には、はんだバンプを有するパッドが、２次元的に配
列してはんだパッド群を形成してなる多層プリント配線
板において、(1) 前記はんだパッド群のうちの外側から
１列目乃至５列目までに位置するはんだパッドは、その
最表面の導体パターンにそれぞれ接続した平坦なパッド
とこのパッド表面に形成したはんだバンプとで構成さ
れ、これらのはんだパッドを除くはんだパッド群は、内
層に位置する平坦な内層パッド群にそれぞれ接続したバ
イアホールとこのバイアホールの凹部に形成したはんだ
バンプとで構成されてなり、(2) 前記内層パッド群のう
ちの外側から１列目乃至５列目までに位置するパッド群
は、その内層パッドと同じ層の導体パターンにそれぞれ
接続した平坦なパッドで構成され、このパッドを除く内
層パッド群は、さらに内層に位置する平坦な内層パッド
群にバイアホールを介して接続した平坦なパッドで構成
されてなり、(3) 前記(2) の構成を有する層を、内層に
少なくとも１層有する、ことを特徴とする多層プリント
配線板である。この多層プリント配線板の典型的な構造
を図１に示す。
【０００８】このように本発明は、コア基板上に、層間
絶縁材層と導体回路が交互に積層された多層配線層が形
成され、この多層配線層の最表面には、はんだバンプを
有するパッドが、２次元的に配列してはんだパッド群を
形成してなる、フリップチップ実装用の多層プリント配
線板における、前記はんだパッド群の新たな構成を提案
するものである。ここで、「２次元的に配列して」とい
うのは、図２に示すように、パッドをＸ−Ｙ軸方向に枡
目状に配列する方法だけでなく、図３に示すように、Ｘ
−Ｙ軸方向に一つおきに千鳥状に配列する形態も含むも
のである。特に、千鳥状に配列する形態は、外側から２
列目乃至５列目のパッドから外部端子に向けて配線を引
き出しやすい点で有利である。
【０００９】
【発明の実施の形態】本発明にかかる多層プリント配線
板の特徴は、多層配線層の最表面に位置するはんだパッ
ド群のうちの外側から１列目乃至５列目までに位置する
はんだパッドを、その最表面の導体パターンにそれぞれ
接続した平坦なパッドとこのパッド表面に形成したはん
だバンプとで構成し、これらのはんだパッドを除くはん
だパッド群を、内層に位置する平坦な内層パッド群にそ
れぞれ接続したバイアホールとこのバイアホールの凹部
に形成したはんだバンプとで構成した点にある。
【００１０】このような構成としたことにより、はんだ
パッド群のうちの外側から１列目乃至５列目までに位置
するはんだパッドのパッド（例えば、図２の第１，２，
３列目のパッド）は、最表面の導体パターンと接続さ
れ、該パッドから引き出された配線によって外部端子と
電気的に接続される。同時に外側から１列目乃至５列目
までに位置するはんだパッド以外のはんだパッドのパッ
ド（例えば、図２の第４，５，６，７，８，９列目のパ
ッド）は、内層に位置する平坦な内層パッド群にバイア
ホールを介して接続され、該内層パッドから引き出され
た配線によって外部端子と電気的に接続される。即ち、
外側から１列目乃至５列目までに位置する前記パッドと
接続する導体パターンは、それぞれ該パッドから前記１
列目乃至４列目のパッドを迂回して引き出された配線に
よって外部端子と接続され、それ以外のパッドは、バイ
アホールで構成されて内層パッドに接続され、この内層
パッドから引き出された配線によって外部端子と接続さ
れる。
【００１１】したがって、本発明は、外部端子と接続す
るための配線の全てを最表面のはんだパッド群から引き
出した従来の構成に代えて、前記配線を各内層パッドか
ら順次分割して引き出す構成としたので、各パッドの間
隔は多くても４本の配線が通過できる程度の領域を確保
すれば十分であり、はんだパッドの高密度化が可能とな
る。
【００１２】本発明の多層プリント配線板において、は
んだパッド群のうちの外側から１列目乃至５列目までの
はんだパッドを除くはんだパッド群は、内層に位置する
平坦な内層パッド群にそれぞれ接続したバイアホールと
このバイアホールの凹部に形成したはんだバンプとで構
成されている。このため、本発明の多層プリント配線板
は、層間絶縁材層に金属の柱が埋め込まれた構成とな
り、単に最表面に平坦なパッドが設けられた従来の構成
に比べて、樹脂の硬化収縮による変形が小さい。それ故
に、本発明の多層プリント配線板は、基板表面がねじれ
たり、反ったりすることがない。また、上記はんだパッ
ドの構成によれば、はんだ量を多くすることができ、表
面張力に起因するセルフアライメント効果により、正確
な実装が可能となる。
【００１３】ここで、本発明における上記バイアホール
は、内層パッドが露出するように層間絶縁材層に設けた
開口部に前記内層パッドと層間絶縁材層表面の導体回路
を電気的に接続するための金属膜が被成された構造を有
する。このバイアホールの凹部にはんだを充填すること
により、本発明の上記一の構成にかかるはんだパッドが
形成される。従って、本発明は、例えば特開Ｈ４−3376
95号に開示されたような、はんだによって内層パッドと
層間絶縁材層表面の導体回路を電気的に接続する技術で
はない。特開Ｈ４−337695号のように、はんだを直接樹
脂絶縁材層に接触させると、鉛の拡散により樹脂の劣化
を招く。また、樹脂とはんだは馴染みが悪いので、はん
だで構成されたバイアホールが脱落しやすいという欠点
がある。この点、本発明では、バイアホールを金属膜で
構成し、このバイアホールの凹部にはんだが充填されて
いるので、樹脂の劣化やバイアホールの脱落もない。
【００１４】本発明の多層プリント配線板においては、
はんだパッド群のうちの外側から１列目乃至５列目まで
のはんだパッドを構成するパッドのみを、バイアホール
ではなく平坦なパッドとした。これにより、この平坦な
パッドが緩衝領域となり、バイアホールのみの領域と層
間樹脂絶縁材のみの領域との硬化収縮率差や熱膨張率差
に起因するクラックの発生を抑止することができる。
【００１５】本発明にかかる多層プリント配線板の他の
特徴は、上記バイアホールに接続する内層パッド群のう
ちの外側から１列目乃至５列目までに位置するパッド群
を、その内層パッドと同じ層の導体パターンとそれぞれ
接続した平坦なパッドで構成し、これらのパッドを除く
内層パッド群は、さらに内層に位置する平坦な内層パッ
ド群にバイアホールを介して接続した平坦なパッドで構
成した点にある。本発明の多層プリント配線板は、この
ような構成の層構造を内層に少なくとも１層有するもの
であり、多層配線層の最表面に位置するはんだパッド群
のうちの最も内側に位置するはんだパッドがコア基板上
の内層パッドと接続されている。
【００１６】このような構成としたことにより、前述と
同様に、内層パッド群においても内層パッドの高密度化
が可能となる。
【００１７】また、内層パッド群のうちの外側から１列
目乃至５列目までの内層パッドのみを、バイアホールと
の接続がない平坦なパッドとした。これにより、この平
坦なパッドが緩衝領域となり、バイアホールのみの領域
と層間樹脂絶縁材のみの領域との硬化収縮率差や熱膨張
率差に起因するクラックの発生を抑止することができ
る。
【００１８】以上説明したように、はんだバンプをバイ
アホール内に有する最表面に位置するはんだパッド群
は、まず、該バイアホールを介して下層に位置する内層
パッド群と接続され、各内層においては、外周から１列
目乃至５列目までを除いた内側のパッドが、バイアホー
ルを介してさらに下層の内層パッドに順次に接続され、
最終的にコア基板上の内層パッドと接続される。そし
て、パッド群に接続された導体パターンは、各内層パッ
ド群に分割してその外周から１列目乃至５列目までのパ
ッドから引き出されて外部端子と接続される。その結
果、多層配線層の最表面に位置するはんだパッド群は、
その外周から１列目乃至５列目までのパッドの間隔を多
くても４本の配線が通過できる程度の領域を確保すれば
十分であり、高密度化を実現できる。
【００１９】なお、上記パッド群に接続された多層配線
層の導体パターンは、コア基板に設けたスルーホールを
介して、コア基板の裏面に設けられた外部端子、例え
ば、はんだバンプや導体ピンなどと接続される。特に、
コア基板の裏面には、このスルーホールと電気的に接続
する導体層と樹脂絶縁層を交互に積層した多層配線層を
設け、この表面にはんだバンプを形成する構成がよい
（図１参照）。
【００２０】本発明の多層プリント配線板において、は
んだパッド群を構成するバイアホールは、内層パッドと
のみ接続されているので剥離しやすい。そのため、かか
るバイアホールの剥離を防止する目的で、層間絶縁材層
の表面は、表面粗さ５〜15μｍの粗化面が形成されてい
ることが望ましい。表面粗さが５μｍ未満では、バイア
ホールとの密着強度が不充分であり、一方、表面粗さが
15μｍを超えると微細な導体パターンを得ることが困難
になるからである。
【００２１】本発明においては、多層配線層の最表面
に、ソルダーレジスト層が形成されてなり、このソルダ
ーレジストの開口径を、前記はんだパッドを構成する平
坦なパッドとバイアホールの直径よりも大きくすること
により、ソルダーレジストが当該パッドあるいは当該バ
イアホールと重ならないようにすることが有利である。
本発明のように、高集積化したはんだパッドの構成で
は、ソルダーレジストの開口径をパッドの直径よりも小
さくすると、感光性樹脂であるソルダーレジストを露光
現像（いわゆるフォトリソグラフィー）により開口する
際に、フォトマスクの温度膨張や収縮によって開口部の
位置ずれを起こし、パッドの露出面積が実質的に小さく
なってしまう。その結果、ここにはんだを形成すると、
はんだの流出やはんだブリッジ等の不良を引き起こしや
すく部品の実装信頼性が悪い。従って、本発明における
ソルダーレジストの開口径は、パッドやバイアホールの
直径よりも大きくすることが望ましい。
【００２２】一方で、多層配線層の最表面に位置する全
てのはんだパッドを平坦なパッドで構成した従来技術に
おいて、前記平坦なパッドは全て、そのパッドが存在す
る同一層にて導体パターンと配線接続される。このた
め、パッドの直径よりもソルダーレジストの開口径を大
きくすると、導体パターンの配線の一部が露出した状態
となりやすい（図４(a) 参照）。その結果、ここにはん
だを形成すると、露出した導体パターンの配線上にもは
んだが乗って、はんだバンプが低くなり、またそのはん
だバンプの位置ずれを生じる（図４(b) 参照）。
【００２３】この点、本発明では、はんだパッド群のう
ちの外側から１列目乃至５列目までのはんだパッドを除
くはんだパッド群は、バイアホールの凹部にはんだバン
プを形成したもので構成したので、同一層に位置する導
体パターンに配線接続されることはない。しかも、本発
明では、はんだバンプを形成するためのパッドを、バイ
アホールから新たに配線していないので、ソルダーレジ
ストの開口径をバイアホールの直径よりも大きくして
も、ソルダーレジストの開口部から導体パターンの配線
が露出するようなこともない（図５(a) 参照）。それ故
に、本発明にかかるバイアホールの凹部にはんだバンプ
を形成する構成によれば、はんだバンプが低くなること
もなく、またはんだバンプの位置ずれも生じない（図５
(b) 参照）。
【００２４】このように、本発明では、はんだバンプ群
のうちの外側から１列目乃至５列目までを除く中央部分
のはんだバンプに位置ずれを起こすことなく、はんだバ
ンプ群にソルダーレジスト層を設けることが可能であ
る。
【００２５】また、ソルダーレジストの開口径をパッド
径よりも大きくする上記構成は、はんだ転写法によりは
んだバンプを形成する場合には、特に有利である。はん
だ転写法とは、フィルム上に貼着したはんだ箔をエッチ
ングして、パッド位置に相当する箇所にはんだ箔のパタ
ーンを形成しておき、これをはんだ箔がパッドに接触す
るように載置し、加熱リフローすることにより、はんだ
はフィルムとの馴染みが悪く金属と馴染むために、はん
だがパッドに転写されるものである。このようなはんだ
転写法では、フィルム上に形成されるはんだ箔のパター
ンの面積は、一般にパッドよりも大きくなる。このた
め、ソルダーレジストの開口径をパッド径よりも大きく
すると、丁度、ソルダーレジストの開口部とはんだパタ
ーンが嵌合して、位置合わせしやすいからである（図６
参照）。
【００２６】さらに、本発明の多層プリント配線板にお
いて、最表層に位置する配線層は、めっきレジストを介
して、そのめっきレジスト間に平坦なパッドとバイアホ
ールが形成されてなり、さらにその表面には、前記の平
坦なパッドとバイアホールが露出する開口部を設けたソ
ルダーレジスト層が形成されてなり、このソルダーレジ
スト層は、その開口径を前記パッドおよびバイアホール
の直径よりも大きくして、その開口部からパッド、バイ
アホールおよびめっきレジストの一部を露出させること
が有利である。このような構成にすると、パッドやバイ
アホールの周囲側面がめっきレジストにより隠蔽される
（図７参照）。このため、前記の周囲側面にはんだが付
着しない。その結果、はんだバンプが低くならず、接続
信頼性に優れる。
【００２７】次に、本発明にかかる多層プリント配線板
の製造方法について説明する。 (1)まず、基板（コア）１の表面に内層銅パターン２を
形成する。この基板１への銅パターン２の形成は、銅張
積層板をエッチングして行うか、あるいは、ガラスエポ
キシ基板やポリイミド基板、セラミック基板、金属基板
などの基板に無電解めっき用接着剤層を形成し、この接
着剤層表面を粗化して粗化面とし、ここに無電解めっき
を施して行う方法がある。特に、銅張積層板をエッチン
グして銅パターン２とした場合は、無溶剤の絶縁樹脂３
（エポキシ樹脂やポリイミド樹脂）を塗布して、これを
硬化した後、研磨し、銅パターン２を露出させて、基板
表面を平滑化しておくことが望ましい。基板表面を平滑
化しておくと、その上に感光性の樹脂絶縁層を形成する
際に、その厚さが均一になるため、露光、現像がしやす
いからである。なお、このコア基板１には、スルーホー
ル４が形成されてなり、このスルーホール４を介して表
面と裏面の配線層を電気的に接続している。
【００２８】(2)次に、前記 (1)で形成した内層銅パタ
ーン１の上に、層間絶縁材層５を形成する。この層間絶
縁材層５は、エポキシ樹脂やポリイミド樹脂、ビスマレ
イミドトリアジン樹脂、フェノール樹脂など熱硬化性樹
脂、これらを感光化した感光性樹脂、ポリエーテルスル
フォンなどの熱可塑性樹脂、熱可塑性樹脂と熱硬化性樹
脂の複合体、あるいは熱可塑性樹脂と感光性樹脂の複合
体で構成されることが望ましい。これらの樹脂層の表面
は、酸化剤や酸、アルカリなどで粗化処理することがで
きる。粗化することにより、この表面に形成される導体
回路との密着性を改善することができるからである。
【００２９】このような層間絶縁材としては、とくに無
電解めっき用接着剤を用いることが望ましい。この無電
解めっき用接着剤は、酸あるいは酸化剤に難溶性の耐熱
性樹脂中に酸あるいは酸化剤に可溶性の耐熱性樹脂粒子
が分散されてなるものが最適である。これは、酸あるい
は酸化剤に可溶性の耐熱性樹脂粒子を粗化して除去する
ことにより、表面に蛸壺状のアンカーを形成でき、導体
回路との密着性を顕著に改善することができるからであ
る。
【００３０】上記接着剤において、酸あるいは酸化剤に
難溶性の耐熱性樹脂としては、感光化した熱硬化性樹
脂、感光化した熱硬化性樹脂と熱可塑性樹脂の複合体が
望ましい。感光化することにより、露光、現像により、
バイアホールを容易に形成できるからである。また、熱
可塑性樹脂と複合化することにより靱性を向上させるこ
とができ、導体回路のピール強度の向上、ヒートサイク
ルによるバイアホール部分のクラック発生を防止できる
からである。具体的には、エポキシ樹脂をアクリル酸や
メタクリル酸などと反応させたエポキシアクリレートや
エポキシアクリレートとポリエーテルスルホンとの複合
体がよい。エポキシアクリレートは、全エポキシ基の20
〜80％がアクリル酸やメタクリル酸などと反応したもの
が望ましい。
【００３１】上記接着剤において、前記耐熱性樹脂粒子
としては、平均粒径が10μｍ以下の耐熱性樹脂粉末、
平均粒径が２μｍ以下の耐熱性樹脂粉末を凝集させて
平均粒径が前記粒子の粒子径の３倍以上の大きさとした
凝集粒子、平均粒径が10μｍ以下の耐熱性粉末樹脂粉
末と、平均粒径が前記粒子の粒子径の１／５以下かつ２
μｍ以下の耐熱性樹脂粉末との混合物、平均粒径が２
μｍ〜10μｍの耐熱性樹脂粉末の表面に、平均粒径が２
μｍ以下の耐熱性樹脂粉末または無機粉末のいずれか少
なくとも１種を付着させてなる疑似粒子から選ばれるこ
とが望ましい。これらは、複雑なアンカーを形成できる
からである。耐熱性樹脂粒子としては、エポキシ樹脂、
アミノ樹脂（メラミン樹脂、尿素樹脂、グアナミン樹
脂）などがよい。特に、エポキシ樹脂は、そのオリゴマ
ーの種類、硬化剤の種類、架橋密度を変えることにより
任意に酸や酸化剤に対する溶解度を変えることができ
る。例えば、ビスフェノールＡ型エポキシ樹脂オリゴマ
ーをアミン系硬化剤で硬化処理したものは、酸化剤に溶
解しやすい。しかし、ノボラックエポキシ樹脂オリゴマ
ーをイミダゾール系硬化剤で硬化させたものは、酸化剤
に溶解しにくい。
【００３２】本発明で使用できる酸としては、リン酸、
塩酸、硫酸、あるいは蟻酸や酢酸などの有機酸がある
が、特に有機酸が望ましい。粗化処理した場合に、バイ
アホールから露出する金属導体層を腐食させにくいから
である。酸化剤としては、クロム酸、過マンガン酸塩
（過マンガン酸カリウムなど）が望ましい。特に、アミ
ノ樹脂を溶解除去する場合は、酸と酸化剤で交互に粗化
処理することが望ましい。
【００３３】本発明の多層プリント配線板において、層
間絶縁材層５は、複数層でもよい。例えば、複数層にす
る場合は次の形態がある。 ．上層導体回路と下層導体回路の間に設けられてなる
層間絶縁材層において、上層導体回路に近い側を、酸あ
るいは酸化剤に難溶性の耐熱性樹脂中に酸あるいは酸化
剤に可溶性の耐熱性樹脂粒子が分散されてなる無電解め
っき用接着剤とし、下層導体回路に近い側を酸あるいは
酸化剤に難溶性の耐熱性樹脂とした２層構造の層間絶縁
材層。この構成では、無電解めっき用接着剤層を粗化処
理しても粗化しすぎて、層間を短絡させてしまうことが
ない。 ．上層導体回路と下層導体回路の間に設けられてなる
層間絶縁剤層において、下層導体回路間に充填樹脂材を
埋め込み、下層導体回路とこの充填樹脂材の表面を同一
平面になるようにし、この上に、酸あるいは酸化剤に難
溶性の耐熱性樹脂層を形成、さらにその上に酸あるいは
酸化剤に難溶性の耐熱性樹脂中に酸あるいは酸化剤に可
溶性の耐熱性樹脂粒子が分散されてなる無電解めっき用
接着剤を形成した３層構造の層間絶縁材層。この構成で
は、下層導体回路間に充填樹脂材を充填しているので、
基板表面が平滑になり、厚さのバラツキにより生じる現
像不良がない。また、充填樹脂材にシリカなどの無機粒
子を含有させることにより、硬化収縮を低減して基板の
反りを防止できる。なお、充填樹脂材としては、無溶剤
樹脂が望ましく、特に無溶剤エポキシ樹脂が最適であ
る。溶剤を使用すると、加熱した場合に残留溶剤が気化
して層間剥離の原因になるからである。
【００３４】(3)上記(2) で形成した層間絶縁材層５を
乾燥した後、感光性樹脂の場合は、露光、現像すること
により、また、熱硬化性樹脂の場合は、熱硬化したのち
レーザー加工することにより、バイアホール用の開口部
を設ける。
【００３５】(4)上記(3) でバイアホール用の開口部を
設けた層間絶縁材層５の表面を粗化した後、触媒核を付
与する。この触媒核は、貴金属イオンやコロイドなどが
望ましく、一般的には、塩化パラジウムやパラジウムコ
ロイドを使用する。なお、触媒核を固定するために加熱
処理を行うことが望ましい。
【００３６】(5)上記(4) で触媒核を付与した後、めっ
きレジスト６を形成する。このめっきレジスト６として
は、市販品を使用してもよく、エポキシ樹脂をアクリル
酸やメタクリル酸などと反応させたエポキシアクリレー
トとイミダゾール硬化剤からなる組成物、あるいはエポ
キシアクリレート、ポリエーテルスルホンおよびイミダ
ゾール硬化剤からなる組成物でもよい。ここで、エポキ
シアクリレートとポリエーテルスルホンの比率は、50／
50〜80／20程度が望ましい。エポキシアクリレートが多
過ぎると可撓性が低下し、少な過ぎると感光性、耐塩基
性、耐酸性、耐酸化剤特性が低下するからである。エポ
キシアクリレートは、全エポキシ基の20〜80％がアクリ
ル酸やメタクリル酸などと反応したものが望ましい。ア
クリル化率が高過ぎるとＯＨ基による親水性が高くなり
吸湿性が上がり、アクリル化率が低過ぎると解像度が低
下するからである。基本骨格樹脂であるエポキシ樹脂と
しては、ノボラック型エポキシ樹脂が望ましい。架橋密
度が高く、硬化物の吸水率が 0.1％以下に調整でき、耐
塩基性に優れるからである。ノボラック型エポキシ樹脂
としては、クレゾールノボラック型、フェノールノボラ
ック型がある。
【００３７】(6)上記(5) の処理でめっきレジスト６が
形成されなかった部分に一次めっきを施す。このとき、
銅パターン７だけでなく、バイアホール８を形成する。
この一次めっきとしては、銅、ニッケル、コバルトおよ
びリンから選ばれる少なくとも２種以上の金属イオンを
使用した合金めっきであることが望ましい。この理由
は、これらの合金は強度が高く、ピール強度を向上させ
ることができるからである。上記一次めっきの無電解め
っき液において、銅、ニッケル、コバルトイオンと塩基
性条件下で安定した錯体を形成する錯化剤としては、ヒ
ドロキシカルボン酸を用いることが望ましい。上記一次
めっきの無電解めっき液において、金属イオンを還元し
て金属元素にするための還元剤は、アルデヒド、次亜リ
ン酸塩（ホスフィン酸塩と呼ばれる）、水素化ホウ素
塩、ヒドラジンから選ばれる少なくとも１種であること
が望ましい。これらの還元剤は、水溶性であり、還元力
に優れるからである。特に、ニッケルを析出させる点で
は次亜リン酸塩が望ましい。上記一次めっきの無電解め
っき液において、塩基性条件下に調整するためのｐＨ調
整剤としては、水酸化ナトリウム、水酸化カリウム、水
酸化カルシウムから選ばれる少なくとも１種の塩基性化
合物を用いることが望ましい。塩基性条件下において、
ヒドロキシカルボン酸はニッケルイオンなどと錯体を形
成するからである。このヒドロキシカルボン酸として
は、クエン酸、リンゴ酸、酒石酸などが望ましい。これ
らは、ニッケル、コバルト、銅と錯体を形成しやすいか
らである。前記ヒドロキシカルボンの濃度は 0.1〜0.8
Ｍであることが望ましい。 0.1Ｍより少ないと十分な錯
体が形成できず、異常析出や液の分解が生じる。一方、
0.8Ｍを超えると析出速度が遅くなったり、水素の発生
が多くなったりするなどの不具合が発生するからであ
る。上記一次めっきの無電解めっき液は、ビピリジルを
含有してなることが望ましい。この理由は、ビピリジル
はめっき浴中の金属酸化物の発生を抑制してノジュール
の発生を抑制できるからである。なお、銅イオン、ニッ
ケルイオン、コバルトイオンは、硫酸銅、硫酸ニッケ
ル、硫酸コバルト、塩化銅、塩化ニッケル、塩化コバル
トなどの銅、ニッケル、コバルト化合物を溶解させるこ
とにより供給する。
【００３８】このような無電解めっき液により形成され
た一次めっき膜は、無電解めっき用接着剤層の粗化面に
対する追従性に優れ、粗化面の形態をそのままトレース
する。そのため、一次めっき膜は、粗化面と同様にアン
カーを持つ。従って、この一次めっき膜上に形成される
二次めっき膜は、このアンカーにより、密着性が確保さ
れるのである。従って、一次めっき膜は、ピール強度を
支配するために、上述したような無電解めっき液によっ
て析出する強度が高いめっき膜が望ましく、一方、二次
めっき膜は、電気導電性が高く、析出速度が早いことが
望ましいので、複合めっきよりも単純な銅めっき液によ
って析出するめっき膜が望ましい。
【００３９】(7)上記(6) で形成した一次めっき膜の上
に二次めっきを施して、バイアホールを含む導体回路を
形成する。この二次めっきによるめっき膜は、銅めっき
膜であることが望ましい。上記二次めっきの無電解めっ
き液は、銅イオン、トリアルカノールアミン、還元剤、
ｐＨ調整剤からなる無電解銅めっき液において、銅イオ
ンの濃度が 0.005〜0.015mol／ｌ、ｐＨ調整剤の濃度が
0.25〜0.35 mol／ｌであり、還元剤の濃度が0.01〜0.04
mol／ｌである無電解めっき液を用いることが望まし
い。このめっき液は、浴が安定であり、ノジュールなど
の発生が少ないからである。上記二次めっきの無電解め
っき液において、トリアルカノールアミンの濃度は0.1
〜0.8 Ｍであることが望ましい。この範囲でめっき析出
反応が最も進行しやすいからである。このトリアルカノ
ールアミンは、トリエタノールアミン、トリイソパノー
ルアミン、トリメタノールアミン、トリプロパノールア
ミンから選ばれる少なくとも１種であることが望まし
い。水溶性だからである。上記二次めっきの無電解めっ
き液において、還元剤は、アルデヒド、次亜リン酸塩、
水素化ホウ素塩、ヒドラジンから選ばれる少なくとも１
種であることが望ましい。水溶性であり、塩基性条件下
で還元力を持つからである。ｐＨ調整剤は、水酸化ナト
リウム、水酸化カリウム、水酸化カルシウムから選ばれ
る少なくとも１種であることが望ましい。
【００４０】このようにして、一次めっき膜と二次めっ
き膜からなる導体パターンおよび上層とバイアホールを
介して接続する内層パッド群（図１では外周から３列，
４列目の計32個、図２，８では計 108個）、およびコア
基材の導体パターンと接続するためのバイアホールの群
（図１では外周から５列目の中心４個、図２，８では計
36個）を形成した。
【００４１】(8)その後、上記 (2),(3)の工程を繰り返
すことにより、さらに上層に、はんだパッド群を形成す
るために、バイアホール用の開口部（図１では外側から
１列，２列目を除く計36個、図２，８では計 144個）を
有する層間絶縁材層５を形成する。
【００４２】(9)次に、前記層間絶縁材層の表面を粗化
した後、触媒核を付与し、めっきレジスト組成物を塗布
してから、乾燥、露光、現像することにより、パッド形
成用およびバイアホール形成用の開口部（図１では計 1
00個、図２，８では計 324個）を、はんだバンプ11を供
給する位置に有するめっきレジスト６を形成する。
【００４３】(10) 次に、上記 (6),(7)の工程を繰り返
して、めっきレジスト６が形成されなかった部分に一次
めっきおよび二次めっきを施すことにより、図１の場合
は、外周から１列、２列目には平坦なパッド９（図１で
は計64個）を、その内側にはバイアホール８（図１では
計36個）を形成する。また、図２，８の場合は、外周か
ら１列，２列，３列目には平坦なパッド９（計 180個）
を、その内側にはバイアホール８（図１では計36個）を
形成する。
【００４４】(11) 次に、前記 (10) で形成したパッド
９およびバイアホール８の表面にＮｉめっき、Ａｕめっ
きを順に施す。
【００４５】(12) さらに、感光性のソルダーレジスト1
0を塗布し、露光、現像して、パッド９とバイアホール
８の位置にそれらの径よりも大きな径の開口を有するソ
ルダーレジスト10の層を形成する。なお、具体的な設計
値としては、バイアホール８の径を 175μｍ、パッド９
の径を100 μｍ、バイアホール８部のソルダーレジスト
10の開口径を 200μｍ、パッド９部のソルダーレジスト
10の開口径を 125μｍとする。
【００４６】(13) そして、ポリエチレンテレフタレー
トフィルム上にはんだ箔をラミネートし、バイアホール
およびパッドの位置に相当する場所をはんだパターンと
して残してエッチング処理する。次いで、このフィルム
を、はんだパターンとパッドおよびバイアホールが接触
するように積層し、加熱リフローしてはんだをパッドお
よびバイアホールに転写し、はんだバンプを形成する。
なお、パッド部のはんだ量とバイアホール部のはんだ量
の比率は、例えば 190：210 とする。
【００４７】このようにして得られた多層プリント配線
板の断面模式図を図１に示す。この図に示す多層プリン
ト配線板は、裏面側にも多層配線層を有するものである
が、製造方法は、基本的には同じである。
【００４８】以上説明したような多層プリント配線板
は、以下に示す発明の効果を奏する。 ．図１から理解されるように、はんだバンプは、外側
に位置するものから順次階段状に下層の導体回路に分割
して接続され、各層の導体回路から裏面側の外部端子と
接続される。これにより、はんだバンプは、外側に位置
するパッドを迂回して外部端子と配線接続させる必要が
なくなる他、各はんだパッドの間隔は、配線１本が通過
できる程度の幅があれば十分となる。その結果、チップ
の高集積化（高密度化）が実現でき、また、配線長を短
くできるので、伝搬遅延が小さくなり高周波数の信号を
伝搬できるようになる。 ．層間絶縁材層に金属製のバイアホールの群が形成さ
れるため、樹脂の硬化収縮や熱膨張に伴う層間絶縁材層
の反りやねじれがない。また、バイアホール群の外周に
は、平坦なパッドがとりまいており、これが緩衝領域と
なって、バイアホール群が形成された領域の周囲で発生
しやすいクラック（バイアホール群が形成された領域と
樹脂絶縁材層との熱膨張率の相違に起因すると推定され
る）を抑制することができる。 ．はんだバンプを高密度化する場合、フォトマスクの
位置ずれを考慮して、ソルダーレジストの開口径をパッ
ドやバイアホールの径よりも大きくする必要がある。こ
の点、本発明によれば、前記開口径を大きくしても、は
んだパッド群の大部分をバイアホールに一致させて設け
たので、はんだバンプの位置ずれや高さの低下の要因と
なる導体パターンの露出が有り得ないため、正確な位置
に高いはんだバンプの形成が可能となる。
【００４９】
【発明の効果】以上説明したように本発明によれば、は
んだバンプの高密度化が可能で、しかも樹脂の硬化収縮
に伴うねじれも少なく、はんだの位置ずれも少ない実装
信頼性に優れたフリップチップ実装用の多層プリント配
線板を提供することができる。しかも、本発明の多層プ
リント配線板は、ヒートサイクルによるクラックの発生
を抑制でき（断線を防止でき）、耐久性にも優れる。さ
らに、本発明の多層プリント配線板は、配線長を短くで
きるので、伝搬遅延が少なく低ノイズであり高周波数域
での使用が可能となる。
【図面の簡単な説明】
【図１】本発明にかかる多層プリント配線板の一例を示
す断面模式図である。
【図２】はんだバンプの一配列（枡目状）を示す模式図
である。
【図３】はんだバンプの他の配列（千鳥配置）を示す
(a) 模式図と、(b) 部分拡大図である。
【図４】(a) 平坦なパッドにおけるソルダーレジストの
開口状態、(b) 平坦なパッドでははんだバンプの位置ず
れが生じること、を説明する図である。
【図５】(a) バイアホールにおけるソルダーレジストの
開口状態、(b) バイアホールでははんだバンプの位置ず
れがないこと、を説明する図である。
【図６】はんだ転写法を行った場合に、はんだパターン
とソルダーレジストの開口が嵌合することを説明する図
である。
【図７】(a) めっきレジストがない場合と、(b) めっき
レジストがある場合の、はんだバンプの形成状態の差を
示す図である。
【図８】はんだバンプがどの層の導体パターンと接続す
るかを示す図である。
【符号の説明】
１ 基板（コア） ２，７ 銅パターン ３ 絶縁樹脂 ４ スルーホール ５ 層間絶縁材層 ６ めっきレジスト ８ バイアホール ９ 平坦パッド 10 ソルダーレジスト 11 はんだパッド

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 コア基板上に、層間絶縁材層と導体回路
    が交互に積層された多層配線層が形成され、この多層配
    線層の最表面には、はんだバンプを有するパッドが、２
    次元的に配列してはんだパッド群を形成してなる多層プ
    リント配線板において、 (1) 前記はんだパッド群のうちの外側から１列目乃至５
    列目までに位置するはんだパッドは、その最表面の導体
    パターンにそれぞれ接続した平坦なパッドとこのパッド
    表面に形成したはんだバンプとで構成され、これらのは
    んだパッドを除くはんだパッド群は、内層に位置する平
    坦な内層パッド群にそれぞれ接続したバイアホールとこ
    のバイアホールの凹部に形成したはんだバンプとで構成
    されてなり、 (2) 前記内層パッド群のうちの外側から１列目乃至５列
    目までに位置するパッド群は、その内層パッドと同じ層
    の導体パターンにそれぞれ接続した平坦なパッドで構成
    され、このパッドを除く内層パッド群は、さらに内層に
    位置する平坦な内層パッド群にバイアホールを介して接
    続した平坦なパッドで構成されてなり、 (3) 前記(2) の構成を有する層を、内層に少なくとも１
    層有する、ことを特徴とする多層プリント配線板。
  2. 【請求項２】 前記層間絶縁材層は、その表面に表面粗
    さが５〜15μｍの粗化面が形成されてなる請求項１に記
    載の多層プリント配線板。
  3. 【請求項３】 前記多層配線層の最表面に、ソルダーレ
    ジスト層が形成されてなり、このソルダーレジストの開
    口径を、前記はんだパッドを構成する平坦なパッドとバ
    イアホールの直径よりも大きくすることにより、ソルダ
    ーレジストが当該パッドあるいは当該バイアホールと重
    ならないようにしたことを特徴とする請求項１に記載の
    多層プリント配線板。
JP8158507A 1996-06-19 1996-06-19 多層プリント配線板 Expired - Lifetime JP3050807B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP8158507A JP3050807B2 (ja) 1996-06-19 1996-06-19 多層プリント配線板
US08/871,890 US6831234B1 (en) 1996-06-19 1997-06-09 Multilayer printed circuit board
EP97109609A EP0814643B1 (en) 1996-06-19 1997-06-12 Multilayer printed circuit board
EP07002566A EP1796445A3 (en) 1996-06-19 1997-06-12 Multilayer printed circuit board
MYPI97002605A MY125677A (en) 1996-06-19 1997-06-12 Multilayer printed circuit board
DE69737317T DE69737317T2 (de) 1996-06-19 1997-06-12 Mehrschichtige gedruckte Leiterplatte
CN97114842A CN1082332C (zh) 1996-06-19 1997-06-18 多层印刷电路板
SG1997002085A SG52992A1 (en) 1996-06-19 1997-06-18 Multilayer printed circuit board
KR1019970025643A KR100271430B1 (ko) 1996-06-19 1997-06-19 다층프린트배선판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8158507A JP3050807B2 (ja) 1996-06-19 1996-06-19 多層プリント配線板

Publications (2)

Publication Number Publication Date
JPH1013026A true JPH1013026A (ja) 1998-01-16
JP3050807B2 JP3050807B2 (ja) 2000-06-12

Family

ID=15673252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8158507A Expired - Lifetime JP3050807B2 (ja) 1996-06-19 1996-06-19 多層プリント配線板

Country Status (8)

Country Link
US (1) US6831234B1 (ja)
EP (2) EP0814643B1 (ja)
JP (1) JP3050807B2 (ja)
KR (1) KR100271430B1 (ja)
CN (1) CN1082332C (ja)
DE (1) DE69737317T2 (ja)
MY (1) MY125677A (ja)
SG (1) SG52992A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307687A (ja) * 1998-04-16 1999-11-05 Ibiden Co Ltd パッケージ基板
US7390974B2 (en) 1998-02-26 2008-06-24 Ibiden Co., Ltd. Multilayer printed wiring board with filled viahole structure
WO2008096633A1 (ja) * 2007-02-07 2008-08-14 Rohm Co., Ltd. 実装基板および電子機器
US7514779B2 (en) 1998-09-17 2009-04-07 Ibiden Co., Ltd. Multilayer build-up wiring board
JP2012204733A (ja) * 2011-03-28 2012-10-22 Kyocer Slc Technologies Corp 配線基板

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI970822A (fi) * 1997-02-27 1998-08-28 Nokia Mobile Phones Ltd Menetelmä ja järjestely komponentin liittämiseksi
US6141870A (en) 1997-08-04 2000-11-07 Peter K. Trzyna Method for making electrical device
JP3466443B2 (ja) 1997-11-19 2003-11-10 新光電気工業株式会社 多層回路基板
US6807328B2 (en) * 1998-04-17 2004-10-19 John Farah Polished polyimide substrate
FR2782230B1 (fr) * 1998-08-06 2000-09-08 Bull Electronics Angers Carte de circuits imprimes
KR100833723B1 (ko) 1999-10-26 2008-05-29 이비덴 가부시키가이샤 다층프린트배선판 및 다층프린트배선판의 제조 방법
DE10052452A1 (de) * 2000-10-23 2002-05-08 Siemens Ag Halbleiter-Anordnung und Verfahren zur Herstellung von derartigen Halbleiter-Anordnungen
KR100481216B1 (ko) * 2002-06-07 2005-04-08 엘지전자 주식회사 볼 그리드 어레이 패키지 및 그의 제조 방법
CN1295781C (zh) * 2002-11-07 2007-01-17 矽统科技股份有限公司 半导体封装用基板及半导体装置
KR101162522B1 (ko) * 2003-04-07 2012-07-09 이비덴 가부시키가이샤 다층프린트배선판
JP4641141B2 (ja) * 2003-05-28 2011-03-02 ルネサスエレクトロニクス株式会社 半導体装置、ｔｃｐ型半導体装置、ｔｃｐ用テープキャリア、プリント配線基板
US7326859B2 (en) * 2003-12-16 2008-02-05 Intel Corporation Printed circuit boards having pads for solder balls and methods for the implementation thereof
JPWO2005081312A1 (ja) * 2004-02-24 2008-01-17 イビデン株式会社 半導体搭載用基板
CN100531516C (zh) * 2005-07-22 2009-08-19 鸿富锦精密工业（深圳）有限公司 印刷电路板
US7892633B2 (en) * 2005-08-17 2011-02-22 Innegrity, Llc Low dielectric composite materials including high modulus polyolefin fibers
US8057887B2 (en) * 2005-08-17 2011-11-15 Rampart Fibers, LLC Composite materials including high modulus polyolefin fibers
US7648607B2 (en) * 2005-08-17 2010-01-19 Innegrity, Llc Methods of forming composite materials including high modulus polyolefin fibers
KR100832650B1 (ko) * 2007-06-13 2008-05-27 삼성전기주식회사 다층 인쇄회로기판 및 그 제조 방법
JP2009182272A (ja) * 2008-01-31 2009-08-13 Sanyo Electric Co Ltd 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器
US8309864B2 (en) * 2008-01-31 2012-11-13 Sanyo Electric Co., Ltd. Device mounting board and manufacturing method therefor, and semiconductor module
JP5028291B2 (ja) * 2008-01-31 2012-09-19 三洋電機株式会社 素子搭載用基板、素子搭載用基板の製造方法、半導体モジュールおよび半導体モジュールの製造方法
US20090279275A1 (en) * 2008-05-09 2009-11-12 Stephen Peter Ayotte Method of attaching an integrated circuit chip to a module
CN101677068B (zh) * 2008-09-19 2011-10-12 钰桥半导体股份有限公司 铜核层多层封装基板的制作方法
KR20100079389A (ko) * 2008-12-31 2010-07-08 삼성전자주식회사 베리어 패턴을 구비하는 볼 랜드 구조
JPWO2011058978A1 (ja) * 2009-11-10 2013-04-04 株式会社フジクラ 配線基板の製造方法
US20110278054A1 (en) * 2010-05-14 2011-11-17 I-Tseng Lee Circuit board with notched conductor pads
US8536671B2 (en) * 2010-06-07 2013-09-17 Tsang-Yu Liu Chip package
US20130168132A1 (en) * 2011-12-29 2013-07-04 Sumsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
JP5502139B2 (ja) * 2012-05-16 2014-05-28 日本特殊陶業株式会社 配線基板
JP6182309B2 (ja) * 2012-11-28 2017-08-16 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
KR102214512B1 (ko) 2014-07-04 2021-02-09 삼성전자 주식회사 인쇄회로기판 및 이를 이용한 반도체 패키지
US10043740B2 (en) * 2016-07-12 2018-08-07 Intel Coporation Package with passivated interconnects

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866507A (en) * 1986-05-19 1989-09-12 International Business Machines Corporation Module for packaging semiconductor integrated circuit chips on a base substrate
JPH02100353A (ja) * 1988-10-07 1990-04-12 Nec Corp 半導体装置
JPH0311792A (ja) 1989-06-09 1991-01-21 Fujitsu Ltd はんだバンプの形成方法
JPH0744320B2 (ja) * 1989-10-20 1995-05-15 松下電器産業株式会社 樹脂回路基板及びその製造方法
WO1992020097A1 (en) 1991-04-26 1992-11-12 Citizen Watch Co., Ltd. Semiconductor device and manufacturing method therefor
JPH04337695A (ja) 1991-05-15 1992-11-25 Hitachi Cable Ltd 多層配線構造体
US5355019A (en) 1992-03-04 1994-10-11 At&T Bell Laboratories Devices with tape automated bonding
US5473120A (en) * 1992-04-27 1995-12-05 Tokuyama Corporation Multilayer board and fabrication method thereof
JP2713037B2 (ja) 1992-07-30 1998-02-16 凸版印刷株式会社 プリント配線板及びその製造方法
JP2988603B2 (ja) 1992-08-20 1999-12-13 株式会社豊田自動織機製作所 半導体パッケージ
JPH0669615A (ja) 1992-08-21 1994-03-11 Ibiden Co Ltd プリント配線板
JPH07112107B2 (ja) 1992-12-21 1995-11-29 日本電気株式会社 プリント配線板及びその製造方法
JPH06350230A (ja) 1993-06-08 1994-12-22 Fujitsu Ten Ltd プリント配線基板及びその製造方法
JP2550881B2 (ja) 1993-09-27 1996-11-06 日本電気株式会社 プリント配線板及びその検査方法
JP3166442B2 (ja) 1993-10-01 2001-05-14 株式会社日立製作所 多層配線基板およびその製造方法
US5487218A (en) 1994-11-21 1996-01-30 International Business Machines Corporation Method for making printed circuit boards with selectivity filled plated through holes
US5798909A (en) * 1995-02-15 1998-08-25 International Business Machines Corporation Single-tiered organic chip carriers for wire bond-type chips
TW373308B (en) * 1995-02-24 1999-11-01 Agere Systems Inc Thin packaging of multi-chip modules with enhanced thermal/power management
US6291778B1 (en) 1995-06-06 2001-09-18 Ibiden, Co., Ltd. Printed circuit boards

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7390974B2 (en) 1998-02-26 2008-06-24 Ibiden Co., Ltd. Multilayer printed wiring board with filled viahole structure
US7622183B2 (en) 1998-02-26 2009-11-24 Ibiden Co., Ltd. Multilayer printed wiring board with filled viahole structure
US7737366B2 (en) 1998-02-26 2010-06-15 Ibiden Co., Ltd. Multilayer printed wiring board with filled viahole structure
US8115111B2 (en) 1998-02-26 2012-02-14 Ibiden Co., Ltd. Multilayer printed wiring board with filled viahole structure
US8987603B2 (en) 1998-02-26 2015-03-24 Ibiden Co,. Ltd. Multilayer printed wiring board with filled viahole structure
JPH11307687A (ja) * 1998-04-16 1999-11-05 Ibiden Co Ltd パッケージ基板
US7514779B2 (en) 1998-09-17 2009-04-07 Ibiden Co., Ltd. Multilayer build-up wiring board
US7847318B2 (en) 1998-09-17 2010-12-07 Ibiden Co., Ltd. Multilayer build-up wiring board including a chip mount region
WO2008096633A1 (ja) * 2007-02-07 2008-08-14 Rohm Co., Ltd. 実装基板および電子機器
US7939951B2 (en) 2007-02-07 2011-05-10 Rohm Co., Ltd. Mounting substrate and electronic apparatus
JP5107270B2 (ja) * 2007-02-07 2012-12-26 ローム株式会社 実装基板および電子機器
JP2012204733A (ja) * 2011-03-28 2012-10-22 Kyocer Slc Technologies Corp 配線基板

Also Published As

Publication number Publication date
DE69737317T2 (de) 2007-05-31
DE69737317D1 (de) 2007-03-22
CN1182345A (zh) 1998-05-20
CN1082332C (zh) 2002-04-03
SG52992A1 (en) 1998-09-28
US6831234B1 (en) 2004-12-14
EP1796445A2 (en) 2007-06-13
KR980007906A (ko) 1998-03-30
EP0814643A2 (en) 1997-12-29
EP0814643B1 (en) 2007-02-07
EP0814643A3 (en) 1999-04-14
EP1796445A3 (en) 2011-09-14
KR100271430B1 (ko) 2001-01-15
MY125677A (en) 2006-08-30
JP3050807B2 (ja) 2000-06-12

Similar Documents

Publication Publication Date Title
JP3050807B2 (ja) 多層プリント配線板
JP3050812B2 (ja) 多層プリント配線板
US8705248B2 (en) Multilayer printed circuit board
KR100485628B1 (ko) 프린트배선판및그의제조방법
KR100307776B1 (ko) 프린트배선판
EP2015623B1 (en) Circuit wiring board incorporating heat resistant substrate
US8592691B2 (en) Printed wiring board
WO2005081312A1 (ja) 半導体搭載用基板
JP2008004924A (ja) パッケージ基板製造方法
JPH07283538A (ja) 多層プリント配線板の製造方法
KR100327887B1 (ko) 전자회로부품탑재용기판
JP4181149B2 (ja) 半導体パッケージ
JP3405886B2 (ja) 半田バンプの構造及びその形成方法
JP3718254B2 (ja) 半導体パッケージおよび半導体装置
JPH10215060A (ja) プリント配線板の半田バンプ形成方法、その形成方法において使用するプリント配線板および印刷用マスク
JPH1051118A (ja) プリント配線板
JPH09191171A (ja) プリント配線板
JP2001135744A (ja) Ｉｃパッケージの製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080331

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090331

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100331

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100331

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110331

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110331

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130331

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140331

Year of fee payment: 14

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term