KR101162522B1 - 다층프린트배선판 - Google Patents

다층프린트배선판 Download PDF

Info

Publication number
KR101162522B1
KR101162522B1 KR1020107028659A KR20107028659A KR101162522B1 KR 101162522 B1 KR101162522 B1 KR 101162522B1 KR 1020107028659 A KR1020107028659 A KR 1020107028659A KR 20107028659 A KR20107028659 A KR 20107028659A KR 101162522 B1 KR101162522 B1 KR 101162522B1
Authority
KR
South Korea
Prior art keywords
layer
hole
conductor
core substrate
conductor layer
Prior art date
Application number
KR1020107028659A
Other languages
English (en)
Other versions
KR20110003593A (ko
Inventor
시노부 가토우
Original Assignee
이비덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이비덴 가부시키가이샤 filed Critical 이비덴 가부시키가이샤
Publication of KR20110003593A publication Critical patent/KR20110003593A/ko
Application granted granted Critical
Publication of KR101162522B1 publication Critical patent/KR101162522B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

코어기판(30)의 그랜드용스루홀(36E)과 전원용스루홀(36P)이 격자상으로 배설되고, X방향 및 Y방향에서의 유도기전력의 상쇄가 실행되므로, 상호 인덕턴스를 작게 하고, 고주파 IC칩을 실장했다고 해도 오작동이나 에러 등이 발생하는 현상이 없고, 전기특성과 신뢰성을 향상시킬 수 있다.

Description

다층프린트배선판{Multilayer printed wiring board}
본 발명은 다층프린트배선판에 관한 것으로서, 고주파의 IC칩, 특히 3GHz 이상의 고주파 영역의 IC칩을 실장해도 오작동이나 에러 등이 발생하지 않으며, 전기특성과 신뢰성을 향상시킬 수 있는 다층프린트배선판에 관한 것이다.
IC칩용 패키지를 구성하는 빌드업식의 다층프린트배선판에서는 스루홀이 형성된 코어기판의 양면 또는 편면에 층간절연수지를 형성하고, 층간도통을 위한 비아홀을 레이저 또는 포토에칭에 의해 개구시켜, 층간수지절연층을 형성시킨다.
상기 비아홀 상에 도금 등에 의해 도체층을 형성하고, 에칭 등을 거쳐, 패턴을 형성하여, 도체회로를 만들기 시작한다. 또한, 층간절연층과 도체층을 반복하여 형성하므로, 빌드업다층프린트배선판이 얻어진다.
필요에 따라, 표면에 땜납범프, 외부단자(PGA/BGA 등)을 형성시키므로, IC칩을 실장할 수 있는 기판과 패키지 기판이 된다. IC칩은 C4(플립칩) 실장을 행하므로, IC칩과 기판의 전기적 접속을 실행하게 된다.
빌드업식의 다층프린트배선판의 종래기술로서는 특개 평6-260756호공보, 특개 평6-275959호 공보 등이 있다. 또한, 스루홀이 충전수지로 충전된 코어기판 상에, 랜드를 형성시키고, 양면에 비아홀을 가지는 층간절연층을 형성하여, 아디티브법에 의해 도체층을 형성하고, 랜드와 접속하는 것에 의해, 고밀도화, 미세배선이 형성된 다층프린트배선판을 얻을 수 있다.
그러나, IC칩이 고주파가 됨에 따라, 발생하는 노이즈가 높게 되고, 특히 주파수가 3GHz를 초과한 무렵부터, 노이즈의 정도가 높게 되며, 5GHz를 넘는다면 노이즈의 경향은 더욱 높아진다. 따라서, 기능을 해야만 하는 동작 (예를 들면, 화상의 인식, 스위치의 전환, 외부로의 데이터 전달 등을 가리킴.)이 지연되거나 하는 등의 나쁜 상태가 되어, 바람직한 기능을 할 수 없게 되었다.
바람직한 기능을 할 수 없는 IC칩, 기판을 각각 비파괴검사나 분해한 결과, IC칩, 기판 자체에는 단락이나 오픈 등의 문제는 발생하지 않았고, 주파수가 작은 (특히, 1GHz 미만) IC칩을 실장한 경우에는 오동작이나 에러의 발생은 없었다.
즉, 고주파용 IC칩은 간헐적으로 전력소비를 증감시키므로 발열을 억제하면서, 고속연산을 가능하게 하고 있다. 예를 들면, 통상 수 W정도의 소비를 하는 데, 순간적으로 수십 W의 전력을 소비한다. 이 수십 W의 전력이 소비되는 때에, 프린트배선판의 루프인덕턴스가 높으면, 소비가 증대하는 전력의 기동 시에, 공급전력이 하강하고, 오동작의 원인이 된다고 생각된다.
본 발명은 고주파 영역의 IC칩, 특히 3GHz를 초과해도 오동작이나 에러를 발생하지 않는 다층프린트배선판 또는 패키지기판을 제안하는 것을 목적으로 한다.
발명자는 상기 목적을 실현하기 위해 예의 연구한 결과, 이하에 기술한 내용을 요지구성으로 하는 발명에 도달하게 되었다. 즉, 복수의 스루홀을 가지는 코어기판 상에, 양면 또는 편면에 층간절연층과 도체층이 형성되고, 비아홀을 개재하여, 전기적인 접속을 실행하는 다층프린트배선판에 있어서, 코어기판의 스루홀은 그랜드용스루홀과 전원용스루홀이 이웃하는 위치에 배설되어 있는 것을 기술적 특징으로 한다.
코어기판의 그랜드용스루홀과 전원용스루홀이 격자상으로 배설되고, X방향 및 Y방향에서의 유도기전력의 상쇄가 실행되므로, 상호 인덕턴스를 작게 하고, 고주파 IC칩을 실장했다고 해도 오작동이나 에러 등이 발생하는 현상이 없고, 전기특성과 신뢰성을 향상시킬 수 있는 효과가 있다.
제1도는 본 발명의 제1실시예의 다층프린트배선판의 제조방법을 도시하는 공정도이다.
제2도는 제1실시예의 다층프린트배선판의 제조방법을 도시하는 공정도이다.
제3도는 제1실시예의 다층프린트배선판의 제조방법을 도시하는 공정도이다.
제4도는 제1실시예의 다층프린트배선판의 제조방법을 도시하는 공정도이다.
제5도는 제1실시예의 다층프린트배선판의 제조방법을 도시하는 공정도이다.
제6도는 제1실시예의 다층프린트배선판의 제조방법을 도시하는 공정도이다.
제7도는 제1실시예의 다층프린트배선판의 제조방법을 도시하는 공정도이다.
제8도는 제1실시예에 관한 다층프린트배선판의 단면도이다.
제9도는 제1실시예에 관한 다층프린트배선판에 IC칩을 탑재한 상태를 도시하는 단면도이다.
제10도(A)는 제8도 중의 다층프린트배선판의 X-X 횡단면도이고, 제10도(B)는 제1실시예의 변형예에 관한 다층프린트배선판의 횡단면도이다.
제11도(A)는 제10도(A) 중의 점선
Figure 112010084123317-pat00001
부를 확대하여 도시하는 설명도이고, 제11도(B)는 제11도(B) 중의 점선
Figure 112010084123317-pat00002
부를 확대하여 도시하는 설명도이며, 제11도(C)는 스루홀의 피치의 설명도이고, 제11도(D)는 지그재그 배치를 도시하는 도면이며, 제11도(E)는 격자배치를 도시하는 도면이다.
제12도는 제1실시예의 변형예에 관한 다층프린트배선판의 단면도이다.
제13도는 제2실시예에 관한 다층프린트배선판의 단면도이다.
제14도는 제2실시예의 변형예에 관한 다층프린트배선판의 단면도이다.
제15도는 제3실시예에 관한 다층프린트배선판의 단면도이다.
제16도는 스루홀의 격자배치, 지그재그배치, 랜덤배치에 대한 루프인덕턴스를 측정한 결과를 도시한 도표이다.
제17도(A)는 스루홀의 격자배치, 지그재그배치, 랜덤배치에 대한 절연층의 크래크 및 도통시험결과를 도시하는 도면이고, 제17도(B)는 스루홀의 격자배치, 지그재그배치에 대한 루프인덕턴스를 시뮬레이터한 결과를 도시한 도표이다.
제18도는 스루홀의 격자배치, 지그재그배치에 대한 루프인덕턴스를 측정한 결과를 도시한 그래프이다.
제19도는 (다층코어기판의 각 도체층의 두께의 합/층간절연층 상의 도체층의 두께의 비)에 대한 최대 전압 강하량(V)을 도시한 그래프이다.
본 발명은 복수의 스루홀을 가지는 코어기판 상에, 양면 또는 편면에 층간절연층과 도체층이 형성되고, 비아홀을 개재하여, 전기적인 접속을 실행하는 다층프린트배선판에 있어서, 코어기판의 스루홀은 그랜드용스루홀과 전원용스루홀이 이웃하는 위치에 배설됨으로써, 그랜드용스루홀과 전원용스루홀이 이웃하는 것에 의해, 각각에 발생하는 유도기전력의 방향이 상반되기 때문에, 각각의 유도기전력이 상쇄된다. 따라서, 노이즈가 작게 되고, 기판으로서의 기능이 저하하지 않아, 오동작이나 지연되는 문제가 발생하지 않게 된다. 바꿔 말하면, 상호 인덕턴스를 작게 할 수 있는 것이다. 그리고, 프린트배선판의 루프인덕턴스가 작게 되고, IC의 트랜지스터의 전압이 항상 안정되고, 트랜지스터가 정상으로 동작한다.
이때, 쌍방의 스루홀 상간의 거리가 짧은 쪽이 보다 바람직하다. 결국, 이것에 의해 상대적으로 인덕턴스를 작게 할 수 있기 때문이다.
또한, 복수의 스루홀을 가지는 코어기판 상에, 양면 또는 편면에 층간절연층과 도체층이 형성되어, 비아홀을 개재하여, 전기적인 접속을 실행하는 다층프린트배선판에 있어서,
코어기판의 스루홀은 2개 이상의 그랜드용스루홀과 2개 이상의 전원용스루홀을 가지고, 각각이 이웃하는 위치에 격자상 또는 지그재그상으로 배설되어 있는 것을 기술적 특징으로 한다.
격자상 배열의 경우, 각각 대각하는 위치에 그랜드(또는 전원)를 배열하고, 그 이외의 위치에 전원(또는 그랜드)을 배치시킨다. 상기 구성에 의해 X방향 및 Y방향으로의 유도기전력이 상쇄된다.
이것을 스루홀을 격자상으로 배치한 예를 모식적으로 표현하는 제11도(A)를 참조하여 설명한다. 격자상으로 배설된 스루홀에 있어서, 그랜드용스루홀(GND1)에 대하여 등간격으로 전원용스루홀(VCC1,VCC2)를 배치시키고, 그랜드용스루홀(GND1)의 대각선상에 그랜드용스루홀((GND2)을 배설시킨다. 이 4심(거트) 구조에 의해, 1개의 그랜드용스루홀(GND)(또는 전원용스루홀(VCC))에 대해서, 2이상의 전원용스루홀(VCC)(또는 그랜드용스루홀(GND))에 의한 유도기전력의 상쇄가 실행된다.
따라서, 스루홀에서의 상호 인덕턴스를 작게 할 수가 있으며, 유도기전력의 영향을 받지 않으므로, 오작동이나 지연 등이 발생하기 어렵게 된다.
또한, 스루홀을 지그재그 형상으로 배치한 예를 모식적으로 표현한 제11도(B)를 참조하여 설명한다. 지그재그 형상으로 배설된 스루홀에 있어서, 1개의 전원용스루홀(VCC1)의 주위를 등간격으로 그랜드용스루홀(GND1,GND2,GND3,GND4)을 배치시킨다. 이때, 그랜드용스루홀(GND)과 전원용스루홀(VCC) 사이는 동일한 거리 간격으로 배설시키는 것이 바람직하다.
상기 구조에 의해, 1개의 그랜드용스루홀(GND)(또는 전원용스루홀 VCC)에 대해서, 1개 이상의 전원용스루홀(VCC)(또는 그랜드용스루홀(GND))에 의한 유도기전력의 상쇄가 실행된다. 따라서, 스루홀의 상호 인덕턴스를 작게 할 수 있으며, 유도기전력의 영향을 받지 않으므로, 오작동이나 지연 등이 발생하기 어렵게 된다.
격자상으로 배치되는 것이 지그재그 형상으로 배치되는 것보다도 인덕턴스가 저하된다. 2 이상의 그랜드용스루홀과 2 이상의 전원용스루홀을 배치시킨 때의 최소단위의 모식도가 제11도(A), 제11도(B)이다.
상기 최소단위를 4개 배치시킨 것이 제11도(D), 제11도(E)이다. 제11도(D)가 격자상 배치, 제11도(E)가 지그재그상 배치이다. VCC 격자외의 최단거리의 위치에 2개의 GND를 배치한다. 한편, VCC 지그재그 외의 최단거리의 위치에 1개의 GND를 배치하고 있다. 또, VCC 격자내, VCC 지그재그내는 함께 최단거리에 4개의 GND를 배치하고 있다.
원래, 그랜드용스루홀(GND) 및 전원용스루홀(VCC)은 자계 등의 영향을 받기 쉽다. 따라서, IC칩의 고주파, 고속화가 되면 인덕턴스가 증감하여 버리기 때문에, IC의 트랜지스터에 전원공급이 지연되고, 트랜지스터가 온(ON)되지 않게 된다. 고속구동의 IC를 정상으로 동작시키기 위한 기판으로서의 문제를 일으키게 된다.
그 때문에, 그랜드용스루홀(GND) 및 전원용스루홀(VCC)의 인덕턴스 영향을 억제하기 위한 배치를 고려할 필요성이 있다. 예를 들면, 고밀도화의 요구(고밀도화, 미세배선)에 대해서, 단순하게 스루홀을 좁게 배치시키면 좋다는 것은 아니다.
상기처럼, 배치되는 것이 각각의 인덕턴스를 저감시킬 수 있다. 그리고, 루프인덕턴스가 저감되고, IC의 트랜지스터에 전원 공급이 지연되는 현상이 발생하지 않는다.
그랜드용스루홀과 전원용스루홀의 거리(제11도(C) 중에 도시하는 피치: 그랜드용스루홀(GND)의 중심과 전원용스루홀(VCC)의 중심과의 거리)는 60~600㎛의 사이인 것이 바람직하다. 스루홀과 스루홀의 벽 상간의 거리를 짧게 하므로, 상호 인덕턴스를 저하시킬 수 있다. 이 때, 60㎛ 미만의 때에는 스루홀 상간의 절연갭을 확보할 수 없고, 단락 등의 나쁜 상태를 야기시켜 버린다. 또, 절연 갭 등이 기인하게 되고, 루프인덕턴스를 설계허용치의 범위로 하는 것이 어렵게 되어 버리는 경우도 있다.
600㎛를 초과하면 격자상 또는 지그재그상으로 스루홀을 배치하여도 루프인덕턴스를 저하시키는 효과가 저감되며, 80~600㎛ 사이의 거리이면, 절연갭이 확보되고, 루프인덕턴스를 저하시킬 수 있고, 전기특성을 향상시킬 수 있다.
그랜드용스루홀경(제11도(C)에 도시한 스루홀의 외경)은 50~500㎛이고, 마찬가지로 전원용스루홀경도 50~500㎛인 것이 바람직하다.
50㎛ 미만에서는 스루홀 내에 도체층을 형성하는 것이 곤란하기 쉽다. 또, 자기인덕턴스가 높게 된다.
500㎛를 초과하면, 1개당의 자기인덕턴스분은 저하시킬 수 있지만, 제한된 영역 내에 배치되는 그랜드선, 전원선의 수가 감소하고, 그랜드선, 전원선을 다선화하는 것에 의한 전체로서의 인덕턴스의 저감을 도모할 수 없게 된다. 특히, 격자나 지그재그 형상으로 배열시킨 경우에 스루홀 피치에 의해서는 단락 등의 나쁜 상태가 야기되며, 결국, 스루홀을 형성하는 것 자체가 곤란하게 되기 때문이다.
75~585㎛의 사이에서 형성시키는 것이 더 바람직하다. 상기 사이에 있으면, 자기인덕턴스를 저하시킬 수 있고, 배선수를 증가시키는 것으로 전체로서의 인덕턴스를 내리고, 전기특성을 향상시킬 수 있다. 또한, 스루홀 피치를 좁은 피치로 할 수 있다.
스루홀은 1개 또는 2 이상 스루홀 직상 또는 스루홀의 랜드 상으로부터 최외층까지 전층스택구조인 것이 바람직하다. 스루홀 직상에 형성시킨 것이 바람직하다. 상기 스루홀의 접속은 스루홀 상에 덮개도금 등에 의해 덮개 구조가 구성되는 랜드를 형성하고, 그 위에 비아홀이 스택상으로 형성되는 비어온스루홀 동시에, 스택구조인 것이 IC칩으로부터 외부단자 또는 콘덴서까지 직선상이 되어, 최단거리가 되며, 인덕턴스를 보다 작게 할 수 있는 것이다.
이 경우에는 격자상 또는 지그재그상으로 GND용의 스루홀 및 VCC용의 스루홀 상에 형성시킨 경우가 더욱 바람직하다. IC 직하의 격자상 또는 지그재그상으로 배열된 스루홀 전체를 스택구조로 하는 것이 바람직하고, 비아홀은 도체로 충전되는 것이 더욱 바람직하다.
그랜드용스루홀 및 전원용스루홀은 IC칩의 직하에 배설되는 것이 바람직하다.
IC칩의 직하에 배치시킨 것에 의해, IC와 외부단자 또는 콘덴서와의 거리를 짧게 할 수 있고, 인덕턴스를 저감시킬 수 있다. 이 경우의 코어기판으로는 글래스에폭시수지 등의 심재가 함침된 수지기판, 세라믹기판, 금속기판, 수지, 세라믹, 금속을 복합하여 사용한 복합코어기판, 이들 기판의 내층에 (전원용)도체층이 형성된 기판, 3층 이상의 다층화한 도체층이 형성된 다층코어기판을 사용할 수 있다.
전원층의 도체층의 두께를 두껍게 하기 위해, 금속을 메워넣은 기판 상에 도금, 스패터 등의 일반적으로 실행되는 도체층을 형성하는 프린트배선판의 방법으로 형성한 것을 사용해도 된다.
다층코어기판의 경우이면, 코어기판의 외층과 내층의 도체층을 각각 부가한 두께가 코어의 도체층의 두께가 된다. 결국, 다층화해도 코어기판의 도체층 두께를 두껍게 하는 것이 본질이고, 효과 자체는 아무런 변화가 없다.
이 경우는 3층(외층+내층)으로 구성되는 코어기판이라도 좋다.
필요에 따라서, 코어기판의 내층에 콘덴서나 유전체층, 저항 등의 부품을 채워넣고, 형성시킨 전자부품수납 코어기판을 사용해도 좋다. 코어의 절연재를 유전체 재료로 해도 된다.
본 발명에서의 코어기판은 다음과 같이 정의된다. 심재 등이 함침된 경질기재이고, 그 양면 또는 편면에 심재 등을 포함하지 않는 절연수지층을 사용하여, 포토비어 또는 레이저에 의해 비아홀을 형성하고, 도체층을 형성하여, 층간의 전기접속을 실행하는 것이다. 상대적으로, 코어기판의 두께는 수지절연층의 두께보다도 두꺼운 것이다. 기본적으로는 코어기판은 전원층을 주로하는 도체층이 형성되어,그 다른 신호선 등은 표면과 이면의 접속을 위해서만 형성되어 있다.
이 경우, 코어기판에 형성되는 GND층의 도체 두께 및 VCC층의 도체 두께를 두껍게 하는 것이 바람직하다. 특히, 코어기판의 도체층의 두께는 층간절연층 상의 도체층의 두께보다도 두꺼운 것이 더욱 바람직하다.
코어기판의 도체층의 두께를 두껍게 하므로, 코어기판의 전원층의 도체층이 두껍게 되므로 코어기판의 강도가 증가하고, 이것에 의해 코어기판 자체를 얇게 해도, 벤딩과 발생한 응력을 기판 자체에서 완화하는 것이 가능하다.
또한, 도체 자체의 체적을 증가시킬 수 있다. 상기 체적을 증가시키므로 체적에서의 저항을 저감시킬 수 있어, 흐르는 신호선 등의 전기적인 전달 등을 저해하지 않게 된다. 따라서, 전달되는 신호 등에 손실을 일으키지 않는다. 그것은 코어가 되는 부분의 도체층 만을 두껍게 하여도 효과가 있다.
또한, 도체층을 전원층으로서 사용하므로, IC칩으로의 전원의 공급능력을 향상시킬 수 있다. 또, 도체층을 그랜드층으로서 사용하는 것으로 IC칩으로의 신호, 전원에 중첩하는 노이즈를 저감시킬 수 있다. 즉, 도체 저항의 저감이 전원의 공급도 저해하지 않게 된다. 그 때문에 당해 다층프린트기판 상에 IC칩을 실장한 때에, IC칩 ~ 기판 ~ 전원까지의 루프인덕턴스를 저감할 수 있다. 따라서, 초기 동작에 대한 전원부족이 작게 되기 때문에, 전원 부족이 일어나기 어렵게 되어 고주파 영역의 IC칩을 실장했다고 해도 초기 기동에 대한 오동작이나 에러 등을 야기시키지 않게 된다.
또, IC칩 ~ 기판 ~ 콘덴서 또는 전원층 ~ 전원을 거쳐, IC칩에 전원을 공급하는 경우에도 동일한 효과가 있으며, 상기 루프인덕턴스를 저감할 수 있다.
특히, 코어기판의 전원층으로서 사용되는 도체층의 두께 즉, 코어기판의 편면 또는 양면 상의 층간절연층 상의 도체층의 두께가 두꺼운 때에 상기 효과를 최대한으로 할 수 있게 된다.
이 경우의 층간절연층 상의 도체층으로는 절연층의 가운데에 심재가 함침되어 있지 않은 수지로 형성된 층간수지절연층에 층간을 접속시키기 위한 비관통공인 비아홀을 형성한 것에 도금, 스태터 등을 거쳐 형성된 도체층을 주로 의미한다. 이외에도 특히 한정되지 않지만, 비아홀이 형성된 것이면, 상기의 도체층에 해당된다.
코어기판의 전원층은 기판의 표층, 내층 또는 그 양방으로 배치시켜도 좋다. 내층의 경우에는 2층 이상을 넘어 다층화하여도 된다. 기본적으로는 코어기판의 전원층은 층간절연층의 도체층 보다도 두껍게 되면, 그 효과가 있다. 단, 내층에 형성하는 것이 바람직하다.
코어기판 상의 도체층의 두께 α1, 층간절연층 상의 도체층의 두께 α2에 대하여, α2 ＜ α1
Figure 112010084123317-pat00003
40α2 로 하는 것이 바람직하다.
α1
Figure 112010084123317-pat00004
α2 의 경우에는 전원부족에 대한 효과가 전혀 없다. 결국, 바꿔 말하면, 초기 동작 시에 발생하는 전압 강하에 대하여, 그 강하도를 억제한다고 하는 것이 명확하게 되지 않는다.
α1 ＞ 40α2 를 초과하면, 코어기판의 표층에 도체층을 형성한 경우에 코어기판과 접속을 실행하는 랜드 등을 형성하는 데, 곤란하게 되어 버린다. 또한, 상층의 층간절연층을 형성하면, 요철이 크게 되어 버리고, 층간절연층에 요철이 발생하기 때문에 인덕턴스를 일치할 수 없게 되어 버린다.
도체층의 두께 α1 은 1.2α2
Figure 112010084123317-pat00005
α1
Figure 112010084123317-pat00006
20α2 인 것이 더욱 바람직하다. 이 범위이면, 전원부족(전압강하)에 의한 IC칩의 오동작이나 에러 등이 발생하지 않는 것이 확인되고 있다.
3층 이상의 도체층을 가지는 다층코어기판을 사용하는 것이 바람직하다.
이 때, 2층 이상의 GND층 또는 VCC층을 형성하고, GND층과 VCC층을 교호로 배치한 것이 좋다. 또한 각 도체층 사이의 각 절연층의 두께는 대략 동일한 것이 좋다. 따라서, 쌍방의 인덕턴스를 저하시키는 작용이 균일하게 작동하기 때문에, 총합적인 인덕턴스를 낮추기 쉽다. 또한, 인피던스 일치가 되기 쉽고, 전기특성을 향상시킬 수 있다.
더욱 바람직한 것은 VCC층 및 GND층이 함께 2층 이상인 것이다. 내층에 배치되어 있는 GND층이고, VCC층인 인덕턴스가 표층부분과 비교하면 상호적인 인덕턴스를 저하시킨다고 하는 효과를 얻을 수 있다. 그 효과가 보다 현저하게 나타나는 것이다.
GND층과 VCC층의 거리는 25 ~ 400㎛의 사이인 것이 바람직하다. 25㎛ 미만에서는 재료에 관계없이, 절연성을 확보하는 것이 곤란하기 쉽고, 흡습시험 등의 신뢰성 시험을 실시하면, 도체층끼리에서의 단락을 야기하는 경우도 있다. 400㎛를 넘으면, 인덕턴스를 저하시키는 효과가 저감되어 버린다. 결국, 거리가 멀어져 있기 때문에, 상호 인덕턴스의 효과가 상살되어 버리는 것이다.
GND층 및 VCC층과 함께 도체층의 두께가 두꺼운 것이 좋다. 그 쌍방의 체적을 증가시키는 것에 의해, 저항치 저감의 효과를 얻기 쉽기 때문이다. 그 도체의 두께는 25 ~ 500㎛인 것이 바람직하다. 25㎛ 미만에서는 저항치의 저감효과가 얇게 되기 쉽다.
500㎛를 넘으면, 상기 상층에 형성되는 신호선 등의 도체회로에 굴곡을 형성시켜버리는 경우가 있으며, 임피던스의 일치라고 하는 점에서 문제를 일으키게 된다. 기판자체의 박막화라고 하는 요구에 대해서도 기판자체가 두껍게 되기 때문에 클리어하기 어렵게 된다. 이 경우, 층간절연층의 도체층의 두께보다도 두꺼운 것이 바람직하다.
코어기판의 재료는 수지기판으로 검증을 하였지만, 세라믹, 금속코어기판에서도 동일한 효과가 있는 것을 알았다. 또, 도체층의 재료도 동으로 되는 금속으로 하였지만, 그 외의 금속에서도 효과가 상살되어, 오동작이나 에러의 발생이 증가한다고 하는 것은 확인되어 있지 않기 때문에, 코어기판의 재료의 상이 또는 도체층을 형성하는 재질의 상이에는 그 효과의 영향은 없는 것이라고 생각된다. 보다 바람직하게는 코어기판의 도체층과 층간절연층의 도체층이란, 동일 금속으로 형성되는 것이다. 전기특성, 열팽창계수 등의 특성과 물성이 변함없는 것에서 그 효과를 얻을 수 있다.
(실시예)
제1도~제9도를 참조하여 본 발명의 제1실시예에 관한 다층프린트배선판에 대해서 설명한다.
[제1실시예] 4층다층코어기판
먼저, 제1실시예에 관한 다층프린트배선판(10)의 구성에 대해서, 제8도, 제9도를 참조하여 설명한다. 제8도는 상기 다층프린트배선판(10)의 단면도를 도시하고, 제9도는 제8도에 도시하는 다층프린트배선판(10)에 IC칩(90)을 부착하고 도터보드(94)에 탑재한 상태를 도시하고 있다. 제8도에 도시한 것처럼, 다층프린트배선판(10)에서는 다층코어기판(30)을 사용하고 있다.
다층코어기판(30)의 표면 측에 도체회로(34), 도체층(34P)이 구성되고, 이면에 도체회로(34), 도체층(34E)이 형성되어 있다. 상측의 도체층(34P)은 전원용의 플레인층으로서 형성되고, 하측의 도체층(34E)는 그랜드용의 플레인층으로서 형성되어 있다. 또한, 다층코어기판(30)의 내부의 표면측에 내층의 도체층(16E)이 형성되고, 이면에 도체층(16P)가 형성되어 있다.
상측의 도체층(16E)은 그랜드용의 플레인층으로서 형성되고, 하측의 도체층(16P)는 전원용의 플레인층으로서 형성되어 있다. 전원용의 플레인층(34P, 16P)과의 접속은 전원용스루홀(36P)와 비아홀에 의해 실행된다. 그랜드용의 플레인층(34E, 16E)과의 접속은 그랜드용스루홀(36E)과 비아홀에 의해 실행된다.
다층코어기판(30)의 상하에서의 신호의 접속은 신호용스루홀(36S), 비아홀에 의해 실행된다. 플레인층은 편측만의 단층이어도 좋고, 2층 이상으로 배치한 것도 좋다. 2층~4층으로 형성되는 것이 바람직하다. 4층 이상으로는 전기적인 특성의 향상이 확인되지 않기 때문에 그 이상 다층으로 해도 그 효과는 4층과 동등한 정도이다. 특히, 내층은 2층으로 형성되는 것이, 다층코어기판의 강성일치라고 하는 점에 있어서, 기판의 신장률이 일치되므로 벤딩이 생기기 어렵게 된다.
다층코어기판(30)의 중앙에는 전기적으로 격리절연된 금속판(12)이 수용되어도 된다. (상기 금속판(12)은 심재로서의 기능도 하고 있지만, 스루홀과 비아홀 등의 전기적인 접속이 되어 있지 않다. 주로, 기판의 벤딩에 대한 강성을 향상시키고 있다.
또, 상기 금속판(36)에 합금(42)이나 합금 등의 저열팽창성 금속을 사용하면 프린트배선판의 열팽창계수를 낮출 수 있다. 이 때문에, IC와 범프가 파괴되기 어렵게 된다.) 상기 금속판(12)에 절연수지층(14)을 개재하여 표면 측에, 내층의 도체층(16E), 이면에 도체층(16P)이 형성되며, 또한, 절연수지층(18)을 개재하여 표면 측에 도체회로(34), 도체층(34P)이 형성되고, 이면에 도체회로(34), 도체층(34E)이 형성되어 있다. 본 실시예에서 는 다층코어기판의 내층의 각 도체층의 두께는 70㎛, 표면 및 이면의 도체층의 두께는 15㎛로 하였다.
다층코어기판(30)의 표면의 도체층(34P,34E) 상에는 비아홀(60) 및 도체회로(58)(12㎛)가 형성된 층간수지절연층(50)과, 비아홀(160) 및 도체회로(158)(12㎛)이 형성된 층간수지절연층(150)이 배설되어 있다. 상기, 비아홀(160) 및 도체회로(158)의 상 층에는 솔더레지스터층(70)이 형성되어 있고, 상기 솔더레지스터층(70)의 개구부(71)를 개재하여 비아홀(160) 및 도체회로(158)에 범프(76U,76D)가 형성되어 있다.
제9도 중에 도시하는 것처럼, 다층프린트배선판(10)의 상면 측의 범프(76U)는 IC칩(90)의 신호용 랜드(92S), 전원용 랜드(92P), 그랜드용랜드(92E)에 접속된다. 또한, 칩콘덴서(98)가 실장된다. 한편, 하측의 외부단자(76D)는 도터보드(94)의 신호용랜드(96S), 전원용랜드(96P), 그랜드용랜드(96E)에 접속되어 있다. 이 경우에 대한 외부단자로는 PGA, BGA, 땜납범프 등을 가리킨다.
제10도에 제8도의 다층프린트배선판(10)의 X-X 횡단면을 도시한다. 즉, 제10도에서는 다층코어기판(30)의 코어의 평면을 도시하고 있다.
도면 중에서 이해의 편의를 위해, 전원용스루홀(36P)에는 하향의 표식(도면 중의 +), 그랜드용스루홀(36E)에는 상향의 표식(도면 중, 중앙의 흑점)을 붙이고, 신호용스루홀(36S)에는 아무런 표식도 붙이지 않았다. 제11도(A)는 제10도(A) 중에 점선
Figure 112010084123317-pat00007
부를 확대하여 도시하는 설명도이다.
제1실시형태에서는 전원용스루홀(36P)과 그랜드용스루홀(36E)이 이웃하는 위치에 격자상으로 배치되어 있다. 즉, 각각 대각하는 위치에 그랜드(또는 전원)를 배치하고, 그 이외의 위치에 전원(또는 그랜드)을 배치시킨다. 상기 구성에 의해, X방향 및 Y방향으로의 유도기전력의 상쇄가 실행된다.
제11도(A)를 참조하여 상술한 것처럼 격자상으로 배설된 스루홀에 있어서, 한쌍의 그랜드용스루홀(36E)(GND1)과 전원용스루홀(36P)을 등간격으로 격자상으로 배치시켜, GND1의 대각선상에 그랜드용스루홀(36E)(GND2)을 배설시킨다. 이 4심(거트) 구조에 의해, 1개의 GND(또는 VCC)에 대해서, 2 이상의 VCC(또는 GND)에 의한 유도기전력의 상쇄가 실행된다. 따라서, 상호 인덕턴스를 작게 할 수 있고, 유도기전력의 영향을 받지 않으므로, 노이즈의 영향이 경감되고, 또한, 인덕턴스분을 낮추는 것으로 루프인덕턴스가 감소하고, 간헐적으로 전력소비량이 증감하는 IC칩에 대하여, 전력소비가 증대할 때에도 전압강하가 발생하지 않고, 오작동이나 지연 등이 발생하기 어렵게 된다.
또한, 제8도에 도시한 것처럼, 다층코어기판(30)의 중앙에 배치된 전원용스루홀(36P)과 그랜드용스루홀(36E)은 스루홀의 직상에 비아홀(60) 및 다른 비아홀(160)이 형성되는 스택 구조로 되어 있다. 상기 스루홀(36E,36P)과 비아홀(60)의 접속은 스루홀(36E), 다른 스루홀(36P) 상에 덮개도금 등에 의해 덮개구조로 되는 랜드(25)를 형성하고, 그 위에 비아홀(60)이 스택 형상으로 형성된다.
또한, 상측의 비아홀(60)의 직상에 비아홀(160)을 형성하고, 상기 비아홀(160)이 IC칩(90)의 전원용 랜드(92E), 그랜드용 랜드(92E)에 범프(76U)를 개재하여 접속되어 있다. 마찬가지로, 하측 비아홀(60)의 직하에 비아홀(160)을 형성하고, 상기 비아홀(160)이 도터보드(94)의 전원용 랜드(96P), 그랜드용 랜드(96E)에 범프(76D)를 개재하여 접속되어 있다.
비어온스루홀 동시에 스택구조인 것이 IC칩(90)으로부터 도터보드의 범프(외부단자, 76E,76P) 또는 도시하지 않은 콘덴서까지 직선상이 되고, 최단거리가 되며, 인덕턴스를 보다 작게 할 수 있다. IC 직하의 적어도 최소단위의 격자상 또는 지그재그상으로 배열된 전원용스루홀 및 그랜드용스루홀을 스택구조로 형성하는 것이 좋고, IC 직하의 전 그랜드용, 전원용스루홀이 스택구조로 되면 더욱 바람직하다.
그랜드용스루홀(36E) 및 전원용스루홀(36P)은 IC칩(90)의 직하에 배설되어 있다. IC칩(90)의 직하에 배치시키므로, IC칩(90)과 도터보드(94)의 범프(외부단자, 96E, 96P) 또는 도시하지 않은 콘덴서와의 거리를 짧게 할 수 있다. 따라서, 인덕턴스를 저감시킬 수 있다.
스루홀(36E,36P,36S) 상간의 거리(피치)는 80~600㎛로 설정하고, 신호용스루홀(36S)의 지름(외경)을 50~400㎛로 형성시킨다. 그랜드용스루홀(36E)과 전원용스루홀(36P) 사이의 거리(피치)는 80~600㎛로 설정하며, 그랜드용스루홀(36E)의 지름(외경)을 50~400㎛로, 전원용스루홀(36P)의 지름(외경)을 50~400㎛로 형성시킨다(제16도 참조).
스루홀(36E,36P,36S)은 코어기판(30)에 형성한 통공의 도체층을 형성시키고, 그 공극 내에 절연수지를 충전시켰다. 이외에도, 도전성 페이스트 또는 도금 등에 의해, 스루홀 내부를 완전하게 채워도 된다. 신호용스루홀은 IC 직하 이외의 부분에 형성하는 것이 바람직하다.IC 직하는 전원용스루홀, 그랜드용스루홀이 밀집되어 있기 때문에, 노이즈를 받기 쉽다. 그리고, 신호용스루홀의 피치는 전원용스루홀 및 그랜드용스루홀의 피치보다 넓은 쪽이 바람직하다. 따라서, 신호에 노이즈가 실리기 어렵게 된다.
상기에서, 코어기판(30) 표층의 도체층(34P,34E)은 두께 5~40㎛로 형성되고, 내층의 도체층(16P,16E)은 두께 5~250㎛로 형성되며, 층간수지절연층(50) 상의 도체회로(58) 및 층간수지절연층(150) 상의 도체회로(158)는 5~25㎛로 형성되어 있다.
제1실시예의 다층프린트배선판에서는 코어기판(30)의 표층의 전원층(34P, 도체층), 도체층(34), 내층의 전원층(16P,도체층), 도체층(16E) 및 금속판(12)을 두껍게 하므로, 코어기판의 강도가 증가한다. 따라서, 코어기판 자체를 얇게 했어도, 벤딩과 발생한 응력을 기판 자체로 완화하는 것이 가능하다.
또, 도체층(34P,34E)과 다른 도체층(16P,16E)을 두껍게 하므로, 도체층 자체의 체적을 증가시킬 수 있다. 상기 체적을 증가시키는 것에 의해, 도체에서의 저항을 저감시킬 수 있다.
또한, 도체층(34P,16P)을 전원층으로서 사용하므로, IC칩(90)으로의 전원의 공급능력을 향상시킬 수 있다. 따라서, 상기 다층프린트기판 상에 IC칩을 실장한 때에, IC칩 ~ 기판 ~ 전원까지의 루프인덕턴스를 저감시킬 수 있다. 이 때문에, 초기동작에 대한 전원부족이 작게 되기 때문에, 전원부족이 일어나기 어렵게 되어, 고주파 영역의 IC칩을 실장했다고 해도 초기 기동에 대한 오동작이나 에러 등을 야기하는 현상이 없다.
또한, 도체층(34E,16E)을 그랜드층으로서 사용하는 것으로, IC칩의 신호, 전력공급에 노이즈가 중첩하지 않게 되고, 오동작이나 에러를 방지할 수 있다. 콘덴서(98)를 실장하는 것에 의해, 콘덴서 내에 축적되어 있는 전원을 보조적으로 쓸 수 있으므로, 전원부족을 일으키기 어렵게 된다.
제12도는 제1실시 형태의 변형예를 도시하고 있다. 변형예에서는 콘덴서(98)가 IC칩(90)의 직하에 배치되고, 하면 측에 도전성접속핀(99)이 부착되어 있다. 콘덴서(98)를 IC칩(90)의 직하에 배설하면, 전원부족을 일으키기 어렵게 하는 효과는 현저하게 된다. 그 이유로서는 IC칩의 직하이면, 다층프린트배선판에서의 배선길이를 짧게 할 수 있기 때문이다.
제10도(B)는 제1실시예의 변형예에 관한 스루홀 배치를 도시하고 있다. 제11도(B)는 제10도(B) 중의 점선
Figure 112010084123317-pat00008
부를 확대하여 도시하는 설명도이다. 제1실시형태의 변형예에서는 전원용스루홀(36P)과 그랜드용스루홀(36E)이 이웃하는 위치에 지그재그 형상으로 배치되어 있다. 상기 구성에 의해, X방향 및 Y방향에서의 유도기전력의 상쇄가 실행된다.
즉, 제11도(B)를 참조하여 상술한 것처럼, 지그재그 형상으로 배설된 스루홀(36P,36E)에 있어서, 1개의 전원용스루홀(VCC)의 둘레를 등간격으로 그랜드용스루홀(GND1,GND2,GND3,GND4)들을 배치시킨다. 이때, 그랜드용스루홀(GND)과 전원용스루홀(VCC) 사이는 동일한 거리로 배설시키는 것이 바람직하다.
이 구조에 의해, 1개의 그랜드용스루홀(GND)(또는, 전원용스루홀(VCC))에 대해서, 1개 이상의 전원용스루홀(VCC)(또는 그랜드용스루홀GND)에 의한 유도기전력의 상쇄가 실행된다. 따라서, 스루홀의 상호 인덕턴스를 작게 할 수 있고, 유도기전력의 영향을 받지 않으므로, 오작동이나 지연 등이 발생하기 어렵게 된다.
제1실시예에서는 다층코어기판(30)의 내층에 두꺼운 도체층(16P,16E)이 형성되고, 표면에는 얇은 도체층(34P,34E)이 형성되며, 내층의 도체층(16P,16E)과 표면의 도체층(34P,34E)을 전원층용도체층, 그랜드용도체층으로서 사용한다. 즉, 내층 측에 두꺼운 도체층(16P,16E)을 배치하여도, 도체층을 덮는 수지층이 형성되어 있다. 따라서, 도체층이 기인되어 요철을 상살시키므로 다층코어기판(30)의 표면을 평탄하게 할 수 있다. 따라서, 층간절연층(50,150)의 도체층(58,158)에 굴곡을 발생시키지 않도록, 다층코어기판(30)의 표면에 얇은 도체층(34P,34E)을 배치하여도 내층의 도체층(16P,16E)으로 부가한 두께로 코어의 도체층으로서 충분한 두께를 확보할 수 있다. 굴곡이 발생하지 않기 때문에, 층간절연층 상의 도체층의 인피던스에 나쁜 상태가 야기되지 않는다. 도체층(16P,34P)을 전원층용의 도체층으로서, 도체층(16E,34E)을 그랜드용의 도체층으로서 사용하므로, 다층프린트배선판의 전기특성을 개선하는 것이 가능하다.
즉, 코어기판의 내층의 도체층(16P,16E)의 두께를 층간절연층(50,150) 상의 도체층(58,158) 보다도 두껍게 한다. 이것에 의해, 다층코어기판(30)의 표면에 얇은 도체층(34E,34P)을 배치하여도 내층의 두꺼운 도체층(16P,16E)으로 부가하는 것으로, 코어의 도체층으로서 충분한 두께를 확보할 수 있다. 그 비율은 1
Figure 112010084123317-pat00009
(코어의 각 도체층의 두께의 합/층간절연층의 도체층)
Figure 112010084123317-pat00010
40인 것이 바람직하다. 1.2
Figure 112010084123317-pat00011
(코어의 각 도체층의 두께의 합/층간절연층의 도체층)
Figure 112010084123317-pat00012
20인 것이 더 바람직하다.
다층코어기판(30)은 전기적으로 격절된 금속판(12)의 양면에 수지층(14)을 개재시켜 내층의 도체층(16P,16E)이 형성되고, 상기 내층의 도체층(16P,16E)의 외 측에 수지층(18)을 개재시켜 표면의 도체층(34P,34E)이 형성되는 것이 좋다.
중앙부에 전기적으로 격리 절연된 금속판(12)을 배치하는 것으로, 충분한 기계적 강도를 확보할 수 있다. 또한, 금속판(12)의 양면에 수지층(14)을 개재시켜 내층의 도체층(16P,16E)을 형성시키고, 당해 내층의 도체층(16P,16E)의 외 측에 수지층(18)을 개재시켜 표면의 도체층(34P,34E)을 형성하는 것으로, 금속판(12)의 양면에서 대칭성을 구비하게 하고, 히트사이클 등에 있어서, 벤딩, 굴곡이 발생하는 것을 방지한다.
계속해서, 제8도에 도시하는 다층프린트배선판(10)의 제조방법에 대해서 제1도~제7도를 참조하여 설명한다.
(1) 금속층의 형성
제1도(A)에 도시하는 두께 50~400㎛ 사이의 내층금속층(12, 금속판)에 표면을 관통하는 개구(12a)를 형성하고(제1도(B)). 금속층의 재질로서는 동, 니켈, 아연, 알루미늄, 철 등의 금속이 배합된 것을 사용할 수 있다. 개구(12a)는 펀칭, 에칭, 드릴링, 레이저 등에 의해 천공한다. 경우에 따라서는, 개구(12a)를 형성한 금속층(12)의 전면에 전해도금, 무전해도금, 치환도금, 스패터에 의해, 금속막(13)을 피복해도 좋다(제1도(C)). 또한, 금속판(12)은 단층으로도, 2층 이상의 복수층으로도 가능하다(제1도(C)). 그리고, 금속막(13)은 곡면을 형성하는 쪽이 바람직하다. 상기 곡면에 의해, 응력이 집중하는 포인트가 사라지게 되고, 그 주변에서의 클랙 등의 나쁜 상태가 발생하기 어렵게 된다.
(2) 내층절연층의 형성
금속층(12)의 전체를 덮고, 개구(12a) 내부를 충전하기 위해, 절연수지를 이용한다. 형성 방법을 예를 들어 설명하면, 두께 30~200㎛ 정도의 B스테이지 형상의 수지필름에 금속판(12)을 끼우고나서, 열압착하고나서 경화시켜 절연수지층(14)을 형성할 수 있다 (제1도(D)). 경우에 따라서는 도포, 도포와 필름 압착의 혼합, 또는 개구부분만을 도포한 후, 필름으로 형성해도 좋다.
재료로서는 폴리이미드수지, 에폭시수지, 페놀수지, BT수지 등의 열경화성수지를 글래스크로스 등의 심재에 함침시킨 프리프래그를 사용하는 것이 바람직하다. 이외에도 수지를 이용해도 가능하다.
(3) 금속박의 부착
수지층(14)으로 덮은 금속층(12)의 양면에 내층금속층(16α)을 형성시킨다(제1도(E)). 그 일례로서, 두께 12~275㎛의 금속박을 적층시켰다. 금속박을 형성시킨 이 외의 방법으로서, 편면동장적층판을 적층시킨다. 금속박 상에 도금 등으로 형성한다.
(4) 내층금속층의 회로형성
2층 이상으로 해도 가능하며,아디티브법에 의해 금속층을 형성해도 된다.
텐팅법, 에칭공정 등을 거쳐, 내층금속층(16α)으로부터 내층도체층(16P, 16E)를 형성시켰다(제1도(F)). 이 때의 내층도체층의 두께는 10~250㎛로 형성시켰다.
(5) 외층절연층의 형성
내층도체층(16P,16E)의 전체를 덮고, 외층금속 및 그 회로 상간의 극간을 충전하기 위해, 절연수지를 사용한다. 예를 들어 형성 방법을 설명하면, 두께 30~200㎛ 정도의 B스테이지 형상의 수지필름에 금속판을 끼우고나서, 열압착한 후, 경화시켜, 외층절연수지층(18)을 형성한다(제2도(A)). 경우에 따라서는, 도포, 도포와 필름압착의 혼합, 또는 개구부분만을 도포하고, 그 후, 필름으로 형성하여도 된다. 가압하는 것으로 표면을 평탄하게 할 수 있다.
(6) 최외층의 금속박의 부착
외층절연수지층(18)으로 덮인 기판의 양면에 최외층의 금속층(34α)을 형성시킨다(제2도(B)). 그 일례로서, 두께 12~275㎛의 금속박을 적층시킨다. 금속박을 형성시킨 이외의 방법으로서, 편면동장적층판을 적층시킨다. 금속박 상에 도금 등으로 2층 이상으로 해도 된다. 아디티브법에 의해 금속층을 형성해도 가능하다.
(7) 스루홀 형성
기판의 표면과 이면을 관통하는 개구경 50~500㎛의 스루홀용통공(36α)을 형성한다(제2도(C)). 형식방법으로서는 드릴, 레이저 또는 레이저와 드릴의 복합에 의해 형성시킨다(최외층의 절연층의 개구를 레이저로 형성하고, 경우에 따라서는, 상기 레이저로 개구를 타깃 마크로 형성한 후, 드릴로 개구하여 관통시킨다). 형상으로서는 직선상의 측벽을 가지는 것이 바람직하다. 경우에 따라서는, 테이퍼 형상이어도 좋다. 스루홀 상간의 거리(피치)는 60~600㎛로 형성시킨다.
스루홀의 도전성을 확보하기 위해, 스루홀용통공(36α) 내에 도금막(22)을 형성하고, 표면을 조화한 후(제2도(D)), 충전수지(23)를 충전하는 것이 바람직하다(제2도(E)). 충전수지로서는 전기적으로 절연되어 있는 수지재료, (예를 들면, 수지성분, 경화제, 입자 등이 함유되어 있는 것), 금속입자에 의한 전기적인 접속을 실행하고 있는 도전성재료(예를 들면, 금, 동 등의 금속입자, 수지재료, 경화제 등이 함유되어 있는 것.) 중 하나를 사용할 수 있다.
도금으로서는 전해도금, 무전해도금, 패널도금(무전해도금과 전해도금) 등을 사용할 수 있다. 금속으로서는 동, 니켈, 코발트, 인 등이 함유되어 형성되는 것이 사용된다. 도금금속의 두께로서는 5~30㎛ 사이에서 형성되는 것이 바람직하다.
스루홀용통공(36α) 내에 충전하는 충전수지(23)는 수지재료, 경화제, 입자 등으로 구성되는 것을 절연재료로 사용하는 것이 바람직하다. 입자로서는 실리카, 알루미나 등의 무기입자, 금, 은, 동 등의 금속입자, 수지입자 등의 단독 또는 복합으로 배합시킨 것이 사용된다. 입경이 0.1~5㎛의 것과 동일 직경 또는 복합직경의 것을 혼합한 것을 사용할 수 있다. 수지재료로서는 에폭시수지(예를 들면, 비스페놀형 에폭시수지, 노보락형에폭시수지 등), 페놀수지 등의 열경화성수지, 감광성을 가지는 자외선경화수지, 열가소성수지 등이 단일 또는 혼합한 것을 사용할 수 있다. 경화제로서는 이미다졸계경화제, 아민계경화제 등을 사용할 수 있다. 이 외에도, 경화안정제, 반응안정제, 입자 등을 포함해도 된다. 도전성재료를 사용해도 된다. 이 경우에는 금속입자, 수지성분, 경화제 등으로 구성되는 것이 도전성재료인 도전성페이스트가 된다.
경우에 따라서는, 땜납, 절연수지 등의 절연재료의 표층에 도전성을 가지는 금속막을 형성한 것 등을 사용해도 된다. 도금으로 스루홀용통공(36α) 내부를 충전하는 경우도 가능하다. 도전성페이스트는 경화수축이 되는 것으로 표층에 오목부를 형성하는 경우가 있게 된다.
이때, 형성된 스루홀은 그랜드용스루홀(36E)과 전원용스루홀(36P)로서, 제11도(A)를 참조하여 상술한 것처럼, 격자상으로 배열시킨다.
(8) 최외층의 도체회로의 형성
전체에 도금막을 피복하는 것으로, 스루홀(36S,36E,36P)의 직상에 덮개도금(25)을 형성해도 된다(제3도(A)). 그 후, 텐팅법, 에칭공정 등을 거쳐, 외층의 도체회로(34,34P,34E)를 형성한다(제3도(B)). 이것에 의해, 다층코어기판(30)을 완성한다.
이때, 도시되어 있지 않지만, 다층코어기판의 내층의 도체층(16P, 16E) 등과의 전기접속을 비아홀과 블라인드스루홀, 블라인드비아홀에 의해 실행해도 된다.
(9) 도체회로(34)를 형성한 다층코어기판(30)을 흑화처리, 및 환원처리하여, 도체회로(34), 도체층(34P,34E)의 전표면에 조화면(34β)을 형성한다(제3도(C)).
(10) 다층코어기판(30)의 도체회로비형성부에 수지충전재(40)의 층을 형성한다(제4도(A)).
(11) 상기 처리를 끝낸 기판의 편면을 벨트샌드 등의 연마에 의해, 도체층(34P,34E)의 외연부에 수지충전재(40)가 남지 않도록 연마하고, 다음으로, 상기 연마에 의한 흠집을 제거하기 위해, 도체층(34P,34E)의 전표면(스루홀의 랜드 표면을 포함한다)에 버프 등으로 다시 연마를 한다. 이러한 일련의 연마를 기판의 다른 면에 대해서도 같이 실행한다. 다음으로, 100℃에서 1시간, 150℃에서 1시간의 가열처리를 하여, 수지충전재(40)를 경화하였다(제4도(B)).
또, 도체회로 상간의 수지충전을 실행하지 않아도 된다. 이 경우에는 층간절연층 등의 수지층에서 절연층의 형성과 도체회로 상간의 충전을 실행한다.
(12) 상기 다층코어기판(30)에 에칭액을 기판의 양면에 스프레이로 내뿜어, 도체회로(34), 도체층(34P,34E)의 표면과 스루홀(36S,36E,36P))의 랜드 표면과 내벽을 에칭 등에 의해, 도체회로의 전표면에 조화면(36β)을 형성했다(제4도(C)).
(13) 다층코어기판(30)의 양면에 층간수지절연층용 수지필름 (50
Figure 112010084123317-pat00013
)를 기판 상에 탑재하고, 가압착하여 재단한 후, 다시 진공 라미네이트 장치를 사용하여 부착함으로써, 층간수지절연층을 형성하였다(제5도(A)).
(14) 다음으로, 층간수지절연층 상에, 두께 1.2 mm의 관통공이 형성된 마스크를 개재하여, 파장 10.4㎛의 CO₂가스레이저로 빔경 4.0 mm, 톱핫모드, 펄스폭 7.9 μ초, 마스크의 관통공경 1.0 mm, 1 쇼트의 조건으로 층간수지절연층(50)에 직경 80 ㎛인 비아홀용 개구(50a)를 형성하였다(제5도(B)).
(15) 다층코어기판(30)을 60 g/ℓ의 과망간산을 함유하는 80℃의 용액에 10분간 침지하고, 비아홀용 개구(50a)의 내벽을 포함하는 층간수지절연층(50)의 표면에 조화면(50α)을 형성하였다(제4도(c)). 조화면은 0.1 ～ 5 ㎛의 사이에서 형성하였다.
(16) 다음으로, 상기 처리를 끝낸 다층코어기판(30)을 중화용액(시프레이사제품)에 침지하고 나서, 물세정했다. 또한, 조면화처리(조화 깊이 3㎛)한 상기 기판의 표면에 팔라듐 촉매를 부여함으로써, 층간수지절연층의 표면 및 비아홀용 개구의 내벽면에 촉매핵을 부착시켰다.
(17) 다음으로, 무전해동도금 수용액 중에 촉매를 부여한 기판을 침지하여, 조면 전체에 두께 0.6 ～ 3.0 ㎛의 무전해 동도금막을 형성하고, 비아홀용 개구(50a)의 내벽을 포함하는 층간수지절연층(50)의 표면에 무전해동도금막(52)이 형성된 기판을 얻는다(제4도(D)).
(18) 무전해동도금막(52)이 형성된 기판에 시판되는 감광성 드라이 필름을 부착하고, 마스크를 탑재하여, 현상처리함으로써, 도금레지스트(54)를 설치하였다(제6도(A)). 도금레지스트의 두께는 10 ～ 30 ㎛ 사이의 것을 사용했다.
(19) 이어서, 다층코어기판(30)에 전해도금을 시행하고, 도금 레지스트(54) 비형성부에 두께 5 ～ 20 ㎛의 전해 동도금막(56)을 형성하였다(제6도(B)).
(20) 또한, 도금 레지스트를 5% 정도의 수산화칼륨(KOH)으로 박리 제거한 후, 상기 도금레지스트 하의 무전해도금막을 유산과 과산화수소의 혼합액으로 에칭처리하여 용해 제거하고, 독립된 도체회로(58) 및 비아홀(60, 필드비아홀)로 하였다(제6도(C)).
(21) 이어서, 상기(12)와 같은 처리를 시행하여, 도체 회로(58) 및 비아홀(60)의 표면에 조화면(58α,60α)를 형성하였다. 상층의 도체 회로(58)의 두께는 5 ～ 25 ㎛로 형성되었다. 본 발명의 두께는 15㎛였다.(제6도(D)).
(22) 상기 (14) ～ (21)의 공정을 반복함으로써, 또한, 상층의 층간수지절연층(150), 도체회로(158), 비아홀(160)을 형성하고, 다층배선판을 얻었다(제7도(A)).
(23) 다음으로, 다층배선기판의 양면에 솔더레지스트 조성물(70)을 12 ～ 30 ㎛의 두께로 도포하고, 70℃에서 20분간, 70℃에서 30분간의 조건에서 건조처리를 실시한 후(제7도(B)), 솔더레지스트 개구부의 패턴이 그려진 두께 5mm의 포토마스크를 솔더레지스트층(70)에 밀착시켜, 1000 mJ/cm²의 자외선으로 노광하고, DMTG 용액으로 현상처리하여, 200㎛의 직경인 개구(71)를 형성하였다(제7도(C)).
또한, 80℃에서 1시간, 100℃에서 1시간, 120℃에서 1시간, 150℃에서 3시간의 조건으로 각각 가열처리를 하여 솔더레지스트층을 경화시켜, 개구를 가지며, 그 두께가 10 ～ 25㎛의 솔더레지스트 패턴층(70)을 형성하였다.
(24) 다음으로, 솔더레지스트층(70)을 형성한 기판을 무전해 니켈도금액에 침지하여, 개구부(71)에 두께 5㎛의 니켈 도금층(72)을 형성하였다. 또한 상기 기판을 무전해 금도금액에 침지하여, 니켈도금층(72) 상에 두께 0.03㎛의 금도금층(74)을 형성하였다.(제7도(D)). 니켈-금층 이외에도, 주석, 귀금속층(금,은,팔라듐,백금 등)의 단층을 형성해도 좋다.
(25) 이후, 기판의 IC칩을 탑재하는 면의 솔더레지스트층(70)의 개구(71)에 주석-납을 함유하는 땜납 페이스트를 인쇄하고, 또 다른 방향의 면의 솔더레지스트층의 개구에 주석-안티몬을 함유하는 땜납 페이스트를 인쇄한 후, 200℃에서 리프로하는 것에 의해, 외부단자를 형성하고, 땜납범프(76U, 76D)를 가지는 다층프린트배선판을 제조하였다(제8도).
[제2실시예] 3층다층코어기판
제13도를 참조하여 제2실시예에 관한 다층프린트배선판에 대해서 설명한다. 제8도를 참조하여 상술한 제1실시예에서는 코어기판이 4층(그랜드층 16E,34E:2, 전원층16P,34P:2)으로 형성되어 있다. 이것에 대해서, 제2실시예에서는 제13도 중에 도시하는 것처럼 다층코어기판(30)이 3층(그랜드층 34E,34E:2, 전원층15P:1)으로 형성되어 있다.
제13도에 도시하는 것처럼, 제2실시예에 관한 다층프린트배선판(10)에서는 다층코어기판(30)의 표면 및 이면에 도체회로(34), 그랜드용도체층(34E)이 형성되며, 코어기판(30) 내에 전원용도체층(15P)가 형성되어 있다. 그랜드용도체층(34E)은 그랜드용의 플레인층으로서, 전원용도체층(15P)은 전원용의 플레인층으로서 형성되어 있다. 그랜드용스루홀(36E)은 코어기판의 양면에서 그랜드용도체층(34E)과 접속되고, 전원용스루홀(36P)은 코어기판의 중앙에서 전원용도체층(15P)과 접속되어 있다. 신호는 신호선스루홀(36S)을 개재하여 다층코어기판(30)의 양면으로 접속되어 있다. 그랜드용도체층(34E) 상에 비아홀(60) 및 도체회로(58)가 형성된 층간수지절연층(50)과 비아홀(160) 및 도체회로(158)가 형성된 층간수지절연층(150)이 배치되어 있다.
상기하는 비아홀(160) 및 도체회로(158)의 상층에는 솔더레지스터층(70)이 형성되어 있고, 상기 솔더레지스터층(70)의 개구부(71)를 개재하여, 비아홀(160) 및 도체회로(158)에 범프(76U,76D)가 형성되어 있다.
상기 제2실시예에 있어서도, 제10도(A), 제10도(B)를 참조하여 상술한 제1실시예와 마찬가지로, 전원용스루홀(36P), 그랜드용스루홀(36E)이 격자 형상, 또는 지그재그 형상으로 배치되고, 상호 인덕턴스의 저감이 도모된다.
여기서, 코어기판(30) 상에 도체회로(34), 도체층(34E) 및 코어기판 내에 도체층(15P)이 형성되어 있다. 한편, 층간수지절연층(50) 상에 도체회로(58) 및 층간수지절연층(150) 상에 도체회로(158)가 형성되어 있다.
코어기판 상의 도체층(34E)의 두께는 1 ~ 250㎛의 사이에서 형성되어, 코어기판 내에 형성된 전원층으로서의 역할을 다하는 도체층(15P)의 두께는 1 ~ 250㎛의 사이에서 형성된다. 이 경우의 도체층의 두께는 코어기판의 전원층의 두께의 총합이다. 내층인 도체층(15P), 표층인 도체층(34E)의 쌍방을 부가했다고 하는 의미이다. 신호선의 역할을 하고 있는 것을 부가한 것은 아니다. 상기 제2실시예에 있어서도, 3층의 도체층(34E,15P)의 두께를 합친 것으로써, 제1실시예와 동일한 효과를 얻고 있다. 전원층이 두께는 상술한 범위를 초과해도 된다.
[제2실시예의 변형예]
제14도에 제2실시예의 변형예에 관한 다층프린트배선판의 단면을 가리킨다. 제13도를 참조하여 상술한 제2실시예에서는 다층코어기판(30)이 3층(그랜드층 34E, 34E:2, 전원층15P:1)으로 형성되어 있었다. 이것에 대해서, 제2실시예의 변형예에서는 다층코어기판(30)이 3층(그랜드층15E:1, 전원층34P,34P:2)으로 형성되어 있다.
제14도에 도시하는 것처럼, 제2실시예에 관한 다층프린트배선판(10)에서는 다층코어기판(30)의 표면 및 이면에 도체회로(34), 전원용도체층(34P)가 형성되고, 코어기판(30) 내에 그랜드용도체층(15E)가 형성되어 있다.
그랜드용도체층(15E)은 그랜드용플레인층으로서, 전원용도체층(34P)은 전원용의 플레인층으로서 형성되어 있다. 그랜드용스루홀(36E)은 코어기판의 중앙에서 그랜드용도체층(15E)과 접속되고, 전원용스루홀(36P)은 코어기판의 양면에서 전원용도체층(34P)과 접속되어 있다. 신호는 신호선스루홀(36S)을 개재하여 다층코어기판(30)의 양면에서 접속되어 있다. 전원용도체층(34P) 상에 비아홀(60) 및 도체회로(58)가 형성된 층간수지절연층(50)과, 비아홀(160) 및 도체회로(158)가 형성된 층간수지절연층(150)이 배치되어 있다.
상기 제2실시예의 변형예에 있어서도, 제10도(A), 제10도(B)를 참조하여 상술한 제1실시예와 마찬가지로, 전원용스루홀(36P), 그랜드용스루홀(36E)이 격자상 또는, 지그재그상으로 배치되며, 상호 인덕턴스의 저감이 도모되고 있다. 또, 제2실시예의 변형예에 있어서도, 제2실시예와 동일한 두께로 다층코어기판(30)의 3층의 도체층(34P,34P,15E) 및 층간수지절연층(50,150)의 도체회로(58,158)가 형성되고 동일한 효과를 얻고 있다.
[제3실시예] 글래스에폭시수지기판
상술한 제1, 제2실시예에서는 다층코어기판(30)이 사용되었다. 이것에 대해서, 제3실시예에서는, 제15도에 도시하는 것처럼 단판의 코어기판(30)이 사용되고, 코어기판의 양면의 도체층이 전원층, 그랜드층으로서 형성되어 있다. 즉, 코어기판(30)의 상면에 그랜드층(34E)이, 하면에 전원층(34P)이 형성되어 있다.
코어기판(30)의 표면과 이면과는 전원용스루홀(36P), 그랜드용스루홀(36E), 신호용스루홀(36S)을 개재하여 접속되고 있다. 또한, 도체층(34P,34E) 상에 비아홀(60) 및 도체회로(58)가 형성된 층간수지절연층(50)과 비아홀(160) 및 도체회로(158)가 형성된 층간수지절연층(150)이 배설되어 있다.
상기 제3실시예에 있어서도 제10도(A), 제10도(B)를 참조하여 상술한 제1실시예와 같이, 전원용스루홀(36P), 그랜드용스루홀(36E)이 격자 형상, 또는 지그재그 형상으로 배치되고, 상호 인덕턴스의 저감이 도모되고 있다.
여기에서, 코어기판(30) 상의 도체층(34P, 34E)은 두께1 ~ 250㎛로 형성되고, 층간수지절연층(50) 상의 도체회로(58) 및 층간수지절연층(150) 상의 도체회로(158)는 5 ~ 25㎛ (바람직한 범위 10 ~ 20㎛)로 형성되어 있다.
제3실시예의 다층프린트배선판에서는 코어기판(30)의 전원층(34P, 도체층), 도체층(34E)이 두껍게 되므로, 코어기판의 강도가 증가하고 이것에 의해 코어기판 자체의 두께를 얇게 했다고 해도, 벤딩과 발생한 응력을 기판 자체에서 완화하는 것이 가능하게 된다. 또, 도체층(34P,34E)을 두껍게 하는 것에 의해, 도체자체의 체적을 증가시킬 수 있다. 상기 체적을 증가시키는 것에 의해, 도체에서의 저항이 저감할 수 있다.
또한, 도체층(34P)을 전원층으로서 사용하는 것으로, IC칩으로의 전원의 공급능력을 향상시킬 수 있다. 따라서, 당해 다층프린트기판 상에 IC칩을 실장한 때에, IC칩 ~ 기판 ~ 전원까지의 루프인덕턴스를 저감할 수 있다. 그 때문에, 초기 동작에 대한 전원부족이 작게 되기 때문에, 전원부족이 일어나기 어렵게 되어, 보다 고주파영역의 IC칩을 실장했다고 해도, 초기 기동에 대한, 오동작이나 에러 등을 일으키지 않는다. 또한, 도체층(34E)을 그랜드층으로서 사용하므로, IC칩의 신호, 전력공급에 노이즈가 중첩하지 않게 되고, 오동작이나 에러를 방지할 수 있다.
[비교예]
비교예로서 실시예1과 거의 동일하지만, 그랜드용스루홀과 전원용스루홀이 이웃하지 않는 위치에 형성시킨다. 결국, 그랜용스루홀과 전원용의 스루홀을 랜덤에 형성시키고, 또한, 그랜드용스루홀과 전원용스루홀의 최단거리(스루홀 피치)는 제16도에 도시하는 80 ~ 650㎛의 8종류를 형성하였다. 스루홀 지름을 같은 도면에 도시한다. 이것을 랜덤 배치하여 제16도에 기재한다.
참고예1로서, 실시예1과 거의 동일하지만, 그랜드용스루홀과 전원용스루홀의 거리가 600㎛를 초과하는 것을 형성시켰다. 그 일례로서 650㎛에서 형성한 것을 작성하였다.
참고예2로서, 실시예3과 거의 동일하지만, 그랜드용스루홀과 전원용스루홀의 거리가 600㎛를 초과하는 것을 형성시켰다. 그 일례로서, 650㎛에서 형성한 것을 작성하였다. 루프인덕턴스는 참고예1과 같았다.
참고예3으로서, 실시예1과 거의 동일하지만, 코어기판의 두께를 얇게 하여 다층화하고, 그랜드용스루홀과 전원용스루홀의 지름이 25㎛의 것을 작성하여, 그랜드용스루홀과 전원용스루홀의 거리가 60㎛ 미만의 것을 형성시켰다. 그 일례로서, 50㎛로 형성한 것을 작성하였다. 다층코어기판의 각 도체층의 두께의 합은 실시예1과 동일하다.
여기에서 제1실시예에서의 다층프린트배선판의 스루홀배치를 격자배치(두꺼운 동(銅)), 제1실시예의 변형예로서 스루홀 배치를 지그재그 배치로 바꾼 지그재그 배치(두꺼운 동), 제1실시예에 있어서, 다층코어기판의 각 도체층의 두께의 합을 층간절연층 상의 도체층의 두께와 동일하게 한 참고예4, 비교예의 랜덤 배치로서 각각의 루프인덕턴스를 측정한 결과를 제16도에 도시하고 있다. 여기에서, 루프인덕턴스의 값은 2.5mm 평방 당의 값이다.
스루홀피치를 바꾸어도, 랜덤배치(그랜드용 스루홀과 전원용 스루홀이 이웃하지 않는 구조) 보다도, 격자배치(두꺼운 동) 또는 지그재그 배치(두꺼운 동)[그랜드용스루홀과 전원용스루홀이 이웃하는 구조]가 루프인덕턴스를 저감할 수 있다. 따라서, 지연 등이 억제되므로 IC의 트랜지스터로의 전원 공급 시간이 단축된다. 3GHz를 넘는 IC를 탑재하여도 트랜지스터가 전원부족이 되지 않는다.
또, 스루홀 피치에 관계없이, 격자배치인 경우를 지그재그 배치와 비교하면, 루프인덕턴스가 저감된다. 따라서, 전기특성 상, 우위에 있다고 할 수 있다. 제16도의 값에서도, 그랜드용스루홀(36E)과 전원용스루홀(36P)은 대각선상에 배치한 쪽이 루프인덕턴스가 낮다.
또, 제16도의 격자배치(두꺼운 동)와 참고예4를 비교하면, 같은 격자배치일지라도 다층코어기판의 각 도체층의 두께의 합이 큰 쪽과 어떤 스루홀 피치에 있어서도 격자 배치(두꺼운 동)의 쪽이 좋은 값이 되었다. 이것은 스루홀과 도체층의 측벽에서 인덕턴스를 상쇄하고 있는 것이 아닌가하고 추측된다.
또, 스루홀 피치를 변경하여, 루프인덕턴스를 시뮬레이트로부터 산출하였다. 그 결과를 제17도(B)에 도시하였다. 여기에서, 루프인덕턴스의 값은 2.5mm 평방 당의 값이다.
또한, 격자배치 및 지그재그 배치에서의 각 스루홀 피치에 대한 기판에서의 고온다습 조건 하(85℃, 습도 85wt%, 500hr 실시)에 대한 신뢰성 시험을 하여, 스루홀의 절연층의 클랙 유무, 도통시험에서의 저항치 측정 결과를 제17도(A)에 도시하였다.
제17도(B)로부터, 스루홀 피치가 감소하면, 루프인덕턴스가 감소하지만, 60㎛ 미만이 되면, 역으로 루프인덕턴스가 상승하고 있다. 이것은 동일 전위의 스루홀 피치가 좁게 되기 때문에, 루프인덕턴스가 상승하던지, 스루홀 직경이 작게 되기 때문에 자기 인덕턴스가 증가한 때문이라고 추측된다.
루프인덕턴스가 크면, IC의 트랜지스터으로의 전원 공급이 지연된다. IC의 구동 주파수가 빠르게 되면, 트랜지스터의 온(ON)으로부터 다음의 온(OM)하기까지의 시간이 짧게 된다. 트랜지스터의 전압이 부족하면, 트랜지스터가 동작하지 않는다.
루프인덕턴스가 75pH 이하가 되면, 주파수가 3GHz의 IC칩을 탑재하여 동시 스위칭을 반복실행하여도 IC의 트랜지스터가 다음에 온하기까지 정상으로 동작하는 전압으로 회복하므로, 오동작하기 어렵다. 이 경우, 제16도의 결과로부터, 랜덤배치에서는 루프인덕턴스가 75pH 이하는 되지 않는다. 랜덤배치에서는 오동작이 발생하기 쉽다. 랜덤배치의 프린터배선판에 1, 3, 5GHz의 IC를 탑재하고, 동시 스위칭을 1만회 반복한 결과, 1GHz의 IC는 정상으로 동작했지만, 3GHz, 5GHZ의 IC는 오동작이 발생하였다.
또, 격자배치로 형성한 경우에는 스루홀피치가 600㎛ 이하인 것이 바람직하다. 이 범위이면, 루프인덕턴스를 일정 레벨(75pH) 이하로 저감시킬 수 있다. 또한, 스루홀 피치가 80 ~ 600㎛ 의 사이값이고, 해당하는 루프인덕턴스 영역의 내부이면 동시에 확실하게 신뢰성을 확보할 수 있다.
또, 지그재그배치에 형성한 경우에는 스루홀피치가 550㎛ 이하인 것이 바람직하다. 이 범위이면, 루프인덕턴스를 일정 레벨(75pH) 이하로 저감시킬 수 있다. 또한, 스루홀피치가 80 ~ 550㎛ 의 사이이면, 해당하는 루프인덕턴스 영역의 내부이면 동시에 확실하게 신뢰성을 확보할 수 있다.
또, 루프인덕턴스가 60pH 미만이 되면, 주파수가 5GHz의 IC칩을 탑재하여 동시 스위칭을 반복실행하여도 오동작이 어렵다. 이 경우, 제16도의 결과에서 격자배치로 형성한 경우에는 스루홀피치가 80 ~ 550㎛ 인 것이 바람직하다. 이 범위이면, 루프인덕턴스의 레벨을 60pH 미만으로 저감시킬 수 있다. 그리고, 스루홀피치가 80 ~ 550㎛ 의 사이값이고, 해당하는 루프인덕턴스 영역의 내부이면 동시에 확실하게 신뢰성을 확보할 수 있다.
또, 지그재그배치로 형성한 경우에는 제16도의 결과로부터 스루홀피치가 80 ~ 450㎛ 인 것이 바람직하다. 이 범위이면, 루프인덕턴스의 레벨을 60pH 미만으로 저감시킬 수 있다. 그리고, 스루홀피치가 80 ~ 450㎛ 의 사이값이고, 해당하는 루프인덕턴스 영역의 내부이면 동시에 확실하게 신뢰성을 확보할 수 있다.
또한, 루프인덕턴스가 55pH 이하가 되면, IC칩의 주파수에 관계없이, 동시 스위칭을 반복하여도 오동작하기 어렵다. 이 경우, 제16도의 결과에서, 격자배치에서는 스루홀피치가 80 ~ 450㎛ 로서 그러한 결과가 된다. 그리고, 스루홀피치가 80 ~ 450㎛ 의 사이값이고, 해당하는 루프인덕턴스 영역의 내부이면 동시에 확실하게 신뢰성을 확보할 수 있다. 한편, 시뮬레이션의 결과로부터는 스루홀피치 60 ~ 450㎛ 의 범위이면 이러한 결과가 된다.
실시예1에 있어서, 다층코어기판의 각 도체층의 두께의 합을 변화시켜서 프린트기판을 제조하고, 주파수 3.1GHz의 IC칩을 실장하여, 같은 양의 전원을 공급하며, 기동시킨 때의 전압이 강하한 양을 측정한 결과를 제19도에 도시하였다.
IC의 전압은 직접 IC에서는 측정할 수 없으므로, 프린트배선판에 측정용회로를 형성하였다. 횡축에 (다층코어기판의 도체층의 두께의 합 / 층간절연층 상의 도체층의 두께의 비)을 설정하고, 종축에 최대전압강하량(V)을 설정하였다.
전원전압 1.0V의 때에, 변동허용범위 ±10%이면, 전압의 거동이 안정하게 되고, IC칩의 오동작 등을 야기하지 않는다. 결국, 이 경우에 전압강하량이 0.1V 이내이면, 전압강하에 의한 IC칩으로의 오동작 등을 야기시키지 않게 된다.
따라서, (다층코어기판의 도체층의 두께의 합 / 층간절연층 상의 도체층의 두께)의 비가 1.2를 넘는 것이 좋다. 또한, 1.2
Figure 112010084123317-pat00014
(다층코어기판의 도체층의 두께의 합 / 층간절연층 상의 도체층의 두께)
Figure 112010084123317-pat00015
40의 범위이면, 수치가 감소하는 경향이 있으므로, 그 효과를 얻기 쉽다는 의미가 된다.
한편, 40
Figure 112010084123317-pat00016
(다층코어기판의 도체층의 두께의 합 / 층간절연층 상의 도체층의 두께)인 범위에서는 전압강하량이 상승하고 있다. 전기는 표층을 흐르기 쉬우므로, 도체층이 두껍게 되면 두께 방향으로의 이동거리가 길어지므로, 전압 강하가 크게 되는 것으로 추측된다.
또한, 5.0
Figure 112010084123317-pat00017
(다층코어기판의 도체층의 두께의 합 / 층간절연층 상의 도체층의 두께)
Figure 112010084123317-pat00018
40이면, 전압 강하량이 거의 같으므로, 안정되어 있다는 의미가 된다. 결국, 이 범위가 가장 바람직한 비율범위라고 할 수 있다.
도체의 두께가 얇으면 비어접속부에서의 벗겨짐이 발생하고, 신뢰성이 저하해 버린다. 그러나, 다층코어기판의 도체층의 두께의 합 / 층간절연층 상의 도체층의 두께의 비가 1.2를 넘으면, 신뢰성이 향상된다. 한편, 다층코어기판의 도체층의 두께의 합 / 층간절연층 상의 도체층의 두께비가 40을 넘으면, 상층의 도체회로에 대한 나쁜 상태 (예를 들면, 상층의 도체회로로의 응력의 발생이나 굴곡에 의한 밀착성의 저하를 야기시켜버리는 등) 때문에, 신뢰성이 저하되어 버렸다.
본 발명에서는 그랜드용스루홀과 전원용스루홀이 격자배치 또는 지그재그배치되고, 그랜드용스루홀과 전원용스루홀이 이웃하는 것에 의해, 각각에 발생하는 유도기전력의 방향이 상반되기 때문에, X방향 및 Y방향에서의 유도기전력이 상쇄된다. 따라서, IC의 트랜지스터로의 전원의 공급속도가 빠르게 된다. 따라서, 오작동하는 경우가 발생하지 않는다. 본 발명의 프린트배선판을 사용하면, IC의 트랜지스터가 고속으로 온(ON)-오프(OFF)를 반복하여도 트랜지스터의 전위가 저하되지 않는다.
다층코어기판의 도체층의 두께의 합이 층간절연층 상의 도체층의 두께보다도 두껍고, 내층의 도체층의 두께를 두껍게 형성하고 있으므로, 내층의 그랜드용도체층의 측벽(또는 내층의 전원용도체층의 측벽)과 전원용스루홀(또는 그랜드용스루홀) 사이에서 유도기전력이 상쇄된다.
따라서, 양면의 코어기판이나 층간절연층 상의 도체층의 두께와 다층코어기판의 각 도체층의 두께의 합과 동등한 다층코어기판을 사용한 프린트배선판에 의해 루프인덕턴스가 저하된다. 따라서, 고주파의 IC칩, 특히 3GHz 이상의 고주파영역에서의 IC칩을 실장했어도 IC의 트랜지스터의 전압이 항상 안정되므로, 오작동이나 에러 등이 발생하지 않고, 전기특성이나 신뢰성을 향상시킬 수 있다.

Claims (24)

  1. 복수의 스루홀을 갖는 코어기판의 양면에, 층간절연층과 도체층이 교호로 형성되어 있고, 도체층들이 비아홀을 개재하여 전기적으로 접속되어 있는 다층프린트배선판에 있어서,
    상기 코어기판이 금속판을 갖고, 상기 코어기판의 스루홀은 그랜드용스루홀과 전원용스루홀이 서로 이웃하는 위치에 배설되고,
    상기 코어기판 상의 도체층의 두께는 상기 층간절연층 상의 상기 도체층의 두께보다도 두꺼우며,
    상기 코어기판의 모든 내층의 도체층의 두께는 상기 층간절연층 상의 모든 도체층의 두께보다 두꺼운 것을 특징으로 하는 다층프린트배선판.
  2. 제 1 항에 있어서,
    상기 그랜드용스루홀과 상기 전원용스루홀의 거리는 60～550㎛ 인 것을 특징으로 하는 다층프린트배선판.
  3. 제 1 항에 있어서,
    상기 그랜드용스루홀의 지름은 50～550㎛이고, 상기 전원용스루홀의 지름은 50～500㎛인 것을 특징으로 하는 다층프린트배선판.
  4. 제 1 항에 있어서,
    상기 그랜드용스루홀과 전원용스루홀의 적어도 한 쪽은 1 개 또는 2 개 이상의 스루홀이 최외층까지 전층 스택구조인 것을 특징으로 하는 다층프린트배선판.
  5. 제 1 항에 있어서,
    상기 그랜드용스루홀 및 상기 전원용스루홀은 IC칩의 직하에 배설되어 있는 것을 특징으로 하는 다층프린트배선판.
  6. 삭제
  7. 제 1 항에 있어서,
    상기 코어기판 상의 도체층의 두께 α1, 층간절연층 상의 도체층의 두께 α2 에 대하여 α2 ＜α1 ≤ 40α2인 것을 특징으로 하는 다층프린트배선판.
  8. 제 7 항에 있어서,
    상기 α1은 1.2α2 ＜α1 ≤ 40α2인 것을 특징으로 하는 다층프린트배선판.
  9. 제 1 항에 있어서,
    상기 코어기판의 각 도체층은 전원층용의 도체층 또는 그랜드용의 도체층인 것을 특징으로 하는 다층프린트배선판.
  10. 제 1 항에 있어서,
    콘덴서가 표면에 실장되어 있는 것을 특징으로 하는 다층프린트배선판.
  11. 제 1 항에 있어서,
    상기 코어기판이 내층에 도체층을 가지는 3층 이상의 다층코어기판이고,
    상기 코어기판의 각 내층의 도체층과 각 표면의 도체층은 전원층용의 도체층 또는 그랜드용의 도체층인 것을 특징으로 하는 다층프린트배선판.
  12. 제 1 항에 있어서,
    상기 코어기판이 내층에 도체층을 가지는 3층 이상의 다층코어기판이고,
    상기 코어기판의 각 내층의 도체층은 전원층용의 도체층 또는 그랜드용의 도체층이고,
    표층의 도체층은 신호선으로 되는 것을 특징으로 하는 다층프린트배선판.
  13. 삭제
  14. 제 11 항에 있어서,
    상기 코어기판의 내층의 도체층은 2층 이상인 것을 특징으로 하는 다층프린트배선판.
  15. 제 11 항에 있어서,
    상기 코어기판은 전기적으로 격절된 금속판의 양면에 수지층을 개재시켜 상기 내층의 도체층이 형성되고,
    상기 내층의 도체층의 외측에 수지층을 개재시켜 상기 표면의 도체층이 형성되는 것을 특징으로 하는 다층프린트배선판.
  16. 삭제
  17. 제 1 항에 있어서,
    상기 스루홀은 레이저에 의해 형성되어 있는 것을 특징으로 하는 다층프린트배선판.
  18. 제 1 항에 있어서,
    상기 스루홀은, 도전성 페이스트 또는 도금에 의해 상기 스루홀의 내부가 완전히 채워져 있는 것을 특징으로 하는 다층프린트배선판.
  19. 제 1 항에 있어서,
    칩 직하에서, 스루홀 직상의 필드비아가 전층 스택 구조인 것을 특징으로 하는 다층프린트배선판.
  20. 제 1 항에 있어서,
    상기 금속판은, 전기적으로 격리절연되어 있는 것을 특징으로 하는 다층프린트배선판.
  21. 제 1 항에 있어서,
    상기 금속판은, 동, 니켈, 아연, 알루미늄, 철이 배합되어 있는 금속인 것을 특징으로 하는 다층프린트배선판.
  22. 제 1 항에 있어서,
    상기 스루홀은, 펀칭, 에칭, 드릴링, 또는 레이저에 의해 형성되는 것을 특징으로 하는 다층프린트배선판.
  23. 제 1 항에 있어서,
    상기 금속판의 전면에, 무전해도금, 전해도금, 치환도금, 또는 스패터에 의해 금속막으로 피복하는 것을 특징으로 하는 다층프린트배선판.
  24. 제 1 항에 있어서,
    상기 금속판은 단층 또는 2층 이상의 복수층인 것을 특징으로 하는 다층프린트배선판.
KR1020107028659A 2003-04-07 2004-04-06 다층프린트배선판 KR101162522B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003102773 2003-04-07
JPJP-P-2003-102773 2003-04-07
PCT/JP2004/004977 WO2004091268A1 (ja) 2003-04-07 2004-04-06 多層プリント配線板

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020097024850A Division KR101131759B1 (ko) 2003-04-07 2004-04-06 다층프린트배선판

Publications (2)

Publication Number Publication Date
KR20110003593A KR20110003593A (ko) 2011-01-12
KR101162522B1 true KR101162522B1 (ko) 2012-07-09

Family

ID=33156806

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020097024850A KR101131759B1 (ko) 2003-04-07 2004-04-06 다층프린트배선판
KR1020087030325A KR101107974B1 (ko) 2003-04-07 2004-04-06 다층프린트배선판
KR1020107028659A KR101162522B1 (ko) 2003-04-07 2004-04-06 다층프린트배선판
KR1020057018972A KR20050112122A (ko) 2003-04-07 2004-04-06 다층프린트배선판

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020097024850A KR101131759B1 (ko) 2003-04-07 2004-04-06 다층프린트배선판
KR1020087030325A KR101107974B1 (ko) 2003-04-07 2004-04-06 다층프린트배선판

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020057018972A KR20050112122A (ko) 2003-04-07 2004-04-06 다층프린트배선판

Country Status (6)

Country Link
US (2) US8129625B2 (ko)
EP (1) EP1615485A4 (ko)
JP (2) JPWO2004091268A1 (ko)
KR (4) KR101131759B1 (ko)
CN (2) CN1768559B (ko)
WO (1) WO2004091268A1 (ko)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101107975B1 (ko) 2004-02-04 2012-01-30 이비덴 가부시키가이샤 다층프린트배선판
JP2007128929A (ja) * 2005-10-31 2007-05-24 Furukawa Electric Co Ltd:The メタルコア基板及びその製造方法並びに電気接続箱
JP4824397B2 (ja) * 2005-12-27 2011-11-30 イビデン株式会社 多層プリント配線板
TWI278268B (en) * 2006-02-23 2007-04-01 Via Tech Inc Arrangement of non-signal through vias and wiring board applying the same
US20080157335A1 (en) * 2006-12-28 2008-07-03 Jia Miao Tang Strip patterned transmission line
US7841080B2 (en) * 2007-05-30 2010-11-30 Intel Corporation Multi-chip packaging using an interposer with through-vias
US7882628B2 (en) * 2007-05-30 2011-02-08 Intel Corporation Multi-chip packaging using an interposer such as a silicon based interposer with through-silicon-vias
US8877565B2 (en) * 2007-06-28 2014-11-04 Intel Corporation Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
JP5404010B2 (ja) * 2007-11-22 2014-01-29 味の素株式会社 多層プリント配線板の製造方法及び多層プリント配線板
US7821796B2 (en) * 2008-01-17 2010-10-26 International Business Machines Corporation Reference plane voids with strip segment for improving transmission line integrity over vias
US20100006334A1 (en) * 2008-07-07 2010-01-14 Ibiden Co., Ltd Printed wiring board and method for manufacturing the same
JP5106460B2 (ja) * 2009-03-26 2012-12-26 新光電気工業株式会社 半導体装置及びその製造方法、並びに電子装置
KR20120006012A (ko) * 2009-04-01 2012-01-17 스미토모 베이클리트 컴퍼니 리미티드 프린트 배선판의 제조방법, 프린트 배선판, 다층 프린트 배선판 및 반도체 패키지
US20100327419A1 (en) * 2009-06-26 2010-12-30 Sriram Muthukumar Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same
KR101018109B1 (ko) * 2009-08-24 2011-02-25 삼성전기주식회사 다층 배선 기판 및 그의 제조방법
US8933556B2 (en) * 2010-01-22 2015-01-13 Ibiden Co., Ltd. Wiring board
US9049808B2 (en) * 2010-08-21 2015-06-02 Ibiden Co., Ltd. Printed wiring board and a method of manufacturing a printed wiring board
WO2012166405A1 (en) * 2011-06-01 2012-12-06 E. I. Du Pont De Nemours And Company Low temperature co-fired ceramic structure for high frequency applications and process for making same
JP5775747B2 (ja) * 2011-06-03 2015-09-09 新光電気工業株式会社 配線基板及びその製造方法
KR101831692B1 (ko) * 2011-08-17 2018-02-26 삼성전자주식회사 기능적으로 비대칭인 전도성 구성 요소들을 갖는 반도체 소자, 패키지 기판, 반도체 패키지, 패키지 적층 구조물 및 전자 시스템
JP5919558B2 (ja) 2012-01-27 2016-05-18 パナソニックＩｐマネジメント株式会社 多層プリント基板
US20130215586A1 (en) * 2012-02-16 2013-08-22 Ibiden Co., Ltd. Wiring substrate
JP6003129B2 (ja) * 2012-03-19 2016-10-05 富士通株式会社 描画装置、描画方法および描画プログラム
JP6208411B2 (ja) * 2012-06-15 2017-10-04 新光電気工業株式会社 配線基板及びその製造方法
CN103517576B (zh) * 2012-06-19 2017-05-31 深南电路有限公司 印刷电路板加工方法及印刷电路板和电子设备
US9113565B2 (en) 2012-06-19 2015-08-18 Shennan Circuits Co., Ltd Method for processing printed circuit board, printed circuit board and electronic apparatus
JP2014086651A (ja) * 2012-10-26 2014-05-12 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
US8723052B1 (en) 2013-02-27 2014-05-13 Boulder Wind Power, Inc. Methods and apparatus for optimizing electrical interconnects on laminated composite assemblies
US8785784B1 (en) 2013-03-13 2014-07-22 Boulder Wind Power, Inc. Methods and apparatus for optimizing structural layout of multi-circuit laminated composite assembly
JP6013960B2 (ja) * 2013-03-28 2016-10-25 京セラ株式会社 配線基板
KR102041243B1 (ko) 2013-04-26 2019-11-07 삼성전자주식회사 반도체 패키지
JP5874697B2 (ja) * 2013-08-28 2016-03-02 株式会社デンソー 多層プリント基板およびその製造方法
US9793242B2 (en) * 2013-12-30 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with die stack including exposed molding underfill
US9793775B2 (en) 2013-12-31 2017-10-17 Boulder Wind Power, Inc. Methods and apparatus for reducing machine winding circulating current losses
US20150230342A1 (en) * 2014-02-07 2015-08-13 Apple Inc. Novel structure achieving fine through hole pitch for integrated circuit substrates
JP2015170769A (ja) * 2014-03-07 2015-09-28 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US10040291B2 (en) * 2014-07-31 2018-08-07 Hewlett-Packard Development Company, L.P. Method and apparatus to reduce ink evaporation in printhead nozzles
US9699921B2 (en) * 2014-08-01 2017-07-04 Fujikura Ltd. Multi-layer wiring board
JP5832607B1 (ja) * 2014-08-12 2015-12-16 ファナック株式会社 プリント配線板
DE102014224732B4 (de) * 2014-12-03 2022-02-10 Automotive Lighting Reutlingen Gmbh Leiterplatte für eine Kraftfahrzeugbeleuchtungseinrichtung mit optimierter Entwärmung
JP2017011093A (ja) * 2015-06-22 2017-01-12 イビデン株式会社 プリント配線板
US9916410B2 (en) 2015-06-22 2018-03-13 International Business Machines Corporation Signal via positioning in a multi-layer circuit board
JP2017063153A (ja) * 2015-09-25 2017-03-30 京セラ株式会社 配線基板
US10381276B2 (en) * 2015-12-17 2019-08-13 International Business Machines Corporation Test cell for laminate and method
US9881115B2 (en) 2016-04-27 2018-01-30 International Business Machines Corporation Signal via positioning in a multi-layer circuit board using a genetic via placement solver
CN106211556B (zh) * 2016-07-28 2019-03-19 Oppo广东移动通信有限公司 印刷电路板及具有其的电子装置
JP2018026392A (ja) 2016-08-08 2018-02-15 イビデン株式会社 配線板及びその製造方法
MY197567A (en) * 2017-02-08 2023-06-24 Intel Corp Embedded voltage reference plane for system-in-package applications
AT520105B1 (de) * 2017-06-16 2019-10-15 Zkw Group Gmbh Leiterplatte
KR20190041215A (ko) * 2017-10-12 2019-04-22 주식회사 아모그린텍 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판
CN213522492U (zh) * 2017-11-16 2021-06-22 株式会社村田制作所 树脂多层基板、电子部件及其安装构造
CN211909269U (zh) * 2017-11-16 2020-11-10 株式会社村田制作所 树脂多层基板、电子部件及其安装构造
JP2019106473A (ja) * 2017-12-13 2019-06-27 住友電気工業株式会社 フレキシブルプリント基板及び光モジュール
CN111123065B (zh) * 2018-10-30 2022-05-10 浙江宇视科技有限公司 印刷电路板布线检视方法及装置
US10624213B1 (en) * 2018-12-20 2020-04-14 Intel Corporation Asymmetric electronic substrate and method of manufacture
JP2020150125A (ja) * 2019-03-13 2020-09-17 日本電産株式会社 基板および電子基板
WO2021081867A1 (zh) * 2019-10-31 2021-05-06 鹏鼎控股(深圳)股份有限公司 薄型电路板及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101245A (ja) 1998-09-24 2000-04-07 Ngk Spark Plug Co Ltd 積層樹脂配線基板及びその製造方法
JP2000244130A (ja) 1998-12-25 2000-09-08 Ngk Spark Plug Co Ltd 配線基板、コア基板及びその製造方法
JP2002204077A (ja) 2000-12-28 2002-07-19 Ngk Spark Plug Co Ltd 配線基板、配線基板本体、及びチップコンデンサ

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0744344B2 (ja) * 1988-08-30 1995-05-15 富士通株式会社 金属コア内蔵型多層プリント基板の製造方法
JP2960276B2 (ja) * 1992-07-30 1999-10-06 株式会社東芝 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法
JPH06260756A (ja) 1993-03-04 1994-09-16 Ibiden Co Ltd プリント配線板の製造方法
JPH06275959A (ja) 1993-03-22 1994-09-30 Hitachi Ltd 多層配線基板とその製造方法および両面プリント配線板の製造方法
JP3325351B2 (ja) * 1993-08-18 2002-09-17 株式会社東芝 半導体装置
JP3050807B2 (ja) * 1996-06-19 2000-06-12 イビデン株式会社 多層プリント配線板
US5774340A (en) * 1996-08-28 1998-06-30 International Business Machines Corporation Planar redistribution structure and printed wiring device
JP3961092B2 (ja) * 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
US5847936A (en) * 1997-06-20 1998-12-08 Sun Microsystems, Inc. Optimized routing scheme for an integrated circuit/printed circuit board
JPH1093237A (ja) * 1997-08-08 1998-04-10 Hitachi Ltd 電子基板
JPH1187919A (ja) * 1997-09-11 1999-03-30 Hitachi Chem Co Ltd マルチワイヤ配線板
JPH11177237A (ja) * 1997-12-16 1999-07-02 Hitachi Chem Co Ltd ビルドアップ多層プリント配線板とその製造方法
JP3012590B2 (ja) 1998-03-26 2000-02-21 富山日本電気株式会社 多層印刷配線板の製造方法
US6323435B1 (en) * 1998-07-31 2001-11-27 Kulicke & Soffa Holdings, Inc. Low-impedance high-density deposited-on-laminate structures having reduced stress
US6203967B1 (en) * 1998-07-31 2001-03-20 Kulicke & Soffa Holdings, Inc. Method for controlling stress in thin film layers deposited over a high density interconnect common circuit base
JP4117951B2 (ja) 1998-11-20 2008-07-16 イビデン株式会社 多層プリント配線板の製造方法及び多層プリント配線板
JP4610681B2 (ja) 1998-12-22 2011-01-12 イビデン株式会社 多層プリント配線板
JP2000244129A (ja) 1998-12-25 2000-09-08 Ngk Spark Plug Co Ltd 配線基板、コア基板及びその製造方法
US6333857B1 (en) * 1998-12-25 2001-12-25 Ngk Spark Plug Co., Ltd. Printing wiring board, core substrate, and method for fabricating the core substrate
US6214445B1 (en) * 1998-12-25 2001-04-10 Ngk Spark Plug Co., Ltd. Printed wiring board, core substrate, and method for fabricating the core substrate
KR100353355B1 (ko) * 1999-04-30 2002-10-09 엘지전자주식회사 다층 인쇄회로기판의 제조방법
WO2000076281A1 (fr) * 1999-06-02 2000-12-14 Ibiden Co., Ltd. Carte a circuit imprime multicouche et procede de fabrication d'une telle carte
JP4282190B2 (ja) * 1999-12-14 2009-06-17 イビデン株式会社 多層プリント配線板及び多層プリント配線板の製造方法
JP2001044591A (ja) * 1999-08-03 2001-02-16 Ngk Spark Plug Co Ltd 配線基板
US6970362B1 (en) * 2000-07-31 2005-11-29 Intel Corporation Electronic assemblies and systems comprising interposer with embedded capacitors
US6532143B2 (en) * 2000-12-29 2003-03-11 Intel Corporation Multiple tier array capacitor
JP4129717B2 (ja) * 2001-05-30 2008-08-06 株式会社ルネサステクノロジ 半導体装置
JP2003031719A (ja) * 2001-07-16 2003-01-31 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法並びに半導体装置
US7843302B2 (en) * 2006-05-08 2010-11-30 Ibiden Co., Ltd. Inductor and electric power supply using it

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101245A (ja) 1998-09-24 2000-04-07 Ngk Spark Plug Co Ltd 積層樹脂配線基板及びその製造方法
JP2000244130A (ja) 1998-12-25 2000-09-08 Ngk Spark Plug Co Ltd 配線基板、コア基板及びその製造方法
JP2002204077A (ja) 2000-12-28 2002-07-19 Ngk Spark Plug Co Ltd 配線基板、配線基板本体、及びチップコンデンサ

Also Published As

Publication number Publication date
KR20090128578A (ko) 2009-12-15
WO2004091268A1 (ja) 2004-10-21
US20070029106A1 (en) 2007-02-08
CN1768559B (zh) 2011-12-07
EP1615485A4 (en) 2009-04-22
KR101131759B1 (ko) 2012-04-06
CN1768559A (zh) 2006-05-03
KR101107974B1 (ko) 2012-01-30
JP2010283396A (ja) 2010-12-16
KR20110003593A (ko) 2011-01-12
KR20050112122A (ko) 2005-11-29
JPWO2004091268A1 (ja) 2006-07-06
US20100282502A1 (en) 2010-11-11
EP1615485A1 (en) 2006-01-11
KR20080112428A (ko) 2008-12-24
CN102361534A (zh) 2012-02-22
US8129625B2 (en) 2012-03-06

Similar Documents

Publication Publication Date Title
KR101162522B1 (ko) 다층프린트배선판
KR101137749B1 (ko) 다층프린트배선판
KR101107975B1 (ko) 다층프린트배선판
EP1298972B1 (en) Multilayer wiring circuit board
KR20110040990A (ko) 다층프린트배선판
JP2005183466A (ja) 多層プリント配線板
KR100771319B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
JP4475930B2 (ja) 多層プリント配線板
JP2004319645A (ja) 多層プリント配線板
KR20050050077A (ko) 다층프린트배선판
JP2005153357A (ja) 金属箔付き樹脂フィルム及びその製造方法並びに配線基板及びその製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160527

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180529

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 8