JP2012204733A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2012204733A
JP2012204733A JP2011069606A JP2011069606A JP2012204733A JP 2012204733 A JP2012204733 A JP 2012204733A JP 2011069606 A JP2011069606 A JP 2011069606A JP 2011069606 A JP2011069606 A JP 2011069606A JP 2012204733 A JP2012204733 A JP 2012204733A
Authority
JP
Japan
Prior art keywords
semiconductor element
row
element connection
wiring
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011069606A
Other languages
English (en)
Other versions
JP5709309B2 (ja
Inventor
Kiminori Tada
公則 多田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocer Slc Tech Corp
Kyocera SLC Technologies Corp
Original Assignee
Kyocer Slc Tech Corp
Kyocera SLC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocer Slc Tech Corp, Kyocera SLC Technologies Corp filed Critical Kyocer Slc Tech Corp
Priority to JP2011069606A priority Critical patent/JP5709309B2/ja
Publication of JP2012204733A publication Critical patent/JP2012204733A/ja
Application granted granted Critical
Publication of JP5709309B2 publication Critical patent/JP5709309B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】半導体素子の電極端子を半導体素子接続パッドに半田を介して安定して接続することが可能な実装安定性に優れた配線基板を提供すること。
【解決手段】外周側から１番目の列Ｌ１〜３番目の列Ｌ３を有して格子状に配列形成された半導体素子接続パッド５と、２番目の列Ｌ２および３番目の列Ｌ３の半導体素子接続パッド５から１番目の列Ｌ１の半導体素子接続パッド５の間を通って外側へ延びる引出配線４ａと、半導体素子接続パッド５を引出配線４ａの一部とともに１番目の列Ｌ１〜３番目の列Ｌ３毎に露出させるスリット状の開口部７ａを有するソルダーレジスト層７とを備えて成る配線基板１０であって、引出配線４ａは、半導体素子接続パッド５とともに開口部７ａ内に露出する部位が１番目の列Ｌ１と２番目の列Ｌ２と３番目の列Ｌ３とで全て同じ方向に延びている。
【選択図】図２

Description

本発明は、半導体素子を搭載するために用いられる配線基板に関するものである。
従来、図３に示すように、下面に電極端子Ｔが格子状に配置された半導体素子Ｓをフリップチップ接続により搭載する配線基板として、ビルドアップ配線基板４０が知られている。ビルドアップ配線基板４０の上面中央部には、半導体素子Ｓを搭載するための搭載部４０ａが形成されている。また、ビルドアップ配線基板４０の下面は、外部電気回路基板に接続するための外部接続面となっている。このビルドアップ配線基板４０は、コア基板２１の上下面にビルドアップ樹脂層２５およびビルドアップ配線導体２６を交互に積層したものである。
コア基板２１には樹脂系絶縁材料から成る複数の絶縁層２２が積層されており、その上面から下面にかけて複数のスルーホール２３が形成されている。また各絶縁層２２の表面およびスルーホール２３内には銅箔や銅めっき層から成るコア用の配線導体２４が被着形成されている。コア基板２１の上下面に積層されたビルドアップ樹脂層２５は、樹脂系絶縁材料から成り、その上面から下面にかけてコア用の配線導体２４を底面とする複数のビアホール２７が形成されている。そして、このビルドアップ樹脂層２５の表面およびビアホール２７の内部に銅めっき層から成るビルドアップ配線導体２６が被着形成されている。さらに上下のビルドアップ絶縁層２５およびビルドアップ配線導体２６上には、上面側のビルドアップ配線導体２６の一部を搭載部４０ａにおいて半導体素子Ｓの電極端子Ｔに接続するための半導体素子接続パッド２８として露出させる開口部３０ａおよび下面側のビルドアップ配線導体２６の一部を外部接続面において外部電気回路基板の配線導体と接続するための外部接続パッド２９として露出させる開口部３０ｂを有するソルダーレジスト層３０が被着されている。ビルドアップ配線基板４０は、このような構成をとることによって、高密度な多層配線構造を実現している。なお、半導体素子Ｓの電極端子Ｔの下端には半導体素子接続パッド２８と接続するための鉛フリー半田から成る半田バンプＢが被着されている。
そして、半導体素子接続パッド２８上に半導体素子Ｓの電極端子Ｔを載置し、その状態で半田バンプＢを加熱溶融することによって半導体素子Ｓがビルドアップ配線基板４０上に実装される。
しかしながら、この従来のビルドアップ配線基板４０においては、コア基板２１の上下面にビルドアップ絶縁層２５およびビルドアップ配線導体２６をさらに積層しており、コア基板２１の絶縁層２２および配線導体２４と合わせた絶縁層および配線導体の層数が多くなってしまう。そのため、絶縁層や配線導体を形成するための材料費が多くかかってしまったり、製造工程が複雑になったりして配線基板の製造コストが高くなり、市場が要求する安価で高密度配線の配線基板を提供することが困難であった。
そこで、コア基板の上下にビルドアップ層を積層せずに、コア基板のみで高密度配線基板を実現することが望まれていた。しかしながら、例えば４層の配線導体を有するコア基板のみで高密度配線基板を実現しようとした場合、配線導体を展開するための層数が少ないために例えば、図４にソルダーレジスト層を除いた要部上面図に示すように、搭載部の外周側から３番目の列Ｌ３および２番目の列Ｌ２に位置する半導体素子接続パッド３８から引出配線３６ａを最外周の列Ｌ１の半導体素子接続パッド３８の間を通して搭載部の外側へ引き出す必要がでてくる。
例えば、半導体素子接続パッド３８に必要な直径φが５０μｍで半導体素子接続パッド３８のピッチＰが１７６μｍ、引出配線３６ａの線幅Ｗおよび隣接間隔Ｇがそれぞれ２５μｍである場合、図５に示すように、各半導体素子接続パッド３８を個別に露出させる開口部５０ａをソルダーレジスト層５０に設けようとすると、製造上のバラツキを考慮して開口部５０ａの直径を８０μｍ程度とする必要がある。そのため、開口部５０ａの縁からこれに隣接する引出配線３６ａまでの距離Ｄが１０μｍ程度となってしまい、この部分の開口５０ａの縁を起点としてソルダーレジスト層５０に剥がれが発生してしまいやすくなる。
そこで、図６に示すように、半導体素子接続パッド３８の各列Ｌ１，Ｌ２，Ｌ３毎にスリット状の開口部５０ａを設けることにより各半導体素子接続パッド３８を露出させることが考えられる。しかしながら、この場合、各列Ｌ１，Ｌ２，Ｌ３の半導体素子接続パッド３８とともに開口部５０ａ内の露出する引出配線３６ａの半導体素子接続パッド３８から延びる方向がそれぞれ異なっており、そのため、開口部５０ａから露出する半導体素子接続パッド３８およびこれに接続された引出配線３６ａの露出形状および面積が各列Ｌ１，Ｌ２，Ｌ３で異なったものとなる。その結果、半導体素子接続パッド３８上に半導体素子の電極端子を載置し、半田バンプを加熱溶融させることによって半導体素子を配線基板上に実装すると、各列Ｌ１，Ｌ２，Ｌ３における半導体素子接続パッド３８と半田との接続状態が不均一なものとなり、半導体素子を安定して実装することができないという問題点を誘発する。
特開平１０−３１３１６７号公報
本発明の課題は、搭載部の外側から３番目の列および２番目の列に位置する半導体素子接続パッドからの引出配線を最外周の列の半導体素子接続パッドの間を通して搭載部の外側へ引き出す場合に、各半導体素子接続パッドおよびこれに接続された引出配線のソルダーレジスト層からの露出形状および面積を同一のものとし、半導体素子の電極端子を半導体素子接続パッドに半田を介して安定して接続することが可能な実装安定性に優れた配線基板を提供することにある。
本発明の配線基板は、上面中央部に半導体素子が搭載される搭載部を有する絶縁基板と、前記搭載部に外周側から１番目の列および２番目の列および３番目の列を有して格子状に配列形成された半導体素子接続パッドと、前記２番目の列および３番目の列の半導体素子接続パッドから前記１番目の列の半導体素子接続パッドの間を通って前記絶縁基板の上面を前記搭載部の外側へ延びる引出配線と、前記絶縁基板の上面に被着されており、前記半導体素子接続パッドを該半導体素子接続パッドから延びる前記引出配線の一部とともに前記１番目の列と２番目の列と３番目の列毎に露出させるスリット状の開口部を有するソルダーレジスト層とを備えて成る配線基板であって、前記引出配線は、前記半導体素子接続パッドとともに前記開口部内に露出する部位が前記１番目の列と２番目の列と３番目の列とで全て同じ方向に延びていることを特徴とするものである。
本発明の配線基板によれば、半導体素子接続パッドから延びる引出配線は、半導体素子接続パッドとともにソルダーレジスト層の開口部内に露出する部位が半導体素子接続パッドの配列における外周側から１番目の列と２番目の列と３番目の列とで全て同じ方向に延びていることから、各半導体素子接続パッドおよびこれに接続された引出配線のソルダーレジスト層からの露出形状および面積が同一のものとなり、その結果、半導体素子の電極端子を半導体素子接続パッドに半田を介して安定して接続することが可能な実装安定性に優れた配線基板を提供することができる。
図１は、本発明の配線基板における実施形態の一例を示す概略断面図である。 図２は、図１に示す配線基板の要部上面図である。 図３は、従来の配線基板を示す概略断面図である。 図４は、従来の配線基板の別の例を説明するためのソルダーレジスト層を除去した要部上面図である。 図５は、図４に示す配線基板にソルダーレジスト層を被着させた場合の一例を示す要部上面図である。 図６は、図４に示す配線基板にソルダーレジスト層を被着させた場合の別の例を示す要部上面図である。
次に、本発明の配線基板について図１および図２を基にして説明する。図１は、本発明の配線基板の実施形態の一例を示す概略断面図である。図１に示すように、本例の配線基板１０は、主として絶縁基板１と配線導体４とソルダーレジスト層７とから構成されており、その上面中央部に半導体素子Ｓを搭載するための搭載部１０ａを有している。絶縁基板１は、例えばガラスクロス基材にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた厚みが３０〜２００μｍ程度の３層の絶縁層３を熱硬化させた樹脂系電気絶縁材料から成り、その上面から下面にかけては直径が５０〜３００μｍ程度のスルーホール２が形成されている。
絶縁基板１の内部および上下面およびスルーホール２の内壁には、厚みが１０〜２０μｍ程度の銅箔や銅めっき層等の銅から成る配線導体4が被着形成されている。これらの配線導体４のうち絶縁基板１の内部および上下面の所定のもの同士がスルーホール２を介して互いに電気的に接続されている。また、絶縁基板１の上面における配線導体４の一部は、搭載部１０ａにおいて、半導体素子Ｓの電極端子Ｔが接続される半導体素子接続パッド５を形成しており、絶縁基板１の下面における配線導体４の一部は外部電気回路基板に接続するための外部接続パッド６を形成している。そして、半導体素子接続パッド５には、半導体素子Ｓの電極端子Ｔが半田を介して接続され、外部接続パッド６は外部電気回路の配線導体に半田ボールを介して接続される。
さらに、絶縁基板１の上下面およびスルーホール２の内部には、配線導体４を覆うようにしてソルダーレジスト層７が被着されている。ソルダーレジスト層７は、例えばアクリル変性エポキシ樹脂等の感光性を有する熱硬化性樹脂の硬化物から成り、絶縁基板１の上下面での厚みが１０〜３０μｍ程であり、スルーホール２の内部を充填している。そして上面側のソルダーレジスト層７には、半導体素子接続パッド５を露出させる開口部７ａが形成されているとともに、下面側のソルダーレジスト層７には外部接続パッド６を露出させる開口部７ｂが形成されている。なお、半導体素子Ｓの電極端子Ｔには半導体素子接続パッド４と接続するための鉛フリー半田から成る半田バンプＢが被着されている。そして、本例の配線基板においては、半導体素子接続パッド５上に半導体素子Ｓの電極端子Ｔを載置し、その状態で半田バンプＢを加熱溶融することによって半導体素子Ｓが配線基板１０上に実装される。
ところで、本例の配線基板においては、図２に示すように、搭載部１０ａに形成された半導体素子接続パッド５は、搭載部１０ａの外周側から１番目の列Ｌ１および２番目の列Ｌ２および３番目の列Ｌ３を有して格子状に配列形成されている。そして、各列の半導体素子接続パッド５からは、搭載部１０ａの外側に向けて引出配線４ａが延び、そのうちの２番目の列および３番目の列の半導体素子接続パッド５から延びる引出配線４ａは、１番目の列の半導体素子接続パッド５の間を通って搭載部１０ａの外側に延びている。この例において、例えば半導体素子接続パッド５の直径φは５０μｍ、半導体素子接続パッド５のピッチＰは１７６μｍ、引出配線４ａの線幅Ｗおよび隣接間隔Ｇはそれぞれ２５μｍである。
そして、本例の配線基板１０においては、ソルダーレジスト層７に、半導体素子接続パッドの各列Ｌ１，Ｌ２，Ｌ３毎にスリット状の開口部７ａを設けることにより各列の半導体素子接続パッド５をその半導体素子接続パッド５から延びる引出配線４ａの一部とともに露出させている。なお、開口部７ａの縁から半導体素子接続パッド５までの距離は２５〜１２５μｍである。さらに、本例の配線基板１０においては、引出配線４ａは、半導体素子接続パッド５とともに開口部７ａから露出する部位が１番目の列Ｌ１と２番目の列Ｌ２と３番目の列Ｌ３とで全て同じ方向に延びており、そのことが重要である。このように、引出配線４ａの半導体素子接続パッド５とともに開口部７ａから露出する部位が１番目の列Ｌ１と２番目の列Ｌ２と３番目の列Ｌ３とで全て同じ方向に延びていることから、各半導体素子接続パッド５およびこれに接続された引出配線４ａのソルダーレジスト層７からの露出形状および面積が同一のものとなり、その結果、半導体素子Ｓの電極端子Ｔを半導体素子接続パッド５に半田を介して安定して接続することが可能な実装安定性に優れた配線基板１０を提供することができる。なお、この例の場合、引出配線４ａの半導体素子接続パッド５とともに開口部７ａから露出する部位は、スリット状の開口部７ａの開口縁に対して垂直に延びている。このように引出配線４ａの半導体素子接続パッド５とともに開口部７ａから露出する部位がスリット状の開口部７ａの開口縁に対して垂直に延びている場合、各半導体素子接続パッド５およびこれに接続された引出配線４ａのソルダーレジスト層７からの露出形状が半田のとの接合に適したものとなるので好ましい。
１ 絶縁基板
４ａ 引出配線
５ 半導体素子接続パッド
７ ソルダーレジスト層
７ａ 開口部
１０ａ 搭載部
Ｌ１ 搭載部１０ａの外周側から１番目の半導体素子接続パッド５の列
Ｌ２ 搭載部１０ａの外周側から２番目の半導体素子接続パッド５の列
Ｌ３ 搭載部１０ａの外周側から３番目の半導体素子接続パッド５の列
Ｓ 半導体素子

Claims (1)

  1. 上面中央部に半導体素子が搭載される搭載部を有する絶縁基板と、前記搭載部に外周側から１番目の列および２番目の列および３番目の列を有して格子状に配列形成された半導体素子接続パッドと、前記２番目の列および３番目の列の半導体素子接続パッドから前記１番目の列の半導体素子接続パッドの間を通って前記絶縁基板の上面を前記搭載部の外側へ延びる引出配線と、前記絶縁基板の上面に被着されており、前記半導体素子接続パッドを該半導体素子接続パッドから延びる前記引出配線の一部とともに前記１番目の列と２番目の列と３番目の列毎に露出させるスリット状の開口部を有するソルダーレジスト層とを備えて成る配線基板であって、前記引出配線は、前記半導体素子接続パッドとともに前記開口部内に露出する部位が前記１番目の列と２番目の列と３番目の列とで全て同じ方向に延びていることを特徴とする配線基板。
JP2011069606A 2011-03-28 2011-03-28 配線基板 Expired - Fee Related JP5709309B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011069606A JP5709309B2 (ja) 2011-03-28 2011-03-28 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011069606A JP5709309B2 (ja) 2011-03-28 2011-03-28 配線基板

Publications (2)

Publication Number Publication Date
JP2012204733A true JP2012204733A (ja) 2012-10-22
JP5709309B2 JP5709309B2 (ja) 2015-04-30

Family

ID=47185334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011069606A Expired - Fee Related JP5709309B2 (ja) 2011-03-28 2011-03-28 配線基板

Country Status (1)

Country Link
JP (1) JP5709309B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104009012A (zh) * 2013-02-22 2014-08-27 瑞萨电子株式会社 半导体芯片和半导体器件
KR20170061081A (ko) * 2015-11-25 2017-06-02 가부시키가이샤 재팬 디스프레이 검출 장치 및 표시 장치
WO2021199475A1 (ja) * 2020-03-31 2021-10-07 株式会社村田製作所 モジュール基板、高周波モジュール及び通信装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1013026A (ja) * 1996-06-19 1998-01-16 Ibiden Co Ltd 多層プリント配線板
JP2009010073A (ja) * 2007-06-27 2009-01-15 Shinko Electric Ind Co Ltd 半導体パッケージおよびこれを用いた半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1013026A (ja) * 1996-06-19 1998-01-16 Ibiden Co Ltd 多層プリント配線板
JP2009010073A (ja) * 2007-06-27 2009-01-15 Shinko Electric Ind Co Ltd 半導体パッケージおよびこれを用いた半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104009012A (zh) * 2013-02-22 2014-08-27 瑞萨电子株式会社 半导体芯片和半导体器件
JP2014187343A (ja) * 2013-02-22 2014-10-02 Renesas Electronics Corp 半導体チップ及び半導体装置
KR20170061081A (ko) * 2015-11-25 2017-06-02 가부시키가이샤 재팬 디스프레이 검출 장치 및 표시 장치
KR101873119B1 (ko) 2015-11-25 2018-06-29 가부시키가이샤 재팬 디스프레이 검출 장치 및 표시 장치
WO2021199475A1 (ja) * 2020-03-31 2021-10-07 株式会社村田製作所 モジュール基板、高周波モジュール及び通信装置

Also Published As

Publication number Publication date
JP5709309B2 (ja) 2015-04-30

Similar Documents

Publication Publication Date Title
JP6013960B2 (ja) 配線基板
JP6272173B2 (ja) 配線基板
CN106024723A (zh) 布线基板
JP5709309B2 (ja) 配線基板
JP2018082084A (ja) プリント配線板およびプリント配線板の製造方法
JP7247046B2 (ja) 配線基板及び配線基板の製造方法
JP2010232616A (ja) 半導体装置及び配線基板
JP2017152448A (ja) 多数個取り配線基板
JP2016127134A (ja) 配線基板
US20150027977A1 (en) Method of manufacturing wiring board
JP6215784B2 (ja) 配線基板
JP2016051747A (ja) 配線基板
JP5835725B2 (ja) 配線基板
JP6626687B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5808055B2 (ja) 配線基板
JP5586328B2 (ja) 配線基板
JP6466722B2 (ja) 配線基板
JP2013175518A (ja) 配線基板
JP6259045B2 (ja) 配線基板の製造方法
JP5959562B2 (ja) 配線基板
JP2018032652A (ja) 配線基板およびこれを用いた半導体素子の実装構造
JP6470095B2 (ja) 配線基板
JP6165436B2 (ja) 多層基板、および多層基板の設計方法
JP2014192363A (ja) 配線基板およびその製造方法
JP2018032802A (ja) 配線基板およびこれを用いた半導体素子の実装構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140922

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150302

R150 Certificate of patent or registration of utility model

Ref document number: 5709309

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees