JPH09168004A - デジタルｐｌｌ装置 - Google Patents
デジタルｐｌｌ装置Info
- Publication number
- JPH09168004A JPH09168004A JP32765195A JP32765195A JPH09168004A JP H09168004 A JPH09168004 A JP H09168004A JP 32765195 A JP32765195 A JP 32765195A JP 32765195 A JP32765195 A JP 32765195A JP H09168004 A JPH09168004 A JP H09168004A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- point
- circuit
- symbol timing
- digital pll
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7073—Synchronisation aspects
- H04B1/7075—Synchronisation aspects with code phase acquisition
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7073—Synchronisation aspects
- H04B1/7085—Synchronisation aspects using a code tracking loop, e.g. a delay-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/042—Detectors therefor, e.g. correlators, state machines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 スペクトラム拡散通信での復調処理に用いた
場合に、シンボルタイミングが可変したときに、デジタ
ルＰＬＬの位相歪みを防止できるデジタルＰＬＬ装置を
提供する。 【解決手段】 プリアンブル受信中に、相関レベルの振
幅最大値点を求めてシンボルタイミングを確定する同期
積算回路６と、同期積算回路６にて確定したシンボルタ
イミング毎に角度演算を行って位相θｃを出力する角度
演算回路７と、角度演算回路７からの位相θｃを入力し
て位相同期ループを動作させて出力位相を求めるデジタ
ルＰＬＬ回路８とを有している。
場合に、シンボルタイミングが可変したときに、デジタ
ルＰＬＬの位相歪みを防止できるデジタルＰＬＬ装置を
提供する。 【解決手段】 プリアンブル受信中に、相関レベルの振
幅最大値点を求めてシンボルタイミングを確定する同期
積算回路６と、同期積算回路６にて確定したシンボルタ
イミング毎に角度演算を行って位相θｃを出力する角度
演算回路７と、角度演算回路７からの位相θｃを入力し
て位相同期ループを動作させて出力位相を求めるデジタ
ルＰＬＬ回路８とを有している。
Description
【０００１】
【発明の属する技術分野】本発明は、直接拡散方式を用
いたスペクトラム拡散通信の受信器等にその復調処理部
として用いることに適したデジタルＰＬＬ（Ｐｈａｓｅ
ＬｏｃｋｅｄＬｏｏｐ）装置に関する。
いたスペクトラム拡散通信の受信器等にその復調処理部
として用いることに適したデジタルＰＬＬ（Ｐｈａｓｅ
ＬｏｃｋｅｄＬｏｏｐ）装置に関する。
【０００２】
【従来の技術】バースト状に行われる多方向通信システ
ムには、ＰＳＫ（位相シフトキーイング）変調を用いた
システムが多いが、このシステムでは、搬送周波数のず
れ、即ち周波数オフセットが位相復調歪みとなって、誤
り率特性に影響する。
ムには、ＰＳＫ（位相シフトキーイング）変調を用いた
システムが多いが、このシステムでは、搬送周波数のず
れ、即ち周波数オフセットが位相復調歪みとなって、誤
り率特性に影響する。
【０００３】このため、周波数オフセットに基づく位相
回転量が自動的に補償できるよう、例えば受信側で搬送
波再生を行って入力波との位相比較を行い、位相同期発
信器の発信周波数を入力周波数に自動追随させる位相同
期ループ式位相同期検波装置などが提案されている。こ
の種の同期検波装置の入力信号対雑音比と誤り率との関
係は、遅延検波よりも優れている。しかし、発信器の基
本周波数信号に対してパルスの付加やパルスの削除を行
う際に、急激な周波数シフトや位相シフトが発生する問
題がある。
回転量が自動的に補償できるよう、例えば受信側で搬送
波再生を行って入力波との位相比較を行い、位相同期発
信器の発信周波数を入力周波数に自動追随させる位相同
期ループ式位相同期検波装置などが提案されている。こ
の種の同期検波装置の入力信号対雑音比と誤り率との関
係は、遅延検波よりも優れている。しかし、発信器の基
本周波数信号に対してパルスの付加やパルスの削除を行
う際に、急激な周波数シフトや位相シフトが発生する問
題がある。
【０００４】特に、スペクトラム拡散通信において受信
機のデータ復調動作にデジタルＰＬＬを用いた場合、バ
ーストデータのプリアンブル受信中に相関器にて逆拡散
されたデータから相関レベルの最大値点を求め、その最
大値点にてシンボルタイミングを固定する。そのシンボ
ルタイミング毎にデジタルＰＬＬを動作させ復調動作を
行っていると、送信機・受信機の水晶発振子の精度誤差
またはマルチパス等により、相関の最大値点が固定した
シンボルタイミングから前後にずれていることがある。
データの復調精度を上げるためにシンボルタイミングを
相関レベルの最大値点に追従させようとしてシンボルタ
イミングを前後に移動させると、デジタルＰＬＬに入力
される位相は、それまでとは異なる位相情報をもつ位相
が入力される。そのためにデジタルＰＬＬのＮＣＯ（数
値制御発信器）の値が新たなる位相情報に対して追従
し、かつ同期が取れるまで時間が掛かりその間位相歪み
が発生するという問題点があった。
機のデータ復調動作にデジタルＰＬＬを用いた場合、バ
ーストデータのプリアンブル受信中に相関器にて逆拡散
されたデータから相関レベルの最大値点を求め、その最
大値点にてシンボルタイミングを固定する。そのシンボ
ルタイミング毎にデジタルＰＬＬを動作させ復調動作を
行っていると、送信機・受信機の水晶発振子の精度誤差
またはマルチパス等により、相関の最大値点が固定した
シンボルタイミングから前後にずれていることがある。
データの復調精度を上げるためにシンボルタイミングを
相関レベルの最大値点に追従させようとしてシンボルタ
イミングを前後に移動させると、デジタルＰＬＬに入力
される位相は、それまでとは異なる位相情報をもつ位相
が入力される。そのためにデジタルＰＬＬのＮＣＯ（数
値制御発信器）の値が新たなる位相情報に対して追従
し、かつ同期が取れるまで時間が掛かりその間位相歪み
が発生するという問題点があった。
【０００５】そこで、急激な周波数シフトや位相シフト
の発生を防止するために、例えば、特開平５−７５４４
８号公報に開示されたＤＰＬＬ装置では、入力信号の周
波数よりも高い周波数の信号を出力する第１基準信号発
生手段と、入力信号の周波数よりも低い周波数の信号を
出力する第２基準信号発生手段と、該第１および第２基
準信号発生手段の出力信号の位相差を検出する検出手段
とを備え、第１、第２基準信号発生手段の出力信号の位
相差が最小になった時点において、前記入力信号に対す
る位相差を検出し、その結果に従って第１、第２基準信
号発生手段のいずれかの出力信号を選択することを特徴
とするＤＰＬＬ装置が提案されている。この装置と同様
の構成のデジタルＰＬＬ装置を図５に示す。図５ににお
いて、発信器１０１ａは周波数ｆL の信号を発生し、発
信器１０１ｂはそれよりも高い周波数ｆH の信号を発生
する。１０２はこのｆL 、ｆH の信号を選択信号によっ
て選択するマルチプレクサ、１０３は分周比ｎの分周
器、１０４は入力信号と分周器１０３の出力信号の位相
を比較するための位相比較回路である。１０５はラッ
チ、１０６は上記ｆL 、ｆH の信号の位相の一致を検出
する位相一致検出回路であり、この位相一致検出回路１
０６によってｆL とｆH の位相差が最も小さくなった時
に、位相比較回路１０４の出口がラッチ１０５でラッチ
され、マルチプレクサ１０３でｆL とｆH のいずれかが
選択され基本周波数信号が切り替わっても急激な周波数
シフトや位相シフトが発生しない構成になっている。
の発生を防止するために、例えば、特開平５−７５４４
８号公報に開示されたＤＰＬＬ装置では、入力信号の周
波数よりも高い周波数の信号を出力する第１基準信号発
生手段と、入力信号の周波数よりも低い周波数の信号を
出力する第２基準信号発生手段と、該第１および第２基
準信号発生手段の出力信号の位相差を検出する検出手段
とを備え、第１、第２基準信号発生手段の出力信号の位
相差が最小になった時点において、前記入力信号に対す
る位相差を検出し、その結果に従って第１、第２基準信
号発生手段のいずれかの出力信号を選択することを特徴
とするＤＰＬＬ装置が提案されている。この装置と同様
の構成のデジタルＰＬＬ装置を図５に示す。図５ににお
いて、発信器１０１ａは周波数ｆL の信号を発生し、発
信器１０１ｂはそれよりも高い周波数ｆH の信号を発生
する。１０２はこのｆL 、ｆH の信号を選択信号によっ
て選択するマルチプレクサ、１０３は分周比ｎの分周
器、１０４は入力信号と分周器１０３の出力信号の位相
を比較するための位相比較回路である。１０５はラッ
チ、１０６は上記ｆL 、ｆH の信号の位相の一致を検出
する位相一致検出回路であり、この位相一致検出回路１
０６によってｆL とｆH の位相差が最も小さくなった時
に、位相比較回路１０４の出口がラッチ１０５でラッチ
され、マルチプレクサ１０３でｆL とｆH のいずれかが
選択され基本周波数信号が切り替わっても急激な周波数
シフトや位相シフトが発生しない構成になっている。
【０００６】
【発明が解決しようとする課題】従来のデジタルＰＬＬ
装置には、受信器側で基本周波数信号を生成する発信器
を最低２個以上用意しなければならなず、製造コストが
高いという問題点がある。
装置には、受信器側で基本周波数信号を生成する発信器
を最低２個以上用意しなければならなず、製造コストが
高いという問題点がある。
【０００７】また、従来は、高い周波数の発信器と低い
周波数の発信器の位相差が最小になったところで基本周
波数信号の切り替えを行っているために、位相差が最小
になるまでの時間内は、位相誤差を無くすことはできな
いし、かつ、この方式を復調動作にデジタルＰＬＬを用
いたスペクトラム拡散通信装置に適用することは困難で
あるという問題点がある。これは、前述のごとく、基本
周波数信号に対して、スペクトラム拡散通信装置の受信
器側で相当するのは、相関器にて逆拡散されたデータか
ら相関レベルの最大値点をサーチしその最大値点にて同
期を取るシンボルタイミングである。このシンボルタイ
ミングは、通常プリアンブル受信中に逆拡散された相関
値を１シンボル内積算しその結果、１シンボル内での最
大相関点をシンボルタイミングとしている。そのシンボ
ルタイミング毎にデジタルＰＬＬを動作させ復調動作を
行っていると、送信機・受信機の水晶発振子の精度誤差
またはマルチパス等により、相関の最大値点がプリアン
ブル受信中に固定したシンボルタイミングから前後にず
れていることがある。データの復調精度を上げるために
シンボルタイミングを相関レベルの最大値点に追従させ
ようとしてシンボルタイミングを前後に可変させると、
デジタルＰＬＬに入力される位相は、それまでとは異な
る位相情報をもつ位相が入力される。つまり、スペクト
ラム拡散通信においては、シンボルタイミングを可変す
ることは、必ず位相差が存在し、マルチパス等の影響に
より可変前後において異なる位相情報を持つ位相がデジ
タルＰＬＬに入力される可能性がある。そのためにデジ
タルＰＬＬのＮＣＯの値が新たなる位相情報に対して追
従し、かつ同期が取れるまで時間が掛かりその間位相歪
みが発生するという問題点がある。
周波数の発信器の位相差が最小になったところで基本周
波数信号の切り替えを行っているために、位相差が最小
になるまでの時間内は、位相誤差を無くすことはできな
いし、かつ、この方式を復調動作にデジタルＰＬＬを用
いたスペクトラム拡散通信装置に適用することは困難で
あるという問題点がある。これは、前述のごとく、基本
周波数信号に対して、スペクトラム拡散通信装置の受信
器側で相当するのは、相関器にて逆拡散されたデータか
ら相関レベルの最大値点をサーチしその最大値点にて同
期を取るシンボルタイミングである。このシンボルタイ
ミングは、通常プリアンブル受信中に逆拡散された相関
値を１シンボル内積算しその結果、１シンボル内での最
大相関点をシンボルタイミングとしている。そのシンボ
ルタイミング毎にデジタルＰＬＬを動作させ復調動作を
行っていると、送信機・受信機の水晶発振子の精度誤差
またはマルチパス等により、相関の最大値点がプリアン
ブル受信中に固定したシンボルタイミングから前後にず
れていることがある。データの復調精度を上げるために
シンボルタイミングを相関レベルの最大値点に追従させ
ようとしてシンボルタイミングを前後に可変させると、
デジタルＰＬＬに入力される位相は、それまでとは異な
る位相情報をもつ位相が入力される。つまり、スペクト
ラム拡散通信においては、シンボルタイミングを可変す
ることは、必ず位相差が存在し、マルチパス等の影響に
より可変前後において異なる位相情報を持つ位相がデジ
タルＰＬＬに入力される可能性がある。そのためにデジ
タルＰＬＬのＮＣＯの値が新たなる位相情報に対して追
従し、かつ同期が取れるまで時間が掛かりその間位相歪
みが発生するという問題点がある。
【０００８】本発明の課題は、直後拡散方式を用いたス
ペクトラム拡散通信の受信装置として適用した場合に、
出口位相が位相歪みなく得られ、高品質のデータ復調が
実現するデジタルＰＬＬ装置を提供することである。
ペクトラム拡散通信の受信装置として適用した場合に、
出口位相が位相歪みなく得られ、高品質のデータ復調が
実現するデジタルＰＬＬ装置を提供することである。
【０００９】
【課題を解決するための手段】本発明によれば、プリア
ンブル受信中に、相関レベルの振幅最大値点を求めてシ
ンボルタイミングを確定する同期積算回路と、前記同期
積算回路にて確定したシンボルタイミング毎に角度演算
を行って位相θｃを出力する角度演算回路と、前記角度
演算回路からの位相θｃを入力して位相同期ループを動
作させて出力位相を求めるデジタルＰＬＬ回路とを有す
ることを特徴とするデジタルＰＬＬ装置が得られる。デ
ータ受信中にて、前記同期積算回路は、逐次、振幅最大
値点をサーチして確定したシンボルタイミングＴｃから
前後±１／２チップどちらかに、相関最大値点が連続し
てＫシンボルカウントされれば、移動させようとするシ
ンボルタイミング点Ｔｓを前記角度演算回路へ通知し、
前記角度演算回路は、シンボルタイミング点Ｔｓでの角
度演算を行って位相θｓを出力し、前記デジタルＰＬＬ
回路は、シンボルタイミングが移動するまでのＬシンボ
ル区間にて、それまでの最大ピーク点でのシンボルタイ
ミングでの位相θｃと、移動させるようにするシンボル
タイミング点での位相θｓとの差分をＬ回積算してこれ
に１／Ｌを乗じて平均化した値を、前記同期積算回路が
シンボルタイミングをずらした時点で、位相同期ループ
の数値制御発信器にその値を加算するものであってもよ
い。
ンブル受信中に、相関レベルの振幅最大値点を求めてシ
ンボルタイミングを確定する同期積算回路と、前記同期
積算回路にて確定したシンボルタイミング毎に角度演算
を行って位相θｃを出力する角度演算回路と、前記角度
演算回路からの位相θｃを入力して位相同期ループを動
作させて出力位相を求めるデジタルＰＬＬ回路とを有す
ることを特徴とするデジタルＰＬＬ装置が得られる。デ
ータ受信中にて、前記同期積算回路は、逐次、振幅最大
値点をサーチして確定したシンボルタイミングＴｃから
前後±１／２チップどちらかに、相関最大値点が連続し
てＫシンボルカウントされれば、移動させようとするシ
ンボルタイミング点Ｔｓを前記角度演算回路へ通知し、
前記角度演算回路は、シンボルタイミング点Ｔｓでの角
度演算を行って位相θｓを出力し、前記デジタルＰＬＬ
回路は、シンボルタイミングが移動するまでのＬシンボ
ル区間にて、それまでの最大ピーク点でのシンボルタイ
ミングでの位相θｃと、移動させるようにするシンボル
タイミング点での位相θｓとの差分をＬ回積算してこれ
に１／Ｌを乗じて平均化した値を、前記同期積算回路が
シンボルタイミングをずらした時点で、位相同期ループ
の数値制御発信器にその値を加算するものであってもよ
い。
【００１０】本発明によればまた、スペクトラム拡散変
調した信号を受信し、同相および直交成分毎に拡散符号
で相関演算して逆拡散復調すると共に、該逆拡散復調に
より最大相関値が得られる同期点Ｔｃを求め、最大相関
値が得られる同期点を逐次追尾し前記同期点Ｔｃの相関
値より、±１／２チップの範囲内で相関最大点が連続Ｋ
シンボル区間カウントされれば、該同期点Ｔｃから移動
させようとする同期点を同期点Ｔｓとし、該同期点Ｔｓ
にて角度情報θｓを求め、前記同期点Ｔｃにて求められ
た角度情報θｃと前記角度情報θｓとで、前記同期点Ｔ
ｓから該同期点Ｔｃに切り替えるまでのＬシンボル区間
にて、（θｃ−θｓ）の差分をＬシンボル区間にわたっ
て相加平均して位相誤差情報を求めることを特徴とする
デジタルＰＬＬ装置が得られる。前記同期点Ｔｃから同
期点Ｔｓに同期点が切り替わる時点にて、該同期点Ｔｓ
にて求められた角度情報をデジタルＰＬＬ回路に入力す
ると共に、求めた前記位相誤差情報を該デジタルＰＬＬ
回路の位相同期ループ回路に加算するよう構成してもよ
い。
調した信号を受信し、同相および直交成分毎に拡散符号
で相関演算して逆拡散復調すると共に、該逆拡散復調に
より最大相関値が得られる同期点Ｔｃを求め、最大相関
値が得られる同期点を逐次追尾し前記同期点Ｔｃの相関
値より、±１／２チップの範囲内で相関最大点が連続Ｋ
シンボル区間カウントされれば、該同期点Ｔｃから移動
させようとする同期点を同期点Ｔｓとし、該同期点Ｔｓ
にて角度情報θｓを求め、前記同期点Ｔｃにて求められ
た角度情報θｃと前記角度情報θｓとで、前記同期点Ｔ
ｓから該同期点Ｔｃに切り替えるまでのＬシンボル区間
にて、（θｃ−θｓ）の差分をＬシンボル区間にわたっ
て相加平均して位相誤差情報を求めることを特徴とする
デジタルＰＬＬ装置が得られる。前記同期点Ｔｃから同
期点Ｔｓに同期点が切り替わる時点にて、該同期点Ｔｓ
にて求められた角度情報をデジタルＰＬＬ回路に入力す
ると共に、求めた前記位相誤差情報を該デジタルＰＬＬ
回路の位相同期ループ回路に加算するよう構成してもよ
い。
【００１１】
【作用】本発明では、シンボルタイミングを可変させた
時に、デジタルＰＬＬに入力される位相情報が、シンボ
ルタイミング移動前後で変化していても、周波数シフト
や位相シフトが発生せず、瞬時にＮＣＯ値の同期が取れ
る。これにより、デジタルＰＬＬの出口位相が位相歪み
なく得られ、高品質のデータ復調が実現する。
時に、デジタルＰＬＬに入力される位相情報が、シンボ
ルタイミング移動前後で変化していても、周波数シフト
や位相シフトが発生せず、瞬時にＮＣＯ値の同期が取れ
る。これにより、デジタルＰＬＬの出口位相が位相歪み
なく得られ、高品質のデータ復調が実現する。
【００１２】即ち、本発明では、同期積算回路はデータ
復調の精度を上げるために、プリアンブル中にて確定し
たシンボルタイミングでの入力相関振幅レベルについ
て、時間経過とともに他のシンボルタイミング点の方が
振幅レベルが大きいと判断したら、シンボルタイミング
に同期補足をかけて、±１／２チップ方向のどちらかに
移動させる。
復調の精度を上げるために、プリアンブル中にて確定し
たシンボルタイミングでの入力相関振幅レベルについ
て、時間経過とともに他のシンボルタイミング点の方が
振幅レベルが大きいと判断したら、シンボルタイミング
に同期補足をかけて、±１／２チップ方向のどちらかに
移動させる。
【００１３】デジタルＰＬＬ回路は、シンボルタイミン
グに補正が掛けられた点での入力位相はそれまで入力さ
れてきた位相情報とは異なるので、以前の位相情報と新
たなるシンボルタイミングでの位相情報との差分を相加
平均した値を、デジタルＰＬＬのＮＣＯ（数値制御発信
器）の値に加算する。これにより、新たなる位相情報を
持つ位相が入力されても瞬時にデジタルＰＬＬの出力位
相は同期が取れる。
グに補正が掛けられた点での入力位相はそれまで入力さ
れてきた位相情報とは異なるので、以前の位相情報と新
たなるシンボルタイミングでの位相情報との差分を相加
平均した値を、デジタルＰＬＬのＮＣＯ（数値制御発信
器）の値に加算する。これにより、新たなる位相情報を
持つ位相が入力されても瞬時にデジタルＰＬＬの出力位
相は同期が取れる。
【００１４】
【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態によるデジタルＰＬＬ装置を説明する。
実施の形態によるデジタルＰＬＬ装置を説明する。
【００１５】図１は、本発明のデジタルＰＬＬ装置をス
ペクトラム拡散通信の受信器に適用した場合の構成を示
すブロック図である。図１において、本デジタルＰＬＬ
装置は、プリアンブル受信中に、相関レベルの振幅最大
値点を求めてシンボルタイミングを確定する同期積算回
路６と、同期積算回路６にて確定したシンボルタイミン
グ毎に角度演算を行って位相θｃを出力する角度演算回
路７と、角度演算回路７からの位相θｃを入力して位相
同期ループを動作させて出力位相を求めるデジタルＰＬ
Ｌ回路８とを有している。
ペクトラム拡散通信の受信器に適用した場合の構成を示
すブロック図である。図１において、本デジタルＰＬＬ
装置は、プリアンブル受信中に、相関レベルの振幅最大
値点を求めてシンボルタイミングを確定する同期積算回
路６と、同期積算回路６にて確定したシンボルタイミン
グ毎に角度演算を行って位相θｃを出力する角度演算回
路７と、角度演算回路７からの位相θｃを入力して位相
同期ループを動作させて出力位相を求めるデジタルＰＬ
Ｌ回路８とを有している。
【００１６】データ受信中にて、同期積算回路６は、逐
次、振幅最大値点をサーチして確定したシンボルタイミ
ングＴｃから前後±１／２チップどちらかに、相関最大
値点が連続してＫシンボルカウントされれば、移動させ
ようとするシンボルタイミング点Ｔｓを角度演算回路７
へ通知しする。角度演算回路７は、シンボルタイミング
点Ｔｓでの角度演算を行って位相θｓを出力する。デジ
タルＰＬＬ回路８は、シンボルタイミングが移動するま
でのＬシンボル区間にて、それまでの最大ピーク点での
シンボルタイミングでの位相θｃと、移動させるように
するシンボルタイミング点での位相θｓとの差分をＬ回
積算してこれに１／Ｌを乗じて平均化した値を、同期積
算回路６がシンボルタイミングをずらした時点で、位相
同期ループのＮＣＯ（数値制御発信器）にその値を加算
する。
次、振幅最大値点をサーチして確定したシンボルタイミ
ングＴｃから前後±１／２チップどちらかに、相関最大
値点が連続してＫシンボルカウントされれば、移動させ
ようとするシンボルタイミング点Ｔｓを角度演算回路７
へ通知しする。角度演算回路７は、シンボルタイミング
点Ｔｓでの角度演算を行って位相θｓを出力する。デジ
タルＰＬＬ回路８は、シンボルタイミングが移動するま
でのＬシンボル区間にて、それまでの最大ピーク点での
シンボルタイミングでの位相θｃと、移動させるように
するシンボルタイミング点での位相θｓとの差分をＬ回
積算してこれに１／Ｌを乗じて平均化した値を、同期積
算回路６がシンボルタイミングをずらした時点で、位相
同期ループのＮＣＯ（数値制御発信器）にその値を加算
する。
【００１７】さらに詳しくは、本装置において、アンテ
ナ１に補足された拡散信号は、ＲＦ部２で直交復調され
る。ＲＦ部２から出力されるＩｃｈ、Ｑｃｈのデータは
それぞれ、Ａ／Ｄ変換器３ａ、３ｂにより、拡散チップ
の２倍オーバーサンプリングにてデジタル変換される。
デジタル変換されたＩｄａｔａ、Ｑｄａｔａはそれぞ
れ、相関器４ａ、４ｂにより逆拡散され、その出力値が
振幅演算回路５に入力される。振幅演算回路５は、
｛（Ｉｄａｔａ）2 ＋（Ｑｄａｔａ）2 ｝1/2 という演
算をすることにより、入力の振幅値を求める。同期積算
回路６では、受信側ではシンボルタイミングは既知であ
り、Ａ／Ｄ変換器は２倍オーバーサンプリングであるの
で、１シンボルの拡散チップ数×２クロック分だけシフ
ト動作を行うシフトレジスタを用意し、常に振幅レベル
の入力に対して１シンボル前のデータと加算するように
する。かくして、巡回加算によって得られた値から１シ
ンボル内での最大相関値を検出しその点をシンボルタイ
ミングＴｃとする。このシンボルタイミングＴｃはプリ
アンブル受信中に抽出し常に１シンボル区間を保持した
タイミングで角度演算回路７に通知する。次に、プリア
ンブルが終了してデータ受信状態になったら、同期積算
回路６はシンボルタイミングＴｃでの入力振幅レベルと
前後±１／２チップの入力振幅レベルを逐次比較してセ
ンター点のＴｃの入力レベルより、±１／２チップどち
らかのレベルがマルチパスまたは水晶発振子の精度誤差
の影響で上回っていたらアップダウンカウンターを用い
てカウントし、Ｋシンボル区間、例えばＫを１２８とす
ると、１２８シンボル区間連続カウントされればシンボ
ルタイミングのセンター点を移動させようとする点をＴ
ｓとし角度演算回路７に通知する。Ｔｓを通知してから
Ｌシンボル区間、例えばＬを１６とすると、１６シンボ
ル後に同期積算回路６はＴｓでのシンボルタイミング点
をセンター点であるＴｃとして角度演算回路７に通知す
る。角度演算回路７はシンボルタイミング毎に角度θを
算出する機能を有するところで、θ＝ｔａｎ-1｛（Ｑｄ
ａｔａ）／（Ｉｄａｔａ）｝の演算を行う。通常ＲＯＭ
を使用してＲＯＭテーブルにより角度θを求める方法が
あるが、１シンボル区間内に角度θの演算結果が得られ
ればよいので、シフトレジスタと加算器、さらに比較器
があれば求めることができる。タイミングＴｃで求めら
れた角度はθｃとする一方、タイミングＴｓで求められ
た角度はθｓとする。
ナ１に補足された拡散信号は、ＲＦ部２で直交復調され
る。ＲＦ部２から出力されるＩｃｈ、Ｑｃｈのデータは
それぞれ、Ａ／Ｄ変換器３ａ、３ｂにより、拡散チップ
の２倍オーバーサンプリングにてデジタル変換される。
デジタル変換されたＩｄａｔａ、Ｑｄａｔａはそれぞ
れ、相関器４ａ、４ｂにより逆拡散され、その出力値が
振幅演算回路５に入力される。振幅演算回路５は、
｛（Ｉｄａｔａ）2 ＋（Ｑｄａｔａ）2 ｝1/2 という演
算をすることにより、入力の振幅値を求める。同期積算
回路６では、受信側ではシンボルタイミングは既知であ
り、Ａ／Ｄ変換器は２倍オーバーサンプリングであるの
で、１シンボルの拡散チップ数×２クロック分だけシフ
ト動作を行うシフトレジスタを用意し、常に振幅レベル
の入力に対して１シンボル前のデータと加算するように
する。かくして、巡回加算によって得られた値から１シ
ンボル内での最大相関値を検出しその点をシンボルタイ
ミングＴｃとする。このシンボルタイミングＴｃはプリ
アンブル受信中に抽出し常に１シンボル区間を保持した
タイミングで角度演算回路７に通知する。次に、プリア
ンブルが終了してデータ受信状態になったら、同期積算
回路６はシンボルタイミングＴｃでの入力振幅レベルと
前後±１／２チップの入力振幅レベルを逐次比較してセ
ンター点のＴｃの入力レベルより、±１／２チップどち
らかのレベルがマルチパスまたは水晶発振子の精度誤差
の影響で上回っていたらアップダウンカウンターを用い
てカウントし、Ｋシンボル区間、例えばＫを１２８とす
ると、１２８シンボル区間連続カウントされればシンボ
ルタイミングのセンター点を移動させようとする点をＴ
ｓとし角度演算回路７に通知する。Ｔｓを通知してから
Ｌシンボル区間、例えばＬを１６とすると、１６シンボ
ル後に同期積算回路６はＴｓでのシンボルタイミング点
をセンター点であるＴｃとして角度演算回路７に通知す
る。角度演算回路７はシンボルタイミング毎に角度θを
算出する機能を有するところで、θ＝ｔａｎ-1｛（Ｑｄ
ａｔａ）／（Ｉｄａｔａ）｝の演算を行う。通常ＲＯＭ
を使用してＲＯＭテーブルにより角度θを求める方法が
あるが、１シンボル区間内に角度θの演算結果が得られ
ればよいので、シフトレジスタと加算器、さらに比較器
があれば求めることができる。タイミングＴｃで求めら
れた角度はθｃとする一方、タイミングＴｓで求められ
た角度はθｓとする。
【００１８】次に、デジタルＰＬＬ回路８について説明
する。位相比較回路８１は、単純な減算器で、入力され
るθｃから位相同期ループのＮＣＯの値を引くことによ
り搬送波に同期した出力位相が得られる。位相調整回路
８２は、送信側の変調成分を取り除くためであり、変調
方式がＢＰＳＫならばＭＯＤ（π）、ＱＰＳＫならばＭ
ＯＤ（π／２）の回路にすればよい。ループフィルタ８
３は、例えば図２の様な回路構成にすることができる。
図２において、フィルター係数部１１１、１１２は、乗
算器など用いずにビットシフトにて実現する。再び図１
において、ＶＣＯ８４としては、発信器やカウンタは使
用せずに、レジスタと加算器によるループ積算器にて構
成する。位相誤差演算回路８５は、θｃとθｓの差分を
Ｌ（＝１６）シンボル区間積算しＬ（＝１６）で除算す
ることによりθｃとθｓの位相誤差平均値を求める回路
である。
する。位相比較回路８１は、単純な減算器で、入力され
るθｃから位相同期ループのＮＣＯの値を引くことによ
り搬送波に同期した出力位相が得られる。位相調整回路
８２は、送信側の変調成分を取り除くためであり、変調
方式がＢＰＳＫならばＭＯＤ（π）、ＱＰＳＫならばＭ
ＯＤ（π／２）の回路にすればよい。ループフィルタ８
３は、例えば図２の様な回路構成にすることができる。
図２において、フィルター係数部１１１、１１２は、乗
算器など用いずにビットシフトにて実現する。再び図１
において、ＶＣＯ８４としては、発信器やカウンタは使
用せずに、レジスタと加算器によるループ積算器にて構
成する。位相誤差演算回路８５は、θｃとθｓの差分を
Ｌ（＝１６）シンボル区間積算しＬ（＝１６）で除算す
ることによりθｃとθｓの位相誤差平均値を求める回路
である。
【００１９】事象判定回路１４は、デジタルＰＬＬの出
力位相がＩ、Ｑどこの事象に存在するかにより復調デー
タを決定する回路である。
力位相がＩ、Ｑどこの事象に存在するかにより復調デー
タを決定する回路である。
【００２０】次に、本図１のデジタルＰＬＬ装置の動作
について、図１に図３を併せ参照して説明する。図３
は、各ブロックの動作タイミングを示すものである。振
幅演算回路５の波形は、初めＴｃのセンター点に最大相
関振幅レベルがあるが、水晶発振子誤差やマルチパス等
の影響により、センター点から＋１／２チップの場所に
センター点での振幅値よりも大きな相関レベルが存在し
たことを示す。同期積算回路６は、＋１／２チップのタ
イミング点をＴｓとし、Ｔｃの振幅レベルに基づいてＴ
ｓの振幅レベルが連続してＫシンボル区間上回るまでカ
ウントする。その間、角度演算回路７は、Ｔｃのタイミ
ングしか受け取っていないので、Ｔｃでの角度演算を行
いθｃを求める。他方、デジタルＰＬＬ回路８は、θｃ
で位相同期ループを動作して出力位相を求める。次に、
同期積算回路６にて連続Ｋシンボル区間カウントされれ
ば、角度演算回路７にシンボルタイミングＴｃとセンタ
ー点に移動させようとするシンボルタイミングＴｓを通
知する。角度演算回路７は、Ｔｃ、Ｔｓを受け取った
ら、それぞれについてθｃ、θｓを求める。Ｌシンボル
区間では、位相誤差演算回路８５は、シンボル単位毎に
（θｃ−θｓ）を実行し、その結果をＬシンボル区間積
算しＬで除算することにより、Σ（θｃ−θｓ）／Ｌで
ある位相誤差平均値を求める。Ｌシンボル後では、同期
積算回路６は、Ｔｓのタイミングをセンター点のタイミ
ングＴｃに移動させる。つまり、ＴｓがＴｃになる。タ
イミングが切り替わった時点で、求められたθｃをデジ
タルＰＬＬ回路８に入力すると共に、Σ（θｃ−θｓ）
／Ｌの値をＮＣＯに加算させて出力位相を求める。
について、図１に図３を併せ参照して説明する。図３
は、各ブロックの動作タイミングを示すものである。振
幅演算回路５の波形は、初めＴｃのセンター点に最大相
関振幅レベルがあるが、水晶発振子誤差やマルチパス等
の影響により、センター点から＋１／２チップの場所に
センター点での振幅値よりも大きな相関レベルが存在し
たことを示す。同期積算回路６は、＋１／２チップのタ
イミング点をＴｓとし、Ｔｃの振幅レベルに基づいてＴ
ｓの振幅レベルが連続してＫシンボル区間上回るまでカ
ウントする。その間、角度演算回路７は、Ｔｃのタイミ
ングしか受け取っていないので、Ｔｃでの角度演算を行
いθｃを求める。他方、デジタルＰＬＬ回路８は、θｃ
で位相同期ループを動作して出力位相を求める。次に、
同期積算回路６にて連続Ｋシンボル区間カウントされれ
ば、角度演算回路７にシンボルタイミングＴｃとセンタ
ー点に移動させようとするシンボルタイミングＴｓを通
知する。角度演算回路７は、Ｔｃ、Ｔｓを受け取った
ら、それぞれについてθｃ、θｓを求める。Ｌシンボル
区間では、位相誤差演算回路８５は、シンボル単位毎に
（θｃ−θｓ）を実行し、その結果をＬシンボル区間積
算しＬで除算することにより、Σ（θｃ−θｓ）／Ｌで
ある位相誤差平均値を求める。Ｌシンボル後では、同期
積算回路６は、Ｔｓのタイミングをセンター点のタイミ
ングＴｃに移動させる。つまり、ＴｓがＴｃになる。タ
イミングが切り替わった時点で、求められたθｃをデジ
タルＰＬＬ回路８に入力すると共に、Σ（θｃ−θｓ）
／Ｌの値をＮＣＯに加算させて出力位相を求める。
【００２１】図４（ａ）および（ｂ）は、本発明の効果
を示す波形図である。横軸は時間、縦軸はデジタルＰＬ
Ｌ回路８の出力位相である。図４（ａ）は位相誤差を加
算しない場合で、図４（ｂ）は本発明によるデジタルＰ
ＬＬ装置の動作を実施した場合である。シンボルタイミ
ングがＴｃからＴｓに切り替わった時点ではθｃとθｓ
の位相情報が異なるのでデジタルＰＬＬ回路８の出力位
相は位相歪みが存在し、時間経過とともに位相同期ルー
プの作用により入力された位相に追従し、最後に出力位
相はロックされる。図４（ｂ）に示す本発明において
は、ＴｃからＴｓに切り替わった時点において、θｃと
θｓとの位相情報の差分をデジタルＰＬＬ回路８のＮＣ
Ｏに加算しているので、出力位相は位相歪みなく、瞬時
にロックされているのがわかる。尚、以上の説明では、
＋１／２チップ方向のシンボルタイミングずれを説明し
たが−１／２チップ方向のタイミングずれも同様であ
る。
を示す波形図である。横軸は時間、縦軸はデジタルＰＬ
Ｌ回路８の出力位相である。図４（ａ）は位相誤差を加
算しない場合で、図４（ｂ）は本発明によるデジタルＰ
ＬＬ装置の動作を実施した場合である。シンボルタイミ
ングがＴｃからＴｓに切り替わった時点ではθｃとθｓ
の位相情報が異なるのでデジタルＰＬＬ回路８の出力位
相は位相歪みが存在し、時間経過とともに位相同期ルー
プの作用により入力された位相に追従し、最後に出力位
相はロックされる。図４（ｂ）に示す本発明において
は、ＴｃからＴｓに切り替わった時点において、θｃと
θｓとの位相情報の差分をデジタルＰＬＬ回路８のＮＣ
Ｏに加算しているので、出力位相は位相歪みなく、瞬時
にロックされているのがわかる。尚、以上の説明では、
＋１／２チップ方向のシンボルタイミングずれを説明し
たが−１／２チップ方向のタイミングずれも同様であ
る。
【００２２】
【発明の効果】本発明によるデジタルＰＬＬ装置は、プ
リアンブル受信中に、相関レベルの振幅最大値点を求め
てシンボルタイミングを確定する同期積算回路と、同期
積算回路にて確定したシンボルタイミング毎に角度演算
を行って位相θｃを出力する角度演算回路と、角度演算
回路からの位相θｃを入力して位相同期ループを動作さ
せて出力位相を求めるデジタルＰＬＬ回路とを有してい
るため、デジタルＰＬＬ回路の出力位相に位相歪みが生
じない。これにより、スペクトラム拡散通信において受
信側でデジタルＰＬＬ回路を用いた復調動作を行う上で
高品質のデータ復調を提供できる。これは特に、シンボ
ルタイミングを移動させる以前にそれまでの位相情報と
新たなるシンボルタイミングでの位相情報との位相誤差
を求め、新たなるシンボルタイミングでの位相情報がデ
ジタルＰＬＬ回路に入力されたと同時にデジタルＰＬＬ
回路のＮＣＯ（数値制御発信器）に求められた位相誤差
を加算することにより、出力位相に位相歪みを生じさせ
ないからである。
リアンブル受信中に、相関レベルの振幅最大値点を求め
てシンボルタイミングを確定する同期積算回路と、同期
積算回路にて確定したシンボルタイミング毎に角度演算
を行って位相θｃを出力する角度演算回路と、角度演算
回路からの位相θｃを入力して位相同期ループを動作さ
せて出力位相を求めるデジタルＰＬＬ回路とを有してい
るため、デジタルＰＬＬ回路の出力位相に位相歪みが生
じない。これにより、スペクトラム拡散通信において受
信側でデジタルＰＬＬ回路を用いた復調動作を行う上で
高品質のデータ復調を提供できる。これは特に、シンボ
ルタイミングを移動させる以前にそれまでの位相情報と
新たなるシンボルタイミングでの位相情報との位相誤差
を求め、新たなるシンボルタイミングでの位相情報がデ
ジタルＰＬＬ回路に入力されたと同時にデジタルＰＬＬ
回路のＮＣＯ（数値制御発信器）に求められた位相誤差
を加算することにより、出力位相に位相歪みを生じさせ
ないからである。
【図１】本発明の実施の形態によるデジタルＰＬＬ装置
を示すブロック図である。
を示すブロック図である。
【図２】図１に示すデジタルＰＬＬ装置におけるループ
フィルタの具体的な構成例を示す図である。
フィルタの具体的な構成例を示す図である。
【図３】図１に示すデジタルＰＬＬ装置の動作タイミン
グを示す波形図である。
グを示す波形図である。
【図４】図１に示すデジタルＰＬＬ装置の効果を示す波
形図である。
形図である。
【図５】従来例によるデジタルＰＬＬ装置を示すブロッ
ク図である。
ク図である。
１ アンテナ ２ ＲＦ部 ３ａ、３ｂ Ａ／Ｄ変換器 ４ａ、４ｂ 相関器 ５ 振幅演算回路 ６ 同期積算回路 ７ 角度演算回路 ８ デジタルＰＬＬ装置 ９ 事象判定回路 ８１ 位相比較回路 ８２ 位相調整回路 ８３ ループフィルタ ８４ ＶＣＯ ８５ 位相誤差演算回路
Claims (4)
- 【請求項１】 プリアンブル受信中に、相関レベルの振
幅最大値点を求めてシンボルタイミングを確定する同期
積算回路と、前記同期積算回路にて確定したシンボルタ
イミング毎に角度演算を行って位相θｃを出力する角度
演算回路と、前記角度演算回路からの位相θｃを入力し
て位相同期ループを動作させて出力位相を求めるデジタ
ルＰＬＬ回路とを有することを特徴とするデジタルＰＬ
Ｌ装置。 - 【請求項２】 データ受信中にて、前記同期積算回路
は、逐次、振幅最大値点をサーチして確定したシンボル
タイミングＴｃから前後±１／２チップどちらかに、相
関最大値点が連続してＫシンボルカウントされれば、移
動させようとするシンボルタイミング点Ｔｓを前記角度
演算回路へ通知し、前記角度演算回路は、シンボルタイ
ミング点Ｔｓでの角度演算を行って位相θｓを出力し、
前記デジタルＰＬＬ回路は、シンボルタイミングが移動
するまでのＬシンボル区間にて、それまでの最大ピーク
点でのシンボルタイミングでの位相θｃと、移動させる
ようにするシンボルタイミング点での位相θｓとの差分
をＬ回積算してこれに１／Ｌを乗じて平均化した値を、
前記同期積算回路がシンボルタイミングをずらした時点
で、位相同期ループの数値制御発信器にその値を加算す
るものである請求項１記載のデジタルＰＬＬ装置。 - 【請求項３】 スペクトラム拡散変調した信号を受信
し、同相および直交成分毎に拡散符号で相関演算して逆
拡散復調すると共に、該逆拡散復調により最大相関値が
得られる同期点Ｔｃを求め、最大相関値が得られる同期
点を逐次追尾し前記同期点Ｔｃの相関値より、±１／２
チップの範囲内で相関最大点が連続Ｋシンボル区間カウ
ントされれば、該同期点Ｔｃから移動させようとする同
期点を同期点Ｔｓとし、該同期点Ｔｓにて角度情報θｓ
を求め、前記同期点Ｔｃにて求められた角度情報θｃと
前記角度情報θｓとで、前記同期点Ｔｓから該同期点Ｔ
ｃに切り替えるまでのＬシンボル区間にて、（θｃ−θ
ｓ）の差分をＬシンボル区間にわたって相加平均して位
相誤差情報を求めることを特徴とするデジタルＰＬＬ装
置。 - 【請求項４】 前記同期点Ｔｃから同期点Ｔｓに同期点
が切り替わる時点にて、該同期点Ｔｓにて求められた角
度情報をデジタルＰＬＬ回路に入力すると共に、求めた
前記位相誤差情報を該デジタルＰＬＬ回路の位相同期ル
ープ回路に加算する請求項３記載のデジタルＰＬＬ装
置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32765195A JP2850949B2 (ja) | 1995-12-15 | 1995-12-15 | デジタルｐｌｌ装置 |
| US08/762,165 US5815541A (en) | 1995-12-15 | 1996-12-09 | Digital phase locked loop assembly |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32765195A JP2850949B2 (ja) | 1995-12-15 | 1995-12-15 | デジタルｐｌｌ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09168004A true JPH09168004A (ja) | 1997-06-24 |
| JP2850949B2 JP2850949B2 (ja) | 1999-01-27 |
Family
ID=18201449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32765195A Expired - Fee Related JP2850949B2 (ja) | 1995-12-15 | 1995-12-15 | デジタルｐｌｌ装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5815541A (ja) |
| JP (1) | JP2850949B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7519103B2 (en) | 2000-03-28 | 2009-04-14 | Interdigital Technology Corporation | Pre-phase error correction transmitter |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5663992A (en) * | 1996-03-14 | 1997-09-02 | Trimble Navigation Limited | Method and apparatus for correction of GPS carrier phase measurement |
| FR2748361B1 (fr) * | 1996-05-02 | 1998-06-05 | Alcatel Telspace | Boucle a verrouillage de phase numerique pour recuperation d'horloges |
| JP3186692B2 (ja) * | 1998-04-15 | 2001-07-11 | 日本電気株式会社 | 復調器における位相推定方法 |
| US6563515B1 (en) * | 1998-05-19 | 2003-05-13 | United Video Properties, Inc. | Program guide system with video window browsing |
| JP3348661B2 (ja) * | 1998-10-09 | 2002-11-20 | 双葉電子工業株式会社 | キャリア位相追従装置および周波数ホッピング受信装置 |
| JP3348660B2 (ja) * | 1998-10-09 | 2002-11-20 | 双葉電子工業株式会社 | シンボル同期装置および周波数ホッピング受信装置 |
| US6643343B1 (en) * | 2000-07-21 | 2003-11-04 | At&T Corp. | Timing recovery for DMT-based DSL modems |
| WO2002019552A2 (en) * | 2000-09-01 | 2002-03-07 | Broadcom Corporation | Satellite receiver |
| US7421043B2 (en) * | 2002-11-27 | 2008-09-02 | Lsi Corporation | Method and/or apparatus for stabilizing the frequency of digitally synthesized waveforms |
| US6973142B2 (en) * | 2003-03-19 | 2005-12-06 | Freescale Semiconductor, Inc. | Timing synchronization for M-DPSK channels |
| KR100590486B1 (ko) * | 2004-07-29 | 2006-06-19 | 에스케이 텔레콤주식회사 | Ｔｄｄ 방식과 ｏｆｄｍ 변조 방식을 이용하는 이동통신망의 광중계기에서 전송 신호를 분리하는 스위칭타이밍 신호 생성 방법 및 시스템 |
| KR100702456B1 (ko) * | 2004-12-10 | 2007-04-03 | 한국전자통신연구원 | 심벌 동기 검출 방법 및 그 장치 |
| CN101964655B (zh) * | 2009-07-22 | 2012-06-06 | 河南森源电气股份有限公司 | 一种平衡误差消除式的高精度数字锁相方法 |
| US9130807B1 (en) * | 2014-07-01 | 2015-09-08 | Xilinx, Inc. | Data recovery unit (DRU) based on free running oversampling with zero-latency loop |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0748750B2 (ja) * | 1988-11-15 | 1995-05-24 | 日本電気株式会社 | 同期復調装置 |
| JPH0575448A (ja) * | 1991-09-13 | 1993-03-26 | Canon Inc | Ｄｐｌｌ装置 |
| US5179573A (en) * | 1992-02-13 | 1993-01-12 | Gec-Marconi Electronic Systems Corp. | Amplitude measurement of received pseudonoise sequence using digital correlation |
| JP2643792B2 (ja) * | 1993-09-14 | 1997-08-20 | 日本電気株式会社 | 復調装置 |
| US5504787A (en) * | 1994-03-23 | 1996-04-02 | Loral Corporation | Coherent sequential PN code extractor |
-
1995
- 1995-12-15 JP JP32765195A patent/JP2850949B2/ja not_active Expired - Fee Related
-
1996
- 1996-12-09 US US08/762,165 patent/US5815541A/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7519103B2 (en) | 2000-03-28 | 2009-04-14 | Interdigital Technology Corporation | Pre-phase error correction transmitter |
| US8488650B2 (en) | 2000-03-28 | 2013-07-16 | Interdigital Technology Corporation | Pre-phase error correction |
| US8798116B2 (en) | 2000-03-28 | 2014-08-05 | Interdigital Technology Corporation | Pre-phase error correction |
| US9100250B2 (en) | 2000-03-28 | 2015-08-04 | Interdigital Technology Corporation | Pre-phase error correction |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2850949B2 (ja) | 1999-01-27 |
| US5815541A (en) | 1998-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0750411B1 (en) | Unique word detector for use in a coherent demodulator | |
| US5729571A (en) | Non-coherent digital receiver of a spread spectrum communication system | |
| JP2850949B2 (ja) | デジタルｐｌｌ装置 | |
| US5235622A (en) | Clock recovery circuit with open-loop phase estimator and wideband phase tracking loop | |
| JP2728034B2 (ja) | スペクトラム拡散信号受信装置 | |
| US5260969A (en) | Spectrum diffusion communication receiving apparatus | |
| KR100230029B1 (ko) | 코히어런트 수신기에 대한 오프셋 주파수 추정을 위한 방법 및 장치 | |
| JPH09298460A (ja) | ディジタルｐｌｌ回路及びその起動方法 | |
| US6901106B1 (en) | Delay lock code tracking loop employing multiple timing references | |
| JP3348660B2 (ja) | シンボル同期装置および周波数ホッピング受信装置 | |
| JP3130773B2 (ja) | 無線データ通信の復調装置 | |
| US6693978B1 (en) | Carrier reproducing circuit | |
| JPH09200081A (ja) | 相関ピーク検出型周波数誤差検出回路 | |
| JPH09275364A (ja) | スペクトラム拡散通信用同期装置 | |
| JP2000115269A (ja) | キャリア位相追従装置および周波数ホッピング受信装置 | |
| JP2001272453A (ja) | Ｇｐｓ信号の復調方法並びにｇｐｓ受信装置 | |
| EP0717506B1 (en) | Spread spectrum communication apparatus | |
| JP3925581B2 (ja) | スペクトラム拡散信号受信装置 | |
| JP2650550B2 (ja) | 同期型スペクトル拡散変調波の復調装置 | |
| JP2689579B2 (ja) | コスタスループ型復調器の疑似ロック検出回路 | |
| KR100347529B1 (ko) | 무선 패킷통신용 동기식 광대역 코드분할 다중접속 수신기의 구조 | |
| JP2676241B2 (ja) | スペクトラム拡散通信装置 | |
| JP3183493B2 (ja) | スペクトル拡散受信装置 | |
| JP3058820B2 (ja) | スペクトル拡散通信用復調方法および該方法を用いた復調装置 | |
| JP2840822B2 (ja) | スペクトラム拡散方式電波受信用の逆拡散ループ制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981014 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071113 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081113 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081113 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091113 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |