JP2643792B2 - 復調装置 - Google Patents
復調装置Info
- Publication number
- JP2643792B2 JP2643792B2 JP5252226A JP25222693A JP2643792B2 JP 2643792 B2 JP2643792 B2 JP 2643792B2 JP 5252226 A JP5252226 A JP 5252226A JP 25222693 A JP25222693 A JP 25222693A JP 2643792 B2 JP2643792 B2 JP 2643792B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- preamble
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0024—Carrier regulation at the receiver end
- H04L2027/0026—Correction of carrier offset
- H04L2027/0032—Correction of carrier offset at baseband and passband
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0046—Open loops
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0053—Closed loops
- H04L2027/0057—Closed loops quadrature phase
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0083—Signalling arrangements
- H04L2027/0089—In-band signals
- H04L2027/0093—Intermittant signals
- H04L2027/0095—Intermittant signals in a preamble or similar structure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Radio Relay Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は復調装置に係り、特に衛
星通信においてπ／４シフトＱＰＳＫ変調波の搬送波周
波数を捕捉する復調装置に関する。
星通信においてπ／４シフトＱＰＳＫ変調波の搬送波周
波数を捕捉する復調装置に関する。
【０００２】
【従来の技術】４相位相シフトキーイング変調（ＱＰＳ
Ｋ）方式とπ／４シフトＱＰＳＫ変調方式は、ともに２
系列の２値のディジタル信号のそれぞれで位相が９０°
異なる二つの搬送波のそれぞれを２相位相シフトキーイ
ング変調して直交関係にある二つの被変調波を生成した
後、これらを加え合わせて４相位相シフトキーイング変
調波として伝送路へ出力するディジタル信号の変調方式
で、共に４値を伝送する点では共通するが、π／４シフ
トＱＰＳＫ変調方式では、ある時刻では直交する２チャ
ネルの信号の信号平面上の４つの信号点のうちの一つを
伝送し、次の時刻では上記の信号平面上４つの信号点を
それぞれπ／４シフトした４つの信号点のうちの一つを
伝送することを交互に繰り返す点で、シフトを行わない
ＱＰＳＫ変調方式と異なる。
Ｋ）方式とπ／４シフトＱＰＳＫ変調方式は、ともに２
系列の２値のディジタル信号のそれぞれで位相が９０°
異なる二つの搬送波のそれぞれを２相位相シフトキーイ
ング変調して直交関係にある二つの被変調波を生成した
後、これらを加え合わせて４相位相シフトキーイング変
調波として伝送路へ出力するディジタル信号の変調方式
で、共に４値を伝送する点では共通するが、π／４シフ
トＱＰＳＫ変調方式では、ある時刻では直交する２チャ
ネルの信号の信号平面上の４つの信号点のうちの一つを
伝送し、次の時刻では上記の信号平面上４つの信号点を
それぞれπ／４シフトした４つの信号点のうちの一つを
伝送することを交互に繰り返す点で、シフトを行わない
ＱＰＳＫ変調方式と異なる。
【０００３】これにより、π／４シフトＱＰＳＫ変調方
式では信号点は図８に示す如くに表され、また信号点は
同図に示すように、信号点配置図の原点を通ることなく
遷移するため、原点を通って信号点が遷移するＱＰＳＫ
変調方式に比し信号の包絡線の変動が少なく、非線形増
幅器を使用してもスペクトルの広がりを抑圧することが
できる。
式では信号点は図８に示す如くに表され、また信号点は
同図に示すように、信号点配置図の原点を通ることなく
遷移するため、原点を通って信号点が遷移するＱＰＳＫ
変調方式に比し信号の包絡線の変動が少なく、非線形増
幅器を使用してもスペクトルの広がりを抑圧することが
できる。
【０００４】従って、従来より、信号の増幅に電力効率
が高く構造の簡単なＣ級増幅器のような非線形増幅器を
使用する場合、伝送回線容量の増大に応えるため伝送上
の帯域を有効に利用できるπ／４シフトＱＰＳＫ変調方
式が用いられる。このπ／４シフトＱＰＳＫ変調方式は
ディジタル携帯電話、ディジタル移動通信での変調方式
として主流となる一方で、移動体を含めた衛星通信で用
いられている。
が高く構造の簡単なＣ級増幅器のような非線形増幅器を
使用する場合、伝送回線容量の増大に応えるため伝送上
の帯域を有効に利用できるπ／４シフトＱＰＳＫ変調方
式が用いられる。このπ／４シフトＱＰＳＫ変調方式は
ディジタル携帯電話、ディジタル移動通信での変調方式
として主流となる一方で、移動体を含めた衛星通信で用
いられている。
【０００５】衛星通信では、ディジタル携帯電話やディ
ジタル移動通信と異なり、回線マージンを確保するため
に、同期復調方式が通常使用される。また、衛星通信で
は、ドップラー効果、送信側又は衛星上の局部発振器に
よるドリフト、自動周波数制御（ＡＦＣ）の残留等によ
り搬送波周波数に誤差が生じる。特に、小型、低価格を
目指した端末局や移動局では、安定度の低い発振器を使
用する場合があり、搬送波周波数誤差に与える影響は大
きい。
ジタル移動通信と異なり、回線マージンを確保するため
に、同期復調方式が通常使用される。また、衛星通信で
は、ドップラー効果、送信側又は衛星上の局部発振器に
よるドリフト、自動周波数制御（ＡＦＣ）の残留等によ
り搬送波周波数に誤差が生じる。特に、小型、低価格を
目指した端末局や移動局では、安定度の低い発振器を使
用する場合があり、搬送波周波数誤差に与える影響は大
きい。
【０００６】このような搬送波周波数誤差は、同期復調
方式において大きな障害となる。このため、従来より受
信側ではこのような大きな搬送波周波数誤差が存在する
ときは、位相同期ループ（ＰＬＬ）を利用した搬送波再
生回路内の電圧制御発振器の発振周波数を掃引すること
により、搬送波周波数を捕捉する復調装置が知られてい
る（例えば、特開平３−１３１１４９号公報）。
方式において大きな障害となる。このため、従来より受
信側ではこのような大きな搬送波周波数誤差が存在する
ときは、位相同期ループ（ＰＬＬ）を利用した搬送波再
生回路内の電圧制御発振器の発振周波数を掃引すること
により、搬送波周波数を捕捉する復調装置が知られてい
る（例えば、特開平３−１３１１４９号公報）。
【０００７】 図９は従来の復調装置の一例の構成図を
示す。同図において、復調装置は基準搬送波を生成する
電圧制御発振器（ＶＣＯ）２０３と、入力信号を基準搬
送波で同期検波する同期検波器２０２と、入力信号と基
準搬送波の位相誤差を検出する位相検波器２０４と、再
生搬送波の信号電力対雑音電力比（Ｓ／Ｎ）を改善する
ループフィルタ２０５とからなる位相同期ループ（ＰＬ
Ｌ）を利用した搬送波再生回路を基本構成とし、入力π
／４シフトＱＰＳＫ変調波のπ／４シフトを戻すπ／４
逆シフト回路２０１と、入力π／４シフトＱＰＳＫ変調
波を同期検波により復調したデータからユニークワード
（同期符号）を検出するユニークワード（ＵＷ）検出回
路２０６と、検出されたユニークワードを基に受信フレ
ームの同期を確立し、保持するフレーム同期回路２０７
と、ＶＣＯ２０３の出力発振周波数を掃引するための周
波数掃引回路２０８と、ループフィルタ２０５の出力信
号と周波数掃引回路２０８の出力信号とを加算してＶＣ
Ｏ２０３に制御電圧として印加する加算回路２０９を備
えている。
示す。同図において、復調装置は基準搬送波を生成する
電圧制御発振器（ＶＣＯ）２０３と、入力信号を基準搬
送波で同期検波する同期検波器２０２と、入力信号と基
準搬送波の位相誤差を検出する位相検波器２０４と、再
生搬送波の信号電力対雑音電力比（Ｓ／Ｎ）を改善する
ループフィルタ２０５とからなる位相同期ループ（ＰＬ
Ｌ）を利用した搬送波再生回路を基本構成とし、入力π
／４シフトＱＰＳＫ変調波のπ／４シフトを戻すπ／４
逆シフト回路２０１と、入力π／４シフトＱＰＳＫ変調
波を同期検波により復調したデータからユニークワード
（同期符号）を検出するユニークワード（ＵＷ）検出回
路２０６と、検出されたユニークワードを基に受信フレ
ームの同期を確立し、保持するフレーム同期回路２０７
と、ＶＣＯ２０３の出力発振周波数を掃引するための周
波数掃引回路２０８と、ループフィルタ２０５の出力信
号と周波数掃引回路２０８の出力信号とを加算してＶＣ
Ｏ２０３に制御電圧として印加する加算回路２０９を備
えている。
【０００８】この従来の復調装置においては、受信した
入力π／４シフトＱＰＳＫ変調波がπ／４逆シフト回路
２０１に入力され、ここで１シンボル毎のπ／４の位相
シフトが逆シフトにより戻された後、同期検波回路２０
２に入力される。同期検波回路２０２はＶＣＯ２０３の
出力再生搬送波に基づいてπ／４逆シフト回路２０１か
らのＱＰＳＫ変調波の同期検波を行い、Ｉチャネル及び
Ｑチャネルの直交信号の復調データ出力を得る。
入力π／４シフトＱＰＳＫ変調波がπ／４逆シフト回路
２０１に入力され、ここで１シンボル毎のπ／４の位相
シフトが逆シフトにより戻された後、同期検波回路２０
２に入力される。同期検波回路２０２はＶＣＯ２０３の
出力再生搬送波に基づいてπ／４逆シフト回路２０１か
らのＱＰＳＫ変調波の同期検波を行い、Ｉチャネル及び
Ｑチャネルの直交信号の復調データ出力を得る。
【０００９】この同期検波回路２０２の出力信号は位相
検波器２０４に供給されてＶＣＯ２０３の出力再生搬送
波とπ／４逆シフト回路２０１からのＱＰＳＫ変調波の
搬送波との位相誤差に応じた誤差信号に変換された後、
ループフィルタ２０５及び加算回路２０９を通してＶＣ
Ｏ２０３に制御電圧として印加される。これにより、Ｖ
ＣＯ２０３の出力発振周波数はπ／４逆シフト回路２０
１から同期検波回路２０２に入力されるＱＰＳＫ変調波
の搬送波に追従同期した再生搬送波となる。
検波器２０４に供給されてＶＣＯ２０３の出力再生搬送
波とπ／４逆シフト回路２０１からのＱＰＳＫ変調波の
搬送波との位相誤差に応じた誤差信号に変換された後、
ループフィルタ２０５及び加算回路２０９を通してＶＣ
Ｏ２０３に制御電圧として印加される。これにより、Ｖ
ＣＯ２０３の出力発振周波数はπ／４逆シフト回路２０
１から同期検波回路２０２に入力されるＱＰＳＫ変調波
の搬送波に追従同期した再生搬送波となる。
【００１０】上記のＰＬＬにおいて、復調装置を起動し
た後、搬送波を捕捉する時に周波数掃引回路２０８を作
動し、この周波数掃引回路２０８の出力信号を、加算回
路２０９でループフィルタ２０５の出力誤差信号と加算
することによって得た信号をＶＣＯ２０３に制御電圧と
して印加する。
た後、搬送波を捕捉する時に周波数掃引回路２０８を作
動し、この周波数掃引回路２０８の出力信号を、加算回
路２０９でループフィルタ２０５の出力誤差信号と加算
することによって得た信号をＶＣＯ２０３に制御電圧と
して印加する。
【００１１】これにより、ＶＣＯ２０３の出力基準搬送
波周波数が掃引され、ＶＣＯ２０３の出力基準搬送波周
波数がＰＬＬの捕捉範囲内に入ると、ＰＬＬによりＶＣ
Ｏ２０３の出力基準搬送波が入力π／４シフトＱＰＳＫ
変調波の搬送波に位相同期し、復調データが入力される
ユニークワード検出回路２０６により検出されたユニー
クワードに基づいて、フレーム同期回路２０７がフレー
ム同期を確立する。
波周波数が掃引され、ＶＣＯ２０３の出力基準搬送波周
波数がＰＬＬの捕捉範囲内に入ると、ＰＬＬによりＶＣ
Ｏ２０３の出力基準搬送波が入力π／４シフトＱＰＳＫ
変調波の搬送波に位相同期し、復調データが入力される
ユニークワード検出回路２０６により検出されたユニー
クワードに基づいて、フレーム同期回路２０７がフレー
ム同期を確立する。
【００１２】フレーム同期回路２０７はこのフレーム同
期信号を周波数掃引回路２０８へ出力することにより、
周波数掃引回路２０８の周波数掃引動作を停止し、周波
数掃引回路２０８の出力を保持する。このようにして、
この従来の復調装置によれば、搬送波周波数を捕捉し、
復調を続行する。
期信号を周波数掃引回路２０８へ出力することにより、
周波数掃引回路２０８の周波数掃引動作を停止し、周波
数掃引回路２０８の出力を保持する。このようにして、
この従来の復調装置によれば、搬送波周波数を捕捉し、
復調を続行する。
【００１３】
【発明が解決しようとする課題】しかるに、上記の従来
の復調装置は、ＰＬＬにおいて搬送波位相が同期し復調
データからフレーム同期が確立して、搬送波周波数の捕
捉が完了するため、ＶＣＯ２０３の出力基準搬送波周波
数を掃引する速度はＰＬＬでの搬送波位相同期時間、ク
ロック同期時間及びフレーム長に依存し、これらより遅
くする必要がある。それゆえ、ＱＰＳＫ信号の捕捉に長
い時間を要する。
の復調装置は、ＰＬＬにおいて搬送波位相が同期し復調
データからフレーム同期が確立して、搬送波周波数の捕
捉が完了するため、ＶＣＯ２０３の出力基準搬送波周波
数を掃引する速度はＰＬＬでの搬送波位相同期時間、ク
ロック同期時間及びフレーム長に依存し、これらより遅
くする必要がある。それゆえ、ＱＰＳＫ信号の捕捉に長
い時間を要する。
【００１４】また、従来の復調装置で、搬送波周波数を
含めて位相同期をするためには、ＰＬＬを２次の制御ル
ープで構成する必要がある。ここで、完全積分形２次Ｐ
ＬＬではΔωの周波数誤差を有する入力信号に同期する
のに要する搬送波同期時間Ｔaqは次式で与えられる。
含めて位相同期をするためには、ＰＬＬを２次の制御ル
ープで構成する必要がある。ここで、完全積分形２次Ｐ
ＬＬではΔωの周波数誤差を有する入力信号に同期する
のに要する搬送波同期時間Ｔaqは次式で与えられる。
【００１５】
【数１】 ここで、上式中、ζはループフィルタのダンピングファ
クタ、ωnは自然角周波数で、これらはループ帯域ＢLと
次式に示す関係にあることが知られている。
クタ、ωnは自然角周波数で、これらはループ帯域ＢLと
次式に示す関係にあることが知られている。
【００１６】
【数２】 従って、（２）式を（１）に代入し、更にダンピングフ
ァクタζを同期時間Ｔaqが短くなるように設定し、Δω
≫ＢLとすると、同期時間Ｔaqは次式
ァクタζを同期時間Ｔaqが短くなるように設定し、Δω
≫ＢLとすると、同期時間Ｔaqは次式
【００１７】
【数３】 で表され、搬送波周波数誤差Δωの２乗に比例して増加
する（長くなる）。
する（長くなる）。
【００１８】また、搬送波電力対雑音電力比（Ｃ／Ｎ）
が低い入力信号条件が要求される場合には、再生搬送波
の信号電力対雑音電力比（Ｓ／Ｎ）を改善するためにＰ
ＬＬのループ帯域ＢLを狭くすると、その搬送波同期時
間Ｔaqは（３）式からわかるように、ループ帯域ＢLの
狭さの３乗に比例して増加する（長くなる）。
が低い入力信号条件が要求される場合には、再生搬送波
の信号電力対雑音電力比（Ｓ／Ｎ）を改善するためにＰ
ＬＬのループ帯域ＢLを狭くすると、その搬送波同期時
間Ｔaqは（３）式からわかるように、ループ帯域ＢLの
狭さの３乗に比例して増加する（長くなる）。
【００１９】本発明は以上の点に鑑みなされたもので、
π／４シフトＱＰＳＫ変調波のプリアンブルパターンに
基づいて搬送波周波数誤差を推定することにより、上記
の課題を解決した復調装置を提供することを目的とす
る。
π／４シフトＱＰＳＫ変調波のプリアンブルパターンに
基づいて搬送波周波数誤差を推定することにより、上記
の課題を解決した復調装置を提供することを目的とす
る。
【００２０】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は直交する２チャネルの信号成分の信号平
面上において受信シンボルの位相が直前のシンボルに対
してπ／４遷移した後次のシンボルは−３π／４遷移す
ることが交互に繰り返される特定パターンのプリアンブ
ルを有するπ／４シフトＱＰＳＫ変調波の復調装置にお
いて、遅延検波手段、平均回路、プリアンブル検出手
段、位相角算出手段、周波数誤差演算手段、可変周波数
発振手段、周波数変換器、及び再生回路を有する構成と
したものである。
めに、本発明は直交する２チャネルの信号成分の信号平
面上において受信シンボルの位相が直前のシンボルに対
してπ／４遷移した後次のシンボルは−３π／４遷移す
ることが交互に繰り返される特定パターンのプリアンブ
ルを有するπ／４シフトＱＰＳＫ変調波の復調装置にお
いて、遅延検波手段、平均回路、プリアンブル検出手
段、位相角算出手段、周波数誤差演算手段、可変周波数
発振手段、周波数変換器、及び再生回路を有する構成と
したものである。
【００２１】ここで、上記の遅延検波手段は受信した上
記のπ／４シフトＱＰＳＫ変調波を入力信号として受
け、２シンボル間隔間の信号の遅延検波を行う。また、
平均回路は遅延検波手段より取り出された信号の直交す
る２チャネルの信号成分のそれぞれについて平均化す
る。位相角算出手段は、平均回路の出力信号に基づきプ
リアンブル検出手段によりプリアンブルが検出された時
に、前記平均回路の出力信号の位相ベクトルの位相角を
算出する。
記のπ／４シフトＱＰＳＫ変調波を入力信号として受
け、２シンボル間隔間の信号の遅延検波を行う。また、
平均回路は遅延検波手段より取り出された信号の直交す
る２チャネルの信号成分のそれぞれについて平均化す
る。位相角算出手段は、平均回路の出力信号に基づきプ
リアンブル検出手段によりプリアンブルが検出された時
に、前記平均回路の出力信号の位相ベクトルの位相角を
算出する。
【００２２】そして、この位相角算出手段の出力位相角
から周波数誤差演算手段により搬送波周波数誤差を演算
して可変周波数発振手段の出力発振周波数を可変制御す
る。周波数変換器はこの可変周波数発振手段の出力発振
周波数と前記入力π／４シフトＱＰＳＫ変調波との周波
数変換を行う。更に、上記再生回路は周波数変換器の出
力π／４シフトＱＰＳＫ変調波から搬送波及びクロック
を再生し、同期検波により復調データを得る。
から周波数誤差演算手段により搬送波周波数誤差を演算
して可変周波数発振手段の出力発振周波数を可変制御す
る。周波数変換器はこの可変周波数発振手段の出力発振
周波数と前記入力π／４シフトＱＰＳＫ変調波との周波
数変換を行う。更に、上記再生回路は周波数変換器の出
力π／４シフトＱＰＳＫ変調波から搬送波及びクロック
を再生し、同期検波により復調データを得る。
【００２３】
【作用】本発明では、受信したπ／４シフトＱＰＳＫ変
調波のプリアンブルが、直交する２チャネルの信号成分
の信号平面上において受信シンボルの位相が直前のシン
ボルに対してπ／４遷移した後次のシンボルは−３π／
４遷移するように交互に繰り返される特定パターンであ
るため、２シンボル間の位相差はすべてπ／２となり２
シンボルの遅延検波により得られる位相ベクトルの位相
角は搬送波の周波数誤差により変動することに着目し、
このプリアンブルの位相角から搬送波の周波数誤差を推
定する。
調波のプリアンブルが、直交する２チャネルの信号成分
の信号平面上において受信シンボルの位相が直前のシン
ボルに対してπ／４遷移した後次のシンボルは−３π／
４遷移するように交互に繰り返される特定パターンであ
るため、２シンボル間の位相差はすべてπ／２となり２
シンボルの遅延検波により得られる位相ベクトルの位相
角は搬送波の周波数誤差により変動することに着目し、
このプリアンブルの位相角から搬送波の周波数誤差を推
定する。
【００２４】プリアンブルの検出は前記遅延検波手段の
出力信号を平均回路を通してプリアンブル検出手段に供
給してその信号の位相ベクトルの大きさから検出する。
また、搬送波周波数誤差の推定は、平均回路が出力する
位相ベクトルから位相角算出手段により位相角を算出
し、この位相角に基づき周波数誤差演算手段により搬送
波周波数誤差を演算推定する。この推定された周波数誤
差は、周波数変換器において前記入力π／４シフトＱＰ
ＳＫ変調波と周波数変換される可変周波数発振手段の出
力発振周波数を可変制御することで、補償することがで
きる。
出力信号を平均回路を通してプリアンブル検出手段に供
給してその信号の位相ベクトルの大きさから検出する。
また、搬送波周波数誤差の推定は、平均回路が出力する
位相ベクトルから位相角算出手段により位相角を算出
し、この位相角に基づき周波数誤差演算手段により搬送
波周波数誤差を演算推定する。この推定された周波数誤
差は、周波数変換器において前記入力π／４シフトＱＰ
ＳＫ変調波と周波数変換される可変周波数発振手段の出
力発振周波数を可変制御することで、補償することがで
きる。
【００２５】
【実施例】次に、本発明の一実施例について説明する。
図１は本発明の一実施例の構成図を示す。本実施例の復
調装置は、π／４シフトＱＰＳＫ変調波を伝送するディ
ジタル衛星通信用同期検波方式ＰＳＫ復調装置であっ
て、２シンボル遅延回路１、複素共役回路２、検波器
３、平均回路４、電力検波回路５、信号検出回路６、前
記位相角算出手段を実現するアークタンジェント計算回
路７、加算器８、周波数誤差推定回路９、可変周波数発
振手段の一例としての電圧制御発振器（ＶＣＯ）１０、
周波数変換器１１及び搬送波・クロック再生回路１２よ
り構成されている。
図１は本発明の一実施例の構成図を示す。本実施例の復
調装置は、π／４シフトＱＰＳＫ変調波を伝送するディ
ジタル衛星通信用同期検波方式ＰＳＫ復調装置であっ
て、２シンボル遅延回路１、複素共役回路２、検波器
３、平均回路４、電力検波回路５、信号検出回路６、前
記位相角算出手段を実現するアークタンジェント計算回
路７、加算器８、周波数誤差推定回路９、可変周波数発
振手段の一例としての電圧制御発振器（ＶＣＯ）１０、
周波数変換器１１及び搬送波・クロック再生回路１２よ
り構成されている。
【００２６】２シンボル遅延回路１、複素共役回路２及
び検波器３は遅延検波手段Ａを構成しており、受信され
たπ／４シフトＱＰＳＫ変調波が入力される。また、電
力検波回路５と信号検出回路６はプリアンブル検出手段
Ｂを構成している。なお、図１において、太線は直交す
る２チャネルの信号成分の伝送路であることを示してい
る。この復調装置に入力されるπ／４シフトＱＰＳＫ変
調波は、例えばプリアンブル、ユニークワード及びデー
タの順のフレームフォーマットとされている。
び検波器３は遅延検波手段Ａを構成しており、受信され
たπ／４シフトＱＰＳＫ変調波が入力される。また、電
力検波回路５と信号検出回路６はプリアンブル検出手段
Ｂを構成している。なお、図１において、太線は直交す
る２チャネルの信号成分の伝送路であることを示してい
る。この復調装置に入力されるπ／４シフトＱＰＳＫ変
調波は、例えばプリアンブル、ユニークワード及びデー
タの順のフレームフォーマットとされている。
【００２７】このうち、プリアンブルは直交する２チャ
ネルの信号成分（Ｉチャネル信号成分及びＱチャネル信
号成分）の信号平面上において、図２に示す如く受信シ
ンボルの位相が直前のシンボルに対してπ／４遷移した
後次のシンボルは−３π／４遷移することが交互に繰り
返される特定パターンである。このプリアンブルパター
ン自体は公知であり（山本量平、大竹裕之、「プレアン
ブルの図形的特徴を生かしたクロック同期回路」、１９
９３年電子情報通信学会春季大会、Ｂ−３１６）、図２
に示すように、π／４、π／２、−π／４、０、−３π
／４、−π／２、３π／４、πの順の繰り返しパターン
である。
ネルの信号成分（Ｉチャネル信号成分及びＱチャネル信
号成分）の信号平面上において、図２に示す如く受信シ
ンボルの位相が直前のシンボルに対してπ／４遷移した
後次のシンボルは−３π／４遷移することが交互に繰り
返される特定パターンである。このプリアンブルパター
ン自体は公知であり（山本量平、大竹裕之、「プレアン
ブルの図形的特徴を生かしたクロック同期回路」、１９
９３年電子情報通信学会春季大会、Ｂ−３１６）、図２
に示すように、π／４、π／２、−π／４、０、−３π
／４、−π／２、３π／４、πの順の繰り返しパターン
である。
【００２８】上記の複素共役回路２は例えば図３に示す
如く、入力π／４シフトＱＰＳＫ変調波の直交する２チ
ャネルの信号成分（Ｉチャネル信号成分及びＱチャネル
信号成分）が入力される実部分離部２１及び虚部分離部
２２と、複素共役信号生成回路２３とよりなる構成とさ
れている。同図において、入力π／４シフトＱＰＳＫ変
調波の直交する２チャネルの信号成分は、次のような複
素数で表現することができる。
如く、入力π／４シフトＱＰＳＫ変調波の直交する２チ
ャネルの信号成分（Ｉチャネル信号成分及びＱチャネル
信号成分）が入力される実部分離部２１及び虚部分離部
２２と、複素共役信号生成回路２３とよりなる構成とさ
れている。同図において、入力π／４シフトＱＰＳＫ変
調波の直交する２チャネルの信号成分は、次のような複
素数で表現することができる。
【００２９】 ｓ（ｔ）＝Ｉ＋ｊＱ＝ｅｘｐ［ｊ｛２πΔｆｔ＋θ（ｔ）｝］ ここで、ＩはＩチャネル信号成分（同相信号成分）、Ｑ
はＱチャネル信号成分（直交信号成分）である。
はＱチャネル信号成分（直交信号成分）である。
【００３０】上記の実部分離部２１は上記のＩチャネル
信号成分を入力信号ｓ（ｔ）から分離し、一方、上記の
虚部分離部２２は上記のＱチャネル信号成分を入力信号
ｓ（ｔ）から分離する。複素共役信号生成回路２３はこ
れら実部分離部２１と虚部分離部２２の各出力信号を入
力信号として受け、実部分離部２１の出力信号に虚部分
離部２２の出力信号の符号を反転して加算することによ
り、次式で表される共役複素数の信号ｓ* （ｔ）を生成
して出力する。
信号成分を入力信号ｓ（ｔ）から分離し、一方、上記の
虚部分離部２２は上記のＱチャネル信号成分を入力信号
ｓ（ｔ）から分離する。複素共役信号生成回路２３はこ
れら実部分離部２１と虚部分離部２２の各出力信号を入
力信号として受け、実部分離部２１の出力信号に虚部分
離部２２の出力信号の符号を反転して加算することによ
り、次式で表される共役複素数の信号ｓ* （ｔ）を生成
して出力する。
【００３１】 ｓ* （ｔ）＝Ｉ−ｊＱ＝ｅｘｐ［−ｊ｛２πΔｆｔ＋θ（ｔ）｝］ また、図１の信号検出回路６は例えば図４に示す如く、
比較回路６１と比較回路６１の出力信号がセット端子に
印加されるＳＲフリップフロップ６２とから構成され
る。信号を受信する前に予め比較回路６１にスレッシュ
ホルドレベルを設定入力すると同時に、フリップフロッ
プ６２を外部からリセットして信号検出待機状態とす
る。
比較回路６１と比較回路６１の出力信号がセット端子に
印加されるＳＲフリップフロップ６２とから構成され
る。信号を受信する前に予め比較回路６１にスレッシュ
ホルドレベルを設定入力すると同時に、フリップフロッ
プ６２を外部からリセットして信号検出待機状態とす
る。
【００３２】この状態で電力検出回路５から比較回路６
１に入力される電力値が設定スレッシュホルドレベルよ
り大きくなると、比較回路６１は信号が検出されたとみ
なし、ハイレベルの信号を出力してフリップフロップ６
２をセット状態とし、そのＱ出力端子よりハイレベルの
信号をプリアンブル検出信号として出力させる。入力電
力値が設定スレッショルドレベル以下の時は比較回路６
１はローレベルを出力し、フリップフロップ６２を引き
続きリセット状態とする。
１に入力される電力値が設定スレッシュホルドレベルよ
り大きくなると、比較回路６１は信号が検出されたとみ
なし、ハイレベルの信号を出力してフリップフロップ６
２をセット状態とし、そのＱ出力端子よりハイレベルの
信号をプリアンブル検出信号として出力させる。入力電
力値が設定スレッショルドレベル以下の時は比較回路６
１はローレベルを出力し、フリップフロップ６２を引き
続きリセット状態とする。
【００３３】図１のアークタンジェント計算回路７は例
えば図５に示す如き構成とされる。アークタンジェント
計算回路７はプリアンブル検出信号が入力された時の平
均回路４の出力位相ベクトルの位相角を計算する。この
アークタンジェント計算回路７は図５に示す如く、信号
検出回路６の出力プリアンブル検出信号により、平均回
路４の出力位相ベクトルをラッチするフリップフロップ
７１と、このフリップフロップ７１の出力信号がアドレ
ス端子に入力されるリード・オンリ・メモリ（ＲＯＭ）
７２とより構成されている。
えば図５に示す如き構成とされる。アークタンジェント
計算回路７はプリアンブル検出信号が入力された時の平
均回路４の出力位相ベクトルの位相角を計算する。この
アークタンジェント計算回路７は図５に示す如く、信号
検出回路６の出力プリアンブル検出信号により、平均回
路４の出力位相ベクトルをラッチするフリップフロップ
７１と、このフリップフロップ７１の出力信号がアドレ
ス端子に入力されるリード・オンリ・メモリ（ＲＯＭ）
７２とより構成されている。
【００３４】このＲＯＭ７２には、ラッチ回路であるフ
リップフロップ７１の出力信号の直交するＩチャネル信
号成分とＱチャネル信号成分それぞれがｃｏｓθとｓｉ
ｎθとしたときのθ＝ｔａｎ-1（Ｑ／Ｉ）の計算データ
が予めテーブルとして記憶されている。
リップフロップ７１の出力信号の直交するＩチャネル信
号成分とＱチャネル信号成分それぞれがｃｏｓθとｓｉ
ｎθとしたときのθ＝ｔａｎ-1（Ｑ／Ｉ）の計算データ
が予めテーブルとして記憶されている。
【００３５】 また、図１の搬送波・クロック再生回路
１２は図６に示す如き構成とされている。搬送波・クロ
ック再生回路１２は周波数変換器１１より入力されるπ
／４シフトＱＰＳＫ変調波の直交するＩチャネル信号成
分及びＱチャネル信号成分のうちＩチャネル信号成分を
Ａ／Ｄ変換器１２１ａ、低域フィルタ（ＬＰＦ）１２２
ａ、π／４逆シフト回路１２３ａをそれぞれ通して乗算
器１２４ａ及び１２５ａにそれぞれ供給し、また、Ｑチ
ャネル信号成分をＡ／Ｄ変換器１２１ｂ、ＬＰＦ１２２
ｂ、π／４逆シフト回路１２３ｂをそれぞれ通して乗算
器１２４ｂ及び１２５ｂにそれぞれ供給する。
１２は図６に示す如き構成とされている。搬送波・クロ
ック再生回路１２は周波数変換器１１より入力されるπ
／４シフトＱＰＳＫ変調波の直交するＩチャネル信号成
分及びＱチャネル信号成分のうちＩチャネル信号成分を
Ａ／Ｄ変換器１２１ａ、低域フィルタ（ＬＰＦ）１２２
ａ、π／４逆シフト回路１２３ａをそれぞれ通して乗算
器１２４ａ及び１２５ａにそれぞれ供給し、また、Ｑチ
ャネル信号成分をＡ／Ｄ変換器１２１ｂ、ＬＰＦ１２２
ｂ、π／４逆シフト回路１２３ｂをそれぞれ通して乗算
器１２４ｂ及び１２５ｂにそれぞれ供給する。
【００３６】乗算器１２４ａ及び１２４ｂはそれぞれＲ
ＯＭテーブル１３３より出力された第１の再生搬送波と
逆シフト回路１２３ａ、１２３ｂによりシフトが戻され
た信号とを乗算する。また、乗算器１２５ａ及び１２５
ｂはそれぞれＲＯＭテーブル１３３より取り出された、
第１の再生搬送波及びこれと９０°位相の異なる第２の
再生搬送波と、逆シフト回路１２３ａ、１２３ｂにより
シフトが戻された信号とを乗算する。
ＯＭテーブル１３３より出力された第１の再生搬送波と
逆シフト回路１２３ａ、１２３ｂによりシフトが戻され
た信号とを乗算する。また、乗算器１２５ａ及び１２５
ｂはそれぞれＲＯＭテーブル１３３より取り出された、
第１の再生搬送波及びこれと９０°位相の異なる第２の
再生搬送波と、逆シフト回路１２３ａ、１２３ｂにより
シフトが戻された信号とを乗算する。
【００３７】上記の乗算器１２４ａ、１２４ｂ、１２５
ａ及び１２５ｂの出力側には、加算器１２６及び１２６
ｂ、判定器１２７ａ及び１２７ｂ、乗算器１２８ａ及び
１２８ｂが設けられて同期検波したＩチャネル信号成分
及びＱチャネル信号成分を加算器１２９に供給する。加
算器１２９の出力側にはループフィルタ１３０、加算器
１３１、シンボル長の遅延時間を持つ遅延素子１３２、
ＲＯＭテーブル１３３が設けられている。
ａ及び１２５ｂの出力側には、加算器１２６及び１２６
ｂ、判定器１２７ａ及び１２７ｂ、乗算器１２８ａ及び
１２８ｂが設けられて同期検波したＩチャネル信号成分
及びＱチャネル信号成分を加算器１２９に供給する。加
算器１２９の出力側にはループフィルタ１３０、加算器
１３１、シンボル長の遅延時間を持つ遅延素子１３２、
ＲＯＭテーブル１３３が設けられている。
【００３８】また、復調信号を１シンポルクロック遅延
させる１シンボル遅延器１３４と、復調信号と１シンボ
ル遅延器１３４の出力信号とを入力信号として受け、信
号の状態遷移を判別する信号状態遷移判別器１３５と、
復調信号を１／２シンボルクロック分遅延させる１／２
シンボル遅延器１３６と、この１／２シンボル遅延器１
３６の出力信号を信号状態遷移判別器１３５の出力信号
により帰還値に変換する帰還値変換器１３７と、この帰
還値変換器１３７の出力信号を入力信号とするループフ
ィルタ１３８と、このループフィルタ１３８の出力信号
が制御電圧として印加される電圧制御発振器（ＶＣＯ）
１３９とにより、入力信号のシンボルクロックに同期す
る再生クロック及びその偶数倍の周波数クロックを生成
する構成とされている。
させる１シンボル遅延器１３４と、復調信号と１シンボ
ル遅延器１３４の出力信号とを入力信号として受け、信
号の状態遷移を判別する信号状態遷移判別器１３５と、
復調信号を１／２シンボルクロック分遅延させる１／２
シンボル遅延器１３６と、この１／２シンボル遅延器１
３６の出力信号を信号状態遷移判別器１３５の出力信号
により帰還値に変換する帰還値変換器１３７と、この帰
還値変換器１３７の出力信号を入力信号とするループフ
ィルタ１３８と、このループフィルタ１３８の出力信号
が制御電圧として印加される電圧制御発振器（ＶＣＯ）
１３９とにより、入力信号のシンボルクロックに同期す
る再生クロック及びその偶数倍の周波数クロックを生成
する構成とされている。
【００３９】次に、図１に示す本実施例の動作について
説明する。まず、入力π／４シフトＱＰＳＫ変調波は周
波数変換器１１に入力される一方、遅延検波手段Ａ内の
２シンボル遅延回路１及び検波器３にそれぞれ入力され
る。ここで、この入力π／４シフトＱＰＳＫ変調波は搬
送波周波数誤差Δｆを有する場合、次式で表される。
説明する。まず、入力π／４シフトＱＰＳＫ変調波は周
波数変換器１１に入力される一方、遅延検波手段Ａ内の
２シンボル遅延回路１及び検波器３にそれぞれ入力され
る。ここで、この入力π／４シフトＱＰＳＫ変調波は搬
送波周波数誤差Δｆを有する場合、次式で表される。
【００４０】 ｓ（ｔ）＝ｅｘｐ［ｊ｛２πΔｆ・ｔ＋θ（ｔ）｝］ （４） ただし、θ（ｎＴ）＝π／４、−π／４、−３π／４、
３π／４（ｎ＝０，２，４，６，．．．） θ（ｎＴ）＝π／２、０、−π／２、π（ｎ＝１，３，
５，７，．．．）ここで、Ｔはシンボル周期を示す。
３π／４（ｎ＝０，２，４，６，．．．） θ（ｎＴ）＝π／２、０、−π／２、π（ｎ＝１，３，
５，７，．．．）ここで、Ｔはシンボル周期を示す。
【００４１】この入力π／４シフトＱＰＳＫ変調波ｓ
（ｔ）は２シンボル遅延回路１により２シンボル遅延さ
れることにより、次式で表される信号ｓ（ｔ−２Ｔ）と
される。
（ｔ）は２シンボル遅延回路１により２シンボル遅延さ
れることにより、次式で表される信号ｓ（ｔ−２Ｔ）と
される。
【００４２】 ｓ（ｔ−２Ｔ）＝ｅｘｐ［ｊ｛２πΔｆ・（ｔ−２Ｔ） ＋θ（ｔ−２Ｔ）｝］ （５） この２シンボル遅延回路１の出力信号ｓ（ｔ−２Ｔ）は
複素共役回路２に供給されて、次式で表される信号ｓ*
（ｔ−２Ｔ）とされる。ここで、ｓ* はｓの複素共役を
表す。 ｓ* （ｔ−２Ｔ）＝ｅｘｐ［−ｊ｛２πΔｆ・（ｔ−２Ｔ） ＋θ（ｔ−２Ｔ）｝］ （６） 検波器３は（４）式で表される入力π／４シフトＱＰＳ
Ｋ変調波ｓ（ｔ）と（６）式で表される複素共役信号ｓ
* （ｔ−２Ｔ）との複素乗算を行い、次式で表される検
波信号を出力する。
複素共役回路２に供給されて、次式で表される信号ｓ*
（ｔ−２Ｔ）とされる。ここで、ｓ* はｓの複素共役を
表す。 ｓ* （ｔ−２Ｔ）＝ｅｘｐ［−ｊ｛２πΔｆ・（ｔ−２Ｔ） ＋θ（ｔ−２Ｔ）｝］ （６） 検波器３は（４）式で表される入力π／４シフトＱＰＳ
Ｋ変調波ｓ（ｔ）と（６）式で表される複素共役信号ｓ
* （ｔ−２Ｔ）との複素乗算を行い、次式で表される検
波信号を出力する。
【００４３】 ｓ（ｔ）・ｓ* （ｔ−２Ｔ）＝ｅｘｐ［ｊ｛２πΔｆ２Ｔ＋θ（ｔ） −θ（ｔ−２Ｔ）｝］ （７） ここで、π／４シフトＱＰＳＫ変調波ｓ（ｔ）のプリア
ンブル入力期間中は、図２に示したようにプリアンブル
の位相が遷移するため、現在受信中のシンボルと２シン
ボル前のシンボルとの位相差は、 θ（ｔ）−θ（ｔ−２Ｔ）＝−π／２ （８） で表される関係にある。
ンブル入力期間中は、図２に示したようにプリアンブル
の位相が遷移するため、現在受信中のシンボルと２シン
ボル前のシンボルとの位相差は、 θ（ｔ）−θ（ｔ−２Ｔ）＝−π／２ （８） で表される関係にある。
【００４４】従って、プリアンブル入力期間中における
検波器３の出力信号は（７）式に（８）式を代入して ｓ（ｔ）・ｓ* （ｔ−２Ｔ）＝ｅｘｐ［ｊ｛２πΔｆ２Ｔ−π／２｝］ （９） となる。これにより、プリアンブル入力期間中における
検波器３の出力信号の位相角は（９）式より（２πΔｆ
２Ｔ−π／２）で表され、位相平面では図７に示すよう
な位相ベクトルで示される。この位相角は搬送波周波数
誤差Δｆのみにより変動することがわかる。
検波器３の出力信号は（７）式に（８）式を代入して ｓ（ｔ）・ｓ* （ｔ−２Ｔ）＝ｅｘｐ［ｊ｛２πΔｆ２Ｔ−π／２｝］ （９） となる。これにより、プリアンブル入力期間中における
検波器３の出力信号の位相角は（９）式より（２πΔｆ
２Ｔ−π／２）で表され、位相平面では図７に示すよう
な位相ベクトルで示される。この位相角は搬送波周波数
誤差Δｆのみにより変動することがわかる。
【００４５】この検波器３の出力信号は平均回路４に供
給され、ここで同相成分及び直交成分のそれぞれに対し
て、所定のＮシンボル時間積分された後、その積分値が
１／Ｎ倍されることにより平均化される。これは低い搬
送波電力対雑音電力比（Ｃ／Ｎ）の条件下であっても、
高い精度で位相ベクトルを得るため信号電力対雑音電力
比（Ｓ／Ｎ）を改善するためである。
給され、ここで同相成分及び直交成分のそれぞれに対し
て、所定のＮシンボル時間積分された後、その積分値が
１／Ｎ倍されることにより平均化される。これは低い搬
送波電力対雑音電力比（Ｃ／Ｎ）の条件下であっても、
高い精度で位相ベクトルを得るため信号電力対雑音電力
比（Ｓ／Ｎ）を改善するためである。
【００４６】平均回路４により平均化された位相ベクト
ルは、電力検波回路５に供給され、ここで位相ベクトル
の大きさが算出される。信号検出回路６はこの算出結果
を供給されて予め設定されている所定のスレッシュホル
ドレベルと比較し、入力された位相ベクトルの大きさが
スレッシュホルドレベルを越えたときにプリアンブルを
検出したと判定し、プリアンブル検出信号をアークタン
ジェント計算回路７に入力して搬送波周波数誤差の推定
を開始させる。
ルは、電力検波回路５に供給され、ここで位相ベクトル
の大きさが算出される。信号検出回路６はこの算出結果
を供給されて予め設定されている所定のスレッシュホル
ドレベルと比較し、入力された位相ベクトルの大きさが
スレッシュホルドレベルを越えたときにプリアンブルを
検出したと判定し、プリアンブル検出信号をアークタン
ジェント計算回路７に入力して搬送波周波数誤差の推定
を開始させる。
【００４７】アークタンジェント計算回路７は図５に示
したフリップフロップ７１の出力信号がＲＯＭ７２のア
ドレス端子に入力されることにより、ＲＯＭ７２はアド
レス端子に入力されるフリップフロップ７１の出力信号
の直交するＩチャネル信号成分とＱチャネル信号成分に
より記憶テーブルを参照してθのデータを前記（９）式
で表される位相角として出力する。
したフリップフロップ７１の出力信号がＲＯＭ７２のア
ドレス端子に入力されることにより、ＲＯＭ７２はアド
レス端子に入力されるフリップフロップ７１の出力信号
の直交するＩチャネル信号成分とＱチャネル信号成分に
より記憶テーブルを参照してθのデータを前記（９）式
で表される位相角として出力する。
【００４８】再び図１に戻って説明するに、アークタン
ジェント計算回路７より取り出された、（２πΔｆ２Ｔ
−π／２）で表されるプリアンブル入力期間中の位相角
データは、加算器８に入力されてここでπ／２と加算さ
れることにより、搬送波周波数誤差に対応する次式の位
相φとされる。
ジェント計算回路７より取り出された、（２πΔｆ２Ｔ
−π／２）で表されるプリアンブル入力期間中の位相角
データは、加算器８に入力されてここでπ／２と加算さ
れることにより、搬送波周波数誤差に対応する次式の位
相φとされる。
【００４９】 φ＝２πΔｆ２Ｔ＝４πＴΔｆ （１０） 加算器８の出力信号（位相φ）は周波数誤差推定回路９
に供給され、ここで次式 Δｆ＝φ／（４πＴ） （１１） に従う演算が行われて、プリアンブル入力期間中の搬送
波周波数誤差Δｆが計算される。この周波数誤差推定回
路９より取り出された搬送波周波数誤差ΔｆはＶＣＯ１
０に制御電圧として印加され、その出力発振周波数を可
変制御する。これにより、ＶＣＯ１０の出力発振周波数
はプリアンブル入力期間中の搬送波周波数誤差Δｆを補
償した周波数に制御されることとなる。
に供給され、ここで次式 Δｆ＝φ／（４πＴ） （１１） に従う演算が行われて、プリアンブル入力期間中の搬送
波周波数誤差Δｆが計算される。この周波数誤差推定回
路９より取り出された搬送波周波数誤差ΔｆはＶＣＯ１
０に制御電圧として印加され、その出力発振周波数を可
変制御する。これにより、ＶＣＯ１０の出力発振周波数
はプリアンブル入力期間中の搬送波周波数誤差Δｆを補
償した周波数に制御されることとなる。
【００５０】従って、ＶＣＯ１０の出力発振周波数が周
波数変換器１１において入力π／４シフトＱＰＳＫ変調
波と周波数変換されることにより、π／４シフトＱＰＳ
Ｋ変調波の搬送波周波数誤差が相殺補償される。このπ
／４シフトＱＰＳＫ変調波は搬送波・クロック再生回路
１２に供給される。この搬送波・クロック再生回路１２
は前記したように図６に示した構成とされている。
波数変換器１１において入力π／４シフトＱＰＳＫ変調
波と周波数変換されることにより、π／４シフトＱＰＳ
Ｋ変調波の搬送波周波数誤差が相殺補償される。このπ
／４シフトＱＰＳＫ変調波は搬送波・クロック再生回路
１２に供給される。この搬送波・クロック再生回路１２
は前記したように図６に示した構成とされている。
【００５１】同図において、乗算器１２４ａ及び１２４
ｂはそれぞれＲＯＭテーブル１３３より出力された第１
の再生搬送波と逆シフト回路１２３ａ、１２３ｂにより
シフトが戻された信号とを乗算する。また、乗算器１２
５ａ及び１２５ｂはそれぞれＲＯＭテーブル１３３より
取り出された、第１の再生搬送波と９０°位相の異なる
第２の再生搬送波と逆シフト回路１２３ａ、１２３ｂに
より１シンボル周期おきのシフトが除去された信号とを
乗算する。
ｂはそれぞれＲＯＭテーブル１３３より出力された第１
の再生搬送波と逆シフト回路１２３ａ、１２３ｂにより
シフトが戻された信号とを乗算する。また、乗算器１２
５ａ及び１２５ｂはそれぞれＲＯＭテーブル１３３より
取り出された、第１の再生搬送波と９０°位相の異なる
第２の再生搬送波と逆シフト回路１２３ａ、１２３ｂに
より１シンボル周期おきのシフトが除去された信号とを
乗算する。
【００５２】加算器１２６ａは乗算器１２４ａ及び１２
５ｂの出力乗算結果をそれぞれ加算し、また加算器１２
６ｂは乗算器１２４ｂの出力乗算結果から乗算器１２５
ａの出力乗算結果を減算する。加算器１２６ａ、１２６
ｂの出力信号は、判定器１２７ａ、１２７ｂを通して乗
算器１２８ａ、１２８ｂに供給され、他方の系統の加算
器１２６ｂ、１２６ａの出力信号と乗算される。乗算器
１２８ａ及び１２８ｂの出力信号は加算器１２９におい
て、他方の信号が符号を反転されて加算され（すなわち
減算され）誤差信号に変換される。
５ｂの出力乗算結果をそれぞれ加算し、また加算器１２
６ｂは乗算器１２４ｂの出力乗算結果から乗算器１２５
ａの出力乗算結果を減算する。加算器１２６ａ、１２６
ｂの出力信号は、判定器１２７ａ、１２７ｂを通して乗
算器１２８ａ、１２８ｂに供給され、他方の系統の加算
器１２６ｂ、１２６ａの出力信号と乗算される。乗算器
１２８ａ及び１２８ｂの出力信号は加算器１２９におい
て、他方の信号が符号を反転されて加算され（すなわち
減算され）誤差信号に変換される。
【００５３】この誤差信号はループフィルタ１３０、加
算器１３１及び遅延素子１３２よりなる回路を通してＲ
ＯＭテーブル１３３に入力され、これにより入力信号の
搬送波に追従した搬送波がＲＯＭテーブル１３３より出
力される。
算器１３１及び遅延素子１３２よりなる回路を通してＲ
ＯＭテーブル１３３に入力され、これにより入力信号の
搬送波に追従した搬送波がＲＯＭテーブル１３３より出
力される。
【００５４】一方、加算器１２６ａ及び１２６ｂからそ
れぞれ取り出されたＩチャネル及びＱチャネルの各復調
信号は、それぞれ１シンボル遅延器１３４、信号状態遷
移判別器１３５及び１／２シンボル遅延器１３６に供給
される。信号状態遷移判別器１３５は互いに１シンボル
クロックの時間差のある入力復調信号を入力信号として
受け、信号に状態遷移があったか否かを示す判別信号を
生成して帰還値変換器１３７へ供給する。
れぞれ取り出されたＩチャネル及びＱチャネルの各復調
信号は、それぞれ１シンボル遅延器１３４、信号状態遷
移判別器１３５及び１／２シンボル遅延器１３６に供給
される。信号状態遷移判別器１３５は互いに１シンボル
クロックの時間差のある入力復調信号を入力信号として
受け、信号に状態遷移があったか否かを示す判別信号を
生成して帰還値変換器１３７へ供給する。
【００５５】帰還値変換器１３７は上記の状態遷移判別
信号に基づき、状態遷移があった時には１／２シンボル
遅延器１３６から入力される１／２シンボルクロック遅
延されている復調信号を位相及び反転してゼロクロス点
からのクロック位相誤差として信号を出力し、状態遷移
がなかった時にはクロック位相を保持する信号を出力す
る。
信号に基づき、状態遷移があった時には１／２シンボル
遅延器１３６から入力される１／２シンボルクロック遅
延されている復調信号を位相及び反転してゼロクロス点
からのクロック位相誤差として信号を出力し、状態遷移
がなかった時にはクロック位相を保持する信号を出力す
る。
【００５６】この帰還値変換器１３７の出力信号はルー
プフィルタ１３８を経てＶＣＯ１３９に制御電圧として
印加される。このようにして、ＶＣＯ１３９の出力信号
は、入力変調信号のシンボルクロックに同期したクロッ
クとなり、再生クロックとなる。このＶＣＯ１３８から
取り出された再生クロックは、Ａ／Ｄ変換器１２１ａ及
び１２１ｂにＡ／Ｄ変換用クロックとして印加される。
プフィルタ１３８を経てＶＣＯ１３９に制御電圧として
印加される。このようにして、ＶＣＯ１３９の出力信号
は、入力変調信号のシンボルクロックに同期したクロッ
クとなり、再生クロックとなる。このＶＣＯ１３８から
取り出された再生クロックは、Ａ／Ｄ変換器１２１ａ及
び１２１ｂにＡ／Ｄ変換用クロックとして印加される。
【００５７】このようにして、π／４シフトＱＰＳＫ変
調波は搬送波・クロック再生回路１２において、搬送波
及びクロックが再生され、更に同期検波により変調信号
が復調されて復調信号（復調データ）が取り出される。
調波は搬送波・クロック再生回路１２において、搬送波
及びクロックが再生され、更に同期検波により変調信号
が復調されて復調信号（復調データ）が取り出される。
【００５８】このように、本実施例によれば、プリアン
ブルを用いて搬送波周波数誤差Δｆを推定してその搬送
波周波数誤差Δｆを補償した後搬送波・クロック再生回
路１２に入力することにより、搬送波及びクロックを再
生し、同期検波により変調信号を復調するようにしてい
るため、搬送波・クロック再生回路１２において位相同
期ループのＶＣＯの出力発振周波数を掃引しなくとも搬
送波周波数を捕捉することができる。
ブルを用いて搬送波周波数誤差Δｆを推定してその搬送
波周波数誤差Δｆを補償した後搬送波・クロック再生回
路１２に入力することにより、搬送波及びクロックを再
生し、同期検波により変調信号を復調するようにしてい
るため、搬送波・クロック再生回路１２において位相同
期ループのＶＣＯの出力発振周波数を掃引しなくとも搬
送波周波数を捕捉することができる。
【００５９】
【発明の効果】以上説明したように、本発明によれば、
入力π／４シフトＱＰＳＫ変調波のプリアンブルの位相
ベクトルの位相角を算出し、この位相角に基づき周波数
誤差演算手段により搬送波周波数誤差を演算推定し、こ
の推定した搬送波周波数誤差に応じて周波数変換器にお
いて入力π／４シフトＱＰＳＫ変調波と周波数変換され
る可変周波数発振手段の出力発振周波数を可変制御する
ことにより、入力π／４シフトＱＰＳＫ変調波の搬送波
周波数誤差を補償するようにしたため、周波数変換器か
ら取り出したπ／４シフトＱＰＳＫ変調波を搬送波・ク
ロック再生回路に入力することにより、従来よりも広い
帯域に亘って搬送波周波数を捕捉することができ、また
短時間で同期検波による復調ができる。更に、遅延検波
信号を平均回路により平均化しているため、低いＣ／Ｎ
条件下であっても、高い精度で位相ベクトルを得ること
ができる。
入力π／４シフトＱＰＳＫ変調波のプリアンブルの位相
ベクトルの位相角を算出し、この位相角に基づき周波数
誤差演算手段により搬送波周波数誤差を演算推定し、こ
の推定した搬送波周波数誤差に応じて周波数変換器にお
いて入力π／４シフトＱＰＳＫ変調波と周波数変換され
る可変周波数発振手段の出力発振周波数を可変制御する
ことにより、入力π／４シフトＱＰＳＫ変調波の搬送波
周波数誤差を補償するようにしたため、周波数変換器か
ら取り出したπ／４シフトＱＰＳＫ変調波を搬送波・ク
ロック再生回路に入力することにより、従来よりも広い
帯域に亘って搬送波周波数を捕捉することができ、また
短時間で同期検波による復調ができる。更に、遅延検波
信号を平均回路により平均化しているため、低いＣ／Ｎ
条件下であっても、高い精度で位相ベクトルを得ること
ができる。
【図１】本発明の一実施例の構成図である。
【図２】本発明が適用されるπ／４シフトＱＰＳＫ変調
波のプリアンブルパターンを示す図である。
波のプリアンブルパターンを示す図である。
【図３】図１中の複素共役回路の一例の構成図である。
【図４】図１中の信号検出回路の一例の構成図である。
【図５】図１中のアークタンジェント計算回路の一例の
ブロック図である。
ブロック図である。
【図６】図１中の搬送波・クロック再生回路の一例の構
成図である。
成図である。
【図７】プリアンブル受信中の遅延検波出力位相ベクト
ルを示す図である。
ルを示す図である。
【図８】π／４シフトＱＰＳＫ変調方式の信号点及びそ
の遷移の説明図である。
の遷移の説明図である。
【図９】従来の一例の構成図である。
１ ２シンボル遅延回路 ２ 複素共役回路 ３ 検波器 ４ 平均回路 ５ 電力検波回路 ６ 信号検出回路 ７ アークタンジェント計算回路 ８ 加算器 ９ 周波数誤差推定回路 １０、１３９ 電圧制御発振器（ＶＣＯ） １１ 周波数変換器 １２ 搬送波・クロック再生回路
Claims (4)
- 【請求項１】 受信されたπ／４シフトＱＰＳＫ変調波
を入力信号として受け、２シンボル間隔間の信号の遅延
検波を行う遅延検波手段と、 該遅延検波手段より取り出された信号の直交する２チャ
ネルの信号成分のそれぞれについて平均化する平均回路
と、 該平均回路の出力信号に基づき、直交する２チャネルの
信号成分の信号平面上において受信シンボルの位相が直
前のシンボルに対してπ／４遷移した後次のシンボルは
−３π／４遷移することが交互に繰り返される特定パタ
ーンのプリアンブルを検出するプリアンブル検出手段
と、 該プリアンブル検出手段によりプリアンブルが検出され
た時に、前記平均回路の出力信号の位相ベクトルの位相
角を算出する位相角算出手段と、 該位相角算出手段の出力位相角から搬送波周波数誤差を
演算する周波数誤差演算手段と、 該周波数誤差演算手段の出力信号により出力発振周波数
が可変制御される可変周波数発振手段と、 該可変周波数発振手段の出力発振周波数と前記入力π／
４シフトＱＰＳＫ変調波との周波数変換を行う周波数変
換器と、 該周波数変換器の出力π／４シフトＱＰＳＫ変調波から
搬送波及びクロックを再生し、同期検波により復調デー
タを得る再生回路とを有することを特徴とする復調装
置。 - 【請求項２】 前記遅延検波手段は、前記受信されたπ
／４シフトＱＰＳＫ変調波を２シンボル遅延する２シン
ボル遅延回路と、該２シンボル遅延回路の出力信号の複
素共役を求める複素共役回路と、該受信されたπ／４シ
フトＱＰＳＫ変調波と該複素共役回路の出力信号との複
素乗算を行う検波器とよりなることを特徴とする請求項
１記載の復調装置。 - 【請求項３】 前記プリアンブル検出手段は、前記平均
回路の出力信号の位相ベクトルの大きさを算出する電力
検波回路と、該電力検波回路の出力信号と所定のスレッ
シュホルドレベルとの比較により前記プリアンブルを検
出する信号検出回路とよりなることを特徴とする請求項
１記載の復調装置。 - 【請求項４】 前記位相角算出手段は、前記プリアンブ
ル検出手段よりのプリアンブル検出信号により前記平均
回路の出力信号をラッチするラッチ回路と、該ラッチ回
路の出力信号の直交する２チャネルの信号成分Ｉ及びＱ
がアドレス端子に入力され、該入力２チャネルの信号成
分Ｉ及びＱをそれぞれＩ＝ｃｏｓθ、Ｑ＝ｓｉｎθとし
た時のθ＝ｔａｎ−１（Ｑ／Ｉ）の計算データを参照し
てθのデータを前記位相角として出力するメモリとより
なることを特徴とする請求項１記載の復調装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5252226A JP2643792B2 (ja) | 1993-09-14 | 1993-09-14 | 復調装置 |
| AU72955/94A AU672128B2 (en) | 1993-09-14 | 1994-09-13 | Demodulator |
| US08/305,888 US5440267A (en) | 1993-09-14 | 1994-09-14 | Demodulator |
| DE69430785T DE69430785T2 (de) | 1993-09-14 | 1994-09-14 | Demodulator |
| EP94114443A EP0645917B1 (en) | 1993-09-14 | 1994-09-14 | Demodulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5252226A JP2643792B2 (ja) | 1993-09-14 | 1993-09-14 | 復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0787149A JPH0787149A (ja) | 1995-03-31 |
| JP2643792B2 true JP2643792B2 (ja) | 1997-08-20 |
Family
ID=17234274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5252226A Expired - Fee Related JP2643792B2 (ja) | 1993-09-14 | 1993-09-14 | 復調装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5440267A (ja) |
| EP (1) | EP0645917B1 (ja) |
| JP (1) | JP2643792B2 (ja) |
| AU (1) | AU672128B2 (ja) |
| DE (1) | DE69430785T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7336737B2 (en) | 2002-10-25 | 2008-02-26 | Matsushita Electric Industrial Co., Ltd. | Phase error correction circuit and receiver incorporating the same |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07154439A (ja) * | 1993-11-26 | 1995-06-16 | Nec Eng Ltd | 復調装置 |
| JP2850949B2 (ja) * | 1995-12-15 | 1999-01-27 | 日本電気株式会社 | デジタルｐｌｌ装置 |
| US5687198A (en) * | 1996-01-04 | 1997-11-11 | Motorola, Inc. | Channel estimation in a communication system |
| FR2745139A1 (fr) * | 1996-02-21 | 1997-08-22 | Philips Electronics Nv | Systeme de transmissions numeriques a modulation a phase continue |
| US5663992A (en) * | 1996-03-14 | 1997-09-02 | Trimble Navigation Limited | Method and apparatus for correction of GPS carrier phase measurement |
| SE506847C2 (sv) * | 1996-06-28 | 1998-02-16 | Ericsson Telefon Ab L M | Förfarande och anordning vid fasmodulerade signaler |
| WO1998047246A1 (fr) * | 1997-04-17 | 1998-10-22 | Ntt Mobile Communications Network Inc. | Station de base de systeme de communications mobiles |
| DE69736892T2 (de) * | 1997-08-08 | 2007-03-15 | Sony Deutschland Gmbh | Nichtkohärentes Direktkonversionsempfänger mit Sechs-Tor-Schaltung |
| US6134286A (en) * | 1997-10-14 | 2000-10-17 | Ericsson Inc. | Synchronization techniques and systems for radiocommunication |
| US6104767A (en) * | 1997-11-17 | 2000-08-15 | Telefonaktiebolaget Lm Ericsson | Method and apparatus for estimating a frequency offset |
| US6127884A (en) * | 1999-05-24 | 2000-10-03 | Philips Electronics North America Corp. | Differentiate and multiply based timing recovery in a quadrature demodulator |
| AU740804B2 (en) * | 1999-07-19 | 2001-11-15 | Nippon Telegraph & Telephone Corporation | OFDM packet communication receiver system |
| DE19942944A1 (de) * | 1999-09-08 | 2001-03-22 | Infineon Technologies Ag | Kommunikationssystem und entsprechender Empfänger |
| WO2001037505A1 (fr) | 1999-11-12 | 2001-05-25 | Mitsubishi Denki Kabushiki Kaisha | Terminal de radiocommunication capable de specifier la position des salves avec precision et comportant un faible taux d'erreurs de frequence de l'onde porteuse regenerative |
| JP4489922B2 (ja) * | 2000-09-22 | 2010-06-23 | 株式会社日立国際電気 | 復調方法 |
| US7012881B2 (en) * | 2000-12-29 | 2006-03-14 | Samsung Electronic Co., Ltd. | Timing and frequency offset estimation scheme for OFDM systems by using an analytic tone |
| SE0100637L (sv) * | 2001-02-26 | 2002-04-02 | Totalfoersvarets Forskningsins | Ramvis synkronisering av fas och frekvens vid dataöverföring |
| US7035364B2 (en) * | 2001-06-29 | 2006-04-25 | Motorola, Inc. | Digital receiver fast frequency and time acquisition system using a single synchronization word and method of using same |
| US6518897B1 (en) * | 2001-08-29 | 2003-02-11 | Trw Inc. | Angle quantization using log division |
| US6486742B1 (en) * | 2001-09-10 | 2002-11-26 | Lockheed Martin Corporation | Blind coherent combiner and method using coupled phase-lock loops |
| CN100534076C (zh) | 2002-03-27 | 2009-08-26 | 先进微装置公司 | 具有初始频率估计值和反馈路径的频率误差修正*** |
| DE10213838B4 (de) * | 2002-03-27 | 2008-10-02 | Advanced Micro Devices, Inc., Sunnyvale | Frequenzfehlerkorrektureinheit und -verfahren in einem drahtlosen Lan-System |
| SG109499A1 (en) * | 2002-06-17 | 2005-03-30 | Oki Techno Ct Singapore Pte | Frequency estimation in a burst radio receiver |
| DE10245686B3 (de) * | 2002-09-30 | 2004-06-03 | Advanced Micro Devices, Inc., Sunnyvale | Phasenfehlerkorrektor und Verfahren |
| CN100459748C (zh) * | 2002-10-25 | 2009-02-04 | 智邦科技股份有限公司 | 前置信号检测平台 |
| CN1802831B (zh) | 2003-03-28 | 2010-05-26 | 英特尔公司 | 用于ofdm信号的自适应相位补偿的方法和装置 |
| CN100576834C (zh) | 2003-03-28 | 2009-12-30 | 英特尔公司 | 用于ofdm符号定时同步的方法和装置 |
| AU2003269742A1 (en) | 2003-03-28 | 2004-10-18 | Dmitry V. Akhmetov | System and method for two channel frequency offset estimation of ofdm signals |
| US7477707B2 (en) * | 2003-07-10 | 2009-01-13 | Honeywell International Inc. | Computationally efficient demodulation for differential phase shift keying |
| WO2005107203A1 (ja) * | 2004-04-28 | 2005-11-10 | Mitsubishi Denki Kabushiki Kaisha | 自動周波数制御回路および自動周波数制御方法 |
| US20060193407A1 (en) * | 2005-02-28 | 2006-08-31 | Dibiaso Eric A | Method and system using preamble detection to demodulate a phase shift key carrier signal |
| SG127763A1 (en) * | 2005-05-24 | 2006-12-29 | Oki Techno Ct Singapore Pte | Improvements in and relating to receivers for dpsksignals |
| US7809083B1 (en) * | 2006-01-23 | 2010-10-05 | Marvell International Ltd. | Differential receiver with frequency offset compensation |
| JP4760409B2 (ja) * | 2006-02-01 | 2011-08-31 | 株式会社デンソー | 電波時計 |
| TW200803389A (en) * | 2006-06-20 | 2008-01-01 | Nxp Bv | Method and apparatus for estimating carrier frequency offset |
| JP2009135844A (ja) * | 2007-11-30 | 2009-06-18 | Icom Inc | 周波数制御装置、周波数制御方法、及び、プログラム |
| KR101390597B1 (ko) * | 2010-02-04 | 2014-04-30 | 파나소닉 주식회사 | 지연 검파 회로 및 수신 장치 |
| KR101390600B1 (ko) * | 2010-02-04 | 2014-04-29 | 파나소닉 주식회사 | 지연 검파 회로 및 수신 장치 |
| JP5564282B2 (ja) * | 2010-02-16 | 2014-07-30 | パナソニック株式会社 | 受信回路及び受信装置 |
| JP6445329B2 (ja) * | 2015-01-07 | 2018-12-26 | 三菱スペース・ソフトウエア株式会社 | ドップラー推定装置、プログラム及びドップラー推定方法 |
| FR3085568B1 (fr) * | 2018-08-31 | 2020-08-07 | Zodiac Data Systems | Procede de datation de signaux de telemesure |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4888793A (en) * | 1988-05-06 | 1989-12-19 | Motorola, Inc. | Phase correcting DPSK/PSK receiver with digitally stored phase correction derived from received data |
| JPH03131149A (ja) * | 1989-10-16 | 1991-06-04 | Nec Corp | Ｐｓｋ復調方式 |
| US5202643A (en) * | 1991-03-20 | 1993-04-13 | Sony Corporation | Demodulator for demodulating a π/4-shift DQPSK signal |
| CA2090367C (en) * | 1992-02-27 | 1997-09-30 | Toshifumi Sato | Data demodulator |
-
1993
- 1993-09-14 JP JP5252226A patent/JP2643792B2/ja not_active Expired - Fee Related
-
1994
- 1994-09-13 AU AU72955/94A patent/AU672128B2/en not_active Ceased
- 1994-09-14 US US08/305,888 patent/US5440267A/en not_active Expired - Lifetime
- 1994-09-14 DE DE69430785T patent/DE69430785T2/de not_active Expired - Fee Related
- 1994-09-14 EP EP94114443A patent/EP0645917B1/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7336737B2 (en) | 2002-10-25 | 2008-02-26 | Matsushita Electric Industrial Co., Ltd. | Phase error correction circuit and receiver incorporating the same |
| US7899139B2 (en) | 2002-10-25 | 2011-03-01 | Panasonic Corporation | Phase error correction circuit and receiver incorporating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69430785D1 (de) | 2002-07-18 |
| EP0645917B1 (en) | 2002-06-12 |
| DE69430785T2 (de) | 2002-10-24 |
| US5440267A (en) | 1995-08-08 |
| JPH0787149A (ja) | 1995-03-31 |
| EP0645917A3 (en) | 1995-10-25 |
| AU7295594A (en) | 1995-03-30 |
| AU672128B2 (en) | 1996-09-19 |
| EP0645917A2 (en) | 1995-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2643792B2 (ja) | 復調装置 | |
| CA2025232C (en) | Carrier recovery system | |
| US5566211A (en) | Automatic frequency control method and apparatus therefor | |
| JPH0552101B2 (ja) | ||
| JP3144457B2 (ja) | 自動周波数調節方法及びその装置 | |
| JP2797916B2 (ja) | 搬送波再生回路 | |
| US5727027A (en) | PSK signal demodulation method and apparatus | |
| WO2001020863A9 (en) | Method and apparatus for carrier phase tracking | |
| JP2932861B2 (ja) | 位相同期検出回路 | |
| EP0763919B1 (en) | QPSK demodulator with frequency and phase tracking | |
| JPH08181732A (ja) | 搬送波再生回路を含む受信器及びディジタル伝送システム | |
| JPH11177644A (ja) | ビットタイミング再生回路 | |
| JPH0621992A (ja) | 復調器 | |
| EP0484914B1 (en) | Demodulator and method for demodulating digital signals modulated by a minimum shift keying | |
| EP1003312A2 (en) | Carrier recovery from digitally phase modulated signals | |
| JP3489493B2 (ja) | シンボル同期装置および周波数ホッピング受信装置 | |
| JP3350068B2 (ja) | デジタル変調波の復調装置 | |
| JP3178138B2 (ja) | フレーム同期回路及びフレーム同期方法 | |
| Caouras et al. | Fast carrier recovery for burst-mode coherent demodulation using feedforward phase and frequency estimation techniques | |
| JP2003218969A (ja) | 復調装置 | |
| JP2910695B2 (ja) | コスタスループ搬送波再生回路 | |
| JP2696948B2 (ja) | 搬送波再生回路 | |
| JPH09130440A (ja) | 検波回路装置 | |
| EP0939526A2 (en) | Carrier recovery for MPSK signals | |
| JP3394276B2 (ja) | Ａｆｃ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100502 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |