JP3186692B2 - 復調器における位相推定方法 - Google Patents
復調器における位相推定方法Info
- Publication number
- JP3186692B2 JP3186692B2 JP10523298A JP10523298A JP3186692B2 JP 3186692 B2 JP3186692 B2 JP 3186692B2 JP 10523298 A JP10523298 A JP 10523298A JP 10523298 A JP10523298 A JP 10523298A JP 3186692 B2 JP3186692 B2 JP 3186692B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- demodulator
- timing
- burst
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2275—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses the received modulated signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0046—Open loops
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0063—Elements of loops
- H04L2027/0067—Phase error detectors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0083—Signalling arrangements
- H04L2027/0089—In-band signals
- H04L2027/0093—Intermittant signals
- H04L2027/0095—Intermittant signals in a preamble or similar structure
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、無線通信に用いら
れる復調器における位相推定方法に関し、特に、プリア
ンブル部分を利用して位相推定を行い、バースト信号を
安定して復調できる復調器における位相推定方法に関す
る。
れる復調器における位相推定方法に関し、特に、プリア
ンブル部分を利用して位相推定を行い、バースト信号を
安定して復調できる復調器における位相推定方法に関す
る。
【０００２】
【従来の技術】無線信号のバースト復調器においては、
バースト信号を正確に復調するためには、ＰＬＬ（Phas
e Locked Loop ）の引き込みを早くする必要がある。こ
のため、従来のバースト復調器における位相推定方法に
おいては、バースト信号の位相を推定し、この位相をＰ
ＬＬのＶＣＯ（Voltage Controlled Oscillator ）の初
期値にしている。この場合、バースト信号の位相は、パ
ラレル相関器を用いて受信されたバースト信号の相関を
取って求めている。
バースト信号を正確に復調するためには、ＰＬＬ（Phas
e Locked Loop ）の引き込みを早くする必要がある。こ
のため、従来のバースト復調器における位相推定方法に
おいては、バースト信号の位相を推定し、この位相をＰ
ＬＬのＶＣＯ（Voltage Controlled Oscillator ）の初
期値にしている。この場合、バースト信号の位相は、パ
ラレル相関器を用いて受信されたバースト信号の相関を
取って求めている。
【０００３】従って、従来のバースト復調器における位
相推定方法においては、バースト信号の位相を、パラレ
ル相関器を用いて受信されたバースト信号の相関を取っ
て推定し、この推定した位相をＰＬＬのＶＣＯの初期値
にしてＰＬＬの引き込みを早くし、バースト信号を復調
していた。
相推定方法においては、バースト信号の位相を、パラレ
ル相関器を用いて受信されたバースト信号の相関を取っ
て推定し、この推定した位相をＰＬＬのＶＣＯの初期値
にしてＰＬＬの引き込みを早くし、バースト信号を復調
していた。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
バースト復調器における位相推定方法によれば、パラレ
ル相関器でバースト信号の相関を取って位相を推定して
いるため、プリアンブル数×サンプリング数分のメモリ
が必要になり、回路規模が大きくなるという問題があっ
た。
バースト復調器における位相推定方法によれば、パラレ
ル相関器でバースト信号の相関を取って位相を推定して
いるため、プリアンブル数×サンプリング数分のメモリ
が必要になり、回路規模が大きくなるという問題があっ
た。
【０００５】従って、本発明の目的は、回路規模とメモ
リ容量の増加を抑えながら受信信号を正確に復調するこ
とができる復調器における位相推定方法を提供すること
である。
リ容量の増加を抑えながら受信信号を正確に復調するこ
とができる復調器における位相推定方法を提供すること
である。
【０００６】
【課題を解決するための手段】本発明は、以上に述べた
目的を実現するため、局部発振信号の同相成分と直交成
分によって受信したバースト信号を準同期検波し、準同
期検波した信号をデジタル信号に変換し、前記デジタル
信号を所定サンプル数にわたって積分し、前記所定のサ
ンプル数にわたって積分された信号を所定のタイミング
でラッチし、前記ラッチされた信号の前記同相成分と前
記直交成分の最大値を検出し、前記最大値からバースト
信号の復調器の位相ロックループ（ＰＬＬ）の位相初期
値に用いる位相を推定する復調器における位相推定方法
において、前記ラッチする段階は、前記バースト信号に
含まれるプリアンブルの既知のタイミングでラッチする
ことを特徴とする復調器における位相推定方法を提供す
る。
目的を実現するため、局部発振信号の同相成分と直交成
分によって受信したバースト信号を準同期検波し、準同
期検波した信号をデジタル信号に変換し、前記デジタル
信号を所定サンプル数にわたって積分し、前記所定のサ
ンプル数にわたって積分された信号を所定のタイミング
でラッチし、前記ラッチされた信号の前記同相成分と前
記直交成分の最大値を検出し、前記最大値からバースト
信号の復調器の位相ロックループ（ＰＬＬ）の位相初期
値に用いる位相を推定する復調器における位相推定方法
において、前記ラッチする段階は、前記バースト信号に
含まれるプリアンブルの既知のタイミングでラッチする
ことを特徴とする復調器における位相推定方法を提供す
る。
【０００７】また、本発明は、以上に述べた目的を実現
するため、局部発振信号の同相成分と直交成分によって
受信したバースト信号を準同期検波し、準同期検波した
信号をデジタル信号に変換し、前記デジタル信号を所定
サンプル数にわたって積分し、前記所定のサンプル数に
わたって積分された信号を所定のタイミングでラッチ
し、前記ラッチされた信号の前記同相成分と前記直交成
分の最大値を検出し、前記最大値からバースト信号の復
調器の位相ロックループ（ＰＬＬ）の位相初期値に用い
る位相を推定する復調器における位相推定方法におい
て、前記ラッチする段階は、前記所定のサンプル数にわ
たって積分された信号が所定のしきい値を超えたタイミ
ングでラッチすることを特徴とする復調器における位相
推定方法を提供する。
するため、局部発振信号の同相成分と直交成分によって
受信したバースト信号を準同期検波し、準同期検波した
信号をデジタル信号に変換し、前記デジタル信号を所定
サンプル数にわたって積分し、前記所定のサンプル数に
わたって積分された信号を所定のタイミングでラッチ
し、前記ラッチされた信号の前記同相成分と前記直交成
分の最大値を検出し、前記最大値からバースト信号の復
調器の位相ロックループ（ＰＬＬ）の位相初期値に用い
る位相を推定する復調器における位相推定方法におい
て、前記ラッチする段階は、前記所定のサンプル数にわ
たって積分された信号が所定のしきい値を超えたタイミ
ングでラッチすることを特徴とする復調器における位相
推定方法を提供する。
【０００８】
【発明の実施の形態】以下本発明の復調器における位相
推定方法を詳細に説明する。
推定方法を詳細に説明する。
【０００９】図１は、本発明のバースト復調器における
位相推定方法が適用されるバースト復調器を示す。この
バースト復調器は、局部発信器１と、９０°位相器２
と、ミキサ３ａ、３ｂと、フィルタ４ａ、４ｂと、Ａ／
Ｄ変換器５ａ、５ｂと、積分回路６ａ、６ｂと、ラッチ
回路７ａ、７ｂと、タイミング回路８と、ディレイ回路
９ａ、９ｂと、パワー検出部１０と、最大値検出部１１
と、セレクタ１２ａ、１２ｂと、位相推定器１３と、復
調器１４とを備えている。ここで、受信ＩＦ信号は、受
信信号をＱＰＳＫ（Quadri Phase Shift Keying ）で変
調した信号である。
位相推定方法が適用されるバースト復調器を示す。この
バースト復調器は、局部発信器１と、９０°位相器２
と、ミキサ３ａ、３ｂと、フィルタ４ａ、４ｂと、Ａ／
Ｄ変換器５ａ、５ｂと、積分回路６ａ、６ｂと、ラッチ
回路７ａ、７ｂと、タイミング回路８と、ディレイ回路
９ａ、９ｂと、パワー検出部１０と、最大値検出部１１
と、セレクタ１２ａ、１２ｂと、位相推定器１３と、復
調器１４とを備えている。ここで、受信ＩＦ信号は、受
信信号をＱＰＳＫ（Quadri Phase Shift Keying ）で変
調した信号である。
【００１０】図２は、受信ＩＦ信号のフレーム構成の一
例を示す。図２において、１フレームは、ＣＷ（Contin
uous Wave ）部、プリアンブル（Preamble）部、ＵＷ
（Unique Word ）部、データ（Data）部から構成されて
いる。ここで、同相成分及び直交成分ともに、ＣＷ部
は、「１１１１１」からなる５シンボルのパターン、プ
リアンブル部は「０１０１０１０１０１」からなる１０
シンボルのパターン、ＵＷ部は、「ＯＸＸＸＸ」（Ｘは
任意の固定パターン）からなる５シンボルの固定パター
ン、データ部は、ランダムパターンであるとする。
例を示す。図２において、１フレームは、ＣＷ（Contin
uous Wave ）部、プリアンブル（Preamble）部、ＵＷ
（Unique Word ）部、データ（Data）部から構成されて
いる。ここで、同相成分及び直交成分ともに、ＣＷ部
は、「１１１１１」からなる５シンボルのパターン、プ
リアンブル部は「０１０１０１０１０１」からなる１０
シンボルのパターン、ＵＷ部は、「ＯＸＸＸＸ」（Ｘは
任意の固定パターン）からなる５シンボルの固定パター
ン、データ部は、ランダムパターンであるとする。
【００１１】図１において、局部発振器１からの信号が
９０°位相器２で同相成分（０°）と直交成分（９０
°）になる。この同相成分（０°）は、受信ＩＦ信号と
ミキサ３ａで乗算され、直交成分（９０°）は、受信Ｉ
Ｆ信号とミキサ３ｂで乗算されることにより、準同期検
波される。その準同期検波された信号は、フィルタ４
ａ、４ｂを経てＡ／Ｄ変換部５ａ、５ｂでＡ／Ｄ変換さ
れ、積分回路部６ａ、６ｂでサンプル毎にプリアンブル
部（１０シンボル）（図２）が積分される。
９０°位相器２で同相成分（０°）と直交成分（９０
°）になる。この同相成分（０°）は、受信ＩＦ信号と
ミキサ３ａで乗算され、直交成分（９０°）は、受信Ｉ
Ｆ信号とミキサ３ｂで乗算されることにより、準同期検
波される。その準同期検波された信号は、フィルタ４
ａ、４ｂを経てＡ／Ｄ変換部５ａ、５ｂでＡ／Ｄ変換さ
れ、積分回路部６ａ、６ｂでサンプル毎にプリアンブル
部（１０シンボル）（図２）が積分される。
【００１２】図３は、１シンボル内のサンプルの一例を
示す。図３において、サンプル毎の積分値Ｓ（ｊ）（ｊ
＝０、・・・、７）は、次の数式で表される。ここで、
本実施例では、８倍サンプリングを行うとする。
示す。図３において、サンプル毎の積分値Ｓ（ｊ）（ｊ
＝０、・・・、７）は、次の数式で表される。ここで、
本実施例では、８倍サンプリングを行うとする。
【００１３】
【数１】
【００１４】次に、積分された信号は、ラッチ回路７
ａ、７ｂでラッチされる。ここで、ラッチのタイミング
はタイミング回路８によって制御され、プリアンブル部
のタイミングが既知の場合は、そのタイミングでラッチ
され、プリアンブル部のタイミングが既知でない場合
は、予め決められたしきい値をこえたタイミングでラッ
チされる。
ａ、７ｂでラッチされる。ここで、ラッチのタイミング
はタイミング回路８によって制御され、プリアンブル部
のタイミングが既知の場合は、そのタイミングでラッチ
され、プリアンブル部のタイミングが既知でない場合
は、予め決められたしきい値をこえたタイミングでラッ
チされる。
【００１５】パワー検出部１０は、そのラッチされた同
相成分と直交成分の信号のパワー検出を行い、最大値検
出部１１でその最大値を検出することにより、セレクタ
１２ａ、１２ｂでパワーが最大となるタイミングを求め
る。その最大値の逆正接から位相（θ）を求め復調器１
３のＶＣＯの初期値として利用する。
相成分と直交成分の信号のパワー検出を行い、最大値検
出部１１でその最大値を検出することにより、セレクタ
１２ａ、１２ｂでパワーが最大となるタイミングを求め
る。その最大値の逆正接から位相（θ）を求め復調器１
３のＶＣＯの初期値として利用する。
【００１６】ここで、図３に示したサンプルの場合、パ
ワー検出部１０は、そのサンブル毎（８サンプル分）の
積分値の同相成分Ｓｐ（ｊ）（ｊ＝０、・・・、７）と
直交成分Ｓｑ（ｊ）（ｊ＝０、・・・、７）を２乗し、
加算することによって、パワーＰ（ｊ）（ｊ＝０、・・
・、７）を求めることができる。
ワー検出部１０は、そのサンブル毎（８サンプル分）の
積分値の同相成分Ｓｐ（ｊ）（ｊ＝０、・・・、７）と
直交成分Ｓｑ（ｊ）（ｊ＝０、・・・、７）を２乗し、
加算することによって、パワーＰ（ｊ）（ｊ＝０、・・
・、７）を求めることができる。
【数２】Ｐ（ｊ）＝Ｓｐ（ｊ）２＋Ｓｑ（ｊ）２
【００１７】最大値検出部１１は、その８サンプル分の
パワーＰ（ｊ）（ｊ＝０、・・・、７）の最大値を求
め、セレクタ１２ａ、１２ｂで最大値のタイミング（ｊ
＝ＭＡＸ）を図る。位相推定器１３は、最大値のタイミ
ングの積分値の逆正接をとることにより、位相（θ）を
求めることができる。
パワーＰ（ｊ）（ｊ＝０、・・・、７）の最大値を求
め、セレクタ１２ａ、１２ｂで最大値のタイミング（ｊ
＝ＭＡＸ）を図る。位相推定器１３は、最大値のタイミ
ングの積分値の逆正接をとることにより、位相（θ）を
求めることができる。
【数３】θ＝ＡＴＡＮ（Ｓｑ（ＭＡＸ）／Ｓｐ（ＭＡ
Ｘ））
Ｘ））
【００１８】図４は、復調器の構成を示す。この復調器
１４は、複素乗算器１５と、位相検出器１６と、ループ
フィルタ１７と、ＶＣＯ１８を備え、ＰＬＬ（Phase Lo
ckedLoop ）を構成している。Ａ／Ｄ変換器５ａ、５ｂ
からの出力信号（Ｐｃｈデータ、Ｑｃｈデータ）がディ
レイ回路９ａ、９ｂでディレイされて、複素乗算器１５
に入力される。
１４は、複素乗算器１５と、位相検出器１６と、ループ
フィルタ１７と、ＶＣＯ１８を備え、ＰＬＬ（Phase Lo
ckedLoop ）を構成している。Ａ／Ｄ変換器５ａ、５ｂ
からの出力信号（Ｐｃｈデータ、Ｑｃｈデータ）がディ
レイ回路９ａ、９ｂでディレイされて、複素乗算器１５
に入力される。
【００１９】一方、ディレイ回路９ａ、９ｂからの出力
信号は、複素乗算器１５を経て位相検出器１６で位相検
出され、ループフィルタ１７で所定の位相成分のみが抽
出され、位相推定器１３で求めた位相（θ）を初期値と
して与えられているＶＣＯ１８に入力され、ＶＣＯ１８
の出力は複素乗算器１５に帰還される。
信号は、複素乗算器１５を経て位相検出器１６で位相検
出され、ループフィルタ１７で所定の位相成分のみが抽
出され、位相推定器１３で求めた位相（θ）を初期値と
して与えられているＶＣＯ１８に入力され、ＶＣＯ１８
の出力は複素乗算器１５に帰還される。
【００２０】複素乗算器１５では、ディレイ回路９ａ、
９ｂからの出力信号とＶＣＯ１８からの帰還信号とを乗
算する。従って、位相推定器１３からの位相（θ）を復
調器１４のＰＬＬのＶＣＯの初期値にすることによりＰ
ＬＬの引き込みが早くなり、バースト信号を安定して復
調することができる。
９ｂからの出力信号とＶＣＯ１８からの帰還信号とを乗
算する。従って、位相推定器１３からの位相（θ）を復
調器１４のＰＬＬのＶＣＯの初期値にすることによりＰ
ＬＬの引き込みが早くなり、バースト信号を安定して復
調することができる。
【００２１】以上本発明のバースト復調器における位相
推定方法について説明したが、受信信号をバースト毎に
平均化して信号レベルを求めることによって、タイミン
グ回路８のしきい値を可変に設定することもできる。
推定方法について説明したが、受信信号をバースト毎に
平均化して信号レベルを求めることによって、タイミン
グ回路８のしきい値を可変に設定することもできる。
【００２２】次に、図１の積分回路５ａ、５ｂから復調
器１４までの動作について詳述する。
器１４までの動作について詳述する。
【００２３】図５は、バースト信号のタイミングがとれ
ている場合の、積分範囲を示す。図５に示したように、
バースト信号のAcquisitionがとれているとすると、Ｇ
ＵＡＲＤ（ガード）タイミングが、一意に決まるため、
プリアンブル（PREAMBLE）の位置を求めることができ
る。また、プリアンブル部分の前後のシンボルを「１
０」のパターンの連続性が保てるようにしておくこと
で、ＧＵＡＲＤタイミングが±１ビットずれたとして
も、（０、π）の位相の不確定性が起こるだけで、積分
値に影響しない。従って、ＧＵＡＲＤタイミングが正確
にわかっている場合には、プリアンブル部分は、一意に
決まるため積分範囲を図５のように求めることができ
る。
ている場合の、積分範囲を示す。図５に示したように、
バースト信号のAcquisitionがとれているとすると、Ｇ
ＵＡＲＤ（ガード）タイミングが、一意に決まるため、
プリアンブル（PREAMBLE）の位置を求めることができ
る。また、プリアンブル部分の前後のシンボルを「１
０」のパターンの連続性が保てるようにしておくこと
で、ＧＵＡＲＤタイミングが±１ビットずれたとして
も、（０、π）の位相の不確定性が起こるだけで、積分
値に影響しない。従って、ＧＵＡＲＤタイミングが正確
にわかっている場合には、プリアンブル部分は、一意に
決まるため積分範囲を図５のように求めることができ
る。
【００２４】図１において、サンプリング毎の８個の同
相成分と直交成分の積分値から、パワー検出部１０でパ
ワー検出をし、最大値検出部１１でその最大値を求め
る。つまり、サンプリングしたバースト信号の最大振幅
のタイミングを求めていることになる。従って、位相推
定器１３において、その最大値に対応するタイミングの
積分値の同相成分と直交成分の逆正接より、位相（θ）
を求めることができる。その位相（θ）を復調器のＰＬ
ＬのＶＣＯの初期値にすることにより、ＰＬＬの引き込
みが早くなり、バースト信号を安定して復調できるよう
になる。
相成分と直交成分の積分値から、パワー検出部１０でパ
ワー検出をし、最大値検出部１１でその最大値を求め
る。つまり、サンプリングしたバースト信号の最大振幅
のタイミングを求めていることになる。従って、位相推
定器１３において、その最大値に対応するタイミングの
積分値の同相成分と直交成分の逆正接より、位相（θ）
を求めることができる。その位相（θ）を復調器のＰＬ
ＬのＶＣＯの初期値にすることにより、ＰＬＬの引き込
みが早くなり、バースト信号を安定して復調できるよう
になる。
【００２５】また、バースト信号のプリアンブル部を積
分して、平均化して位相を求めているため、図２のフレ
ーム構成のようにプリアンブル部の１０シンボルを平均
化した場合、プリアンブル部の６シンボル目の位相
（θ）が求まることになる。従って、Ａ／Ｄ変換器５
ａ、５ｂでＡ／Ｄ変換した後のバースト信号を、ディレ
イ回路９ａ、９ｂでディレイさせて復調器１４に入力す
ることにより、位相の設定タイミングを調節することが
できる。
分して、平均化して位相を求めているため、図２のフレ
ーム構成のようにプリアンブル部の１０シンボルを平均
化した場合、プリアンブル部の６シンボル目の位相
（θ）が求まることになる。従って、Ａ／Ｄ変換器５
ａ、５ｂでＡ／Ｄ変換した後のバースト信号を、ディレ
イ回路９ａ、９ｂでディレイさせて復調器１４に入力す
ることにより、位相の設定タイミングを調節することが
できる。
【００２６】図６は、バースト信号のタイミングがとれ
ていない場合の、積分範囲を示す。図６に示すように、
バースト信号のAcquisition がとれてなく、ＧＵＡＲＤ
タイミングがＸシンボル（Ｘは任意）ずれていた場合、
プリアンブル部分を正確に求めることができない。その
場合には、積分回路５ａ、５ｂでＧＵＡＲＤタイミング
から積分していき、所定のしきい値を超えたところでタ
イミング回路８によって、プリアンブル部分が終了した
として、積分値をラッチ回路７ａ、７ｂにラッチする。
数１で示した積分値Ｓ（ｊ）（ｊ＝０、・・・、７）
は、雑音Ｎｉ，ｊも考慮にいれて次式のように表すこと
ができる。
ていない場合の、積分範囲を示す。図６に示すように、
バースト信号のAcquisition がとれてなく、ＧＵＡＲＤ
タイミングがＸシンボル（Ｘは任意）ずれていた場合、
プリアンブル部分を正確に求めることができない。その
場合には、積分回路５ａ、５ｂでＧＵＡＲＤタイミング
から積分していき、所定のしきい値を超えたところでタ
イミング回路８によって、プリアンブル部分が終了した
として、積分値をラッチ回路７ａ、７ｂにラッチする。
数１で示した積分値Ｓ（ｊ）（ｊ＝０、・・・、７）
は、雑音Ｎｉ，ｊも考慮にいれて次式のように表すこと
ができる。
【数４】 ここで、Ｋは、積分シンボル数である。
【００２７】従って、Ｎｉ，ｊの平均値が０だとする
と、無信号部分（ＧＵＡＲＤ信号からＸシンボル間）
は、Ｄｉ，ｊ= ０となり、Ｋが大きいと積分値Ｓ（ｊ）
は近似的に０になる。また、ＣＷ部分も同様に、Ｄｉ，
ｊ= １となり、Ｋが大きいと積分値Ｓ（ｊ）は近似的に
０となる。つまり、あるしきい値を設定して、バースト
毎にそのしきい値を超えたらプリアンブル部分が終了し
たと判断することにより、等価的にプリアンブル部分の
積分を行うことができる。
と、無信号部分（ＧＵＡＲＤ信号からＸシンボル間）
は、Ｄｉ，ｊ= ０となり、Ｋが大きいと積分値Ｓ（ｊ）
は近似的に０になる。また、ＣＷ部分も同様に、Ｄｉ，
ｊ= １となり、Ｋが大きいと積分値Ｓ（ｊ）は近似的に
０となる。つまり、あるしきい値を設定して、バースト
毎にそのしきい値を超えたらプリアンブル部分が終了し
たと判断することにより、等価的にプリアンブル部分の
積分を行うことができる。
【００２８】ここで、しきい値によってプリアンブル部
分の終了を判断した場合、信号レベルの違い等によっ
て、最適なしきい値が変わるので、信号レベルに応じて
しきい値を変えるようにしてもよい。ここで、ＵＷ部分
もＤＡＴＡ部分もランダムデータだとすると、Ｋが大き
いと積分値Ｓ（ｊ）は近似的に０となる。従って、バー
スト毎に積分値を平均化し、平均化の回数を多くするこ
とによって、プリアンブル部の信号レベルを近似的に求
めることができる。その信号レベルからしきい値を求め
ることによって、バースト信号の復調により最適なしき
い値を求めることができる。
分の終了を判断した場合、信号レベルの違い等によっ
て、最適なしきい値が変わるので、信号レベルに応じて
しきい値を変えるようにしてもよい。ここで、ＵＷ部分
もＤＡＴＡ部分もランダムデータだとすると、Ｋが大き
いと積分値Ｓ（ｊ）は近似的に０となる。従って、バー
スト毎に積分値を平均化し、平均化の回数を多くするこ
とによって、プリアンブル部の信号レベルを近似的に求
めることができる。その信号レベルからしきい値を求め
ることによって、バースト信号の復調により最適なしき
い値を求めることができる。
【００２９】以上本発明の復調器における位相推定方法
においては、回路規模を小さくするために、バースト信
号のプリアンブル部をシリアルに積分して相関をとり、
位相を推定する方法を用いた。この場合、プリアンブル
部の位置が判っている必要がある。Acquisition がとれ
た後では、ある程度プリアンブル部の位置が判るが、Ac
quisition をとる段階では、プリアンブルの位置は判ら
ない。そこで、Acquisition をとる段階では、受信信号
の性質を利用することによって、近似的にプリアンブル
の位置をしきい値から求めることにする。また、受信信
号レベルによって、最適なしきい値が変わってくる。そ
こで、バースト毎に積分を繰り返し、プリアンブル部の
信号レベルを近似的に求めることにより、バースト信号
の復調により最適なしきい値を求めることもできる。
においては、回路規模を小さくするために、バースト信
号のプリアンブル部をシリアルに積分して相関をとり、
位相を推定する方法を用いた。この場合、プリアンブル
部の位置が判っている必要がある。Acquisition がとれ
た後では、ある程度プリアンブル部の位置が判るが、Ac
quisition をとる段階では、プリアンブルの位置は判ら
ない。そこで、Acquisition をとる段階では、受信信号
の性質を利用することによって、近似的にプリアンブル
の位置をしきい値から求めることにする。また、受信信
号レベルによって、最適なしきい値が変わってくる。そ
こで、バースト毎に積分を繰り返し、プリアンブル部の
信号レベルを近似的に求めることにより、バースト信号
の復調により最適なしきい値を求めることもできる。
【００３０】
【発明の効果】以上述べた通り、本発明の復調器におけ
る位相推定方法によれば、無線通信のバースト信号の復
調器において、プリアンブル部をシリアルに積分して相
関をとることとしたので、パラレル相関器を使用せず回
路規模やメモリを小さくすることができる。また、ブリ
アンブル部のタイミングがわかっていない場合でも、受
信したバースト信号の性質を利用し、受信信号をバース
ト毎に平均化して信号レベルを求めることによって、し
きい値を可変に設定することとしたので、バースト信号
を正確に復調することができるようになった。
る位相推定方法によれば、無線通信のバースト信号の復
調器において、プリアンブル部をシリアルに積分して相
関をとることとしたので、パラレル相関器を使用せず回
路規模やメモリを小さくすることができる。また、ブリ
アンブル部のタイミングがわかっていない場合でも、受
信したバースト信号の性質を利用し、受信信号をバース
ト毎に平均化して信号レベルを求めることによって、し
きい値を可変に設定することとしたので、バースト信号
を正確に復調することができるようになった。
【図１】本発明による復調器における位相推定方法が適
用されるバースト復調器を示す概略図である。
用されるバースト復調器を示す概略図である。
【図２】受信ＩＦ信号のフレーム構成の一例を示す図で
ある。
ある。
【図３】１シンボル内のサンプルの一例を示す図であ
る。
る。
【図４】復調器の構成を示す図である。
【図５】バースト信号のタイミングがとれている場合
の、積分範囲を示す図である。
の、積分範囲を示す図である。
【図６】バースト信号のタイミングがとれていない場合
の、積分範囲を示す図である。
の、積分範囲を示す図である。
１ 局部発信器 ２ ９０°位相器 ３ａ、３ｂ ミキサ ４ａ、４ｂ フィルタ ５ａ、５ｂ Ａ／Ｄ変換器 ６ａ、６ｂ 積分回路 ７ａ、７ｂ ラッチ回路 ８ タイミング回路 ９ａ、９ｂ ディレイ回路 １０ パワー検出部 １１ 最大値検出部 １２ａ、１２ｂ セレクタ １３ 位相推定器 １４ 復調器
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 27/227 H04L 27/22
Claims (2)
- 【請求項１】局部発振信号の同相成分と直交成分によっ
て受信したバースト信号を準同期検波し、 準同期検波した信号をデジタル信号に変換し、 前記デジタル信号を所定サンプル数にわたって積分し、 前記所定のサンプル数にわたって積分された信号を所定
のタイミングでラッチし、 前記ラッチされた信号の前記同相成分と前記直交成分の
最大値を検出し、 前記最大値からバースト信号の復調器の位相ロックルー
プ（ＰＬＬ）の位相初期値に用いる位相を推定する復調
器における位相推定方法において、 前記ラッチする段階は、前記バースト信号に含まれるプ
リアンブルの既知のタイミングでラッチすることを特徴
とする復調器における位相推定方法。 - 【請求項２】局部発振信号の同相成分と直交成分によっ
て受信したバースト信号を準同期検波し、 準同期検波した信号をデジタル信号に変換し、 前記デジタル信号を所定サンプル数にわたって積分し、 前記所定のサンプル数にわたって積分された信号を所定
のタイミングでラッチし、 前記ラッチされた信号の前記同相成分と前記直交成分の
最大値を検出し、 前記最大値からバースト信号の復調器の位相ロックルー
プ（ＰＬＬ）の位相初期値に用いる位相を推定する復調
器における位相推定方法において、 前記ラッチする段階は、前記所定のサンプル数にわたっ
て積分された信号が所定のしきい値を超えたタイミング
でラッチすることを特徴とする復調器における位相推定
方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10523298A JP3186692B2 (ja) | 1998-04-15 | 1998-04-15 | 復調器における位相推定方法 |
| AU23754/99A AU749015B2 (en) | 1998-04-15 | 1999-04-14 | Method for estimating phase in demodulator |
| US09/291,998 US6104237A (en) | 1998-04-15 | 1999-04-15 | Method for estimating phase in demodulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10523298A JP3186692B2 (ja) | 1998-04-15 | 1998-04-15 | 復調器における位相推定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11298546A JPH11298546A (ja) | 1999-10-29 |
| JP3186692B2 true JP3186692B2 (ja) | 2001-07-11 |
Family
ID=14401919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10523298A Expired - Fee Related JP3186692B2 (ja) | 1998-04-15 | 1998-04-15 | 復調器における位相推定方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6104237A (ja) |
| JP (1) | JP3186692B2 (ja) |
| AU (1) | AU749015B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7003016B1 (en) * | 1998-10-13 | 2006-02-21 | Texas Instruments Incorporated | Maximum likelihood timing synchronizers for sampled PSK burst TDMA system |
| JP3368875B2 (ja) * | 1999-11-05 | 2003-01-20 | 日本電気株式会社 | 周波数オフセット補正システム及び方法 |
| EP1168745A1 (en) * | 1999-11-12 | 2002-01-02 | Mitsubishi Denki Kabushiki Kaisha | Radio communication terminal capable of specifying burst position accurately and having small frequency error of regenerative carrier wave |
| US6516036B1 (en) * | 1999-12-15 | 2003-02-04 | Sarnoff Corporation | Method and apparatus for decimating an oversampled signal |
| DE60306298T2 (de) * | 2002-10-25 | 2007-04-26 | Matsushita Electric Industrial Co., Ltd., Kadoma | Schaltung, Empfänger und Verfahren zur Phasenfehlerkorrektur unter Auswahl eines innerhalb der Präambel gemessenen Phasenfehlers in Abhängigkeit des zeitlichen Auftretens eines Einzelwortes |
| US7430263B1 (en) * | 2004-05-06 | 2008-09-30 | Batzer Patricia F | System and method for timing correction for fast PN acquisition |
| US7551694B2 (en) * | 2005-01-20 | 2009-06-23 | Marvell World Trade Ltd. | Limiter based analog demodulator |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4466108A (en) * | 1981-10-06 | 1984-08-14 | Communications Satellite Corporation | TDMA/PSK Carrier synchronization without preamble |
| US5170415A (en) * | 1989-06-14 | 1992-12-08 | Nec Corporation | Burst demodulator for establishing carrier and clock timing from a sequence of alternating symbols |
| JP2850949B2 (ja) * | 1995-12-15 | 1999-01-27 | 日本電気株式会社 | デジタルｐｌｌ装置 |
-
1998
- 1998-04-15 JP JP10523298A patent/JP3186692B2/ja not_active Expired - Fee Related
-
1999
- 1999-04-14 AU AU23754/99A patent/AU749015B2/en not_active Ceased
- 1999-04-15 US US09/291,998 patent/US6104237A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11298546A (ja) | 1999-10-29 |
| AU749015B2 (en) | 2002-06-13 |
| AU2375499A (en) | 1999-10-28 |
| US6104237A (en) | 2000-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2643792B2 (ja) | 復調装置 | |
| Schmidl et al. | Low-overhead, low-complexity [burst] synchronization for OFDM | |
| US5566211A (en) | Automatic frequency control method and apparatus therefor | |
| JP2712706B2 (ja) | 適応位相検出同期方法 | |
| KR970005598B1 (ko) | 대역확산통신방식의 비동기 디지탈 수신장치 | |
| EP1172982B1 (en) | Carrier recovery in a multicarrier receiver | |
| JPH0884083A (ja) | 信号検出装置 | |
| JP3144457B2 (ja) | 自動周波数調節方法及びその装置 | |
| US7492836B2 (en) | Wireless data communication demodulation device and demodulation method | |
| JP3466422B2 (ja) | 受信装置 | |
| US6021157A (en) | Fast phase estimation in digital communication systems | |
| KR20030044072A (ko) | 최소 제곱(ｌｓ) 알고리즘을 이용한 결합 ｄｃ 오프셋 및채널 추정 | |
| JP2008530951A (ja) | 予め符号化された部分応答信号用の復調器および受信器 | |
| JP2797916B2 (ja) | 搬送波再生回路 | |
| US8077806B2 (en) | Wireless reception device automatically establishing frequency synchronization or phase synchronization | |
| JP3186692B2 (ja) | 復調器における位相推定方法 | |
| US5790604A (en) | Method and apparatus for automatic frequency correction acquisition | |
| EP1134928B1 (en) | Method and apparatus for symbol timing recovery for phase modulated signals | |
| JPH10224420A (ja) | デジタル復調装置のａｆｃ回路 | |
| WO2004077779A1 (en) | Correlation detection improvement by averaging spread spectrum signals | |
| KR100310294B1 (ko) | 결정-지향반송파복원장치 | |
| JP4449144B2 (ja) | キャリア再生装置およびその方法と受信装置 | |
| EP1039707B1 (en) | Digital radio receiver | |
| JPH088782A (ja) | 直接スペクトル拡散通信方式 | |
| JP2687783B2 (ja) | スペクトル拡散復調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090511 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |