JPH0831468B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0831468B2 JPH0831468B2 JP15828187A JP15828187A JPH0831468B2 JP H0831468 B2 JPH0831468 B2 JP H0831468B2 JP 15828187 A JP15828187 A JP 15828187A JP 15828187 A JP15828187 A JP 15828187A JP H0831468 B2 JPH0831468 B2 JP H0831468B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- base region
- region
- window
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 ［概要］ ベース引出し電極を設け、外部と内部のベース領域に
分けて形成する製造方法において、内部ベース領域およ
びエミッタ領域を形成するための窓を開けた際、発生す
る基板の段差部の側面に、不純物含有膜から不純物を拡
散させて外部と内部のベース領域の接続を確実にする。
分けて形成する製造方法において、内部ベース領域およ
びエミッタ領域を形成するための窓を開けた際、発生す
る基板の段差部の側面に、不純物含有膜から不純物を拡
散させて外部と内部のベース領域の接続を確実にする。
そうすれば、信頼性・歩留が向上する。
［産業上の利用分野］ 本発明は半導体装置の製造方法に係り、そのうち、特
にベース引出し電極形バイポーラトランジスタの製造方
法に関する。
にベース引出し電極形バイポーラトランジスタの製造方
法に関する。
最近、IC,LSIなどの半導体装置は高性能化するために
すべて高集積化，高密度化する方向に技術開発が進めら
れている。
すべて高集積化，高密度化する方向に技術開発が進めら
れている。
従つて、半導体装置は微細化するためのセルフアライ
ン（自己整合:Self Align）方式の製造方法が採られて
おり、上記のベース引出し電極形バイポーラトランジス
タもセルフアライン方式であるが、このような微細化ト
ランジスタは当然、従来より作製が困難になり、従つ
て、一層信頼性・歩留に留意した製造方法が望まれてい
る。
ン（自己整合:Self Align）方式の製造方法が採られて
おり、上記のベース引出し電極形バイポーラトランジス
タもセルフアライン方式であるが、このような微細化ト
ランジスタは当然、従来より作製が困難になり、従つ
て、一層信頼性・歩留に留意した製造方法が望まれてい
る。
［従来の技術］ セルフアライン技術を利用して、ベース引出し電極形
にし、ベース・エミッタをセルフアラインで形成して微
細化し、高速に動作させる方式の著名なトランジスタ構
造に、SST（Super Self align Technology）構造が知ら
れている。
にし、ベース・エミッタをセルフアラインで形成して微
細化し、高速に動作させる方式の著名なトランジスタ構
造に、SST（Super Self align Technology）構造が知ら
れている。
第３図はそのSST構造に作製したベース引出し電極形
トランジスタの概要断面図を示しており、１はｐ型シリ
コン基板,2はフィールド絶縁膜,3はコレクタ領域,4はベ
ース引出し電極,5はｐ型外部ベース領域,6はｐ型内部ベ
ース領域,7はｎ型エミッタ領域,Bはベース電極,Eはエミ
ッタ電極,Cはコレクタコンタクト電極である。
トランジスタの概要断面図を示しており、１はｐ型シリ
コン基板,2はフィールド絶縁膜,3はコレクタ領域,4はベ
ース引出し電極,5はｐ型外部ベース領域,6はｐ型内部ベ
ース領域,7はｎ型エミッタ領域,Bはベース電極,Eはエミ
ッタ電極,Cはコレクタコンタクト電極である。
第４図（ａ）〜（ｆ）はその従来の形成方法の工程順
断面図を示しており、同図にはベース・エミッタ形成領
域の断面図のみ図示している。同図により順を追つて説
明すると、 第４図（ａ）参照；まず、ｐ型シリコン基板にｎ型埋没
層を熱拡散し、ｎ型エピタキシャル成長層を成長して、
これらの層からなるｎ型コレクタ領域３を画定し、更
に、選択酸化して酸化シリコン（SiO2）膜からなるフィ
ールド絶縁膜２を形成する。
断面図を示しており、同図にはベース・エミッタ形成領
域の断面図のみ図示している。同図により順を追つて説
明すると、 第４図（ａ）参照；まず、ｐ型シリコン基板にｎ型埋没
層を熱拡散し、ｎ型エピタキシャル成長層を成長して、
これらの層からなるｎ型コレクタ領域３を画定し、更
に、選択酸化して酸化シリコン（SiO2）膜からなるフィ
ールド絶縁膜２を形成する。
第４図（ｂ）参照；次いで、その上面に気相成長（CV
D）法によつて多結晶シリコン膜を被着し、これにボロ
ンを注入してｐ型の多結晶シリコン膜４（ベース引出し
電極）とし、更に上面にSiO2膜８を被着し、熱処理して
外部ベース領域５を画定する。尚、この形成工程途中に
おいて、多結晶シリコン膜がベース引出し電極となるよ
うにパターンニングをおこなうが、本図には現われてい
ない。
D）法によつて多結晶シリコン膜を被着し、これにボロ
ンを注入してｐ型の多結晶シリコン膜４（ベース引出し
電極）とし、更に上面にSiO2膜８を被着し、熱処理して
外部ベース領域５を画定する。尚、この形成工程途中に
おいて、多結晶シリコン膜がベース引出し電極となるよ
うにパターンニングをおこなうが、本図には現われてい
ない。
第４図（ｃ）参照；次いで、フォトプロセスによつて内
部ベース形成領域上のSiO2膜８およびベース引出し電極
４をRIE（リアクティブオンエッチ）法でエッチングし
て窓Ｗを開ける。
部ベース形成領域上のSiO2膜８およびベース引出し電極
４をRIE（リアクティブオンエッチ）法でエッチングし
て窓Ｗを開ける。
第４図（ｄ）参照；次いで、熱処理して窓Ｗの底面およ
び側面にSiO2膜９を形成した後、上面からSiO2膜９を透
過させてボロンをイオン注入し、熱処理してｐ型内部ベ
ース領域６を画定する。
び側面にSiO2膜９を形成した後、上面からSiO2膜９を透
過させてボロンをイオン注入し、熱処理してｐ型内部ベ
ース領域６を画定する。
第４図（ｅ）参照；次いで、窓Ｗを含む上面にCVD法でS
iO2膜10を被着し、次に、多結晶シリコン膜11を被着
し、次に、RIE法でエッチングして窓Ｗの側面のみに多
結晶シリコン膜11を残存させ、更に、フォトプロセスに
よつてエミッタ形成領域上のSiO2膜10および９をRIE法
でエッチングしてエミッタ電極窓Ｖを開ける。
iO2膜10を被着し、次に、多結晶シリコン膜11を被着
し、次に、RIE法でエッチングして窓Ｗの側面のみに多
結晶シリコン膜11を残存させ、更に、フォトプロセスに
よつてエミッタ形成領域上のSiO2膜10および９をRIE法
でエッチングしてエミッタ電極窓Ｖを開ける。
第４図（ｆ）参照；次いで、多結晶シリコン膜12を被着
しパターンニングして、エミッタ電極窓Ｖの中に多結晶
シリコン膜からなる電極を形成した後、多結晶シリコン
膜12,11の中に燐をイオン注入し熱処理してｎ型エミッ
タ領域７を画定する。
しパターンニングして、エミッタ電極窓Ｖの中に多結晶
シリコン膜からなる電極を形成した後、多結晶シリコン
膜12,11の中に燐をイオン注入し熱処理してｎ型エミッ
タ領域７を画定する。
以上が従来から実施されているSST構造のベース引出
し電極形バイポーラトランジスタの形成方法の一例であ
る。
し電極形バイポーラトランジスタの形成方法の一例であ
る。
［発明が解決しようとする問題点］ ところで、上記の形成方法において、第４図（ｃ）で
説明した窓Ｗを窓開けする形成工程は、SiO2膜8,p型多
結晶シリコン膜４（ベース引出し電極）とシリコン基板
（正しくはｐ型外部ベース領域５）とのエッチング選択
比が小さいために、シリコン基板のエッチングが避けら
れず、シリコン基板がエッチングされて深い段差部が形
成される。なお、このエッチングには塩素系ガスを反応
ガスとしたRIEが用いられている。
説明した窓Ｗを窓開けする形成工程は、SiO2膜8,p型多
結晶シリコン膜４（ベース引出し電極）とシリコン基板
（正しくはｐ型外部ベース領域５）とのエッチング選択
比が小さいために、シリコン基板のエッチングが避けら
れず、シリコン基板がエッチングされて深い段差部が形
成される。なお、このエッチングには塩素系ガスを反応
ガスとしたRIEが用いられている。
そのような段差部が形成されると、この窓Ｗから内部
ベース領域６をイオン注入し熱処理して形成しても、深
い段差のために外部ベース領域５と内部ベース領域６と
が接続しにくいと云う問題があり、これがSST構造トラ
ンジスタの信頼性および歩留上からの重要な問題となつ
ている。
ベース領域６をイオン注入し熱処理して形成しても、深
い段差のために外部ベース領域５と内部ベース領域６と
が接続しにくいと云う問題があり、これがSST構造トラ
ンジスタの信頼性および歩留上からの重要な問題となつ
ている。
本発明は、このような問題点を解消させる形成方法を
提案するものである。
提案するものである。
［問題点を解決するための手段］ その目的は、内部ベース領域およびエミッタ領域を形
成するための窓を開けた後、窓開けした段差部を含む半
導体基板上に不純物含有膜を被着し、上面より垂直にエ
ッチングして、前記段差部の側面のみに前記不純物含有
膜を残存させる工程、あるいは、窓開けした段差部を含
む半導体基板上に不純物含有膜を被着してそのまま残存
させる工程を経て、次に、内部ベース領域形成用の不純
物をイオン注入し、熱処理して内部ベース領域を形成す
ると同時に、前記不純物含有膜から不純物を段差部側面
に拡散させる工程が含まれる半導体装置の製造方法によ
つて達成される。
成するための窓を開けた後、窓開けした段差部を含む半
導体基板上に不純物含有膜を被着し、上面より垂直にエ
ッチングして、前記段差部の側面のみに前記不純物含有
膜を残存させる工程、あるいは、窓開けした段差部を含
む半導体基板上に不純物含有膜を被着してそのまま残存
させる工程を経て、次に、内部ベース領域形成用の不純
物をイオン注入し、熱処理して内部ベース領域を形成す
ると同時に、前記不純物含有膜から不純物を段差部側面
に拡散させる工程が含まれる半導体装置の製造方法によ
つて達成される。
［作用］ 即ち、本発明はSST構造の製造方法において、窓開け
した際に生じた段差部の側面に、不純物含有膜から不純
物を拡散させて外部と内部のベース領域の接続をはか
る。そうすれば、トランジスタの信頼性・歩留が向上す
る。
した際に生じた段差部の側面に、不純物含有膜から不純
物を拡散させて外部と内部のベース領域の接続をはか
る。そうすれば、トランジスタの信頼性・歩留が向上す
る。
［実施例］ 以下、図面を参照して実施例によつて詳細に説明す
る。
る。
第１図（ａ）〜（ｅ）は本発明にかかる形成方法の工
程順断面図を示している。
程順断面図を示している。
第１図（ａ）参照；まず、従来法と同様に、公知の製法
によって、ｐ型シリコン基板にｎ型埋没層を熱拡散し、
ｎ型エピタキシャル成長層を成長してｎ型コレクタ領域
３を画定し、更に、選択酸化してSiO2膜からなるフィー
ルド絶縁膜２を形成する。
によって、ｐ型シリコン基板にｎ型埋没層を熱拡散し、
ｎ型エピタキシャル成長層を成長してｎ型コレクタ領域
３を画定し、更に、選択酸化してSiO2膜からなるフィー
ルド絶縁膜２を形成する。
第１図（ｂ）参照；次いで、その上面にCVD法によつて
膜厚3000Å程度の多結晶シリコン膜を被着し、これにボ
ロンを注入してｐ型の多結晶シリコン膜４（ベース引出
し電極）とし、更に上面にSiO2膜８を被着し、熱処理し
て外部ベース領域５を画定する。
膜厚3000Å程度の多結晶シリコン膜を被着し、これにボ
ロンを注入してｐ型の多結晶シリコン膜４（ベース引出
し電極）とし、更に上面にSiO2膜８を被着し、熱処理し
て外部ベース領域５を画定する。
第１図（ｃ）参照；次いで、フォトプロセスによつて内
部ベース形成領域上のSiO2膜８およびベース引出し電極
４を塩素系ガスを反応ガスとしたRIE法でエッチングし
て窓Ｗを開ける。その時、シリコン基板（ｐ型外部ベー
ス領域５）に2000Å程度の段差が生じる。
部ベース形成領域上のSiO2膜８およびベース引出し電極
４を塩素系ガスを反応ガスとしたRIE法でエッチングし
て窓Ｗを開ける。その時、シリコン基板（ｐ型外部ベー
ス領域５）に2000Å程度の段差が生じる。
第１図（ｄ）参照；次いで、膜厚500〜1000Åのボロン
有機膜（ポリボロンフイルム膜）20を被着する。
有機膜（ポリボロンフイルム膜）20を被着する。
第１図（ｅ）参照；次いで、塩素系ガスを用いたRIE法
でボロン有機膜20を垂直にエッチングして、窓Ｗの段差
側面のみにボロン有機膜20を残存させ、更に、その上に
CVD法で膜厚2000〜3000ÅのSiO2膜10を被着する。次
に、SiO2膜10を透過させてボロンをイオン注入し、熱処
理してｐ型内部ベース領域６を画定すると共に、ボロン
有機膜20から窓Ｗの側面に熱拡散させてｐ型接続領域21
を形成する。
でボロン有機膜20を垂直にエッチングして、窓Ｗの段差
側面のみにボロン有機膜20を残存させ、更に、その上に
CVD法で膜厚2000〜3000ÅのSiO2膜10を被着する。次
に、SiO2膜10を透過させてボロンをイオン注入し、熱処
理してｐ型内部ベース領域６を画定すると共に、ボロン
有機膜20から窓Ｗの側面に熱拡散させてｐ型接続領域21
を形成する。
第１図（ｆ）参照；次いで、窓Ｗを含む上面にCVD法で
多結晶シリコン膜11を被着し、更に、RIE法でエッチン
グして窓Ｗの側面のみに多結晶シリコン膜11を残存させ
る。次に、フォトプロセスによつてエミッタ形成領域上
のSiO2膜10をRIE法でエッチングしてエミッタ電極窓Ｖ
を開ける。
多結晶シリコン膜11を被着し、更に、RIE法でエッチン
グして窓Ｗの側面のみに多結晶シリコン膜11を残存させ
る。次に、フォトプロセスによつてエミッタ形成領域上
のSiO2膜10をRIE法でエッチングしてエミッタ電極窓Ｖ
を開ける。
第１図（ｇ）参照；次いで、多結晶シリコン膜12を被着
しパターンニングして、エミッタ電極窓Ｖの中に多結晶
シリコン膜からなるエミッタ電極を形成した後、多結晶
シリコン膜12,11の中に燐をイオン注入し熱処理してｎ
型エミッタ領域７を画定する。
しパターンニングして、エミッタ電極窓Ｖの中に多結晶
シリコン膜からなるエミッタ電極を形成した後、多結晶
シリコン膜12,11の中に燐をイオン注入し熱処理してｎ
型エミッタ領域７を画定する。
上記のようにな形成方法によれば、外部ベース領域５
と内部ベース領域６を接続領域21によつて確実に接続す
ることができ、トランジスタの信頼性・歩留を向上させ
て、安定化することができる。
と内部ベース領域６を接続領域21によつて確実に接続す
ることができ、トランジスタの信頼性・歩留を向上させ
て、安定化することができる。
次に、第２図（ａ），（ｂ）は本発明にかかる他の形
成方法の工程順断面図を示している。本例は第１図に示
す形成方法において、第１図（ｄ），（ｅ）で説明した
形成工程を第２図（ａ）に示す形成工程で置き換えた形
成方法で、被着したボロン有機膜20をRIE法でエッチン
グせずに、そのまま全面に残存させる形成方法である。
即ち、 第２図（ａ）参照;n型コレクタ領域３を画定し、フィー
ルド絶縁膜２を形成し、その上にベース引出し電極４お
よびSiO2膜８を形成し、熱処理して外部ベース領域５を
画定し、RIE法でエッチングして窓Ｗを開ける。次い
で、窓を含む全面にボロン有機膜20を被着する。
成方法の工程順断面図を示している。本例は第１図に示
す形成方法において、第１図（ｄ），（ｅ）で説明した
形成工程を第２図（ａ）に示す形成工程で置き換えた形
成方法で、被着したボロン有機膜20をRIE法でエッチン
グせずに、そのまま全面に残存させる形成方法である。
即ち、 第２図（ａ）参照;n型コレクタ領域３を画定し、フィー
ルド絶縁膜２を形成し、その上にベース引出し電極４お
よびSiO2膜８を形成し、熱処理して外部ベース領域５を
画定し、RIE法でエッチングして窓Ｗを開ける。次い
で、窓を含む全面にボロン有機膜20を被着する。
第２図（ｂ）参照；次いで、SiO2膜10を被着し、SiO2膜
10を透過させてボロンをイオン注入し、熱処理してｐ型
内部ベース領域６を画定すると同時に、ボロン有機膜20
から窓Ｗの側面に熱拡散させてｐ型接続領域21を形成す
る。次いで、多結晶シリコン膜11を被着し、更に、RIE
法でエッチングして窓Ｗの側面のみに多結晶シリコン膜
11を残存させ、次に、SiO2膜10をRIE法でエッチングし
てエミッタ電極窓Ｖを開ける。次いで、上記と同様にし
てエミッタ電極窓Ｖの中に多結晶シリコン膜からなるエ
ミッタ電極を形成した後、多結晶シリコン膜12,11の中
に燐イオンを注入し熱処理してｎ型エミッタ領域７を画
定する。これらの工程は第１図で説明した工程とほぼ同
様である。
10を透過させてボロンをイオン注入し、熱処理してｐ型
内部ベース領域６を画定すると同時に、ボロン有機膜20
から窓Ｗの側面に熱拡散させてｐ型接続領域21を形成す
る。次いで、多結晶シリコン膜11を被着し、更に、RIE
法でエッチングして窓Ｗの側面のみに多結晶シリコン膜
11を残存させ、次に、SiO2膜10をRIE法でエッチングし
てエミッタ電極窓Ｖを開ける。次いで、上記と同様にし
てエミッタ電極窓Ｖの中に多結晶シリコン膜からなるエ
ミッタ電極を形成した後、多結晶シリコン膜12,11の中
に燐イオンを注入し熱処理してｎ型エミッタ領域７を画
定する。これらの工程は第１図で説明した工程とほぼ同
様である。
このようにして、接続領域21を形成して確実に外部ベ
ース領域５と内部ベース領域６とを接続するものであ
る。なお、このボロン有機膜20は比較的絶縁性が良いの
で、そのまま介在させても悪影響はない。
ース領域５と内部ベース領域６とを接続するものであ
る。なお、このボロン有機膜20は比較的絶縁性が良いの
で、そのまま介在させても悪影響はない。
且つ、上記実施例では不純物含有膜としてボロン有機
膜20を使用したが、その代わりにボロンシリケートガラ
ス（BSG）膜を使用しても良い。また、上記の形成法はn
pnトランジスタの例であるが、pnpトランジスタにも利
用が可能なことは勿論である。その場合には、不純物含
有膜として燐シリケートガラス（PSG）膜，砒素ガラス
膜，ボロン砒素ガラス膜が考えられる。
膜20を使用したが、その代わりにボロンシリケートガラ
ス（BSG）膜を使用しても良い。また、上記の形成法はn
pnトランジスタの例であるが、pnpトランジスタにも利
用が可能なことは勿論である。その場合には、不純物含
有膜として燐シリケートガラス（PSG）膜，砒素ガラス
膜，ボロン砒素ガラス膜が考えられる。
［発明の効果］ 以上の説明から明らかなように、本発明によればベー
ス引出し形バイポーラトランジスタの信頼性および歩留
が向上して、ICの品質・歩留の安定に貢献するものであ
る。
ス引出し形バイポーラトランジスタの信頼性および歩留
が向上して、ICの品質・歩留の安定に貢献するものであ
る。
第１図（ａ）〜（ｇ）は本発明にかかる形成方法の工程
順断面図、 第２図（ａ），（ｂ）は本発明にかかる他の形成方法の
工程順断面図、 第３図は本発明を適用するベース引出し形トランジスタ
概要断面図、 第４図（ａ）〜（ｆ）は従来の形成方法の形成工程順断
面図である。 図において、 １はｐ型シリコン基板、２はフィールド絶縁膜、 ３はｎ型コレクタ領域、 ４はベース引出し電極（ｐ型多結晶シリコン膜）、 ５は外部ベース領域、６は内部ベース領域、 ７はエミッタ領域、 8,9,10はSiO2膜、 11,12は多結晶シリコン膜、 20はボロン有機膜、21は接続領域 を示している。
順断面図、 第２図（ａ），（ｂ）は本発明にかかる他の形成方法の
工程順断面図、 第３図は本発明を適用するベース引出し形トランジスタ
概要断面図、 第４図（ａ）〜（ｆ）は従来の形成方法の形成工程順断
面図である。 図において、 １はｐ型シリコン基板、２はフィールド絶縁膜、 ３はｎ型コレクタ領域、 ４はベース引出し電極（ｐ型多結晶シリコン膜）、 ５は外部ベース領域、６は内部ベース領域、 ７はエミッタ領域、 8,9,10はSiO2膜、 11,12は多結晶シリコン膜、 20はボロン有機膜、21は接続領域 を示している。
Claims (2)
- 【請求項１】ベース引出し電極を設け、ベース領域を外
部と内部とに分けて形成する半導体装置の製造方法にお
いて、 ベース引出し電極および外部ベース領域を形成し、前記
ベース引出し電極をエッチングして、内部ベース領域お
よびエミッタ領域を形成するための窓を開ける工程、 次いで、窓開けした段差部を含む半導体基板上に不純物
含有膜を被着し、上面より垂直にエッチングして、前記
段差部の側面のみに前記不純物含有膜を残存させる工
程、 次いで、内部ベース領域形成用の不純物をイオン注入
し、熱処理して内部ベース領域を形成すると同時に、前
記不純物含有膜から不純物を段差部側面に拡散させる工
程が含まれてなることを特徴とする半導体装置の製造方
法。 - 【請求項２】ベース引出し電極を設け、ベース領域を外
部と内部とに分けて形成する半導体装置の製造方法にお
いて、 ベース引出し電極および外部ベース領域を形成し、前記
ベース引出し電極をエッチングして、内部ベース領域お
よびエミッタ領域を形成するための窓を開ける工程、 次いで、窓開けした段差部を含む半導体基板上に不純物
含有膜を被着する工程、 次いで、内部ベース領域形成用の不純物をイオン注入
し、熱処理して内部ベース領域を形成すると同時に、前
記不純物含有膜から不純物を段差部側面に拡散させる工
程が含まれてなることを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15828187A JPH0831468B2 (ja) | 1987-06-24 | 1987-06-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15828187A JPH0831468B2 (ja) | 1987-06-24 | 1987-06-24 | 半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPH012361A JPH012361A (ja) | 1989-01-06 |
| JPS642361A JPS642361A (en) | 1989-01-06 |
| JPH0831468B2 true JPH0831468B2 (ja) | 1996-03-27 |
Family
ID=15668169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15828187A Expired - Fee Related JPH0831468B2 (ja) | 1987-06-24 | 1987-06-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831468B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0758120A (ja) * | 1993-08-11 | 1995-03-03 | Nec Corp | 半導体装置及びその製造方法 |
| WO1999052138A1 (en) * | 1998-04-08 | 1999-10-14 | Aeroflex Utmc Microelectronic Systems Inc. | A bipolar transistor having low extrinsic base resistance |
-
1987
- 1987-06-24 JP JP15828187A patent/JPH0831468B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| ＩＢＭＴｅｃｈｎｉｃａｌＤｉｓｃｌｏｓｕｒｅＢｕｌｌｅｔｉｎＶｏｌ．２６，Ｎｏ．７Ａ，Ｄｅｃｅｍｂｅｒ１９８３，ＰＰ．３１８５−３１８７ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS642361A (en) | 1989-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| US5488002A (en) | Method for manufacturing self-aligned bipolar transistors using double diffusion | |
| JPS6252963A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH07142498A (ja) | 半導体装置およびその製造方法 | |
| JPH0340938B2 (ja) | ||
| JP2565162B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| JPH0831468B2 (ja) | 半導体装置の製造方法 | |
| JP2652995B2 (ja) | 半導体装置およびその製造方法 | |
| JPH012361A (ja) | 半導体装置の製造方法 | |
| JP3173048B2 (ja) | 半導体装置 | |
| JP2920912B2 (ja) | 半導体装置の製造方法 | |
| JPH0722431A (ja) | バイポ−ラトランジスタの製造方法 | |
| JP2817213B2 (ja) | 半導体装置の製造方法 | |
| JPH0338742B2 (ja) | ||
| JPS60244036A (ja) | 半導体装置とその製造方法 | |
| JPS61251165A (ja) | Ｂｉ−ＭＩＳ集積回路の製造方法 | |
| JP2792094B2 (ja) | 半導体装置の製造方法 | |
| JP4213298B2 (ja) | 半導体装置の製造方法 | |
| JPH01181463A (ja) | 半導体装置の製造方法 | |
| JPH0547774A (ja) | 半導体装置の製造方法 | |
| JPH034539A (ja) | 半導体装置及びその製造方法 | |
| JPH05283623A (ja) | ＢｉＣＭＯＳ集積回路装置の製造方法 | |
| JPH0240921A (ja) | バイポーラトランジスタの製造方法 | |
| JPH0810696B2 (ja) | 半導体装置の製造方法 | |
| JPS61274323A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |