KR100564621B1 - 버퍼형 메모리 모듈 패키지 및 이를 포함하는 버퍼형메모리 모듈 스택 패키지 - Google Patents

버퍼형 메모리 모듈 패키지 및 이를 포함하는 버퍼형메모리 모듈 스택 패키지 Download PDF

Info

Publication number
KR100564621B1
KR100564621B1 KR1020040024019A KR20040024019A KR100564621B1 KR 100564621 B1 KR100564621 B1 KR 100564621B1 KR 1020040024019 A KR1020040024019 A KR 1020040024019A KR 20040024019 A KR20040024019 A KR 20040024019A KR 100564621 B1 KR100564621 B1 KR 100564621B1
Authority
KR
South Korea
Prior art keywords
buffer
package
memory
substrate
memory module
Prior art date
Application number
KR1020040024019A
Other languages
English (en)
Other versions
KR20050098598A (ko
Inventor
이종주
송영희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040024019A priority Critical patent/KR100564621B1/ko
Priority to US11/033,845 priority patent/US7821127B2/en
Publication of KR20050098598A publication Critical patent/KR20050098598A/ko
Application granted granted Critical
Publication of KR100564621B1 publication Critical patent/KR100564621B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

버퍼 칩 및 다수의 메모리 칩을 포함하는 버퍼형 메모리 모듈 패키지에 대하여 개시한다. 본 발명의 실시예에 따른 버퍼형 메모리 모듈 패키지는 버퍼 칩용 기판, 버퍼 칩, 다수의 메모리 패키지 및 외부 연결 단자를 포함한다. 버퍼 칩용 기판은 버퍼 접속 단자 및 메모리 접속 단자를 구비한다. 그리고, 버퍼 칩은 버퍼 접속 단자와 전기적으로 연결되도록 버퍼 칩용 기판의 제1 영역에 실장되어 있다. 그리고, 다수의 메모리 패키지는 메모리 접속 단자와 전기적으로 연결되도록 버퍼 칩용 기판의 제2 영역에 탑재되어 있다. 그리고, 외부 연결 단자는 버퍼 칩용 기판의 밑면의 제3 영역에 형성되어 있다. 버퍼형 메모리 모듈 스택 패키지도 개시한다.
반도체, 패키지, 메모리 모듈, DIMM, 버퍼 칩

Description

버퍼형 메모리 모듈 패키지 및 이를 포함하는 버퍼형 메모리 모듈 스택 패키지{Buffered memory module package and module-stacked package comprising the module package}
도 1은 IC칩셋과 다수의 버퍼형 디램 모듈을 포함하는 컴퓨터 시스템의 포인트간 신호 전달 체계를 보여주는 개념도이다.
도 2는 종래 기술에 따른 버퍼형 디램 모듈 패키지에 대한 개략적인 평면도이다.
도 3은 본 발명에 따른 버퍼형 디램 모듈 패키지의 구성을 보여주는 구성도이다.
도 4a 및 도 4b는 버퍼형 디램 모듈 패키지의 버퍼 패키지에 대한 예를 보여주는 개략적인 측면도이다.
도 5는 본 발명의 제1 실시예에 따른 버퍼형 디램 모듈 패키지에 대한 개략적인 사시도이다.
도 6a 및 도 6b는 도 5에 도시된 버퍼형 디램 모듈 패키지의 버퍼 칩용 기판에 대한 평면도 및 단면도이다.
도 7은 본 발명의 제2 실시예에 따른 버퍼형 디램 모듈 패키지에 대한 개략적인 사시도이다.
도 8a 및 도 8b는 도 7에 도시된 버퍼형 디램 모듈 패키지의 버퍼 칩용 기판에 대한 평면도 및 단면도이다.
도 9a는 본 발명의 제3 실시예에 따른 버퍼형 디램 모듈 패키지에 대한 개략적인 사시도이다.
도 9b는 도 9a에 도시된 버퍼형 디램 모듈 패키지의 버퍼 칩용 기판에 대한 평면도이다.
도 10a는 본 발명의 제4 실시예에 따른 버퍼형 디램 모듈 패키지에 대한 개략적인 사시도이다.
도 10b는 도 10a에 도시된 버퍼형 디램 모듈 패키지의 버퍼 칩용 기판에 대한 평면도이다.
도 11는 본 발명에 따른 버퍼형 디램 모듈 스택 패키지의 구성을 보여주는 구성도이다.
도 12a는 본 발명의 제5 실시예에 따른 버퍼형 디램 모듈 스택 패키지의 버퍼 칩용 기판에 대한 평면도이다.
도 12b는 도 12a의 ZZ' 라인을 따라 취한 단면도이다.
도 13은 본 발명의 실시예에 따라 제조된 4개의 버퍼형 디램 모듈 패키지로 구성된 버퍼형 디램 모듈 스택 패키지에 대한 측면도이다.
본 발명은 반도체 장치의 패키지에 대한 것으로, 보다 구체적으로는 하나 또는 그 이상의 버퍼형 메모리 모듈에 대한 패키지(buffered memory module package)에 대한 것이다.
컴퓨터 시스템은 일반적으로 다수의 메모리 모듈 및 이에 연결된 하나 이상의 집적회로 칩셋(Integrated Circuits Chipset, 이하 'IC칩셋'이라 한다)을 포함한다. 메모리 모듈과 IC칩셋은 메모리 인터페이스(memory interface)를 사용하여 연결되어 있으며, 메모리 인터페이스는 양자간의 통신을 제공한다. 그런데, 컴퓨터 시스템은 지속적으로 고성능화, 멀티-태스킹(multi-tasking)화 및 초고속화되고 있다. 이에 따라서 메모리의 용량도 점점 커지고 있다. 뿐만 아니라, 고용량의 메모리가 IC칩셋과 고속으로 통신할 수 있도록, 메모리 인터페이스의 구성도 점차적으로 개선되고 있다.
고속 및 고용량의 컴퓨터 시스템에서는 IC칩셋의 동작 주파수가 증가하고 IC칩셋과 연결되어 있는 메모리 모듈의 수도 증가한다. 그런데, 종래의 컴퓨터 시스템은 IC칩셋과 연결되는 시스템 보드(system board) 상의 채널에 대하여 각각의 메모리 모듈이 직접 연결되는 구성을 가지고 있다. 그러나, 이러한 시스템 채널의 구성은 고속 동작을 뒷받침하는데 일정한 한계를 보이고 있다. 예컨대, 상기한 구성으로는 컴퓨터 시스템의 동작 속도를 초당 기가(Giga-Transfer-Per-Second, GTPS)급 이상으로 향상시킬 수가 없다.
고용량 디램 모듈을 포함하는 컴퓨터 시스템의 고속 동작을 구현하기 위하여 제안된 한 가지 방법은 메모리 인터페이스에 버퍼(buffer)를 두는 방법이다(이하, 버퍼가 포함된 메모리 모듈을 '버퍼형 메모리 모듈'이라 한다). 메모리 인터페이스에 메모리 버퍼(memory buffer)를 두면, 버퍼형 메모리 모듈을 구성하는 메모리 칩들과 IC칩셋 사이에 포인트간 신호 전달 체계(point-to-point signal scheme)의 구현이 가능하다. 따라서, 고용량의 버퍼형 메모리 모듈에서는 GTPS급 이상의 빠른 속도를 지원하여, 컴퓨터 시스템의 동작 속도를 향상시킬 수가 있다.
도 1에는 IC칩셋(100)과 다수의 버퍼형 디램 모듈(200a 내지 200d)을 포함하는 컴퓨터 시스템의 포인트간 신호 전달 체계를 보여주는 개념도가 도시되어 있다. 상기 디램 모듈(200a 내지 200d)은 완전 버퍼형 듀얼-인라인-메모리 모듈(fully Buffered Dual-Inline-Memory-Module, 이하, 'BDIMM'이라 한다)이다. 컴퓨터 시스템은 통상적으로 하나의 IC칩셋(100) 및 다수의 BDIMM(200a 내지 200d)을 포함한다.
도 1을 참조하면, 각각의 BDIMM, 예컨대 제1 BDIMM(200a)은 제1 버퍼(210a) 및 1군의 제1 디램(220a)을 포함하여 구성된다. 그리고, 제2 BDIMM(200b) 내지 제4 BDIMM(200d)은 각각 제2 버퍼(210b) 내지 제4 버퍼(210d) 및 1군의 제2 디램(220b) 내지 1군의 제4 디램(220d)을 포함하여 구성된다. 컴퓨터 시스템의 포인트간 신호 전달 체계의 구현이 가능하도록 제1 버퍼(210a)는 칩셋(100)과 1군의 제1 디램(220a) 사이에서, 그리고 칩셋(100)과 제2 버퍼(210b) 사이에서 통신 중계기와 같은 역할을 한다. 그리고, 제2 버퍼(210b)는 제1 버퍼(210a)와 제2 디램(220b) 사이에서, 그리고 제1 버퍼(210a)와 제3 버퍼(210c) 사이에서 통신 중계기와 같은 역할을 한다. 따라서, 제1 버퍼(210a)는 칩셋(100), 1군의 제1 디램(220a) 및 제2 버 퍼(210b)와 전기적으로 접속한다. 그리고, 제2 버퍼(210b) 내지 제4 버퍼(210c)는 각각 제2 디램 내지 제4디램(220b 내지 220d) 및 인접한 메모리 모듈의 버퍼(예컨대, 제2 버퍼(210b)의 경우에는 제1 버퍼(210a) 및 제3 버퍼(220a))와 전기적으로 접속한다.
도 2에는 종래 기술에 따른 BDIMM 패키지(300)에 대한 평면도가 도시되어 있다. 도 2에 도시되어 있는 BDIMM 패키지(300)는 도 1의 BDIMM (200a 내지 200d) 각각을 모듈용 기판(302)에 패키지로 구현한 것이다.
도 2를 참조하면, BDIMM 패키지(300)는 모듈용 기판(302), 컨넥터(connector, 304), 버퍼 칩 패키지(310) 및 1군의 디램 패키지(320)를 포함한다. 1군의 디램 패키지(320)는 4개의 디램 칩, 8개의 디램 칩(오류 정정 코드(Error Correction Code, ECC)용 칩을 포함하는 경우에는 9개) 또는 16개의 디램 칩(오류 정정 코드용 칩을 포함하는 경우에는 18개)을 포함할 수 있는데, 도시된 예는 총 18개의 칩을 포함하는 경우이다. 이 경우, 1군의 디램 패키지(320)는 도 2에 도시된 모듈용 기판(302)의 앞면에 8개의 디램 패키지 및 ECC 패키지(이하, '디램 패키지'라 한다)가 탑재되어 있으며, 모듈용 기판(302)의 뒷면에도 총 10개의 디램 패키지가 탑재되어 있다.이하에서는 설명의 편의상 제1 BDIMM(도 1의 200a)을 예로 들어서 설명한다.
도 2를 참조하면, 모듈용 기판(302)의 앞면과 뒷면에는 접속 단자가 형성되어 있다. 모듈용 기판(302)의 앞면에는 디램 패키지(320)용 접속 단자(미도시)와 버퍼 패키지(310)용 접속 단자(미도시)가 형성되어 있고, 그 뒷면에는 디램 패키지 용 접속 단자가 형성되어 있다. 그리고, 모듈용 기판(302)의 내부에는 다수의 금속 배선 패턴(미도시)이 형성되어 있다. 상기 금속 배선 패턴은 디램 패키지(320)용 접속 단자와 버퍼 패키지(310)용 접속 단자를 전기적으로 연결하는 디램 연결용 금속 배선 패턴(이하, '메모리 연결 배선'이라 한다), 버퍼 패키지(310)용 접속 단자와 컨넥터(304)의 컨넥터 핀을 전기적으로 연결하는 외부 연결용 금속 배선 패턴(이하, '외부 연결 배선'이라 한다)을 적어도 포함한다.
그리고, 모듈용 기판(302)의 높이(h1)는 버퍼 패키지(310)의 크기 및 컨넥터(304)의 크기를 고려할 때, 통상적으로 약 3 내지 3.5cm 정도가 된다. 그리고, 모듈용 기판(302)의 길이(l1)는 적어도 15cm 이상이다. 이러한 모듈용 기판(302)은 컨넥터(304) 부분이 시스템 보드에 삽입되어 탑재된다. 따라서, 상기한 것과 같은 구성을 가진 BDIMM(300) 패키지를 포함하는 컴퓨터 시스템은 전체 높이가 최소한 3cm 이상이 되며, 길이는 15cm 이상이 된다.
계속해서 도 2를 참조하면, 컨넥터 핀(304)들은 모듈용 기판(302)의 일 측면 또는 양 측면에 형성되어 있다. 그리고, 컨넥터 핀(304)들은 시스템 보더에 삽입되어 조립될 수 있는 구조로 형성되어 있는데, 상기 컨넥터 핀(304)들은 모듈용 기판(302)의 외부 접속 단자로서의 역할을 한다. 전술한 바와 같이, 컨넥터 핀은 상기 외부 연결 배선과 연결되어 있다. 그러므로, 컨텍터 핀은 칩셋(100)과 전기적으로 연결되는 제1 컨넥터 핀 및 제2 버퍼(210b)와 전기적으로 연결되는 제2 컨넥터 핀으로 구성된다.
계속해서 도 2를 참조하면, 버퍼 패키지(310)가 모둘용 기판(302) 상에 탑재되어 있다. 버퍼 패키지(310)는 버퍼 칩(314), 버퍼 칩용 기판(312) 및 버퍼 패키지(310)의 외부 연결 단자(미도시)를 포함한다. 버퍼 칩(314)은 버퍼 칩용 기판(312)과의 전기적 연결을 위한 범프(bump, 미도시)를 포함할 수 있다.
버퍼 칩용 기판(312)은 범퍼가 연결되는 접속 단자(미도시) 및 그 기판의 내부에 형성된 금속 배선 패턴(미도시)을 포함한다. 금속 배선 패턴은 접속 단자와 버퍼 패키지(310)의 외부 연결 단자를 전기적으로 연결한다. 외부 연결 단자가 상대적으로 많은 볼 그리드 어레이(Ball Grid Array, BGA) 패키지 또는 핀 그리드 어레이(Pin Grid Array, PGA) 패키지를 주로 버퍼 패키지(310)로서 사용한다. 왜냐하면, 버퍼 패키지(310)의 외부 연결 단자, 즉 솔더 볼(solder ball) 또는 핀(pin)은 모듈용 기판(302)의 버퍼 패키지용 접속 단자를 통하여 상기 버퍼 칩용 기판(312)의 메모리 연결 배선 및 외부 연결 배선 전부와 전기적으로 연결되어야 하기 때문이다.
따라서, 모듈용 기판(302)의 버퍼 패키지(310)용 접속 단자의 개수는 상당히 많다. 뿐만 아니라 솔더 볼 또는 핀의 개수가 많기 때문에 버퍼 패키지 기판(312)의 크기는 버퍼 칩(314)에 비하여 상당히 크다. 이것은 전체 BBIMM 패키지(300)의 크기를 증가시키는 원인이 된다.
뿐만이 아니라 버퍼 칩(314)의 범프와 버퍼 칩용 기판(312)의 외부 연결 단자를 전기적으로 연결하는 버퍼 패키지(310)의 금속 배선 패턴은 밀도가 높고 상당히 복잡하다. 따라서, 현재에는 버퍼 패키지 기판(312)으로 값비싼 빌드-업 기판(build-up substrate)을 많이 사용한다. 이러한 빌드-업 기판은 그 내부에 다수의 쓰루 홀(through hole)이 형성된 코아 층(core layer)을 포함한다. 그런데, 상기한 바와 같이 버퍼 패키지(310)의 금속 배선 패턴이 밀도가 높아서 상당히 복잡하기 때문에, 상기 코아 층에 상대적으로 많은 수의 쓰루 홀을 형성해야 한다. 이것은 버퍼 패키지 기판(312)을 제조하는 공정의 난이도를 증가시킬 뿐만이 아니라 빌드-업 기판을 사용하는 패키지의 전기적 특성 확보를 어렵게 함으로써 신뢰도를 떨어뜨리는 단점이 있다.
그리고, 상기한 BDIMM 패키지(300)는 전술한 바와 같이 높이(h1)와 길이(l1)의 차이가 상당히 큰 직사각형 모양이다. 그런데, 상기한 BDIMM 패키지 모양은 각각의 디램 패키지(320)에서 버퍼 패키지(310)에 이르는 배선의 길이를 균일하게 설계하기가 어려우며, 그 길이가 긴 단점이 있다. 예컨대, 디램 패키지(320) 중에서 가장 바깥쪽에 탑재되어 디램 패키지는 버퍼 패키지(310) 옆에 탑재되어 있는 디램 패키지에 비하여 거리가 상당히 멀어져서, 바깥쪽 디램 패키지에 연결되는 금속 연결 배선의 길이가 상대적으로 길 수 밖에 없다. 따라서, 데이터 신호 배선들에 대해서는 가장 길이가 긴 배선을 기준으로, 전체 배선의 길이를 맞추어야 한다. 금속 연결 배선의 길이가 증가하면 저항과 같은 배선의 기생 성분들이 증가하는 등 전기적 특성이 좋지 못한 단점이 있다. 그리고, 거리의 차이에 따라서, 모듈용 기판(302) 내의 어드레스/커맨드(address/command)용 금속 연결 배선의 길이도 그 만큼 차이가 난다. 그 결과, 디램 패키지(320)의 위치에 따라서 금속 연결 배선의 길이 및 기생 성분에 차이가 생기기 때문에, 각 디램 패키지의 위치에서의 신호 타이밍(timing budget) 제어에 많은 어려움이 있다.
또한, 상기한 BDIMM 패키지(300) 여러 개를 시스템 보더에 삽입하여 다수의 디램 모듈을 포함하는 컴퓨터 시스템을 구성하는 경우에, BDIMM 패키지(300)의 개수에 따라서 시스템 보더의 면적도 증가해야 한다. 이것은 다수의 BDIMM 패키지(300)가 일정한 간격으로 이격되어 시스템 보더에 삽입되기 때문이다. 따라서, BDIMM 모듈을 포함하는 컴퓨터 시스템의 용량 확장은 곧 시스템 보더의 면적 증가를 가져온다. 그러므로, 대용량의 디램 모듈을 포함하는 소형 컴퓨터 시스템을 제조하는 것은 현실적으로 용이하지가 않다.
본 발명이 이루고자 하는 기술적 과제는 버퍼와 디램 모듈을 구성하는 다수의 디램 사이의 거리를 짧게 균일화시킴으로써, 전기적 특성이 향상된 버퍼형 메모리 모듈 패키지를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 버퍼 칩용 기판의 외부 접속 단자의 수와 버퍼 칩용 기판의 상, 하를 연결하는 금속 배선 패턴의 밀도를 감소시킴으로써 빌드-업 패키지 기판을 사용하는 버퍼형 메모리 모듈 패키지의 전기적 신뢰도가 높을 뿐만이 아니라 빌드-업 패키지 기판의 제조 공정 난이도를 낮출 수 있는 버퍼형 메모리 모듈 패키지를 제공하는데 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 다수의 버퍼형 메모리 모듈 패키지를 포함하는 컴퓨터 시스템의 메모리 용량 확장이 용이할 뿐만이 아니라 전 체 컴퓨터 시스템의 크기를 감소시킬 수 있고, 시스템 보더의 구성 효율을 향상시킬 수 있는 버퍼형 메모리 모듈 패키지를 제공하는데 있다.
상기한 기술적 과제를 달성하기 위한 본 발명에 따른 버퍼형 메모리 모듈 패키지는 버퍼 칩용 기판과 모듈용 기판을 별도로 사용하지 않는다. 대신, 버퍼 칩용 기판(또는 모듈 패키지용 기판)에 버퍼 칩을 실장할 뿐만이 아니라 디램 패키지를 탑재함으로써, 하나의 기판이 버퍼 칩용 기판과 모듈용 기판으로서 기능을 동시에 수행한다.
전술한 바와 같이, 일반적으로 버퍼형 메모리 모듈의 버퍼 칩은 IC칩셋, 다수의 메모리 칩 및/또는 인접한 버퍼형 메모리 모듈의 버퍼 칩과 1 : 1로 통신을 한다. 예컨대 고속으로 동작을 하는 고용량의 컴퓨터 시스템(예컨대, 서버(server)에 구비된 버퍼형 디램 모듈의 경우에는, 외부 접속 단자가 적어도 500개 이상은 필요하다. 즉, 버퍼 칩이 실장되는 버퍼 칩용 기판에는 솔더 볼이나 핀이 적어도 500개 이상 요구된다. 이 때문에, 버퍼 칩용 기판의 크기는 버퍼 칩의 크기에 비하여 상당히 크다. 본 발명에서는 종래와 같은 크기 또는 이보다 조금 더 큰 버퍼 칩용 기판 상에 버퍼 칩을 실장할 뿐만이 아니라 메모리 칩 패키지를 탑재하거나 메모리 칩을 실장한다.
상기한 본 발명의 일 실시예에 따른 버퍼형 메모리 모듈 패키지는 버퍼 패키지와 다수의 메모리 패키지를 포함한다. 상기 버퍼 패키지는 버퍼 칩, 상기 버퍼 칩이 실장된 버퍼 칩용 기판 및 상기 버퍼 칩용 기판의 외부 연결 단자를 포함하고, 상기 다수의 메모리 패키지는 상기 버퍼 패키지 상에 실장되거나 탑재되어 있다. 이 경우, 상기 버퍼 패키지는 볼 그리드 어레이형 패키지 또는 핀 그리드 어레이형 패키지일 수 있으며, 상기 버퍼 칩은 상기 버퍼 칩 기판의 외부 연결 단자가 위치하는 상기 버퍼 칩 기판의 면과 동일한 면이나 또는 반대쪽 면에 위치할 수 있다.
상기한 본 발명의 다른 실시예에 따른 버퍼형 메모리 모듈 패키지는 모듈 패키지 기판, 버퍼 칩, 메모리 패키지 및 메모리 모듈의 외부 연결 단자를 포함한다. 상기 버퍼형 메모리 모듈 패키지는 다수의 디커플링 커패시터(decoupling capacitor)를 더 포함할 수도 있다.
상기 모듈 패키지 기판은 상기 버퍼 칩과 전기적으로 연결되는 버퍼 접속 단자 및 상기 다수의 메모리 패키지 각각과 전기적으로 연결되는 메모리 접속 단자를 구비한다. 상기 버퍼 칩은 상기 버퍼 접속 단자와 전기적으로 연결되도록 상기 모듈 패키지 기판의 제1 영역에 실장된다. 상기 메모리 패키지는 상기 메모리 접속 단자와 전기적으로 연결되도록 상기 모듈 패키지 기판의 제2 영역에 탑재된다. 그리고, 상기 외부 연결 단자는 상기 모듈 패키지 기판의 밑면의 제3 영역에 형성된다.
상기한 실시예의 일 측면에 의하면, 상기 메모리 패키지는 상기 모듈 패키지 기판의 윗면에 탑재될 수 있고, 상기 버퍼 칩은 상기 모듈 패키지 기판의 윗면에 실장되거나 밑면에 실장될 수도 있다.
상기한 실시예의 다른 측면에 의하면, 상기 모듈 패키지 기판의 내부에는 금 속 연결 배선이 형성되어 있을 수 있는데, 상기 금속 연결 배선은 메모리 연결 배선 및 외부 연결 배선을 포함한다. 상기 메모리 연결 배선은 상기 버퍼 접속 단자의 일부와 상기 메모리 접속 단자를 전기적으로 연결하고, 상기 외부 연결 배선은 상기 버퍼 접속 단자의 다른 일부와 메모리 모듈의 상기 외부 연결 단자를 전기적으로 연결한다. 본 실시예에 의하면, 상기 메모리 접속 단자와 상기 외부 연결 단자를 직접적으로 연결하는 금속 연결 배선은 필요가 없다.
또한, 상기 메모리 연결 배선은 상기 모듈 패키지 기판의 상부에 형성되어 있는데, 예컨대 상기 모듈 패키지 기판이 그 내부에 다수의 쓰루-홀(through-hole)이 형성되어 있는 코아층(core layer)을 포함하는 빌드-업(build-up) 기판인 경우, 상기 외부 연결 배선은 상기 코아층을 통과하지만, 상기 메모리 연결 배선은 상기 코아층을 통과하지 않는다. 반대로, 외부 연결 배선은 모듈 패키지 기판의 하부에 형성되어 있어 상기 코아층을 통과하지 않지만, 상기 메모리 연결 배선은 상기 코아층을 통과할 수도 있다.
상기한 본 발명의 또 다른 실시예는 2개 이상의 버퍼형 메모리 모듈 패키지가 적층되어 있는 버퍼형 메모리 모듈 스택 패키지에 관한 것이다. 상기 버퍼형 메모리 모듈 스택 패키지는 상기 제1 버퍼형 메모리 모듈 패키지 및 상기 제1 버퍼형 메모리 모듈 패키지 상에 탑재되어 있는 제2 버퍼형 메모리 모듈 패키지를 포함한다. 여기서 상기 제1 버퍼형 메모리 모듈 패키지와 상기 제2 버퍼형 메모리 모듈 패키지는 동일한 형태일 수 있다. 그리고, 상기 제1 및 제2 버퍼형 메모리 모듈 패키지 각각은 모듈 패키지 기판, 버퍼 칩, 다수의 메모리 패키지, 제1 외부 연결 단 자 및 제2 외부 연결 단자를 구비한다. 상기 모듈 패키지 기판은 상기 버퍼 칩과 전기적으로 연결되는 버퍼 접속 단자, 상기 다수의 메모리 칩 패키지 각각과 전기적으로 연결되는 메모리 접속 단자 및 상기 제2 외부 연결 단자와 전기적으로 연결되는 배선 연결 패드를 구비한다. 상기 버퍼 칩은 상기 버퍼 접속 단자와 전기적으로 연결되도록 상기 모듈 패키지 기판의 제1 영역에 실장된다. 상기 다수의 메모리 칩 패키지는 상기 메모리 접속 단자와 전기적으로 연결되도록 상기 모듈 패키지 기판의 제2 영역에 탑재된다. 상기 제1 외부 연결 단자는 상기 모듈 패키지 기판의 밑면의 제3 영역에 형성되어 있다. 그리고, 상기 제2 외부 연결 단자는 상기 모듈 패키지 기판의 윗면의 제4 영역에 형성되어 있다.
상기한 실시예의 일 측면에 의하면, 상기 제2 외부 연결 단자는 소켓(socket) 타입이고, 상기 제2 버퍼형 메모리 모듈 패키지의 상기 제1 외부 연결 단자는 볼 또는 핀 타입이며, 상기 제2 버퍼형 메모리 모듈 패키지의 상기 제1 외부 연결 단자가 상기 제1 버퍼형 메모리 모듈 패키지의 상기 제2 외부 연결 단자에 삽입되어 서로 전기적으로 연결되어 있다. 이 경우, 상기 다수의 메모리 칩 패키지는 상기 모듈 패키지 기판의 윗면에 탑재되고, 상기 버퍼 칩은 상기 모듈 패키지 기판의 윗면 또는 밑면에 실장되며, 소켓 타입의 상기 제2 외부 연결 단자는 상기 모듈 패키지 기판의 윗면에 위치하는 상기 다수의 메모리 패키지 및/또는 상기 버퍼 칩의 바깥쪽에 위치할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세하게 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수 있다. 오히려 여기서 소개되는 실시예들은 본 발명의 기술적 사상이 철저하고 완전하게 개시될 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위하여 예시적으로 제공되어지는 것들이다. 도면에 있어서, 층의 두께 및/또는 영역들의 크기 등은 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조 번호는 동일한 구성요소를 나타낸다.
본 발명은 고속 동작을 하는 종래의 BDIMM 패키지를 대체하는 버퍼형 메모리 모듈 패키지를 기존의 스택 패키지(stack package) 기술을 적용하여 구현하는 것이다. 본 발명에 따른 버퍼형 메모리 모듈 패키지의 기본 구조는 도 3에 도시되어 있다.
도 3을 참조하면, 버퍼형 메모리 모듈 패키지(400)는 버퍼 패키지(410) 및 상기 버퍼 패키지 상에 적층되어 있는 다수의 메모리 패키지(440)를 포함한다. 버퍼형 메모리 모듈 패키지(400)의 외부 접속 단자는 솔더 볼 타입(도 3의 왼쪽)이거나 핀 타입(도 3의 오른쪽)일 수 있으며, 다른 형태의 외부 접속 단자도 사용이 가능하다. 전자의 경우에, 시스템 보드에 탑재할 때 솔더링(soldering)을 통하여 직접 시스템 보더 상에 표면 탑재(surface mounting)를 하거나 번-인(burn-in)에 사용되는 형태의 소켓(socket)을 사용하여 시스템 보드에 장착한다. 그리고 후자의 경우에는 시스템 보드에 탑재할 때, 프로세서 칩(processor chip) 등에서 사용하는 핀 그리드 어레이(Pin Grid Array, PGA)용 소켓을 사용할 수 있다. 이하에서 설명하는 본 발명의 실시예들에서는, 버퍼형 메모리 모듈 패키지의 외부 접속 단자로서 볼 그리드 어레이(Ball Grid Array, BGA) 타입을 예로 들어서 설명하기로 한다.
도 4a 및 도 4b에는 도 3의 버퍼 패키지(410)를 구성하는 방법에 대한 예가 도시되어 있다. 도 4a 및 도 4b를 참조하면, 버퍼 패키지(410)는 버퍼 칩용 기판(10), 버퍼 칩(20) 및 버퍼형 메모리 모듈 패키지(400)의 외부 접속 단자(30)를 포함한다.
통상적으로 버퍼 칩(20)은 칩의 크기에 비하여 입력/출력(Input/Output, I/O) 단자(예, 범프(bump))의 개수가 매우 많고, 고속 동작이 요구되기 때문에 플립-칩 방식(flip-chip type)으로 버퍼 칩용 기판(10)에 실장된다. 버퍼 칩(20)은 종래와 마찬가지로 버퍼 칩용 기판(10)의 윗면에 실장될 수 있다(도 4a 참조). 또한, 본 발명에 의하면 버퍼 칩(20)은 버퍼 칩용 기판(20)의 밑면에도 실장될 수도 있다(도 4b 참조). 왜냐하면, 본 발명에 의하면 버퍼형 메모리 모듈 패키지(400)의 외부 접속 단자(30)의 개수가 종래 기술에 따른 버퍼 패키지(도 2의 참조번호 310)의 외부 접속 단자(30)의 개수보다 적어서, 버퍼 칩용 기판(20)의 밑면에도 버퍼 칩(20)을 실장할 수 있는 충분한 영역을 확보할 수 있기 때문이다.
도 5에는 본 발명의 제1 실시예에 따른 버퍼형 메모리 모듈 패키지(500)에 대한 개략적인 사시도가 도시되어 있다. 도 5를 참조하면, 버퍼형 메모리 모듈 패키지(500)는 버퍼 칩용 기판(510), 버퍼 칩(520), 모듈용 외부 접속 단자(530) 및 메모리 패키지(540)를 포함한다. 또한, 버퍼형 메모리 모듈 패키지(500)는 다수의 디커플링 커패시터(decoupling capacitor, 550)를 더 포함할 수도 있다.
전술한 바와 같이 버퍼 칩용 기판(510)은 버퍼형 메모리 모듈 패키지(500)의 기판으로서의 기능도 겸하기 때문에 메모리 모듈용 기판이기도 하다. 도 6a 및 도 6b에는 상기 버퍼 칩용 기판(510)에 대한 개략적인 평면도 및 상기 도 6a의 XX'라인을 따라 취한 개략적인 단면도가 각각 도시되어 있다.
도 6a 및 도 6b를 참조하면, 버퍼 칩용 기판(510)은 그 윗면에 형성되어 있는 버퍼 접속 단자(512) 및 다수의 메모리 접속 단자(514)를 포함한다. 버퍼 접속 단자(512)는 버퍼 칩용 기판(510)의 제1 영역에 매트릭스(matrix)처럼 어레이되어 있고, 메모리 접속 단자(514)는 버퍼 칩용 기판(510)의 제2 영역들에 매트릭스처럼 어레이되어 있다. 버퍼 접속 단자(512)는 상기 버퍼 칩(520)의 I/O 단자를 통하여 버퍼 칩(520)과 전기적으로 연결된다. 메모리 접속 단자(514)는 상기 메모리 패키지의 I/O 단자를 통하여 메모리 칩과 전기적으로 연결된다.
버퍼 칩용 기판(510)의 내부에는 코아층(core layer)이 형성되어 있다. 코아층은 버퍼 칩용 기판(510)을 지탱하여 기판이 휘는 것을 방지하는 역할을 한다. 코아층에는 다수의 쓰루-홀이 형성되어 있다.
버퍼 칩용 기판(510)의 내부에는 또한 금속 배선 패턴(517, 518)이 형성되어 있다. 금속 배선 패턴(517, 518)은 버퍼형 메모리 모듈 패키지(500)의 전기적인 연결을 위한 것이다. 금속 배선 패턴(517, 518)은 메모리 연결 배선(517) 및 외부 연결 배선(518)을 포함한다.
메모리 연결 배선(517)은 상기 버퍼 접속 단자의 일부(512b)와 상기 메모리 접속 단자(514)를 전기적으로 연결한다. 그리고, 외부 연결 배선(518)은 상기 버퍼 접속 단자의 나머지 일부(512a)와 상기 외부 연결 단자(530)를 전기적으로 연결한다. 상기 외부 연결 배선(518)은 코아층(516)의 쓰루-홀(H)을 통과하도록 형성되어 있다. 반면, 버퍼 접속 단자의 일부(512b)와 메모리 접속 단자(514)는 모두 버퍼 칩용 기판(510)의 윗면에 형성되어 있기 때문에, 메모리 연결 배선(517)은 설계 룰(design rule)이 큰 코아층(516)의 쓰루-홀(H)을 통과할 필요가 없다. 즉, 메모리 연결 배선(517)은 설계 룰이 작은 코아층(516) 상부의 버퍼 칩용 기판(510)에만 형성되어 있다.
본 발명에 의하면 코아층(516)을 통과하는 금속 배선 패턴의 개수도 줄어들기 때문에, 코아층(516) 내에 쓰루-홀(H)을 종래보다 적게 형성하는 것이 가능하다. 그 결과, 우수한 전기적 특성을 갖는 빌드-업 패키지의 제조가 가능하며, 빌드-업 기판(510)의 제조 공정의 난이도를 감소시킬 수가 있다.
뿐만 아니라, 본 발명에 의하면 버퍼 접속 단자(512b)와 메모리 접속 단자(514)는 버퍼 칩용 기판(510)에 형성된 메모리 연결 배선(517)에 의하여 전기적으로 연결되기 때문에, 종래 기술에서와 같은 메모리 접속 단자와의 전기적 연결을 위한 외부 접속 단자를 버퍼 칩용 기판(510) 상에 형성할 필요가 없다. 따라서, 본 발명에 의하면 버퍼 칩용 기판(510)의 외부 접속 단자(530)의 개수를 종래 기술에 의한 외부 접속 단자의 개수보다 감소시킬 수가 있다.
계속해서 도 5, 도 6a 및 도 6b를 참조하면, 버퍼형 메모리 모듈 패키지(500)는 다수의 메모리 패키지(540)를 포함한다. 상기 메모리 패키지(540)는 버퍼 칩용 기판(510)의 제2 영역들에 탑재되어 있다. 메모리 패키지(540)는 하나의 메모리 칩을 포함하는 패키지이거나 다수의 메모리 칩을 포함하는 패키지일 수 있다. 메모리 패키지(540)에 포함되어 있는 메모리 칩의 종류, 개수 및 패키지의 유형에 특별한 제한은 없다. 예컨대, 메모리 패키지(540)는 다수의 메모리 칩을 포함하는 칩-스택형(chip-stack type), 웨이퍼-스택형(wafer-stack type) 또는 패키지-스택형(package stack type)일 수 있다.
그리고, 버퍼형 메모리 모듈 패키지(500)는 다수의 디커플링 커패시터(550)를 포함할 수 있다. 디커플링 커패시터(550)는 고속으로 동작하는 반도체 장치에서 문제가 되는 동력 전달 노이즈(power delivery noise)로 인한 문제를 개선하기 위한 것이다. 버퍼형 메모리 모듈 패키지(500)는 모든 소자들이 1 : 1 로 통신하는 것을 원칙으로 하기 때문에 저항체(resistor)는 필요가 없지만, 높은 주파수에서 작동하기 때문에 디커플링 커패시터(550)가 필요하다. 이러한 디커플링 커패시터(550)는 버퍼 칩용 기판(510)의 표면에 탑재되어 있을 수 있다. 또한, 임베디드 기판의 제조 기술이 발전하여 고용량의 임베디드 커패시터를 제조하는 것이 가능해지면, 디커플링 커패시터(550)는 버퍼 칩용 기판(510)에 내장되어 있을 수도 있다.
도 5, 도 6a 및 도 6b에 도시된 실시예에서는, 버퍼형 메모리 모듈(500)의 버퍼 칩(520)이 버퍼 칩용 기판(510)의 윗면 중앙 영역(제1 영역)에 실장되고, 버퍼형 메모리 모듈(500)의 메모리 패키지(540)는 버퍼 칩용 기판(510)의 윗면의 모서리 4곳 영역(제2 영역)에 탑재되어 있다. 그리고, 디커플링 커패시터(550)는 버 퍼 칩(520)과 메모리 패키지(540) 사이의 빈 공간에 위치한다. 그러나, 본 발명의 실시예는 도시된 바와 같은 버퍼 칩(520), 메모리 패키지(540) 및 디커플링 커패시터(550)의 배열에 한정되지 않고 여러 가지 다른 형태로 배열될 수 있는데, 그 구체적인 예들은 도 7 내지 도 10b에 도시되어 있다.
도 7에는 본 발명의 제2 실시예에 따른 버퍼형 메모리 모듈 패키지(600)에 대한 개략적인 사시도가 도시되어 있다. 도 7을 참조하면, 버퍼형 메모리 모듈 패키지(600)는 버퍼 칩용 기판(610), 버퍼 칩(620), 모듈용 외부 접속 단자(630) 및 메모리 패키지(640)를 포함한다. 또한, 버퍼형 메모리 모듈 패키지(600)는 다수의 디커플링 커패시터(650)를 더 포함할 수도 있다. 본 실시예에서도 버퍼 칩용 기판(610)은, 버퍼형 메모리 모듈 패키지(600)의 기판으로서의 기능도 겸하기 때문에, 메모리 모듈용 기판이기도 하다. 도 8a 및 도 8b에는 상기 버퍼 칩용 기판(610)에 대한 개략적인 평면도 및 상기 도 8a의 YY'라인을 따라 취한 개략적인 단면도가 각각 도시되어 있다.
도 8a 및 도 8b를 참조하면, 버퍼 칩용 기판(610)은 그 밑면에 형성되어 있는 버퍼 접속 단자(612a, 612b)와 그 윗면에 형성되어 있는 다수의 메모리 접속 단자(614)를 포함한다. 버퍼 접속 단자(612a, 612b)는 버퍼 칩용 기판(610)의 제1 영역에 매트릭스처럼 어레이되어 있고, 메모리 접속 단자(614)는 버퍼 칩용 기판(610)의 제2 영역들에 매트릭스처럼 어레이되어 있다. 버퍼 접속 단자(612a, 612b)는 상기 버퍼 칩(미도시)의 I/O 단자를 통하여 버퍼 칩과 전기적으로 연결된다. 메모리 접속 단자(514)는 상기 메모리 패키지의 I/O 단자를 통하여 메모리 칩 과 전기적으로 연결된다.
버퍼 칩용 기판(610)의 내부에는 코아층(core layer)이 형성되어 있다. 코아층은 버퍼 칩용 기판(610)을 지탱하여 기판이 휘는 것을 방지하는 역할을 한다. 코아층에는 다수의 쓰루-홀(H)이 형성되어 있다.
버퍼 칩용 기판(610)의 내부에는 또한 금속 배선 패턴(617, 618)이 형성되어 있다. 금속 배선 패턴(617, 618)은 버퍼형 메모리 모듈 패키지(600)의 전기적인 연결을 위한 것이다. 금속 배선 패턴(617, 618)은 메모리 연결 배선(617) 및 외부 연결 배선(618)을 포함한다.
메모리 연결 배선(617)은 상기 버퍼 접속 단자의 일부(612b)와 상기 메모리 접속 단자(614)를 전기적으로 연결한다. 그리고, 외부 연결 배선(618)은 상기 버퍼 접속 단자의 나머지 일부(612a)와 상기 외부 연결 단자(630)를 전기적으로 연결한다. 상기 메모리 연결 배선(617)은 코아층(616)의 쓰루-홀(H)을 통과하도록 형성되어 있다. 반면, 버퍼 접속 단자의 일부(612b)와 외부 연결 단자(614)는 모두 버퍼 칩용 기판(610)의 밑면에 형성되어 있기 때문에, 외부 연결 배선(618)은 코아층(616)의 쓰루-홀(H)을 통과할 필요가 없다. 즉, 외부 연결 배선(617)은 코아층(616) 하부의 버퍼 칩용 기판(610)에만 형성되어 있다.
본 실시예에서도 코아층(616)을 통과하는 금속 배선 패턴의 개수가 종래 기술에 의한 경우보다 줄어들기 때문에, 코아층(616) 내에 쓰루-홀(H)을 종래보다 적게 형성하는 것이 가능하다. 그 결과, 우수한 전기적 특성을 갖는 빌드-업 패키지의 제조가 가능하며, 빌드-업 기판(610)의 제조 공정의 난이도를 감소시킬 수가 있 다.
뿐만 아니라, 본 실시예에서는 버퍼 접속 단자(612b)와 외부 연결 단자(630)는 버퍼 칩용 기판(610)에 형성된 외부 연결 배선(618)에 의하여 전기적으로 연결되기 때문에, 종래 기술에서와 같은 메모리 접속 단자와의 전기적 연결을 위한 외부 접속 단자를 버퍼 칩용 기판(610) 상에 형성할 필요가 없다. 따라서, 본 발명에 의하면 버퍼 칩용 기판(610)의 외부 접속 단자(630)의 개수를 종래 기술에 의한 외부 접속 단자의 개수보다 감소시킬 수가 있다.
계속해서 도 7, 도 8a 및 도 8b를 참조하면, 버퍼형 메모리 모듈 패키지(600)는 다수의 메모리 패키지(640)를 포함한다. 상기 메모리 패키지(640)는 버퍼 칩용 기판(610)의 제2 영역들에 탑재되어 있다. 메모리 패키지(640)는 하나의 메모리 칩을 포함하는 패키지이거나 다수의 메모리 칩을 포함하는 패키지일 수 있다. 메모리 패키지(640)에 포함되어 있는 메모리 칩의 종류, 개수 및 패키지의 유형에 특별한 제한은 없다. 예컨대, 메모리 패키지(640)는 다수의 메모리 칩을 포함하는 칩-스택형(chip-stack type), 웨이퍼-스택형(wafer-stack type) 또는 패키지-스택형(package stack type)일 수 있다. 그리고, 버퍼형 메모리 모듈 패키지(600)는 다수의 디커플링 커패시터(650)를 포함할 수 있다.
도 7, 도 8a 및 도 8b에 도시된 실시예에서는, 버퍼형 메모리 모듈(600)의 버퍼 칩이 버퍼 칩용 기판(610)의 밑면 중앙 영역(제1 영역)에 실장되고, 버퍼형 메모리 모듈(600)의 메모리 패키지(640)는 버퍼 칩용 기판(610)의 윗면에 2열로 배열되어 있으며, 하나의 열에는 3개의 메모리 패키지(640)가 배열되어 있다. 그리고, 디커플링 커패시터(650)는 메모리 패키지(640) 사이의 빈 공간에 위치한다.
도 9a 내지 도 9b에는 본 발명의 제3 실시예에 따른 버퍼형 메모리 모듈(700)에 대한 사시도 및 상기 버퍼형 메모리 모듈(700)의 버퍼 칩용 기판(710)에 대한 평면도가 도시되어 있다. 도 9a 내지 도 9b를 참조하면, 버퍼형 메모리 모듈(700)은 도 4b에 도시된 바와 같이 버퍼 칩(미도시)이 버퍼 칩용 기판(710)의 밑면에 실장되어 있는 형태이다. 메모리 패키지(740)는 버퍼 칩용 기판(710)의 윗면 중앙에 1열로 배열되어 있으며, 3개의 메모리 패키지(740)을 포함한다. 버퍼 칩용 기판(710)에 형성되어 있는 메모리 접속 단자(714)도 상기한 메모리 패키지(740)의 배열에 상응하도록 배열되어 있다. 그리고, 메모리 패키지(640)의 양 옆에는 다수의 디커플링 커패시터(750)가 배열되어 있다. 버퍼형 메모리 모듈(700)의 외부 접속 단자(730)는 버퍼 칩용 기판(710)의 밑면에 배열되어 있다.
도 10a 내지 도 10b에는 본 발명의 제4 실시예에 따른 버퍼형 메모리 모듈(800)에 대한 사시도 및 상기 버퍼형 메모리 모듈(800)의 버퍼 칩용 기판(810)에 대한 평면도가 도시되어 있다. 도 10a 내지 도 10b를 참조하면, 버퍼형 메모리 모듈(700)은 도 4a에 도시된 바와 같이 버퍼 칩(820)이 버퍼 칩용 기판(810)의 밑면에 실장되어 있고, 버퍼 칩(820) 주위에 외부 접속 단자(830)가 배열되어 있다. 메모리 패키지(840)는 버퍼 칩용 기판(810)의 윗면에 탑재되어 있는데, 메모리 패키지(840)에 포함되어 있는 다수의 메모리 칩(842)은 윗면에 2열로 배열되어 있으며, 상기 메모리 칩(842)은 단일 칩이거나 또는 스택된 2개 내지 4개의 칩일 수 있 다.
본 실시예에 의하면, 메모리 칩(842)의 배열은 도 8a 및 도 8b에 도시되어 있는 메모리 패키지(640)의 배열과 같다. 다만, 도 8a 및 도 8b에는 단일 칩 또는 스택된 칩들이 개별 패키지로 몰딩되어 있는 반면에, 본 실시예에 의하면 모든 메모리 칩(842)이 하나의 패키지로서 몰딩되어 있다.
그리고, 본 실시예와 전술한 실시예의 차이점 중의 하나는, 본 실시예에서는 각 메모리 칩(842)의 본딩 패드와 버퍼 칩용 기판(810)의 메모리 접속 단자(814)가 와이어(844)에 의하여 직접 전기적으로 연결된다는 것이다. 즉, 버퍼 칩용 기판(810)이 메모리 패키지(840)의 기판으로서의 기능도 또한 겸할 수 있다. 따라서, 버퍼 칩용 기판(810)의 메모리 접속 단자(814)도 메트릭스 형태로 어레이되어 있는 것이 아니라 메모리 칩(844)이 탑재될 영역(도 10b의 참조번호 842')의 양단에 위치한다. 또한, 배열되어 있는 메모리 칩(842)의 사이에는 다수의 디커플링 커패시터(850)가 배열되어 있다.
제1 실시예 및 제4 실시예를 통해서 살펴본 바와 같이, 본 발명의 실시예에 의한 버퍼형 메모리 모듈 패키지는, 버퍼 칩이 버퍼 칩용 기판에 실장되는 위치, 메모리 패키지에 포함된 메모리 칩 및/또는 ECC용 칩의 개수, 상기 메모리 모듈 패키지가 탑재될 컴퓨터 시스템의 시스템 보드의 구성 및 버퍼형 메모리 모듈의 용도 등에 따라서 여러 가지 다양한 방식으로 구성하는 것이 가능하다.
이하에서는 본 발명의 제5 실시예에 따른 버퍼형 메모리 모듈 스택 패키지(이하, '모듈 스택 패키지'라 한다)에 대하여 살펴본다. 모듈 스택 패키지는 상기한 본 발명의 제1 내지 제4 실시예에 따른 버퍼형 메모리 모듈 패키지를 2개 이상 포함하는 패키지이다. 다만, 모듈 스택 패키지를 구성하는 버퍼형 메모리 모듈 패키지는 상기한 제1 내지 제4 실시예에 따른 버퍼형 메모리 모듈 패키지와는 약간 상이한 점이 있다. 예컨대, 외부 연결 단자의 구조 및 배열이 서로 다르고, 이에 따라서 외부 연결 단자와 버퍼 칩을 전기적으로 연결시키는 외부 연결 배선의 배열도 서로 다르다. 그러나, 이러한 차이점은 구체적인 구현 방식의 차이일 뿐, 상기한 제1 내지 제4 실시예에 따른 버퍼형 메모리 모듈 패키지나 모듈 스택 패키지를 구성하는 버퍼형 메모리 모듈 패키지는 사상적으로는 서로 동일하다. 이하에서는, 상기한 차이점을 중심으로 설명하기로 한다.
도 11에는 2개의 버퍼형 메모리 모듈 패키지로 구성된 본 발명에 따른 모듈 스택 패키지를 개략적으로 보여주는 개념도가 도시되어 있다.
도 11을 참조하면, 모듈 스택 패키지는 제1 버퍼형 메모리 모듈 패키지(900) 및 제2 버퍼형 메모리 모듈 패키지(900')를 포함한다. 제1 및 제2 버퍼형 메모리 모듈 패키지(900, 900')는 각각 버퍼 패키지(910, 910') 및 메모리 패키지(940, 940')를 포함한다. 버퍼 패키지(900, 900')는 버퍼 칩(미도시), 버퍼 칩용 기판(910, 910'), 제1 외부 연결 단자(931, 931') 및 제2 외부 연결 단자(932, 932')를 포함한다.
도시된 실시예에서, 제1 버퍼형 메모리 모듈 패키지(900)의 제1 외부 연결 단자(931)는 시스템 보드를 통하여 IC 칩셋과 전기적으로 연결이 예정된 구성 요소이다. 그리고, 제2 버퍼형 메모리 모듈 패키지(900')의 제1 외부 연결 단자(931') 는 제1 버퍼형 메모리 모듈 패키지(900)의 제2 외부 연결 단자(932)와 서로 전기적으로 연결된다. 이러한 연결을 위하여, 제1 외부 연결 단자(931, 931')는 핀 타입으로 제조되고, 제2 외부 연결 단자(932, 932')는 소켓 타입으로 제조하는 것이 바람직하다.
도 12a에는 버퍼 칩용 기판(910, 910')에 대한 일 예가 도시되어 있으며, 도 12b에는 도 12a의 ZZ' 라인을 따라 취한 단면도가 도시되어 있다. 도 12a 및 도 12b에 도시된 버퍼 칩용 기판(910, 910')은 상기한 제1 실시예에 따른 버퍼 칩용 기판(도 6a 및 도 6b의 참조 번호 510)을 변형한 것이다. 그리고, 상기한 제2 내지 제4 실시예에 따른 버퍼 칩용 기판을 동일한 원리로 변형할 수 있음은 자명하다.
도 12a 및 도 12b를 참조하면, 버퍼 칩용 기판(910)은 그 윗면에 형성되어 있는 버퍼 접속 단자(912), 다수의 메모리 접속 단자(914) 및 배선 연결용 패드(915)를 포함한다. 버퍼 접속 단자(912)는 버퍼 칩용 기판(910)의 제1 영역에 매트릭스(matrix)처럼 어레이되어 있다. 그리고, 메모리 접속 단자(914)는 버퍼 칩용 기판(910)의 제2 영역들에 매트릭스처럼 어레이되어 있다. 버퍼 접속 단자(912)는 상기 버퍼 칩(미도시)의 I/O 단자를 통하여 버퍼 칩과 전기적으로 연결된다. 그리고, 메모리 접속 단자(914)는 상기 메모리 패키지(미도시)의 I/O 단자를 통하여 메모리 칩과 전기적으로 연결된다. 그리고, 배선 연결용 패드(915)는 버퍼 칩용 기판(910)의 제3 영역 즉, 버퍼 칩용 기판(910)의 가장자리에 어레이되어 있다. 도 12a에서는 배선 연결용 패드(915)가 버퍼 칩용 기판(910)의 4면의 가장자리에 배열된 것으로 도시하였지만, 일반적으로는 제1 외부 연결 단자(931')에 대응하는 버퍼 칩용 기판(910)의 양 측면 가장자리에 위치할 수도 있다. 그리고, 배선 연결용 패드(915)는 제2 외부 연결 단자(932)와 전기적으로 연결된다.
버퍼 칩용 기판(910)의 내부에는 코아층(core layer)이 형성되어 있다. 코아층은 버퍼 칩용 기판(910)을 지탱하여 기판이 휘는 것을 방지하는 역할을 한다. 코아층에는 다수의 쓰루-홀(H)이 형성되어 있다.
버퍼 칩용 기판(910)의 내부에는 또한 금속 배선 패턴(917, 918a, 918b)이 형성되어 있다. 금속 배선 패턴(917, 918a, 918b)은 버퍼형 메모리 모듈 패키지(900)를 외부의 다른 소자와 전기적으로 연결하기 위한 것이다. 금속 배선 패턴(917, 918a, 918b)은 메모리 연결 배선(917), 제1 및 제2 외부 연결 배선(918a, 918b)을 포함한다.
메모리 연결 배선(917)은 상기 버퍼 접속 단자의 일부(912b)와 상기 메모리 접속 단자(914)를 전기적으로 연결한다. 그리고, 제1 외부 연결 배선(918a)은 상기 버퍼 접속 단자의 다른 일부(912a)와 상기 제1 외부 연결 단자(930)를 전기적으로 연결한다. 도 12b에 도시된 제1 외부 연결 단자(530)는 개념 전달의 편의성을 위한 것으로,실제 도 12a의 ZZ'라인을 따라 취할 시에는 양측의 단자들을 제외하고는 보여지지 않는다. 그리고, 제2 외부 연결 배선(918b)은 상기 버퍼 접속 단자의 나머지 일부(912c)와 배선 연결용 패드(915)를 전기적으로 연결한다. 상기 제1 외부 연결 배선(918a)은 코아층(916)의 쓰루-홀(H)을 통과하도록 형성되어 있다. 반면, 버퍼 접속 단자의 일부(912b, 912c), 메모리 접속 단자(914) 및 배선 연결용 패드(915)는 모두 버퍼 칩용 기판(910)의 윗면에 형성되어 있기 때문에, 메모리 연 결 배선(917) 및 제2 외부 연결 배선(918b)은 코아층(916)의 쓰루-홀(H)을 통과할 필요가 없다. 즉, 메모리 연결 배선(917) 및 제2 외부 연결 배선(918b)은 코아층(916) 상부의 버퍼 칩용 기판(910)에만 형성되어 있다.
상기한 것과 같은 버퍼형 메모리 모듈 패키지(900, 900')는 그 높이가 1cm 정도 밖에 되지 않기 때문에, 모듈 스택 패키지의 크기를 줄이는데 상당이 유리하다. 도 11에 도시된 버퍼형 메모리 모듈 패키지(900)를 예로 들면, 핀 타입의 제1 외부 연결 단자(931)의 높이 즉, 볼 또는 핀(931)의 길이(h2)는 1mm 보다 작게 제조하는 것이 가능하고, 소켓 타입의 제2 외부 연결 단자(932)의 높이(h4)는 약 1cm 이내로 제조하는 것이 가능하다. 그리고, 버퍼 칩용 기판(910)의 높이, 즉 기판의 두께(h3)는 약 1mm 정도이다. 따라서, 버퍼형 메모리 모듈 패키지(900)의 전체 높이는 거의 소켓의 높이(h4)에 의하여 결정되고, 그 전체 높이는 약 1cm 정도라고 볼 수 있다. 그러므로, 만일 2개의 버퍼형 메모리 모듈 패키지(900, 900')를 포함하는 모듈 스택 패키지는 전체 높이가 2cm 정도 밖에 되지 않는다.
도 13에는 본 발명의 제6 실시예에 따라 제조된 모듈 스택 패키지(1000)가 도시되어 있다. 상기 모듈 스택 패키지(1000)는 4개의 버퍼형 메모리 모듈 패키지로 구성된다. 상기한 모듈 스택 패키지(1000)의 경우에 전체 높이는 약 4cm 정도 밖에 되지 않는다. 이러한 높이는 도 2에 도시되어 있는 종래 기술에 따른 버퍼형 메모리 모듈 패키지(300)의 높이(h1)와 크게 차이가 나지 않는다. 그리고, 모듈 스 택 패키지(1000)의 가로 및 세로 길이는 버퍼 칩용 기판의 크기에 의하여 결정되는데, 버퍼 칩용 기판의 세로 방향의 길이는 도 2의 버퍼형 메모리 모듈 패키지(300)의 길이(l1)보다 상당히 작다, 뿐만 아니라, 도 2에 도시된 버퍼형 메모리 모듈 패키지(300) 4개가 시스템 보더에 탑재될 때는 일정한 간격을 두고 탑재되기 때문에, 버퍼 칩용 기판의 가로 길이도 종래 기술과 비교하여 결코 크지 않다. 따라서, 본 발명에 의하면 모듈 스택 패키지(1000)가 차지하는 면적을 크게 줄일 수 있기 때문에, 소형의 컴퓨터 시스템을 제조하는데 유리하다.
본 발명의 실시예에 의한 버퍼형 메모리 모듈 패키지는 버퍼 칩용 기판이 전체 메모리 모듈 패키지로서의 기능도 동시에 수행한다. 따라서, 종래 기술에서와 같이 버퍼 칩용 기판과 메모리 모듈용 기판을 별도로 사용하지 않기 때문에, 기판용 재료를 절감하여 제조 비용을 절감할 수 있다.
그리고, 본 발명에 의하면 메모리 패키지가 버퍼 칩을 중심으로 주위에 배치되어 있기 때문에, 버퍼 칩에서 메모리 칩까지 이르는 배선의 길이가 메모리 패키지의 위치에 따라서 크게 차이가 나지 않으며, 배선의 길이를 짧게 제조하는 것이 가능하다. 따라서, 본 발명에 의한 버퍼형 메모리 모듈 패키지는 전기적인 특성이 우수하다.
그리고, 본 발명에 의하면 버퍼 칩용 기판의 외부 접속 단자의 수를 감소시킬 수 있고, 버퍼 칩용 기판의 상, 하를 연결하는 금속 배선 패턴의 빈도를 줄일 수가 있다. 따라서, 빌드-업 패키지 기판을 사용하는 버퍼형 메모리 모듈 패키지의 전기적 신뢰도가 높을 뿐만이 아니라 빌드-업 패키지 기판의 제조 공정 난이도를 낮출 수 있다.
뿐만 아니라, 본 발명에 의하면 크기가 작은 버퍼형 메모리 모듈 스택 패키지의 제조가 가능하기 때문에, 다수의 버퍼형 메모리 모듈 패키지를 포함하는 모듈 스택 패키지를 작게 제조할 수 있고, 메모리의 용량을 용이하게 확장할 수 있다. 그리고, 모듈 스택 패키지를 포함하는 전체 컴퓨터 시스템의 크기를 감소시킬 수 있고, 시스템 보더의 구성 효율을 향상시킬 수 있다.

Claims (26)

  1. 버퍼 칩 및 다수의 메모리 칩을 구비한 버퍼형 메모리 모듈의 패키지에 있어서,
    상기 버퍼 칩, 상기 버퍼 칩이 실장된 버퍼 칩 기판 및 상기 버퍼 칩 기판의 외부 연결 단자를 포함하는 버퍼 패키지; 및
    상기 버퍼 패키지 상에 탑재된 상기 다수의 메모리 칩을 포함하는 하나 또는 그 이상의 메모리 패키지를 포함하는 버퍼형 메모리 모듈 패키지.
  2. 제1항에 있어서,
    상기 버퍼 패키지는 볼 그리드 어레이형 패키지 또는 핀 그리드 어레이형 패키지인 것을 특징으로 하는 버퍼형 메모리 모듈 패키지.
  3. 제1항에 있어서,
    상기 버퍼 패키지의 상기 버퍼 칩은 상기 버퍼 칩 기판의 외부 연결 단자가 상기 버퍼 칩 기판에 위치하는 면과 동일한 면에 위치하거나 반대쪽 면에 위치하는 것을 특징으로 하는 버퍼형 메모리 모듈 패키지.
  4. 버퍼형 메모리 모듈의 패키지에 있어서,
    버퍼 접속 단자 및 메모리 접속 단자를 구비한 버퍼 칩용 기판;
    상기 버퍼 접속 단자와 전기적으로 연결되도록 상기 버퍼 칩용 기판의 제1 영역에 실장된 버퍼 칩;
    상기 메모리 접속 단자와 전기적으로 연결되도록 상기 버퍼 칩용 기판의 제2 영역에 탑재된 다수의 메모리 패키지; 및
    상기 버퍼 칩용 기판의 밑면의 제3 영역에 형성된 메모리 모듈의 외부 연결 단자를 포함하는 버퍼형 메모리 모듈 패키지.
  5. 제4항에 있어서,
    상기 버퍼형 메모리 모듈 패키지는 볼 그리드 어레이형 패키지 또는 핀 그리드 어레이형 패키지인 것을 특징으로 하는 버퍼형 메모리 모듈 패키지.
  6. 제4항에 있어서,
    상기 다수의 메모리 패키지는 상기 버퍼 칩용 기판의 윗면에 실장되거나 탑재되고,
    상기 버퍼 칩은 상기 버퍼 칩용 기판의 윗면 또는 밑면에 실장되는 것을 특징으로 하는 버퍼형 메모리 모듈 패키지.
  7. 제6항에 있어서,
    상기 다수의 메모리 패키지 각각은 단일 칩 패키지 또는 칩 스택형 패키지인 것을 특징으로 하는 버퍼형 메모리 모듈 패키지.
  8. 제4항에 있어서,
    상기 버퍼 칩은 플립 칩 방식으로 실장되어 있는 것을 특징으로 하는 버퍼형 메모리 모듈 패키지.
  9. 제4항에 있어서,
    상기 버퍼형 메모리 모듈 패키지는 상기 버퍼 칩용 기판에 형성된 다수의 디커플링 커패시터(decoupling capacitor)를 더 포함하는 것을 특징으로 하는 버퍼형 메모리 모듈 패키지.
  10. 제4항에 있어서, 상기 버퍼 칩용 기판의 내부에는,
    상기 버퍼 접속 단자의 일부와 상기 메모리 접속 단자를 전기적으로 연결하 는 메모리 연결 배선; 및
    상기 버퍼 접속 단자의 다른 일부와 메모리 모듈의 상기 외부 연결 단자를 전기적으로 연결하는 외부 연결 배선이 형성되어 있는 것을 특징으로 하는 버퍼형 메모리 모듈 패키지.
  11. 제10항에 있어서,
    상기 메모리 연결 배선은 상기 버퍼 칩용 기판의 상부에 형성되어 있는 것을 특징으로 하는 버퍼형 메모리 모듈 패키지.
  12. 제11항에 있어서,
    상기 버퍼 칩용 기판은 그 내부에 다수의 쓰루-홀이 형성되어 있는 코아층을 포함하는 빌드-업 기판이며, 상기 외부 연결 배선은 상기 코아층을 통과하지만, 상기 메모리 연결 배선은 상기 코아층을 통과하지 않는 것을 특징으로 하는 버퍼형 메모리 모듈 패키지.
  13. 제10항에 있어서,
    상기 외부 연결 배선은 상기 버퍼 칩용 기판의 하부에 형성되어 있는 것을 특징으로 하는 버퍼형 메모리 모듈 패키지.
  14. 제13항에 있어서,
    상기 버퍼 칩용 기판은 그 내부에 다수의 쓰루-홀이 형성되어 있는 코아층을 포함하는 빌드-업 기판이며, 상기 메모리 연결 배선은 상기 코아층을 통과하지만, 상기 외부 연결 배선은 코아층을 통과하지 않는 것을 특징으로 하는 버퍼형 메모리 모듈 패키지.
  15. 버퍼 칩 및 다수의 메모리 칩을 구비한 제1 버퍼형 메모리 모듈 패키지; 및
    상기 제1 버퍼형 메모리 모듈 패키지 상에 적층되어 있으며, 버퍼 칩 및 다수의 메모리 칩을 구비한 제2 버퍼형 메모리 모듈 패키지를 포함하는 버퍼형 메모리 모듈 스택 패키지에 있어서, 상기 제1 버퍼형 메모리 모듈 패키지 및 상기 제2 버퍼형 메모리 모듈 패키지 각각은,
    버퍼 접속 단자, 메모리 접속 단자 및 배선 연결 패드를 구비한 버퍼 칩용 기판;
    상기 버퍼 접속 단자와 전기적으로 연결되도록 상기 버퍼 칩용 기판의 제1 영역에 실장된 상기 버퍼 칩;
    상기 메모리 접속 단자와 전기적으로 연결되도록 상기 버퍼 칩용 기판의 제2 영역에 탑재되어 있고, 상기 다수의 메모리 칩이 실장되어 있는 다수의 메모리 패키지;
    상기 버퍼 칩용 기판의 밑면의 제3 영역에 형성된 메모리 모듈의 제1 외부 연결 단자; 및
    상기 배선 연결 패드와 전기적으로 연결되도록 상기 버퍼 칩용 기판의 윗면 의 제4 영역에 형성된 메모리 모듈의 제2 외부 연결 단자를 포함하는 버퍼형 메모리 모듈 스택 패키지.
  16. 제15항에 있어서,
    상기 제1 버퍼형 메모리 모듈 패키지의 상기 제1 외부 연결 단자는 핀 타입 또는 솔더 볼 타입인 것을 특징으로 하는 버퍼형 메모리 모듈 스택 패키지.
  17. 제16항에 있어서,
    상기 제2 외부 연결 단자는 소켓 타입이고,
    상기 제2 버퍼형 메모리 모듈 패키지의 상기 제1 외부 연결 단자는 상기 제1 버퍼형 메모리 모듈 패키지의 상기 제2 외부 연결 단자에 삽입되어 있는 것을 특징으로 하는 버퍼형 메모리 모듈 스택 패키지.
  18. 제17항에 있어서,
    상기 다수의 메모리 칩 또는 상기 다수의 메모리 패키지는 상기 버퍼 칩용 기판의 윗면에 실장되거나 탑재되고,
    상기 버퍼 칩은 상기 버퍼 칩용 기판의 윗면 또는 밑면에 실장되며,
    상기 제2 외부 연결 단자는 상기 버퍼 칩용 기판 윗면의 상기 다수의 메모리 칩 또는 상기 다수의 메모리 패키지 바깥쪽에는 위치하는 것을 특징으로 하는 버퍼형 메모리 모듈 스택 패키지.
  19. 제15항에 있어서,
    상기 다수의 메모리 패키지는 단일 칩 패키지 또는 칩 스택형 패키지인 것을 특징으로 하는 버퍼형 메모리 모듈 스택 패키지.
  20. 제15항에 있어서,
    상기 버퍼형 메모리 모듈 패키지는 상기 버퍼 칩용 기판에 형성된 다수의 디커플링 커패시터를 더 포함하는 것을 특징으로 하는 버퍼형 메모리 모듈 스택 패키지.
  21. 제15항에 있어서, 상기 버퍼 칩용 기판의 내부에는,
    상기 버퍼 접속 단자의 일부와 상기 메모리 접속 단자를 전기적으로 연결하는 메모리 연결 배선;
    상기 버퍼 접속 단자의 다른 일부와 상기 버퍼형 메모리 모듈 패키지의 상기 제1 외부 연결 단자를 전기적으로 연결하는 제1 외부 연결 배선; 및
    상기 버퍼 접속 단자의 또 다른 일부와 상기 버퍼형 메모리 모듈 패키지의 상기 배선 연결 패드를 전기적으로 연결하는 제2 외부 연결 배선을 포함하는 것을 특징으로 하는 버퍼형 메모리 모듈 스택 패키지.
  22. 제21항에 있어서,
    상기 메모리 연결 배선 및 상기 제2 외부 연결 배선은 상기 버퍼 칩용 기판의 상부에 형성되어 있는 것을 특징으로 하는 버퍼형 메모리 모듈 스택 패키지.
  23. 제22항에 있어서,
    상기 버퍼 칩용 기판은 그 내부에 다수의 쓰루-홀이 형성되어 있는 코아층을 포함하는 빌드-업 기판이며, 상기 제1 외부 연결 배선은 상기 코아층을 통과하지만, 상기 메모리 연결 배선 및 상기 제2 외부 연결 배선은 상기 코아층을 통과하지 않는 것을 특징으로 하는 버퍼형 메모리 모듈 스택 패키지.
  24. 제21항에 있어서,
    상기 제1 외부 연결 배선은 상기 버퍼 칩용 기판의 하부에 형성되어 있는 것을 특징으로 하는 버퍼형 메모리 모듈 스택 패키지.
  25. 제24항에 있어서,
    상기 버퍼 칩용 기판은 그 내부에 다수의 쓰루-홀이 형성되어 있는 코아층을 포함하는 빌드-업 기판이며, 상기 메모리 연결 배선 및 상기 제2 외부 연결 배선은 상기 코아층을 통과하지만, 상기 제1 외부 연결 배선은 코아층을 통과하지 않는 것을 특징으로 하는 버퍼형 메모리 모듈 스택 패키지.
  26. 제15항에 있어서,
    상기 버퍼형 메모리 모듈 스택 패키지는, 상기 제2 버퍼형 메모리 모듈 패키지의 상부에 형성되어 있고, 상기 제2 버퍼형 메모리 모듈 패키지와 동일한 구조를 가지는 하나 이상의 버퍼형 메모리 모듈 패키지를 더 포함하는 것을 특징으로 하는 버퍼형 메모리 모듈 스택 패키지.
KR1020040024019A 2004-04-08 2004-04-08 버퍼형 메모리 모듈 패키지 및 이를 포함하는 버퍼형메모리 모듈 스택 패키지 KR100564621B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040024019A KR100564621B1 (ko) 2004-04-08 2004-04-08 버퍼형 메모리 모듈 패키지 및 이를 포함하는 버퍼형메모리 모듈 스택 패키지
US11/033,845 US7821127B2 (en) 2004-04-08 2005-01-13 Semiconductor device package having buffered memory module and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040024019A KR100564621B1 (ko) 2004-04-08 2004-04-08 버퍼형 메모리 모듈 패키지 및 이를 포함하는 버퍼형메모리 모듈 스택 패키지

Publications (2)

Publication Number Publication Date
KR20050098598A KR20050098598A (ko) 2005-10-12
KR100564621B1 true KR100564621B1 (ko) 2006-03-28

Family

ID=35059758

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040024019A KR100564621B1 (ko) 2004-04-08 2004-04-08 버퍼형 메모리 모듈 패키지 및 이를 포함하는 버퍼형메모리 모듈 스택 패키지

Country Status (2)

Country Link
US (1) US7821127B2 (ko)
KR (1) KR100564621B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11043246B2 (en) 2019-04-18 2021-06-22 Samsung Electronics Co, Ltd. Memory modules including a mirroring circuit and methods of operating the same

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7352061B2 (en) * 2005-05-20 2008-04-01 Intel Corporation Flexible core for enhancement of package interconnect reliability
US9542352B2 (en) 2006-02-09 2017-01-10 Google Inc. System and method for reducing command scheduling constraints of memory circuits
US8041881B2 (en) 2006-07-31 2011-10-18 Google Inc. Memory device with emulated characteristics
US8397013B1 (en) 2006-10-05 2013-03-12 Google Inc. Hybrid memory module
US8055833B2 (en) 2006-10-05 2011-11-08 Google Inc. System and method for increasing capacity, performance, and flexibility of flash storage
US8130560B1 (en) 2006-11-13 2012-03-06 Google Inc. Multi-rank partial width memory modules
US8060774B2 (en) 2005-06-24 2011-11-15 Google Inc. Memory systems and memory modules
US9507739B2 (en) 2005-06-24 2016-11-29 Google Inc. Configurable memory circuit system and method
US8244971B2 (en) 2006-07-31 2012-08-14 Google Inc. Memory circuit system and method
US10013371B2 (en) 2005-06-24 2018-07-03 Google Llc Configurable memory circuit system and method
US8438328B2 (en) 2008-02-21 2013-05-07 Google Inc. Emulation of abstracted DIMMs using abstracted DRAMs
US8386722B1 (en) 2008-06-23 2013-02-26 Google Inc. Stacked DIMM memory interface
US20080082763A1 (en) 2006-10-02 2008-04-03 Metaram, Inc. Apparatus and method for power management of memory circuits by a system or component thereof
US8111566B1 (en) 2007-11-16 2012-02-07 Google, Inc. Optimal channel design for memory devices for providing a high-speed memory interface
US8335894B1 (en) 2008-07-25 2012-12-18 Google Inc. Configurable memory system with interface circuit
US8090897B2 (en) 2006-07-31 2012-01-03 Google Inc. System and method for simulating an aspect of a memory circuit
US8796830B1 (en) 2006-09-01 2014-08-05 Google Inc. Stackable low-profile lead frame package
US8089795B2 (en) 2006-02-09 2012-01-03 Google Inc. Memory module with memory stack and interface with enhanced capabilities
US8359187B2 (en) 2005-06-24 2013-01-22 Google Inc. Simulating a different number of memory circuit devices
US9171585B2 (en) 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US7590796B2 (en) * 2006-07-31 2009-09-15 Metaram, Inc. System and method for power management in memory systems
US8081474B1 (en) 2007-12-18 2011-12-20 Google Inc. Embossed heat spreader
US20080028136A1 (en) 2006-07-31 2008-01-31 Schakel Keith R Method and apparatus for refresh management of memory modules
US8077535B2 (en) 2006-07-31 2011-12-13 Google Inc. Memory refresh apparatus and method
US8327104B2 (en) 2006-07-31 2012-12-04 Google Inc. Adjusting the timing of signals associated with a memory system
WO2007028109A2 (en) 2005-09-02 2007-03-08 Metaram, Inc. Methods and apparatus of stacking drams
US9632929B2 (en) 2006-02-09 2017-04-25 Google Inc. Translating an address associated with a command communicated between a system and memory circuits
US7724589B2 (en) 2006-07-31 2010-05-25 Google Inc. System and method for delaying a signal communicated from a system to at least one of a plurality of memory circuits
US8209479B2 (en) 2007-07-18 2012-06-26 Google Inc. Memory circuit system and method
US8080874B1 (en) 2007-09-14 2011-12-20 Google Inc. Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween
US20100032820A1 (en) * 2008-08-06 2010-02-11 Michael Bruennert Stacked Memory Module
EP2414801B1 (en) * 2009-03-30 2021-05-26 QUALCOMM Incorporated Chip package with stacked processor and memory chips
WO2010144624A1 (en) 2009-06-09 2010-12-16 Google Inc. Programming of dimm termination resistance values
US8518486B2 (en) * 2010-05-12 2013-08-27 Micron Technology, Inc. Methods of forming and utilizing rutile-type titanium oxide
KR102612003B1 (ko) 2016-07-11 2023-12-08 삼성전자주식회사 솔리드 스테이트 드라이브 장치 및 이를 포함하는 저장 시스템
KR102646905B1 (ko) 2016-07-21 2024-03-12 삼성전자주식회사 온 다이 터미네이션 회로, 이를 구비하는 메모리 장치 및 메모리 시스템
US11742277B2 (en) 2018-08-14 2023-08-29 Rambus Inc. Packaged integrated device having memory buffer integrated circuit asymmetrically positioned on substrate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61131559A (ja) 1984-11-30 1986-06-19 Toshiba Corp 半導体装置
KR960026780A (ko) * 1994-12-02 1996-07-22 윌리엄 티. 엘리스 단일/이중 인-라인 메모리 모듈에 패키징되는 동기식 메모리 및 제조 방법
KR19980018342A (ko) * 1996-08-05 1998-06-05 니시무로 다이조 반도체 기억 장치, 반도체 기억 장치의 레이아웃 방법, 반도체 기억 장치의 동작 방법 및 반도체 기억 장치의 회로 배치 패턴
KR20050017353A (ko) * 2003-08-13 2005-02-22 삼성전자주식회사 적층형 메모리 모듈 및 메모리 시스템.

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5099309A (en) * 1990-04-30 1992-03-24 International Business Machines Corporation Three-dimensional memory card structure with internal direct chip attachment
US5466634A (en) * 1994-12-20 1995-11-14 International Business Machines Corporation Electronic modules with interconnected surface metallization layers and fabrication methods therefore
JP2964983B2 (ja) 1997-04-02 1999-10-18 日本電気株式会社 三次元メモリモジュール及びそれを用いた半導体装置
US6586266B1 (en) * 1999-03-01 2003-07-01 Megic Corporation High performance sub-system design and assembly
JP2001203318A (ja) * 1999-12-17 2001-07-27 Texas Instr Inc <Ti> 複数のフリップチップを備えた半導体アセンブリ
JP3955712B2 (ja) 2000-03-03 2007-08-08 株式会社ルネサステクノロジ 半導体装置
JP4790157B2 (ja) 2001-06-07 2011-10-12 ルネサスエレクトロニクス株式会社 半導体装置
JP2003133518A (ja) * 2001-10-29 2003-05-09 Mitsubishi Electric Corp 半導体モジュール
US6597062B1 (en) * 2002-08-05 2003-07-22 High Connection Density, Inc. Short channel, memory module with stacked printed circuit boards

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61131559A (ja) 1984-11-30 1986-06-19 Toshiba Corp 半導体装置
KR960026780A (ko) * 1994-12-02 1996-07-22 윌리엄 티. 엘리스 단일/이중 인-라인 메모리 모듈에 패키징되는 동기식 메모리 및 제조 방법
KR19980018342A (ko) * 1996-08-05 1998-06-05 니시무로 다이조 반도체 기억 장치, 반도체 기억 장치의 레이아웃 방법, 반도체 기억 장치의 동작 방법 및 반도체 기억 장치의 회로 배치 패턴
KR20050017353A (ko) * 2003-08-13 2005-02-22 삼성전자주식회사 적층형 메모리 모듈 및 메모리 시스템.

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11043246B2 (en) 2019-04-18 2021-06-22 Samsung Electronics Co, Ltd. Memory modules including a mirroring circuit and methods of operating the same
US11631437B2 (en) 2019-04-18 2023-04-18 Samsung Electronics Co, Ltd. Memory modules including a mirroring circuit and methods of operating the same
US12027225B2 (en) 2019-04-18 2024-07-02 Samsung Electronics Co, Ltd. Memory modules including a mirroring circuit and methods of operating the same

Also Published As

Publication number Publication date
KR20050098598A (ko) 2005-10-12
US20050224948A1 (en) 2005-10-13
US7821127B2 (en) 2010-10-26

Similar Documents

Publication Publication Date Title
KR100564621B1 (ko) 버퍼형 메모리 모듈 패키지 및 이를 포함하는 버퍼형메모리 모듈 스택 패키지
US7405471B2 (en) Carrier-based electronic module
US7291907B2 (en) Chip stack employing a flex circuit
US6487078B2 (en) Electronic module having a three dimensional array of carrier-mounted integrated circuit packages
US6208546B1 (en) Memory module
JP4707446B2 (ja) 半導体装置
US6545868B1 (en) Electronic module having canopy-type carriers
US6313998B1 (en) Circuit board assembly having a three dimensional array of integrated circuit packages
KR20180064734A (ko) 반도체 메모리 장치 및 이를 구비하는 메모리 모듈
US20100032820A1 (en) Stacked Memory Module
US20100327436A1 (en) Apparatus and method for stacking integrated circuits
US7095107B2 (en) Ball assignment schemes for integrated circuit packages
CN106298731B (zh) 电路板和包括该电路板的半导体封装件
KR101119066B1 (ko) 멀티칩 패키지
US8004848B2 (en) Stack module, card including the stack module, and system including the stack module
US20030067082A1 (en) Apparatus and methods for stacking integrated circuit devices with interconnected stacking structure
US7061089B2 (en) Memory module having space-saving arrangement of memory chips and memory chip therefore
JPH10284681A (ja) メモリモジュール
JPH10242190A (ja) メモリモジュール
JP4591816B6 (ja) 半導体装置
JPH10284682A (ja) メモリモジュール

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160229

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170228

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180228

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190228

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20200228

Year of fee payment: 15