JP3096541B2 - 半導体集積回路のための内部降圧回路 - Google Patents
半導体集積回路のための内部降圧回路Info
- Publication number
- JP3096541B2 JP3096541B2 JP24235993A JP24235993A JP3096541B2 JP 3096541 B2 JP3096541 B2 JP 3096541B2 JP 24235993 A JP24235993 A JP 24235993A JP 24235993 A JP24235993 A JP 24235993A JP 3096541 B2 JP3096541 B2 JP 3096541B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- internal step
- constant
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Read Only Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Logic Circuits (AREA)
- Control Of Electrical Variables (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Description
アクセスメモリ(DRAM)等の半導体集積回路に搭載
される内部降圧回路に関するものである。
内部素子の信頼性確保のため、内部降圧回路を搭載した
半導体集積回路の開発が盛んになってきている。内部降
圧回路により外部電源電圧VCCに基づいて内部降圧電圧
を発生させ、該内部降圧電圧を内部素子へ供給するので
ある。例えば、特開昭63−244217号公報に記載
された回路によれば、VCCの依存性の少ない内部降圧電
圧が得られる。
は、省電力動作を要求されるバッテリーバックアップ時
のセルフリフレッシュ機能を備えたDRAMが記載され
ている。このDRAMでは、外部からのRAS(ロウア
ドレスストローブ)とCAS(カラムアドレスストロー
ブ)との特別な印加タイミングによって、通常動作モー
ドからセルフリフレッシュモードへの移行が起動され
る。ただし、従来は、省電力動作を要求されるセルフリ
フレッシュ時にも、通常動作時と同じ電圧で内部素子を
駆動していた。
技術研究報告ICD91−129(1991年,第25
〜32頁)には、バーンインに適したDRAM用電圧リ
ミッタが提案されている。この電圧リミッタによれば、
通常は安定した内部降圧電圧が得られ、かつVCCを上げ
るだけで前記内部降圧電圧より高いバーンイン加速試験
のための電圧が内部素子へ自動的に供給される。そのた
めに、該電圧リミッタは、通常動作時用の内部降圧電圧
を発生するための第1の基準電圧発生回路(VRNレギュ
レータ)と、該内部降圧電圧を調整するための第1のト
リマ部とに加えて、バーンイン加速試験用の高電圧を発
生するための第2の基準電圧発生回路(VRBレギュレー
タ)と、該高電圧を調整するための第2のトリマ部とを
備えていた。
前記のようにセルフリフレッシュ時にも通常動作時と同
じ電圧で内部素子を動作させていたので、バッテリーバ
ックアップ時のDRAMの消費電力を十分に低減するこ
とができなかった。
Mは、互いに独立した2つの基準電圧発生回路を備えて
いたので、消費電流やレイアウト面積の増加を招いてし
まっていた。また、2つのトリマ部を設けていたこと
は、消費電流やレイアウト面積の増加に拍車をかけてい
た。
バーンインに適した内部降圧回路の消費電流やレイアウ
ト面積を低減することにある。
め、請求項1〜6の発明は、出力が互いにフィードバッ
クされた2つの定電圧発生回路を備えた単一の基準電圧
発生回路の2つの出力に基づいて1つの内部降圧電圧を
発生することとしたものである。また、請求項7〜10
の発明では、単一の内部降圧回路から2つの内部降圧電
圧を出力することとした。
発生回路から出力される外部電源電圧に依存しない第1
の基準電圧と外部電源電圧に依存した第2の基準電圧と
に基づいて、各々通常動作時用の内部降圧電圧とバーン
イン加速試験用の高電圧とが得られる。しかも、第1及
び第2の基準電圧が互いに相関関係を有するように2つ
の定電圧発生回路に互いにフィードバックがかけられて
いるので、単一のトリマ手段で第1及び第2の基準電圧
を同時に補正することができる。
ンイン加速試験を考慮した2つの内部降圧電圧が単一の
半導体集積回路内で利用可能となる。
と、該内部降圧回路を搭載したDRAMとについて、図
面を参照しながら説明する。
内部降圧回路の回路図である。図1に示す内部降圧回路
20は、DRAMの内部素子への供給電圧として内部降
圧電圧Vint を出力するための回路であって、基準電圧
発生回路10と、2つの差動増幅器11,13と、出力
ドライバーとしての2つのP形MOSトランジスタQp
17,Qp19とを備えている。基準電圧発生回路10は、
通常動作時用の基準電圧(第1の基準電圧)Vref と、
バーンイン加速試験用の基準電圧(第2の基準電圧)V
refbi とを発生する。第1の差動増幅器11は、Vrefb
iを第1の入力とし、Vint を第2の入力とする。第2
の差動増幅器13は、Vref を第1の入力とし、Vint
を第2の入力とする。Qp17のゲートは第1の差動増幅
器11の出力により、Qp19のゲートは第2の差動増幅
器13の出力により各々制御される。VCCは外部電源電
圧、VSSは接地電源電圧である。
少ないVref と、VCCに依存したVrefbi とを発生する
ためのCMOS構成の回路である。詳しくは、VSSから
VCCへ向けて2つのP形MOSトランジスタQp16,Q
p14で各々定電圧源(MOSダイオード)を構成し、か
つ1つのP形MOSトランジスタQp13で定電流源を構
成することにより、VCCに依存せずVSSに依存した第1
の基準電圧Vref を発生するようにし、またVCCからV
SSへ向けて2つのP形MOSトランジスタQp10,Qp
11で各々定電圧源(MOSダイオード)を構成し、かつ
1つのN形MOSトランジスタQn10で定電流源を構成
することにより、VSSに依存せずVCCに依存した第2の
基準電圧Vrefbi を発生するようにしたものである。Q
p10,11,14,16 はすべてゲート・ドレイン間を短絡させ
た形のダイオードを形成しており、Qn10のゲートとQ
p14のソースとを短絡させ、Qp13のゲートとQp11の
ドレインとを短絡させた構成となっている。Qp10,11,
13,14,16及びQn10は全て飽和領域で動作させる。10
3はVrefbi のための出力ノード、104はVrefのた
めの出力ノードである。102はQp10とQp11との接
続ノード、105はQp14とQp16との接続ノードであ
る。
を簡単に説明する。Vref をほぼ一定とすると、飽和領
域で動作するQn10のゲート電位は一定値Vref であ
り、そのソース電位はVSSである。したがって、Qn10
のゲート・ソース間電圧はほぼ一定である。この結果、
Qn10は定電流源として動作し、Qn10のドレイン電流
Idn10はほぼ一定となる。また、Qp10とQp11とQ
n10との各々のドレイン電流Idp10,Idp11,Id
n10が相等しいときのQp11のドレイン電位(そのゲー
ト電位に等しい。)が定常状態におけるVrefbi であ
る。したがって、定常状態におけるIdp10及びIdp
11はほぼ一定である。一方、各々飽和領域で動作するQ
p10とQp11とはそれぞれゲート・ドレイン間を短絡し
たMOSトランジスタにより構成されるダイオードであ
るため、Idp10及びIdp11はその各々のゲート・ソ
ース間電圧によりほぼ決定される。Idp10とIdp11
とが前記のようにほぼ一定であるとき、Qp10及びQp
11の各々のゲート・ソース間電圧はほぼ一定である。以
上のことから、Vrefbi とVCCとの間の電位差(Qp10
のソースとQp11のゲートとの間の電位差に等しい。)
はほぼ一定である。
refbi とVCCとの間の電位差であってほぼ一定であるの
で、飽和領域で動作するQp13は定電流源となる。つま
り、Qp13のドレイン電流Idp13はVCCが変動しても
ほぼ一定である。また、Qp13とQp14とQp16との各
々のドレイン電流Idp13,Idp14,Idp16が相等
しいときのQp14のソース電位が定常状態におけるVre
f である。したがって、定常状態におけるIdp14及び
Idp16はほぼ一定である。一方、各々飽和領域で動作
するQp14とQp16とはそれぞれゲート・ドレイン間を
短絡したMOSトランジスタにより構成されるダイオー
ドであるため、Idp14及びIdp16はその各々のゲー
ト・ソース間電圧によりほぼ決定される。Idp14とI
dp16とが前記のようにほぼ一定であるとき、Qp14及
びQp16の各々のゲート・ソース間電圧はほぼ一定であ
る。以上のことから、Vref とVSSとの間の電位差(Q
p14のソースとQp16のゲートとの間の電位差に等し
い。)はほぼ一定である。
ドバック構成を採用した基準電圧発生回路10におい
て、Vrefbi はVCCより所定電位だけ低く、VSSに依存
せずVCCに依存した一定の基準電圧となる。また、Vre
f はVSSより所定電位だけ高く、VCCに依存せずVSSに
依存した一定の基準電圧となる。
OSトランジスタがすべて飽和領域で動作する場合に
は、式(1)が成り立つ。
4,16, Qn10のそれぞれの利得係数 Vtp:P形MOSトランジスタのスレッシュホールド電
圧 Vtn:N形MOSトランジスタのスレッシュホールド電
圧 ただし、簡単のため、各P形MOSトランジスタのスレ
ッシュホールド電圧は相等しいものとした。また、βp0
=βp1、βp4=βp6とすることにより、式(1)がβp0
及びβp6を含まないようにした。Vrefbi の表式は省略
する。
力ドライバーQp17,Qp19とのはたらきを説明する。
Vint がVrefbi に比較して低くなったときには、Vin
t を上昇させるべく第1の差動増幅器11の出力電圧が
降下してQp17をオンさせる。そして、Vint がVrefb
i まで上昇すると、第1の差動増幅器11の出力電圧が
上昇してQp17をオフさせる。よって、Vint はVrefb
i と同電圧までは上昇する。同様に、第2の差動増幅器
13とQp19とのはたらきにより、Vint はVref と同
電圧までは上昇する。つまり、Vint はVref とVrefb
i との高い方の電圧まで上昇する。
int の外部電源電圧依存性を示す図である。Vref とV
SSとの差と、Vrefbi とVCCとの差とは、各々所望値に
設定される。しかも、VCCが6Vより低い範囲(DRA
Mの通常動作時のVCCの規定範囲4.5V〜5.5Vを
含む。)では、Vrefbi よりVref を高く設定してある
ので、Vint はVCCに依存しないVref と等しくなる。
一方、VCCが6V以上の範囲(DRAMのバーンイン加
速試験時のVCC範囲)では、Vref よりVrefbi を高く
設定してあるので、Vint はVCCに依存したVrefbi と
等しくなる。このVCCに依存したVint により、DRA
Mの内部素子へのストレスを増大させることができる。
ホールド電圧等の製造バラツキによって、Vref ひいて
はVint のバラツキが発生する。図2は、Vint を調整
するためのトリマ部の構成例(ヒューズROM部)を示
す図である。図2によれば、図1中のQp16は互いに直
列接続された6つのP形MOSトランジスタQp30〜35
により、Qn10は互いに直列接続された6つのN形MO
SトランジスタQn30〜35により各々構成される。F0
〜F4はQp31〜35の各々のソース・ドレイン間に配さ
れたヒューズであり、F5〜F9はQn31〜35の各々の
ソース・ドレイン間に配されたヒューズである。F0〜
F4のうちの少なくとも1本を切断すると、Qp16のチ
ャネル長が等価的に変更される。同様に、F5〜F9の
うちの少なくとも1本を切断すると、Qn10のチャネル
長が等価的に変更される。301〜310は各トランジ
スタ間の接続ノードである。
電圧発生回路10を構成している各MOSトランジスタ
の利得係数βに依存しており、その利得係数βは式
(2)で表される。
量、Wはチャネル幅、Lはチャネル長である。式(1)
及び(2)によれば、MOSトランジスタのチャネル長
Lを変化させることにより、その利得係数βを変化させ
ることができ、Vref を変化させることができ、ひいて
はVint を調整できることがわかる。
i とを同時に補正できることを、図4を用いて説明す
る。図4は、Vint の調整過程を説明するために描かれ
たVint の外部電源電圧依存性を示す図である。図4に
は、Vtp(P形MOSトランジスタのスレッシュホール
ド電圧)が設定値の場合と、Vtpが設定値から−0.0
5V外れた場合と、ヒューズ切断によりVref とVrefb
i とを同時に補正することによりVint を調整した場合
との3通りの場合のVint のVCC依存性を、各々実線、
破線及び一点鎖線で示している。
た場合、VCCが6Vより低い範囲ではVint がその設定
値より高くなり、VCCが6V以上の範囲ではVint がそ
の設定値より低くなってしまう。この場合には、図2中
のQn10のための5本のヒューズF5〜F9のうちの所
要の補正量に応じた本数のヒューズを切断する。そうす
れば、ヒューズ切断前よりもQn10のゲート長が等価的
に長くなり、そのドレイン電流Idn10が減少する。こ
の結果、Vrefbi が高くなる。そして同時に、Vrefbi
をゲート入力としたQp13のドレイン電流Idp13が減
少し、Vref が低くなる。つまり、図4中の破線の特性
は、実線の特性に近い一点鎖線の特性に補正される。
は、図示はしないが、VCCが6Vより低い範囲ではVin
t がその設定値より低くなり、VCCが6V以上の範囲で
はVint がその設定値より高くなってしまう。この場合
には、図2中のQp16のための5本のヒューズF0〜F
4のうちの所要の補正量に応じた本数のヒューズを切断
する。そうすれば、ヒューズ切断前よりもQp16のゲー
ト長が等価的に長くなり、そのドレイン電流Idp16が
減少する。この結果、Vref が高くなる。そして同時
に、Vref をゲート入力としたQn10のドレイン電流I
dn10が減少し、Vrefbi が低くなる。つまり、この場
合にもヒューズ切断によりVref とVrefbiとを同時に
補正でき、図4中の実線の特性に近い所望の特性を実現
できる。
ィードバックをかけたVref とVrefbi とを単一の基準
電圧発生回路10で発生し、両者のうち高い方に基づい
てVint を発生する内部降圧回路20の構成を採用した
ので、通常動作時用の基準電圧発生回路とバーンイン加
速試験用の基準電圧発生回路とを別々に設けていた従来
とは違って、内部降圧回路の消費電流及びレイアウト面
積が低減される。そのうえ、Vref とVrefbi とを同時
に調整できるトリマ部の構成を基準電圧発生回路10中
に採用したので、通常動作時用のトリマ部とバーンイン
加速試験用のトリマ部とを別々に設けていた従来とは違
って、トリマ部のレイアウト面積が低減される。また、
本実施例のトリマ部では外部電源と接地電源との間に定
常電流が流れてしまうような貫通電流のパスが存在しな
いため、内部降圧回路の消費電流が更に低減される。
チャネル幅Wを調整する方式を採用してもよい。具体的
には、MOSトランジスタの並列数を変更するのであ
る。また、上記ヒューズ切断方式に代えて、デコード信
号に基づいてMOSトランジスタの直列数又は並列数を
変更する方式を採用することも可能である。
(キャパシタ)に電荷を蓄え、その電荷の有無により情
報を記憶しておくものである。DRAMの通常動作時に
は、このメモリセルへの書き込み電圧をセンスアンプに
より供給する。また、DRAM中には、情報を書き込ん
だり、読み出したり、その他の機能を満足させるための
周辺回路が内蔵されている。本実施例によれば、DRA
M中のセンスアンプと周辺回路とに図1の内部降圧回路
20から同一のVint が供給される。VCCを降圧したV
int をセンスアンプへ供給するのは、メモリセルの容量
酸化膜の信頼性確保等のためである。また、VCCを降圧
したVint を周辺回路へ供給するのは、内部素子の微細
化に伴う信頼性の確保、低消費電力化等のためである。
動作速度を高めかつメモリセルの信頼性を確保するため
には、周辺回路への供給電圧に比べてセンスアンプへの
供給電圧を低くすることが必要となる。例えばVCCが5
Vの場合、周辺回路へ第1の内部降圧電圧Vint1として
4Vを、センスアンプへ第2の内部降圧電圧Vint2とし
て3.3Vを各々供給するのである。本実施例によれ
ば、各々図1の構成を備えた内部降圧回路をDRAM中
に2つ搭載し、一方の内部降圧回路からVint1を、他方
の内部降圧回路からVint2を各々出力する。
2つの内部降圧電圧Vint1,Vint2を出力できるように
したものである。
AMのための内部降圧回路の回路図である。図5に示す
内部降圧回路30は、2つの内部降圧電圧Vint1,Vin
t2を出力するための回路であって、基準電圧発生回路6
0と、4つの差動増幅器61〜64と、出力ドライバー
としての4つのP形MOSトランジスタQp67,Qp6
8,Qp69,Qp6aとを備えている。基準電圧発生回路
60は、第1の内部降圧電圧Vint1のために、通常動作
時用の基準電圧(第1の基準電圧)Vref1と、バーンイ
ン加速試験用の基準電圧(第2の基準電圧)Vrefbi1と
を発生する。また、同基準電圧発生回路60は、第2の
内部降圧電圧Vint2のために、通常動作時用の基準電圧
(第3の基準電圧)Vref2と、バーンイン加速試験用の
基準電圧(第4の基準電圧)Vrefbi2とを発生する。第
1の差動増幅器61は、Vrefbi1を第1の入力とし、V
int1を第2の入力とする。第2の差動増幅器62は、V
refbi2を第1の入力とし、Vint2を第2の入力とする。
第3の差動増幅器63は、Vref1を第1の入力とし、V
int1を第2の入力とする。第4の差動増幅器64は、V
ref2を第1の入力とし、Vint2を第2の入力とする。Q
p67のゲートは第1の差動増幅器61の出力により、Q
p68のゲートは第2の差動増幅器62の出力により、Q
p69のゲートは第3の差動増幅器63の出力により、Q
p6aのゲートは第4の差動増幅器64の出力により各々
制御される。
少ないVref1,Vref2と、VCCに依存したVrefbi1,V
refbi2とを発生するためのCMOS構成の回路である。
詳しくは、VSSからVCCへ向けて4つのP形MOSトラ
ンジスタQp66,Qp65,Qp64,Qp63を直列に配設
することにより、VCCに依存せずVSSに依存したVref
1,Vref2を発生するようにし、またVCCからVSSへ向
けて3つのP形MOSトランジスタQp60,Qp61,Q
p62と1つのN形MOSトランジスタQn60とを直列に
配設することにより、VSSに依存せずVCCに依存したV
refbi1,Vrefbi2を発生するようにしたものである。Q
p60,62,65,66 はすべてゲート・ドレイン間を短絡させ
た形のダイオードを形成しており、Qn60のゲートとQ
p64のソースとを短絡させ、Qp63のゲートとQp61の
ゲートとQp62のドレインとを短絡させた構成となって
いる。また、Qp64のゲートはQp65のドレインに短絡
している。つまり、図5の基準電圧発生回路60は、図
1の基準電圧発生回路10中のQp11をQp61,Qp62
に、Qp14をQp64,Qp65に各々置換した構成となっ
ている。Qp60,61,62,63,64,65,66及びQn60は全て飽
和領域で動作させる。610はVrefbi1のための出力ノ
ード、603はVrefbi2のための出力ノード、604は
Vref1のための出力ノード、611はVref2のための出
力ノードである。602はQp60とQp61との接続ノー
ド、605はQp65とQp66との接続ノードである。
を簡単に説明する。Vref1をほぼ一定とすると、飽和領
域で動作するQn60のゲート電位は一定値Vref1であ
り、そのソース電位はVSSである。したがって、Qn60
のゲート・ソース間電圧はほぼ一定である。この結果、
Qn60は定電流源として動作し、Qn60のドレイン電流
Idn60はほぼ一定となる。また、Qp60とQp61とQ
p62とQn60との各々のドレイン電流Idp60,Idp
61,Idp62,Idn60が相等しいときのQp62のドレ
イン電位(そのゲート電位に等しい。)が定常状態にお
けるVrefbi2である。したがって、定常状態におけるI
dp60,Idp61,Idp62はほぼ一定である。一方、
Qp60とQp61とQp62とは各々飽和領域で動作するの
で、Idp60,Idp61,Idp62はその各々のゲート
・ソース間電圧によりほぼ決定される。Idp60とId
p61とIdp62とが前記のようにほぼ一定であるとき、
Qp60,Qp61及びQp62のゲート・ソース間電圧はほ
ぼ一定である。以上のことから、Vrefbi2とVCCとの間
の電位差(Qp60のソースとQp61のゲートとの間の電
位差に等しい。)はほぼ一定である。また、Idp61も
VCCに依らず一定となるため、Vrefbi1とVCCとの間の
電位差もほぼ一定である。
refbi2とVCCとの間の電位差であってほぼ一定であるの
で、飽和領域で動作するQp63は定電流源となる。つま
り、Qp63のドレイン電流Idp63はVCCが変動しても
ほぼ一定である。また、Qp63とQp64とQp65とQp
66との各々のドレイン電流Idp63,Idp64,Idp
65,Idp66が相等しいときのQp64のソース電位が定
常状態におけるVref1である。したがって、定常状態に
おけるIdp64,Idp65及びIdp66はほぼ一定であ
る。一方、Qp64とQp65とQp66とは各々飽和領域で
動作するので、Idp64,Idp65,Idp66はその各
々のゲート・ソース間電圧によりほぼ決定される。Id
p64とIdp65とIdp66とが前記のようにほぼ一定で
あるとき、Qp64,Qp65及びQp66のゲート・ソース
間電圧はほぼ一定である。以上のことから、Vref1とV
SSとの間の電位差(Qp64のソースとQp66のゲートと
の間の電位差に等しい。)はほぼ一定であり、Vref2と
VSSとの間の電位差(Qp65のソースとQp66のゲート
との間の電位差に等しい。)はほぼ一定である。
ドバック構成を採用した基準電圧発生回路60におい
て、Vrefbi1及びVrefbi2はVCCより各々所定電位だけ
低く、VSSに依存せずVCCに依存した一定の基準電圧と
なる。また、Vref1及びVref2は各々VSSより所定電位
だけ高く、VCCに依存せずVSSに依存した一定の基準電
圧となる。ただし、Vrefbi1>Vrefbi2かつVref1>V
ref2である。
れば、第1及び第3の差動増幅器61,63とQp67と
Qp69とのはたらきにより、Vint1はVref1とVrefbi1
との高い方の電圧まで上昇する。同様に、第2及び第4
の差動増幅器62,64とQp68とQp6aとのはたらき
により、Vint2はVref2とVrefbi2との高い方の電圧ま
で上昇する。
int1及びVint2の外部電源電圧依存性を示す図である。
図3の場合と同様に、VCCが6Vより低い範囲ではVin
t1及びVint2はともにVCCに依存せず、VCCが6V以上
の範囲ではVint1及びVint2はともにVCCに依存した内
部素子へのストレス印加可能な高電圧となる。ただし、
Vint1>Vint2である。Vint1及びVint2の調整は、図
2と同様のヒューズROM部の操作等により達成するこ
とができる。
30を搭載したDRAMのブロック図である。図7にお
いて、21はメモリセル、22はワードライン、23は
ビットライン、24はメモリセル21へ書き込み電圧を
供給するためのセンスアンプ、25はその他の周辺回路
である。内部降圧回路30は、周辺回路25へVint1を
供給するとともに、センスアンプ24へVint1より低い
Vint2を供給する。これにより、DRAMの通常動作時
において、周辺回路25の動作速度が高められ、かつメ
モリセル21の容量酸化膜の信頼性が確保される。
部降圧回路30から互いに異なる2つの内部降圧電圧V
int1,Vint2を出力できる。したがって、各々図1の構
成を備えた内部降圧回路をDRAM中に2つ搭載し、一
方の内部降圧回路からVint1を、他方の内部降圧回路か
らVint2を各々出力する場合に比べて、内部降圧回路の
消費電流及びレイアウト面積が低減される。
電圧を発生する構成への発展は、当業者にとって容易で
あろう。
2つの内部降圧電圧Vint1,Vint2(Vint1>Vint2)
のうちの1つを選択出力できるようにしたものである。
AMのための内部降圧回路の回路図である。図8に示す
内部降圧回路40は、Vint1及びVint2のうちの一方を
1つの内部降圧電圧Vint として出力するための回路で
あって、図5の構成に2つのP形MOSトランジスタQ
p6b,Qp6cを付加してなるものである。Qp6b及びQ
p6cは、Vint1からVint2へ向けて直列に配設されてい
る。Qp6bのゲートは第1の制御信号Aにより、Qp6c
のゲートは第2の制御信号Bにより各々制御される。6
12はQp6bとQp6cとの接続ノードであり、かつVin
t のための出力ノードである。
制御信号Aを低レベル、第2の制御信号Bを高レベルに
すれば、Qp6bはオン状態、Qp6cはオフ状態となる。
このとき、内部降圧回路40から出力されるVint はV
int1と等しくなる。これとは逆に第1の制御信号Aを高
レベル、第2の制御信号Bを低レベルにすれば、Qp6b
はオフ状態、Qp6cはオン状態となるので、Vint はV
int2と等しくなる。つまり、本実施例によれば、各々図
6に示す外部電源電圧依存性を持ったVint1及びVint2
のうちのいずれをVint として出力するかを任意に切り
換えることができるのである。
40を搭載したDRAMのブロック図である。内部降圧
回路40は、センスアンプ24及び周辺回路25へ共通
のVint を供給する。しかも、DRAMの通常動作モー
ドではVint1が、セルフリフレッシュモードではVint1
より低いVint2が各々Vint として選択される。
ンスアンプ24及び周辺回路25へ、Vint2より高いV
int1が供給される。これにより、記憶情報の書き込み/
読み出しのためのDRAM内部回路の高い動作速度が保
証される。VCCを6V以上に上げれば、Vint1によりD
RAMのバーンイン加速試験を実行することも可能であ
る。
ッテリーバックアップ時、特にセルフリフレッシュモー
ドでは、内部降圧回路40からセンスアンプ24及び周
辺回路25へ、Vint1より低いVint2が供給される。こ
れにより、記憶情報を保持しつつ、DRAMの消費電力
を低減することができる。詳細には、リフレッシュ動作
のための消費電力だけでなく、リフレッシュ動作を実行
していない待機時の消費電力も低減される。
の供給電圧Vint は前述したようにメモリセル21への
書き込み電圧となる。メモリセル21のキャパシタに記
憶情報として蓄えられる電荷の量は、Vint の大きさに
依存している。メモリセル21のキャパシタに蓄えられ
た電荷量が変動すると、その記憶情報の保持時間が変動
する結果、リフレッシュ動作を行わなければならない時
間間隔(リフレッシュオーバーヘッド時間)が変動す
る。次に説明する第4の実施例は、この問題を解決した
ものである。
給電圧の変動をおさえるようにしたものである。
部降圧回路を搭載したDRAMのブロック図である。図
10中の内部降圧回路40の内部構成は、図8のとおり
である。この内部降圧回路40は、周辺回路25へVin
t を供給する一方、センスアンプ24へVint2を供給す
る。
されるVint は、第3の実施例の場合と同様に、DRA
Mの通常動作モードではVint1であり、セルフリフレッ
シュモードではVint1より低いVint2である。ところ
が、第3の実施例の場合とは違って、センスアンプ24
へは通常動作モード及びセルフリフレッシュモードのい
ずれであってもVint2が供給される。
タ保持特性を悪化させることなく、セルフリフレッシュ
動作時に周辺回路25への供給電圧Vint を下げること
でDRAMの消費電力を低減することができる。具体的
には、第4の実施例によれば、DRAMのバッテリーバ
ックアップ時の消費電流(リフレッシュ時の消費電流と
待機時の消費電流とを平均化した値)が、第2の実施例
(図7)の場合の101μAから79μAへと約22%
低減される。
辺回路用とし、これとは別にセンスアンプ専用の内部降
圧回路をDRAM中に設けてもよい。この場合、周辺回
路用の内部降圧回路40の低い方の出力電圧Vint2と、
センスアンプ専用の内部降圧回路の出力電圧とは、互い
に異なる電圧であってよい。
辺回路の構成素子)への供給電圧を図11に示す方法で
切り換えるようにすることもできる。図11によれば、
ステップ81で通常動作モードかセルフリフレッシュモ
ードかが判定される。RAS(ロウアドレスストロー
ブ)の立ち下げ後にCAS(カラムアドレスストロー
ブ)が立ち下げられた場合には、通常動作モードである
と判定される。これとは逆にCASの立ち下げ後にRA
Sが立ち下げられ、かつRASの立ち下げ後に一定の時
間が経過した場合には、セルフリフレッシュモードであ
ると判定される。通常動作モードの場合には、ステップ
82において、外部電源電圧VCCが降圧されることなく
DRAM内部素子へ供給される。セルフリフレッシュモ
ードの場合には、ステップ83において、通常動作時の
内部素子への供給電圧である外部電源電圧VCCそのもの
が引き下げられる。VCCそのものの低減に代えて、内部
素子への供給電圧をVCCから内部降圧回路(例えば図1
の構成)の出力Vint へ切り換えるようにしてもよい。
降圧回路について説明したが、本発明に係る内部降圧回
路は他の種類の半導体集積回路においても利用可能であ
る。例えば、EEPROMの読み出し電源に本発明の内
部降圧回路を適用することもできる。
の発明によれば、出力が互いにフィードバックされた2
つの定電圧発生回路を備えた単一の基準電圧発生回路の
2つの出力に基づいて1つの内部降圧電圧を発生するこ
ととしたので、半導体集積回路のためのバーンインに適
した内部降圧回路の消費電流やレイアウト面積を低減す
ることができる。
一の内部降圧回路から2つの内部降圧電圧を出力するこ
ととしたので、各々バーンイン加速試験を考慮した2つ
の内部降圧電圧が単一の半導体集積回路内で利用可能と
なる。
内部降圧回路の回路図である。
である。
電源電圧依存性を示す特性図である。
過程を説明するための特性図である。
路図である。
の外部電源電圧依存性を示す特性図である。
ック図である。
路図である。
ック図である。
搭載したDRAMのブロック図である。
供給電圧の切り換え方法の例を示すフローチャート図で
ある。
準電圧) VCC 外部電源電圧 VSS 接地電源電圧
Claims (10)
- 【請求項1】 半導体集積回路の中で内部降圧電圧を発
生するように該半導体集積回路に搭載された内部降圧回
路であって、 第1及び第2の基準電圧を発生するための基準電圧発生
回路と、 前記基準電圧発生回路により発生された第1及び第2の
基準電圧に基づいて前記内部降圧電圧を出力するための
出力回路とを備え、 前記基準電圧発生回路は、 接地電源電圧に基づいて前記第1の基準電圧を発生する
ための第1の定電圧発生回路と、 外部電源電圧に基づいて前記第2の基準電圧を発生する
ための第2の定電圧発生回路とを備え、 前記第1及び第2の定電圧発生回路は、各々定電流源と
定電圧源とを有し、かつ前記第1及び第2の基準電圧が
互いに相関関係を有するように互いに他の定電圧発生回
路の出力により制御されることを特徴とする内部降圧回
路。 - 【請求項2】 請求項1記載の内部降圧回路において、 前記基準電圧発生回路は、前記内部降圧電圧を調整する
ように前記第1及び第2の基準電圧を同時に補正するた
めのトリマ手段を更に備えたことを特徴とする内部降圧
回路。 - 【請求項3】 請求項1記載の内部降圧回路において、 前記基準電圧発生回路は、CMOSトランジスタの組合
せにより構成されることを特徴とする内部降圧回路。 - 【請求項4】 請求項3記載の内部降圧回路において、 前記基準電圧発生回路は、前記第1及び第2の基準電圧
を同時に補正するように前記CMOSトランジスタの特
性を変更するためのヒューズROMを更に備えたことを
特徴とする内部降圧回路。 - 【請求項5】 請求項1記載の内部降圧回路において、 前記第1の定電圧発生回路は、 定電流源として機能するように外部電源側に配されたM
OSトランジスタと、 各々定電圧源として機能するように、ゲート・ドレイン
間が短絡されかつ前記外部電源側のMOSトランジスタ
に直列接続された接地電源側の少なくとも1つのMOS
トランジスタとを備え、 前記第2の定電圧発生回路は、 定電流源として機能するように接地電源側に配されたM
OSトランジスタと、 各々定電圧源として機能するように、ゲート・ドレイン
間が短絡されかつ前記接地電源側のMOSトランジスタ
に直列接続された外部電源側の少なくとも1つのMOS
トランジスタとを備え、 前記第1の定電圧発生回路中の定電流源として機能する
MOSトランジスタのゲート電位は、前記第2の定電圧
発生回路中の定電圧源として機能するMOSトランジス
タのうちの1つから供給され、かつ前記第2の定電圧発
生回路中の定電流源として機能するMOSトランジスタ
のゲート電位は、前記第1の定電圧発生回路中の定電圧
源として機能するMOSトランジスタのうちの1つから
供給されることを特徴とする内部降圧回路。 - 【請求項6】 請求項1記載の内部降圧回路において、 前記出力回路は、 前記基準電圧発生回路により発生された第1及び第2の
基準電圧の各々と前記内部降圧電圧とに基づいて動作す
る第1及び第2の差動増幅器と、 前記第1及び第2の基準電圧のうちの高い方の電圧に基
づいて前記内部降圧電圧を出力するように前記第1及び
第2の差動増幅器の各々の出力により制御される第1及
び第2の出力ドライバーとを備えたことを特徴とする内
部降圧回路。 - 【請求項7】 半導体集積回路の中で互いに異なる第1
及び第2の内部降圧電圧を発生するように該半導体集積
回路に搭載された内部降圧回路であって、 第1〜第4の基準電圧を発生するための基準電圧発生回
路と、 前記基準電圧発生回路により発生された第1及び第2の
基準電圧に基づいて前記第1の内部降圧電圧を出力する
ための第1の出力回路と、 前記基準電圧発生回路により発生された第3及び第4の
基準電圧に基づいて前記第2の内部降圧電圧を出力する
ための第2の出力回路とを備え、 前記基準電圧発生回路は、 接地電源電圧に基づいて前記第1及び第3の基準電圧を
発生するための第1の定電圧発生回路と、 外部電源電圧に基づいて前記第2及び第4の基準電圧を
発生するための第2の定電圧発生回路とを備え、 前記第1及び第2の定電圧発生回路は、各々定電流源と
定電圧源とを有し、かつ前記第1及び第2の基準電圧が
互いに相関関係を有しかつ前記第3及び第4の基準電圧
が互いに相関関係を有するように互いに他の定電圧発生
回路の出力により制御されることを特徴とする内部降圧
回路。 - 【請求項8】 請求項7記載の内部降圧回路において、 前記半導体集積回路の内部素子への供給電圧を前記第1
及び第2の内部降圧電圧の中から任意に選択するための
切り換え手段を更に備えたことを特徴とする内部降圧回
路。 - 【請求項9】 請求項7記載の内部降圧回路において、 前記第1及び第2の内部降圧電圧のうちの少なくとも一
方はDRAMのメモリセルへの書き込み電圧として出力
されることを特徴とする内部降圧回路。 - 【請求項10】 請求項7記載の内部降圧回路におい
て、 前記第1及び第2の内部降圧電圧のうちの少なくとも一
方はEEPROMの読み出し電源として出力されること
を特徴とする内部降圧回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24235993A JP3096541B2 (ja) | 1992-10-07 | 1993-09-29 | 半導体集積回路のための内部降圧回路 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26849092 | 1992-10-07 | ||
JP4-268490 | 1992-10-07 | ||
JP24235993A JP3096541B2 (ja) | 1992-10-07 | 1993-09-29 | 半導体集積回路のための内部降圧回路 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11345714A Division JP2000149557A (ja) | 1992-10-07 | 1999-12-06 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06208791A JPH06208791A (ja) | 1994-07-26 |
JP3096541B2 true JP3096541B2 (ja) | 2000-10-10 |
Family
ID=26535734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24235993A Expired - Fee Related JP3096541B2 (ja) | 1992-10-07 | 1993-09-29 | 半導体集積回路のための内部降圧回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3096541B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5036834B2 (ja) * | 1994-08-04 | 2012-09-26 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR0149577B1 (ko) * | 1995-06-12 | 1998-12-01 | 김광호 | 반도체 메모리 장치의 내부 전원전압 발생회로 |
JP3517493B2 (ja) * | 1995-09-21 | 2004-04-12 | 松下電器産業株式会社 | 内部降圧回路 |
TW383491B (en) * | 1997-02-28 | 2000-03-01 | Toshiba Co Ltd | Regulator for regulating power voltage and semiconductor integrated circuit including the same |
CN100385361C (zh) * | 2002-12-13 | 2008-04-30 | 上海贝岭股份有限公司 | 应用于低功耗场合的一组以上电源电压的电源供电结构 |
JP5104118B2 (ja) | 2007-08-09 | 2012-12-19 | 富士通セミコンダクター株式会社 | 内部電源回路 |
JP5241641B2 (ja) | 2009-07-27 | 2013-07-17 | 三洋電機株式会社 | 半導体集積回路 |
-
1993
- 1993-09-29 JP JP24235993A patent/JP3096541B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06208791A (ja) | 1994-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5430682A (en) | Semiconductor integrated circuit device having internal step-down power voltage generator with auxiliary current path for keeping step-down power voltage constant | |
JP2000149557A (ja) | 半導体集積回路 | |
JP3124781B2 (ja) | 半導体集積回路装置 | |
JP4392740B2 (ja) | 半導体記憶回路 | |
KR100467918B1 (ko) | 낮은동작전압에서유효한전압변환회로를구비한반도체집적회로 | |
US5499214A (en) | Oscillator circuit generating a clock signal having a temperature dependent cycle and a semiconductor memory device including the same | |
US7436732B2 (en) | Internal power supply generating circuit without a dead band | |
KR900004725B1 (ko) | 전원전압 강하회로 | |
US20030160649A1 (en) | Semiconductor device less susceptible to variation in threshold voltage | |
US7589513B2 (en) | Reference voltage generator circuit | |
JPH11213664A (ja) | 半導体集積回路装置 | |
US7751230B2 (en) | Negative voltage generating device | |
JPH079754B2 (ja) | 電源供給電圧変換回路 | |
US20030223277A1 (en) | Semiconductor memory device | |
US20130307504A1 (en) | Voltage generation circuit | |
JP3423957B2 (ja) | 降圧回路 | |
US6956397B2 (en) | Temperature adaptive refresh clock generator for refresh operation | |
US7158424B2 (en) | Semiconductor memory device | |
JP3096541B2 (ja) | 半導体集積回路のための内部降圧回路 | |
KR100224959B1 (ko) | 다이나믹 랜덤 액세스 메모리 | |
KR100493599B1 (ko) | 워드선활성화전압의안정화회로를가지는반도체기억장치 | |
JPH05274876A (ja) | 半導体記憶装置 | |
JP3735698B2 (ja) | 内部電圧発生回路 | |
US7298199B2 (en) | Substrate bias voltage generating circuit for use in a semiconductor memory device | |
US5955914A (en) | Voltage regulator for a voltage pump in a DRAM |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000725 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070804 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080804 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080804 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |