JPH09130162A - 横電流調節を有する電流ドライバ回路 - Google Patents
横電流調節を有する電流ドライバ回路Info
- Publication number
- JPH09130162A JPH09130162A JP8260246A JP26024696A JPH09130162A JP H09130162 A JPH09130162 A JP H09130162A JP 8260246 A JP8260246 A JP 8260246A JP 26024696 A JP26024696 A JP 26024696A JP H09130162 A JPH09130162 A JP H09130162A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- output
- transistors
- branch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 横電流調節を有する電流ドライバ回路を、高
い出力電圧スパンを可能にし、比較的小さい出力トラン
ジスタですませられ、低い供給電圧で作動可能であるよ
うに構成する。 【解決手段】 主電流経路を形成する少なくとも２つの
相補性の出力トランジスタＭ１、Ｍ２が直列に供給電圧
Ｖｓｓ、Ｖｄｄに対する端子間に接続され、それらの接
続点と出力端子Ａが接続され、出力トランジスタＭ１、
Ｍ２とゲートおよびソース結合された各１つの電流検出
トランジスタＭ３、Ｍ４を含み、差動増幅器手段Ｍ１１
…Ｍ１４、Ｉｂｉａｓを含み、その一方の枝路が電流検
出トランジスタＭ３、Ｍ４から導き出された信号により
制御され、その他方の枝路が参照信号により制御され、
第１および第２の電流経路Ｍ６、Ｍ８；Ｍ５、Ｍ７を含
み、それらのなかに差動増幅器手段の枝路の各１つが電
流ミラー回路により結合され、それらが互いにゲート結
合されたそれぞれ１つの入力トランジスタＭ６、Ｍ５を
含み、それらの中間タップにより出力トランジスタＭ
１、Ｍ２の各１つが制御される。
い出力電圧スパンを可能にし、比較的小さい出力トラン
ジスタですませられ、低い供給電圧で作動可能であるよ
うに構成する。 【解決手段】 主電流経路を形成する少なくとも２つの
相補性の出力トランジスタＭ１、Ｍ２が直列に供給電圧
Ｖｓｓ、Ｖｄｄに対する端子間に接続され、それらの接
続点と出力端子Ａが接続され、出力トランジスタＭ１、
Ｍ２とゲートおよびソース結合された各１つの電流検出
トランジスタＭ３、Ｍ４を含み、差動増幅器手段Ｍ１１
…Ｍ１４、Ｉｂｉａｓを含み、その一方の枝路が電流検
出トランジスタＭ３、Ｍ４から導き出された信号により
制御され、その他方の枝路が参照信号により制御され、
第１および第２の電流経路Ｍ６、Ｍ８；Ｍ５、Ｍ７を含
み、それらのなかに差動増幅器手段の枝路の各１つが電
流ミラー回路により結合され、それらが互いにゲート結
合されたそれぞれ１つの入力トランジスタＭ６、Ｍ５を
含み、それらの中間タップにより出力トランジスタＭ
１、Ｍ２の各１つが制御される。
Description
【０００１】
【発明の属する技術分野】本発明は、供給電圧に対する
端子間に直列に接続されている少なくとも２つの相補性
の出力トランジスタを含んでおり、それらの接続点に出
力端子が接続されている電流ドライバ回路に関する。
端子間に直列に接続されている少なくとも２つの相補性
の出力トランジスタを含んでおり、それらの接続点に出
力端子が接続されている電流ドライバ回路に関する。
【０００２】
【従来の技術】ＣＭＯＳ出力ドライバが文献フィシャー
（J.A.Fisher）およびコッホ（R.Koch）著「高度に線形
なＣＭＯＳバッファ増幅器（Highly Linear CMOS Buffe
r Amplifier)」ＩＥＥＥジャーナル・固体回路編、第Ｓ
Ｃ‐２２巻、第３号、１９８７年６月、第３３０〜３３
４頁に記載されている。その両出力トランジスタが同時
に導通状態に切換えられので、横電流の調節が必要であ
る。そのために出力トランジスタは電流ミラー回路を介
して駆動される。横電流の設定は、両出力トランジスタ
が飽和状態で作動させられるかぎり可能である。しか
し、この回路は、出力トランジスタのゲート端子におい
てわずかな電圧スパンしか可能でないという欠点を有す
る。従って、高い電流ドライバ能力を得るためには、比
較的大きい出力トランジスタが必要である。さらに、比
較的高い供給電圧（たとえば５Ｖ）が必要とされる。
（J.A.Fisher）およびコッホ（R.Koch）著「高度に線形
なＣＭＯＳバッファ増幅器（Highly Linear CMOS Buffe
r Amplifier)」ＩＥＥＥジャーナル・固体回路編、第Ｓ
Ｃ‐２２巻、第３号、１９８７年６月、第３３０〜３３
４頁に記載されている。その両出力トランジスタが同時
に導通状態に切換えられので、横電流の調節が必要であ
る。そのために出力トランジスタは電流ミラー回路を介
して駆動される。横電流の設定は、両出力トランジスタ
が飽和状態で作動させられるかぎり可能である。しか
し、この回路は、出力トランジスタのゲート端子におい
てわずかな電圧スパンしか可能でないという欠点を有す
る。従って、高い電流ドライバ能力を得るためには、比
較的大きい出力トランジスタが必要である。さらに、比
較的高い供給電圧（たとえば５Ｖ）が必要とされる。
【０００３】
【発明が解決しようとする課題】本発明の課題は、これ
らの欠点を回避することである。特に、高い出力電圧ス
パンを可能にし、またその際に比較的小さい出力トラン
ジスタですませられる横電流調節を有する電流ドライバ
回路を提供すること、またその回路は低い供給電圧で作
動可能とすることにある。
らの欠点を回避することである。特に、高い出力電圧ス
パンを可能にし、またその際に比較的小さい出力トラン
ジスタですませられる横電流調節を有する電流ドライバ
回路を提供すること、またその回路は低い供給電圧で作
動可能とすることにある。
【０００４】
【課題を解決するための手段】この課題を解決するた
め、本発明においては、少なくとも２つの相補性の出力
トランジスタを含んでおり、それらの主電流経路が直列
に供給電圧に対する端子間に接続され、またそれらの接
続点と出力端子が接続されており、出力トランジスタと
ゲートおよびソース結合された各１つの電流検出トラン
ジスタとを含んでおり、差動増幅器手段を含んでおり、
その一方の枝路が電流検出トランジスタから導き出され
た信号により制御され、その他方の枝路が参照信号によ
り制御され、第１および第２の電流枝路を含んでおり、
それらのなかに差動増幅器手段の枝路の各１つが電流ミ
ラー回路により結合されており、それらが互いにゲート
結合されたそれぞれ１つの入力トランジスタを含んでお
り、またそれらの中間タップにより出力トランジスタの
各１つが制御される。
め、本発明においては、少なくとも２つの相補性の出力
トランジスタを含んでおり、それらの主電流経路が直列
に供給電圧に対する端子間に接続され、またそれらの接
続点と出力端子が接続されており、出力トランジスタと
ゲートおよびソース結合された各１つの電流検出トラン
ジスタとを含んでおり、差動増幅器手段を含んでおり、
その一方の枝路が電流検出トランジスタから導き出され
た信号により制御され、その他方の枝路が参照信号によ
り制御され、第１および第２の電流枝路を含んでおり、
それらのなかに差動増幅器手段の枝路の各１つが電流ミ
ラー回路により結合されており、それらが互いにゲート
結合されたそれぞれ１つの入力トランジスタを含んでお
り、またそれらの中間タップにより出力トランジスタの
各１つが制御される。
【０００５】本発明による回路では横電流調節が比較的
精密に行われる。小さい出力トランジスタの使用により
集積回路としての構成した際にチップ面積が節減され
る。出力トランジスタにおいて比較的高いゲート‐ソー
ス間電圧が可能である。出力端において得られうる高い
電圧スパンにより出力トランジスタは高い増幅率を有す
る抵抗範囲内で動作し得る。大きいオーム性および容量
性負荷がドライブ可能である。出力電圧スパンが供給電
圧の近くまで達するので、所与の負荷電流において高い
制御可能性が得られる。全体として必要な供給電圧が比
較的低く、実際の構成では２Ｖ以下である。
精密に行われる。小さい出力トランジスタの使用により
集積回路としての構成した際にチップ面積が節減され
る。出力トランジスタにおいて比較的高いゲート‐ソー
ス間電圧が可能である。出力端において得られうる高い
電圧スパンにより出力トランジスタは高い増幅率を有す
る抵抗範囲内で動作し得る。大きいオーム性および容量
性負荷がドライブ可能である。出力電圧スパンが供給電
圧の近くまで達するので、所与の負荷電流において高い
制御可能性が得られる。全体として必要な供給電圧が比
較的低く、実際の構成では２Ｖ以下である。
【０００６】
【実施例】以下、図面に示されている実施例により本発
明を一層詳細に説明する。
明を一層詳細に説明する。
【０００７】出力段はたとえばＣＭＯＳ演算増幅器の出
力段として使用することができる。出力段は２つの相補
性のＭＯＳトランジスタＭ１、Ｍ２を含んでいる。ｎチ
ャネルＭＯＳトランジスタＭ１のソース端子は供給電位
Ｖｓｓ（たとえば接地）に対する端子と接続されてい
る。ｐチャネルＭＯＳトランジスタＭ２のソース端子は
（正の）供給電位Ｖｄｄに対する端子と接続されてい
る。トランジスタＭ１、Ｍ２のドレイン端子は出力端子
Ａと接続されており、この出力端子Ａと接地点との間に
出力電圧Ｖｏｕｔが得られる。
力段として使用することができる。出力段は２つの相補
性のＭＯＳトランジスタＭ１、Ｍ２を含んでいる。ｎチ
ャネルＭＯＳトランジスタＭ１のソース端子は供給電位
Ｖｓｓ（たとえば接地）に対する端子と接続されてい
る。ｐチャネルＭＯＳトランジスタＭ２のソース端子は
（正の）供給電位Ｖｄｄに対する端子と接続されてい
る。トランジスタＭ１、Ｍ２のドレイン端子は出力端子
Ａと接続されており、この出力端子Ａと接地点との間に
出力電圧Ｖｏｕｔが得られる。
【０００８】原理的に出力電圧Ｖｏｕｔは、トランジス
タＭ１、Ｍ２のゲート端子に与えられる電圧の同相成分
Ｖｉｎ１＋Ｖｉｎ２により設定される。横電流はトラン
ジスタＭ１、Ｍ２のゲート端子の差成分Ｖｉｎ２−Ｖｉ
ｎ１により決定される。
タＭ１、Ｍ２のゲート端子に与えられる電圧の同相成分
Ｖｉｎ１＋Ｖｉｎ２により設定される。横電流はトラン
ジスタＭ１、Ｍ２のゲート端子の差成分Ｖｉｎ２−Ｖｉ
ｎ１により決定される。
【０００９】トランジスタＭ１、Ｍ２を通ってそれぞれ
流れる電流を検出するため、これらのトランジスタにそ
れぞれ電流検出トランジスタＭ３、Ｍ４が設けられてい
る。トランジスタＭ３のソース端子は供給電位Ｖｓｓに
対する端子と、またゲート端子はトランジスタＭ１のゲ
ート端子と接続されている。同様のことが相補性のトラ
ンジスタＭ４に対しても当てはまる。トランジスタＭ４
を通って流れる電流が電流ミラー回路Ｍ９、Ｍ１０を介
して供給電位Ｖｓｓに対する端子に導き出されることは
目的にかなっている。トランジスタＭ１またはＭ２を通
る電流に結合されるトランジスタＭ３またはＭ１０を通
るドレイン電流（Ｉｄ３、Ｉｄ１０）はそれにより等し
い方向に向けられており、このことは評価を容易にす
る。電流ミラー回路Ｍ９、Ｍ１０の入力枝路内の抵抗Ｒ
１は電流制限の役割をする。トランジスタＭ３、Ｍ１０
のドレイン電流回路に各１つの抵抗Ｒ２またはＲ３が接
続されており、それによって電流Ｉｄ３またはＩｄ１０
が供給電位Ｖｄｄを基準とする相応の電圧に変換され
る。
流れる電流を検出するため、これらのトランジスタにそ
れぞれ電流検出トランジスタＭ３、Ｍ４が設けられてい
る。トランジスタＭ３のソース端子は供給電位Ｖｓｓに
対する端子と、またゲート端子はトランジスタＭ１のゲ
ート端子と接続されている。同様のことが相補性のトラ
ンジスタＭ４に対しても当てはまる。トランジスタＭ４
を通って流れる電流が電流ミラー回路Ｍ９、Ｍ１０を介
して供給電位Ｖｓｓに対する端子に導き出されることは
目的にかなっている。トランジスタＭ１またはＭ２を通
る電流に結合されるトランジスタＭ３またはＭ１０を通
るドレイン電流（Ｉｄ３、Ｉｄ１０）はそれにより等し
い方向に向けられており、このことは評価を容易にす
る。電流ミラー回路Ｍ９、Ｍ１０の入力枝路内の抵抗Ｒ
１は電流制限の役割をする。トランジスタＭ３、Ｍ１０
のドレイン電流回路に各１つの抵抗Ｒ２またはＲ３が接
続されており、それによって電流Ｉｄ３またはＩｄ１０
が供給電位Ｖｄｄを基準とする相応の電圧に変換され
る。
【００１０】出力端子Ａに負荷が接続されると、電流が
端子Ａから取り出され、またはそこに供給される。その
場合、小さいぼうの電流が流れる出力トランジスタＭ１
またはＭ２は飽和状態にある。それぞれ対応付けられて
いる電流検出トランジスタＭ３またはＭ４は各トランジ
スタＭ１またはＭ２と等しいゲート‐ソース間電圧を有
するので、Ｍ１およびＭ３またはＭ２およびＭ４の互い
に対応付けられているドレイン電流は互いにトランジス
タジオメトリにより決定される固定的な比にある。それ
ぞれ飽和状態にある出力トランジスタＭ１またはＭ２を
通って流れる電流は、その場合に出力トランジスタＭ
１、Ｍ２から形成される電流経路を通る横電流を表わ
す。この電流と電流Ｉｄ３またはＩｄ１０との直接的な
結合により、これらの電流は出力トランジスタＭ１、Ｍ
２を通る横電流に対する尺度である。同じく、抵抗Ｒ
２、Ｒ３における電圧降下は横電流に対する尺度であ
る。
端子Ａから取り出され、またはそこに供給される。その
場合、小さいぼうの電流が流れる出力トランジスタＭ１
またはＭ２は飽和状態にある。それぞれ対応付けられて
いる電流検出トランジスタＭ３またはＭ４は各トランジ
スタＭ１またはＭ２と等しいゲート‐ソース間電圧を有
するので、Ｍ１およびＭ３またはＭ２およびＭ４の互い
に対応付けられているドレイン電流は互いにトランジス
タジオメトリにより決定される固定的な比にある。それ
ぞれ飽和状態にある出力トランジスタＭ１またはＭ２を
通って流れる電流は、その場合に出力トランジスタＭ
１、Ｍ２から形成される電流経路を通る横電流を表わ
す。この電流と電流Ｉｄ３またはＩｄ１０との直接的な
結合により、これらの電流は出力トランジスタＭ１、Ｍ
２を通る横電流に対する尺度である。同じく、抵抗Ｒ
２、Ｒ３における電圧降下は横電流に対する尺度であ
る。
【００１１】抵抗Ｒ２、Ｒ３における電圧降下は差動増
幅器装置に供給される。そのために抵抗Ｒ２とトランジ
スタＭ３との間の結合点がトランジスタＭ１２のゲート
端子と接続されている。抵抗Ｒ３とトランジスタＭ１０
との間の結合点はＭＯＳトランジスタＭ１１のゲート端
子と接続されている。ＭＯＳトランジスタＭ１１、Ｍ１
２はそれらのドレイン‐ソース間電流経路に関して並列
に接続されている。差動増幅器装置の他方の枝路はＭＯ
ＳトランジスタＭ１３、Ｍ１４を含んでおり、それらの
ドレイン‐ソース間電流経路は並列に接続されており、
またそれらのゲート端子は参照電位により制御される。
トランジスタＭ１１…Ｍ１４のソース端子は互いに接続
されており、また電流源Ｉｂｉａｓを介して供給電位Ｖ
ｓｓに対する端子に接続されている。参照電圧信号は抵
抗Ｒ４から導き出され、その第１の端子は供給電位Ｖｄ
ｄに対する端子に接続されており、その第２の端子は参
照電流源Ｉｒｅｆを介して供給電位Ｖｓｓに対する端子
に接続されている。
幅器装置に供給される。そのために抵抗Ｒ２とトランジ
スタＭ３との間の結合点がトランジスタＭ１２のゲート
端子と接続されている。抵抗Ｒ３とトランジスタＭ１０
との間の結合点はＭＯＳトランジスタＭ１１のゲート端
子と接続されている。ＭＯＳトランジスタＭ１１、Ｍ１
２はそれらのドレイン‐ソース間電流経路に関して並列
に接続されている。差動増幅器装置の他方の枝路はＭＯ
ＳトランジスタＭ１３、Ｍ１４を含んでおり、それらの
ドレイン‐ソース間電流経路は並列に接続されており、
またそれらのゲート端子は参照電位により制御される。
トランジスタＭ１１…Ｍ１４のソース端子は互いに接続
されており、また電流源Ｉｂｉａｓを介して供給電位Ｖ
ｓｓに対する端子に接続されている。参照電圧信号は抵
抗Ｒ４から導き出され、その第１の端子は供給電位Ｖｄ
ｄに対する端子に接続されており、その第２の端子は参
照電流源Ｉｒｅｆを介して供給電位Ｖｓｓに対する端子
に接続されている。
【００１２】差動増幅器装置の両枝路のトランジスタＭ
１１、Ｍ１２またはＭ１３、Ｍ１４の結合されたドレイ
ン回路に電流ミラー回路の各１つの入力枝路が接続され
ており、それらの基準節点は供給電位Ｖｄｄに対する端
子である。そのためにトランジスタＭ１１、Ｍ１２のド
レイン端子はＭＯＳトランジスタＭ１５のドレイン‐ソ
ース間経路を介して供給電位Ｖｄｄに対する端子と接続
されており、トランジスタＭ１５のゲートおよびドレイ
ン電極は互いに接続されている。同様な方法でトランジ
スタＭ１６がトランジスタＭ１３、Ｍ１４のドレイン端
子を供給電位Ｖｄｄに対する端子と接続する。この電流
ミラー回路の出力枝路に制御されるトランジスタＭ８ま
たはＭ７が位置しており、トランジスタＭ８、Ｍ１５お
よびトランジスタＭ７、Ｍ１６のゲート端子は互いに接
続されている。トランジスタＭ７、Ｍ８のドレイン端子
は各１つのトランジスタＭ５、Ｍ６のドレイン‐ソース
間経路を介して接地電位Ｖｓｓに対する端子と接続され
ている。トランジスタＭ５、Ｍ６のゲート電極は互い
に、また入力信号Ｖｉｎに対する端子Ｂに接続されてい
る。トランジスタＭ６、Ｍ８のドレイン端子の結合節点
はトランジスタＭ１のゲート端子を駆動する役割をし、
またトランジスタＭ５、Ｍ７のドレイン端子の結合節点
はトランジスタＭ２のゲート端子を駆動する役割をす
る。その際に入力トランジスタＭ５、Ｍ６への入力電圧
Ｖｉｎにより出力電圧Ｖｏｕｔが設定され、トランジス
タＭ８、Ｍ７のゲート端子間の電圧差Ｖｑｃにより出力
トランジスタＭ１、Ｍ２を通る横電流が設定される。
１１、Ｍ１２またはＭ１３、Ｍ１４の結合されたドレイ
ン回路に電流ミラー回路の各１つの入力枝路が接続され
ており、それらの基準節点は供給電位Ｖｄｄに対する端
子である。そのためにトランジスタＭ１１、Ｍ１２のド
レイン端子はＭＯＳトランジスタＭ１５のドレイン‐ソ
ース間経路を介して供給電位Ｖｄｄに対する端子と接続
されており、トランジスタＭ１５のゲートおよびドレイ
ン電極は互いに接続されている。同様な方法でトランジ
スタＭ１６がトランジスタＭ１３、Ｍ１４のドレイン端
子を供給電位Ｖｄｄに対する端子と接続する。この電流
ミラー回路の出力枝路に制御されるトランジスタＭ８ま
たはＭ７が位置しており、トランジスタＭ８、Ｍ１５お
よびトランジスタＭ７、Ｍ１６のゲート端子は互いに接
続されている。トランジスタＭ７、Ｍ８のドレイン端子
は各１つのトランジスタＭ５、Ｍ６のドレイン‐ソース
間経路を介して接地電位Ｖｓｓに対する端子と接続され
ている。トランジスタＭ５、Ｍ６のゲート電極は互い
に、また入力信号Ｖｉｎに対する端子Ｂに接続されてい
る。トランジスタＭ６、Ｍ８のドレイン端子の結合節点
はトランジスタＭ１のゲート端子を駆動する役割をし、
またトランジスタＭ５、Ｍ７のドレイン端子の結合節点
はトランジスタＭ２のゲート端子を駆動する役割をす
る。その際に入力トランジスタＭ５、Ｍ６への入力電圧
Ｖｉｎにより出力電圧Ｖｏｕｔが設定され、トランジス
タＭ８、Ｍ７のゲート端子間の電圧差Ｖｑｃにより出力
トランジスタＭ１、Ｍ２を通る横電流が設定される。
【００１３】出力ドライバが出力端子Ａにおける負荷電
流なしに作動させられるときには、休止電流が出力トラ
ンジスタＭ１、Ｍ２を通って流れる。電流Ｉｄ３および
Ｉｄ１０は等しい大きさであり、従ってトランジスタＭ
１１、Ｍ１２は（抵抗Ｒ２、Ｒ３が等しいと仮定して）
等しい電位により駆動される。差動増幅器の両枝路を通
って流れる電流はトランジスタＭ１５またはＭ１６を介
してトランジスタＭ７またはＭ８を有する入力電流経路
に鏡映され、それにより再びトランジスタＭ２またはＭ
１のゲート端子が駆動され、それによって電圧Ｖｑｃに
より横電流が調節される。
流なしに作動させられるときには、休止電流が出力トラ
ンジスタＭ１、Ｍ２を通って流れる。電流Ｉｄ３および
Ｉｄ１０は等しい大きさであり、従ってトランジスタＭ
１１、Ｍ１２は（抵抗Ｒ２、Ｒ３が等しいと仮定して）
等しい電位により駆動される。差動増幅器の両枝路を通
って流れる電流はトランジスタＭ１５またはＭ１６を介
してトランジスタＭ７またはＭ８を有する入力電流経路
に鏡映され、それにより再びトランジスタＭ２またはＭ
１のゲート端子が駆動され、それによって電圧Ｖｑｃに
より横電流が調節される。
【００１４】両出力トランジスタＭ１またはＭ２の１つ
がさらに負荷電流を導くと、出力トランジスタの他方Ｍ
２またはＭ１は飽和状態に入る。対応付けられている電
流Ｉｄ１０またはＩｄ３は、上記のように、そのつどの
横電流に対する１つの尺度である。これらの電流の小さ
いぼうの電流Ｉｄ１０またはＩｄ３は相応の抵抗Ｒ３ま
たはＲ２に低い電圧降下をひき起こすので、この抵抗に
より駆動されるトランジスタＭ１またはＭ１２は導通状
態にとどまり、これらのトランジスタの他方は遮断され
ている。その結果、導通している方のトランジスタＭ
１、Ｍ１２を通って２倍の電流が流れる。それによりそ
のゲート‐ソース間電圧は出力側の負荷電流なしの場合
よりもわずかに大きい。それにより参照トランジスタＭ
１３、Ｍ１４のゲート‐ソース間電圧がトランジスタＭ
１１、Ｍ１２とのソース結合に基づいてこの大きさだけ
高められるので、トランジスタＭ１６を介して電圧Ｖｑ
ｃが大きくされる。その結果、再び、横電流は飽和状態
にある出力トランジスタＭ２またはＭ１によりわずかに
高く設定されることになる。実際の構成では、出力端Ａ
が負荷されていない場合よりも約５ないし１０％高い横
電流が生ずる。
がさらに負荷電流を導くと、出力トランジスタの他方Ｍ
２またはＭ１は飽和状態に入る。対応付けられている電
流Ｉｄ１０またはＩｄ３は、上記のように、そのつどの
横電流に対する１つの尺度である。これらの電流の小さ
いぼうの電流Ｉｄ１０またはＩｄ３は相応の抵抗Ｒ３ま
たはＲ２に低い電圧降下をひき起こすので、この抵抗に
より駆動されるトランジスタＭ１またはＭ１２は導通状
態にとどまり、これらのトランジスタの他方は遮断され
ている。その結果、導通している方のトランジスタＭ
１、Ｍ１２を通って２倍の電流が流れる。それによりそ
のゲート‐ソース間電圧は出力側の負荷電流なしの場合
よりもわずかに大きい。それにより参照トランジスタＭ
１３、Ｍ１４のゲート‐ソース間電圧がトランジスタＭ
１１、Ｍ１２とのソース結合に基づいてこの大きさだけ
高められるので、トランジスタＭ１６を介して電圧Ｖｑ
ｃが大きくされる。その結果、再び、横電流は飽和状態
にある出力トランジスタＭ２またはＭ１によりわずかに
高く設定されることになる。実際の構成では、出力端Ａ
が負荷されていない場合よりも約５ないし１０％高い横
電流が生ずる。
【００１５】トランジスタＭ１、Ｍ２のドレイン‐ゲー
ト間経路の間のミラー‐キャパシタンスにより信号経路
は有利な仕方で安定化される。さらに、横電流調節はト
ランジスタＭ１およびＭ２とそのつどの供給電位Ｖｓｓ
またはＶｄｄとの間のキャパシタンスにより安定化され
得る。これらは、十分に大きい面積の出力トランジスタ
Ｍ１、Ｍ２および比較的大きいミラー‐キャパシタンス
が使用される際には省略され得る。さらに、入力電圧Ｖ
ｉｎが差動入力段から導き出され、差動的入力信号が接
地電位Ｖｓｓを基準とするシングルエンド信号Ｖｉｎに
変換される。実際の構成では、さらに、Ｒ１、Ｒ２、Ｒ
３のような抵抗はダイオード結合されたＭＯＳトランジ
スタとして構成することができ、その際ゲートおよびド
レイン端子は互いに接続されている。この構成は、トラ
ンジスタデバイスのみが使用されるので、簡単に集積可
能である。
ト間経路の間のミラー‐キャパシタンスにより信号経路
は有利な仕方で安定化される。さらに、横電流調節はト
ランジスタＭ１およびＭ２とそのつどの供給電位Ｖｓｓ
またはＶｄｄとの間のキャパシタンスにより安定化され
得る。これらは、十分に大きい面積の出力トランジスタ
Ｍ１、Ｍ２および比較的大きいミラー‐キャパシタンス
が使用される際には省略され得る。さらに、入力電圧Ｖ
ｉｎが差動入力段から導き出され、差動的入力信号が接
地電位Ｖｓｓを基準とするシングルエンド信号Ｖｉｎに
変換される。実際の構成では、さらに、Ｒ１、Ｒ２、Ｒ
３のような抵抗はダイオード結合されたＭＯＳトランジ
スタとして構成することができ、その際ゲートおよびド
レイン端子は互いに接続されている。この構成は、トラ
ンジスタデバイスのみが使用されるので、簡単に集積可
能である。
【図１】本発明の実施例の回路図である。
Ａ 出力端子 Ｂ 入力端子 Ｉｂｉａｓ バイアス電流源 Ｉｒｅｆ 参照電流源 Ｍ１、Ｍ２ 出力トランジスタ Ｍ３、Ｍ４ 電流検出トランジスタ Ｍ５、Ｍ６ 入力トランジスタ Ｍ７、Ｍ８ トランジスタ Ｍ９、Ｍ１０ 電流ミラー回路 Ｍ１１、Ｍ１２、Ｍ１３、Ｍ１４ トランジスタ（差動
増幅器手段） Ｍ１５、Ｍ１６ 電流ミラー回路の入力枝路 Ｖｉｎ 入力信号 Ｖｏｕｔ 出力電圧
増幅器手段） Ｍ１５、Ｍ１６ 電流ミラー回路の入力枝路 Ｖｉｎ 入力信号 Ｖｏｕｔ 出力電圧
Claims (6)
- 【請求項１】 横電流調節を有する電流ドライバ回路に
おいて、 −少なくとも２つの相補性の出力トランジスタ（Ｍ１、
Ｍ２）を含んでおり、それらの主電流経路が直列に供給
電圧（Ｖｓｓ、Ｖｄｄ）に対する端子間に接続され、ま
たそれらの接続点と出力端子（Ａ）が接続されており、 −出力トランジスタ（Ｍ１、Ｍ２）とゲートおよびソー
ス結合された各１つの電流検出トランジスタ（Ｍ３、Ｍ
４）を含んでおり、 −差動増幅器手段（Ｍ１１…Ｍ１４、Ｉｂｉａｓ）を含
んでおり、その一方の枝路が電流検出トランジスタ（Ｍ
３、Ｍ４）から導き出された信号により制御され、その
他方の枝路が参照信号により制御され、 −第１および第２の電流経路（Ｍ６、Ｍ８；Ｍ５、Ｍ
７）を含んでおり、それらのなかに差動増幅器手段の枝
路の各１つが電流ミラー回路により結合されており、そ
れらが互いにゲート結合されたそれぞれ１つの入力トラ
ンジスタ（Ｍ６、Ｍ５）を含んでおり、またそれらの中
間タップにより出力トランジスタ（Ｍ１、Ｍ２）の各１
つが制御されることを特徴とする横電流調節を有する電
流ドライバ回路。 - 【請求項２】 差動増幅器手段が一方の枝路中に第１お
よび第２のトランジスタ（Ｍ１１、Ｍ１２）を有し、そ
れらの主電流経路が並列に接続されており、それらのゲ
ート端子が電流検出トランジスタ（Ｍ３、Ｍ４）から導
き出された信号の各１つにより制御され、他方の枝路中
に第３および第４のトランジスタ（Ｍ１３、Ｍ１４）を
有し、それらの主電流経路が並列に接続され、ソース側
で第１および第２のトランジスタと結合され、それらの
ゲート端子が参照信号により制御されることを特徴とす
る請求項１記載の回路装置。 - 【請求項３】 第１の抵抗（Ｒ２）が電流検出トランジ
スタの１つ（Ｍ３）に直列に接続され、第２の抵抗（Ｒ
３）が電流ミラー回路（Ｍ９、Ｍ１０）の出力枝路中に
接続され、その入力枝路が他方の電流検出トランジスタ
（Ｍ４）と直列に接続され、抵抗において導き出された
信号が差動増幅器手段の一方の枝路を制御するために取
り出されることを特徴とする請求項１または２記載の回
路装置。 - 【請求項４】 供給電圧（Ｖｓｓ、Ｖｄｄ）に対する端
子間に接続されている電流経路が設けられており、この
電流経路が抵抗（Ｒ４）と参照電流原（Ｉｒｅｆ）との
直列回路を含んでおり、その結合点において参照信号が
取り出されることを特徴とする請求項３記載の回路装
置。 - 【請求項５】 抵抗（Ｒ４、Ｒ２、Ｒ３）がダイオード
結合されたＭＯＳトランジスタとして構成されているこ
とを特徴とする請求項３または４記載の回路装置。 - 【請求項６】 第１の電流経路中に入力トランジスタ
（Ｍ６）に直列に第１の電流ミラー回路の出力枝路のト
ランジスタが接続され、その入力枝路が差動増幅器手段
の第１および第２のトランジスタ（Ｍ１１、Ｍ１２）に
直列に接続され、第２の電流経路中に入力トランジスタ
（Ｍ５）に直列に第２の電流ミラー回路の出力枝路のト
ランジスタ（Ｍ７）が接続され、その入力枝路が差動増
幅器手段の第３および第４のトランジスタ（Ｍ１３、Ｍ
１４）に直列に接続され、第１の電流経路中のトランジ
スタ（Ｍ６、Ｍ８）の結合点が出力トランジスタの一方
（Ｍ１）のゲートと接続されており、第２の電流経路中
のトランジスタ（Ｍ５、Ｍ７）の結合点が出力トランジ
スタの一方（Ｍ２）のゲートと接続されていることを特
徴とする請求項１ないし５のいずれか１つに記載の回路
装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19533768A DE19533768C1 (de) | 1995-09-12 | 1995-09-12 | Stromtreiberschaltung mit Querstromregelung |
| DE19533768.9 | 1995-09-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09130162A true JPH09130162A (ja) | 1997-05-16 |
Family
ID=7771956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8260246A Pending JPH09130162A (ja) | 1995-09-12 | 1996-09-09 | 横電流調節を有する電流ドライバ回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5703477A (ja) |
| EP (1) | EP0762635A3 (ja) |
| JP (1) | JPH09130162A (ja) |
| KR (1) | KR970018992A (ja) |
| DE (1) | DE19533768C1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6060944A (en) * | 1997-08-14 | 2000-05-09 | Micron Technology, Inc. | N-channel voltage regulator |
| US6369658B1 (en) | 1999-05-24 | 2002-04-09 | Level One Communications, Inc. | Single-ended to differential transconductor |
| JP3958491B2 (ja) * | 2000-02-25 | 2007-08-15 | 新日本無線株式会社 | 駆動回路 |
| EP1403783A3 (en) * | 2002-09-24 | 2005-01-19 | Matsushita Electric Industrial Co., Ltd. | Audio signal feature extraction |
| JP4116003B2 (ja) * | 2005-02-14 | 2008-07-09 | 日本テキサス・インスツルメンツ株式会社 | 電流駆動回路 |
| US20070252648A1 (en) * | 2006-04-26 | 2007-11-01 | Luca Ravezzi | Operational amplifier |
| CN101459412B (zh) * | 2007-12-13 | 2011-06-01 | 上海华虹Nec电子有限公司 | 满幅输入输出的运算放大器 |
| US8054059B2 (en) * | 2008-09-04 | 2011-11-08 | Himax Analogic, Inc. | DC/DC converter and current sense circuit thereof |
| ITMI20110584A1 (it) * | 2011-04-08 | 2012-10-09 | St Microelectronics Srl | Generatore di tensione a band-gap |
| CN104967412B (zh) * | 2015-06-08 | 2018-10-16 | 上海华力微电子有限公司 | 一种跨导恒定的差分对输入电路 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3629691A (en) * | 1970-07-13 | 1971-12-21 | Rca Corp | Current source |
| US4491780A (en) * | 1983-08-15 | 1985-01-01 | Motorola, Inc. | Temperature compensated voltage reference circuit |
| JPS61221812A (ja) * | 1985-03-27 | 1986-10-02 | Mitsubishi Electric Corp | 電圧発生回路 |
| US4663584B1 (en) * | 1985-06-10 | 1996-05-21 | Toshiba Kk | Intermediate potential generation circuit |
| JP2509596B2 (ja) * | 1987-01-14 | 1996-06-19 | 株式会社東芝 | 中間電位生成回路 |
| US4857861A (en) * | 1987-09-23 | 1989-08-15 | U. S. Philips Corporation | Amplifier arrangement with improved quiescent current control |
| US5266887A (en) * | 1988-05-24 | 1993-11-30 | Dallas Semiconductor Corp. | Bidirectional voltage to current converter |
| JP2652061B2 (ja) * | 1989-06-06 | 1997-09-10 | 三菱電機株式会社 | 中間電位発生回路 |
| JPH03196318A (ja) * | 1989-12-26 | 1991-08-27 | Nec Corp | 定電圧発生回路 |
| US5302888A (en) * | 1992-04-01 | 1994-04-12 | Texas Instruments Incorporated | CMOS integrated mid-supply voltage generator |
| JP3318365B2 (ja) * | 1992-10-20 | 2002-08-26 | 富士通株式会社 | 定電圧回路 |
| US5412309A (en) * | 1993-02-22 | 1995-05-02 | National Semiconductor Corporation | Current amplifiers |
| US5491437A (en) * | 1994-12-01 | 1996-02-13 | Texas Instruments Incorporated | Amplifier circuit and method |
| US5594326A (en) * | 1995-06-07 | 1997-01-14 | Analog Devices, Inc. | Sub-rail voltage regulator with low stand-by current and high load current |
-
1995
- 1995-09-12 DE DE19533768A patent/DE19533768C1/de not_active Expired - Fee Related
-
1996
- 1996-09-03 EP EP96114085A patent/EP0762635A3/de not_active Ceased
- 1996-09-09 JP JP8260246A patent/JPH09130162A/ja active Pending
- 1996-09-12 US US08/713,248 patent/US5703477A/en not_active Expired - Lifetime
- 1996-09-12 KR KR1019960039438A patent/KR970018992A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0762635A3 (de) | 1999-03-31 |
| DE19533768C1 (de) | 1996-08-29 |
| KR970018992A (ko) | 1997-04-30 |
| US5703477A (en) | 1997-12-30 |
| EP0762635A2 (de) | 1997-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6384684B1 (en) | Amplifier | |
| US6437645B1 (en) | Slew rate boost circuitry and method | |
| US5266887A (en) | Bidirectional voltage to current converter | |
| US6433637B1 (en) | Single cell rail-to-rail input/output operational amplifier | |
| JP2665025B2 (ja) | 増幅器回路 | |
| JPH07106875A (ja) | 半導体集積回路 | |
| JPH11272346A (ja) | 電流ソース | |
| US20050184805A1 (en) | Differential amplifier circuit | |
| JP2009517975A (ja) | 大信号出力ブースト段を備えた小信号増幅器 | |
| JPH09130162A (ja) | 横電流調節を有する電流ドライバ回路 | |
| JP2001185964A (ja) | カレントミラー回路および演算増幅器 | |
| US5043652A (en) | Differential voltage to differential current conversion circuit having linear output | |
| JPH0758872B2 (ja) | 電力増幅回路 | |
| US10924074B2 (en) | Slew boost circuit for an operational amplifier | |
| US4849708A (en) | Fully differential non-linear amplifier | |
| JP2004274207A (ja) | バイアス電圧発生回路および差動増幅器 | |
| US6300752B1 (en) | Common mode bias voltage generator | |
| JPS61157106A (ja) | 演算増幅器 | |
| US7078970B2 (en) | CMOS class AB operational amplifier | |
| JPH0612856B2 (ja) | 増幅回路 | |
| JPH01125108A (ja) | Ｆｅｔ負荷増幅回路 | |
| JP2540767B2 (ja) | 差動増幅回路 | |
| JPH07221568A (ja) | 増幅回路装置 | |
| JP3438878B2 (ja) | 定電流回路 | |
| JP4245102B2 (ja) | しきい値検出回路、しきい値調整回路、および二乗回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040715 |