JPS63107210A - 差電圧−電流変換器 - Google Patents
差電圧−電流変換器Info
- Publication number
- JPS63107210A JPS63107210A JP62190557A JP19055787A JPS63107210A JP S63107210 A JPS63107210 A JP S63107210A JP 62190557 A JP62190557 A JP 62190557A JP 19055787 A JP19055787 A JP 19055787A JP S63107210 A JPS63107210 A JP S63107210A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- transistor
- region
- termination region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 10
- 239000000758 substrate Substances 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000000875 corresponding effect Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- -1 For example Substances 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- DYRBFMPPJATHRF-UHFFFAOYSA-N chromium silicon Chemical compound [Si].[Cr] DYRBFMPPJATHRF-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000006880 cross-coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/26—Push-pull amplifiers; Phase-splitters therefor
- H03F3/265—Push-pull amplifiers; Phase-splitters therefor with field-effect transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45197—Pl types
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45278—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using BiFET transistors as the active amplifying circuit
- H03F3/45282—Long tailed pairs
- H03F3/45286—Non-folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45356—Indexing scheme relating to differential amplifiers the AAC comprising one or more op-amps, e.g. IC-blocks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45466—Indexing scheme relating to differential amplifiers the CSC being controlled, e.g. by a signal derived from a non specified place in the dif amp circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45484—Indexing scheme relating to differential amplifiers the CSC comprising one or more op-amps
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45508—Indexing scheme relating to differential amplifiers the CSC comprising a voltage generating circuit as bias circuit for the CSC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45648—Indexing scheme relating to differential amplifiers the LC comprising two current sources, which are not cascode current sources
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45696—Indexing scheme relating to differential amplifiers the LC comprising more than two resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電圧−電流信号変換器に関するもので8シ、更
に詳しくいえば、電圧信号を受ける差入。
に詳しくいえば、電圧信号を受ける差入。
力端子を有し、その電圧信号を出力端子において入力差
信号の極性に応じた向きに流れる電流に変換する変換器
に関するものである。
信号の極性に応じた向きに流れる電流に変換する変換器
に関するものである。
回路の入力端子へ供給された電圧信号を、回路の出力端
子において対応する電流に変換できる回路のいくつかの
用途が見出されている。それらの用途には、たとえば、
種々の電流レベルにおいて他の電子回路または電子部品
を試験し、ある種の回路へ制御可能な電流を与えること
が含まれる。
子において対応する電流に変換できる回路のいくつかの
用途が見出されている。それらの用途には、たとえば、
種々の電流レベルにおいて他の電子回路または電子部品
を試験し、ある種の回路へ制御可能な電流を与えること
が含まれる。
それらの回路へは、それらの回路を含む装置の動作中に
、それらの電流が供給される。
、それらの電流が供給される。
それらの目的のために何種類かの回路構成が知られてい
る。多くの場合に、入力端子における電圧差を基にして
正確な変換を行うことができ、各入力端子の信号に共通
な電圧部分は無視されるから、差電圧入力は極めて望ま
しい。多くの場合に、2つの電圧信号の間の差電圧はい
ずれかの信号の完全な値よりはるかに小さくできる。そ
れらの場合には、極めて高い共通モード除去比(rej
ectionratio) と1i源変動除去比が必
要であるう更に、それらの信号源にどのような負荷がか
かることも避けるために高い入力インピーダンスを求め
られる。
る。多くの場合に、入力端子における電圧差を基にして
正確な変換を行うことができ、各入力端子の信号に共通
な電圧部分は無視されるから、差電圧入力は極めて望ま
しい。多くの場合に、2つの電圧信号の間の差電圧はい
ずれかの信号の完全な値よりはるかに小さくできる。そ
れらの場合には、極めて高い共通モード除去比(rej
ectionratio) と1i源変動除去比が必
要であるう更に、それらの信号源にどのような負荷がか
かることも避けるために高い入力インピーダンスを求め
られる。
この種の変換のために知られている回路の多くは主とし
て演算増幅器を基にしており、そのような厳しい性能特
性を満すことはできないか、満すことができたとしても
非常に困強で、費用がかかる。更に、そのような性能の
要求を満すことができるようにするためには、それらの
回路の多くは、回路をモノリシック集積回路のような回
路の構成に容易には適合しないやり方に頼る必要がある
。
て演算増幅器を基にしており、そのような厳しい性能特
性を満すことはできないか、満すことができたとしても
非常に困強で、費用がかかる。更に、そのような性能の
要求を満すことができるようにするためには、それらの
回路の多くは、回路をモノリシック集積回路のような回
路の構成に容易には適合しないやり方に頼る必要がある
。
本発明は、入力段の一対の電流源と出力段の一対の電流
源へ電流を与える一対の電流源を基にした変換器を提供
するものである。出力段における一対の電流源は、帰還
ループで制御される電流導通装置を通じて電流を得るこ
とができる。それらのループのうちの一方のループは入
力段により制御される。入力段における一対の電圧設定
器に供給される入力差電圧は入力段における電流を不釣
合にする。その電流不釣合は出力段において正確に反映
されて、その反映電流が広い範囲の電気的負荷を駆動す
るために利用できる。電流源対を慎重に整合させること
により、入力段または出力段に生ずる差信号が大幅に減
少させられて、高い共通モード除去比と高い電源変動除
去比を与える。
源へ電流を与える一対の電流源を基にした変換器を提供
するものである。出力段における一対の電流源は、帰還
ループで制御される電流導通装置を通じて電流を得るこ
とができる。それらのループのうちの一方のループは入
力段により制御される。入力段における一対の電圧設定
器に供給される入力差電圧は入力段における電流を不釣
合にする。その電流不釣合は出力段において正確に反映
されて、その反映電流が広い範囲の電気的負荷を駆動す
るために利用できる。電流源対を慎重に整合させること
により、入力段または出力段に生ずる差信号が大幅に減
少させられて、高い共通モード除去比と高い電源変動除
去比を与える。
以下、図面を参照して本発明の詳細な説明する。
第1図には差入力電圧−双方向出力電流変換器の回路図
が示されている。この回路図は多少簡略化されておシ、
ある回路部品は機能ブロックにまとめるか、全く省いて
、理解を容易にしている。
が示されている。この回路図は多少簡略化されておシ、
ある回路部品は機能ブロックにまとめるか、全く省いて
、理解を容易にしている。
第1図に示す回路は、エンハンス型相補絶縁ゲート電界
効果トランジスタ(IGFET) 、npnバイポーラ
トランジスタと、典型的には薄膜抵抗器である安定抵抗
器と、コンデンサとを含むチップを製造するための適当
な任意の製造法を用いてモノリシック集積回路チップで
製造できる。そのような製造法が何種類か知られている
。
効果トランジスタ(IGFET) 、npnバイポーラ
トランジスタと、典型的には薄膜抵抗器である安定抵抗
器と、コンデンサとを含むチップを製造するための適当
な任意の製造法を用いてモノリシック集積回路チップで
製造できる。そのような製造法が何種類か知られている
。
たとえば、p形基板を使用できる。p形基板には各エン
ハンス型nチャネル絶縁ゲート電界効果トランジスタ、
たとえばシリコンゲートの金属−酸化物−半導体電界効
果トランジスタ(MO8F’ET)を直接製造できる。
ハンス型nチャネル絶縁ゲート電界効果トランジスタ、
たとえばシリコンゲートの金属−酸化物−半導体電界効
果トランジスタ(MO8F’ET)を直接製造できる。
各エンハンス型pチャネルシリコンゲートMO8FET
を、井戸またはタブとしばしば呼ばれている、n影領域
に形成できる。そのn影領域はp形基板に形成される。
を、井戸またはタブとしばしば呼ばれている、n影領域
に形成できる。そのn影領域はp形基板に形成される。
そのような構造においては、各nチャネルMO8F’E
πに対する各基板接続はp形基板に対して行われ、この
基板は回路中の最も負の電源電圧、ここでは−5,0ボ
ルトへ接続される。多くの場合には、pチャネルMOS
FET基板接続はそれが形成されるn形井戸に対して行
われる。それらの各井戸は回路中の最も正の電源電圧、
ここでは15.0ボルトへ接続される。しかし、ある場
合には、pチャネルMO8FETへの基板接続はMOS
FETのソースへ直接行われる。その接続が図にはっき
り示されている。
πに対する各基板接続はp形基板に対して行われ、この
基板は回路中の最も負の電源電圧、ここでは−5,0ボ
ルトへ接続される。多くの場合には、pチャネルMOS
FET基板接続はそれが形成されるn形井戸に対して行
われる。それらの各井戸は回路中の最も正の電源電圧、
ここでは15.0ボルトへ接続される。しかし、ある場
合には、pチャネルMO8FETへの基板接続はMOS
FETのソースへ直接行われる。その接続が図にはっき
り示されている。
pチャネルMOSFET基板接続が接続されていること
が示されていない状況においては、その基板はそのトラ
ンジスタが形成されているn形井戸へその基板が接続さ
れると仮定できる。
が示されていない状況においては、その基板はそのトラ
ンジスタが形成されているn形井戸へその基板が接続さ
れると仮定できる。
現在の典型的な製造方法により、nチャネルMO8FE
TとpチャネルMO8FETのチャネルの長さを3〜1
μmの範囲でできるだけ短くできる。しかし、本発明の
変換器のようなアナログ回路においては、装置が破壊す
ることなしにドレインとソースの間により高い電圧を使
用できるようにするために、よシ長いチャネル長がしば
しば選択される。それらのトランジスタのチャネル幅は
、希望のチャネル幅−長さ比を形成して適当な装置特性
を達成するために、容易に選択できる。
TとpチャネルMO8FETのチャネルの長さを3〜1
μmの範囲でできるだけ短くできる。しかし、本発明の
変換器のようなアナログ回路においては、装置が破壊す
ることなしにドレインとソースの間により高い電圧を使
用できるようにするために、よシ長いチャネル長がしば
しば選択される。それらのトランジスタのチャネル幅は
、希望のチャネル幅−長さ比を形成して適当な装置特性
を達成するために、容易に選択できる。
また、nチャネルMO8FETおよびpチャネルMO8
FETのしきい値電圧の値を設定するためにそのような
製造方法においてとられる工程により、はぼ同じ大きさ
の零ソース=基板差しきい値電圧(zero 5our
ce −5ubstrate difference
thresholdvoltage) を有する両方
の種類のトランジスタを製造できるが、2穏類のトラン
ジスタの要求の性質として符号は逆である。nチャネル
MO8FETの零ソース=基板差しきい値電圧は約0.
8ボルトであシ、pチャネルトランジスタのしきい値電
圧は約−0,8ボルトである。製造法の違いによるしき
い値電圧の違いのために、nチャネルMO8FETとp
チャネルMO8FETではしきい値電圧の値が共通の向
きに同様に変化する。しかし、温度変化によるしきい値
電圧が変化すると、各種類のトランジスタのしきい値電
圧の大きさのみが変化する。
FETのしきい値電圧の値を設定するためにそのような
製造方法においてとられる工程により、はぼ同じ大きさ
の零ソース=基板差しきい値電圧(zero 5our
ce −5ubstrate difference
thresholdvoltage) を有する両方
の種類のトランジスタを製造できるが、2穏類のトラン
ジスタの要求の性質として符号は逆である。nチャネル
MO8FETの零ソース=基板差しきい値電圧は約0.
8ボルトであシ、pチャネルトランジスタのしきい値電
圧は約−0,8ボルトである。製造法の違いによるしき
い値電圧の違いのために、nチャネルMO8FETとp
チャネルMO8FETではしきい値電圧の値が共通の向
きに同様に変化する。しかし、温度変化によるしきい値
電圧が変化すると、各種類のトランジスタのしきい値電
圧の大きさのみが変化する。
npnバイポーラトランジスタは、n形井戸をコレクタ
として、n形弁戸内に形成できる。トランジスタのペー
ス幅は典型的には1〜2μmである。
として、n形弁戸内に形成できる。トランジスタのペー
ス幅は典型的には1〜2μmである。
それらのトランジスタのエミッタ面積はほぼ希望に応じ
て最低64平方ミクロン以上にして、満足できる装置特
性を得ることができる。
て最低64平方ミクロン以上にして、満足できる装置特
性を得ることができる。
安定な抵抗器はモノリシック集積回路チップの絶縁物質
の表面上に付着される薄膜抵抗器とすることかでき、典
型的にはCRx54. (ある用途ではN7を加えるこ
ともある)、すなわち、クロム−シリコン抵抗器(窒素
をドープするこ七もある)で形成でキ、する値の抵抗率
、温度係数および電圧係数等のある値を達成するために
、成分物質の組成を用途に応じて変えることができる。
の表面上に付着される薄膜抵抗器とすることかでき、典
型的にはCRx54. (ある用途ではN7を加えるこ
ともある)、すなわち、クロム−シリコン抵抗器(窒素
をドープするこ七もある)で形成でキ、する値の抵抗率
、温度係数および電圧係数等のある値を達成するために
、成分物質の組成を用途に応じて変えることができる。
それらの抵抗器の温度係数は典型的には土1100pp
のオーダーであり、電圧係数は土lppm″!たけそれ
以下である。図示の回路図に示されている抵抗器は、良
く一致した抵抗器を形成するために非常に良く似た条件
となるようにこのようにして製造される。
のオーダーであり、電圧係数は土lppm″!たけそれ
以下である。図示の回路図に示されている抵抗器は、良
く一致した抵抗器を形成するために非常に良く似た条件
となるようにこのようにして製造される。
その結果、抵抗値の比の変化は温度変化に対してipp
m以下である。それらの抵抗器の典型的な抵抗率は2.
5 X 10 オーム−αであり、厚さは0.05μ
mである。
m以下である。それらの抵抗器の典型的な抵抗率は2.
5 X 10 オーム−αであり、厚さは0.05μ
mである。
コンデンサは厚さ0.075μmの二酸化シリコンをi
t体として用いて形成される。コンデンサの各極板はド
ープされた多結晶シリコンすなわち「ポリシリコン」で
形成される。このようにして形成されたコンデンサの容
量は典形的には約0.47 p f/μm (0,3p
f/mil )である。
t体として用いて形成される。コンデンサの各極板はド
ープされた多結晶シリコンすなわち「ポリシリコン」で
形成される。このようにして形成されたコンデンサの容
量は典形的には約0.47 p f/μm (0,3p
f/mil )である。
第1図の回路への入力電圧信号は入力信号端子手段すな
わち入力信号端子領域10.11へ与えられる。それら
の端子は2つの同一の演算増幅器12.13の非反転入
力端子へそれぞれ接続される。それらの演算増幅器12
.13は、それらの演算増幅器12.13を中心とする
帰還ループ中の2個のトランジスタ14.15を制御す
る。演算増幅器12の出力端子すなわち出力領域はpチ
ャネルMO8FET14のゲートへ接続され、演算増幅
器13の出力領域はpチャネルMO8FET15のゲー
トへ接続される。トランジスタ14のソースは演算増幅
器12の反転入力端子す々わち反転入力領域へ接続され
、トランジスタ15のソースは演算増幅器13の反転入
力端子へ接続される。各トランジスタ14.15の幅−
長さ比は250/10である。
わち入力信号端子領域10.11へ与えられる。それら
の端子は2つの同一の演算増幅器12.13の非反転入
力端子へそれぞれ接続される。それらの演算増幅器12
.13は、それらの演算増幅器12.13を中心とする
帰還ループ中の2個のトランジスタ14.15を制御す
る。演算増幅器12の出力端子すなわち出力領域はpチ
ャネルMO8FET14のゲートへ接続され、演算増幅
器13の出力領域はpチャネルMO8FET15のゲー
トへ接続される。トランジスタ14のソースは演算増幅
器12の反転入力端子す々わち反転入力領域へ接続され
、トランジスタ15のソースは演算増幅器13の反転入
力端子へ接続される。各トランジスタ14.15の幅−
長さ比は250/10である。
演算増幅器12とトランジスタ14および演算増幅器1
3とトランジスタ15は、回路の入力段のための電圧設
定器を構成する。この入力回路段は、第1図に示されて
いるトランジスタ14.15のソースとドレインを通る
垂厘線に沿って多少とも含まれる部品も含む。演算増幅
器12.13については後で詳しく説明する。
3とトランジスタ15は、回路の入力段のための電圧設
定器を構成する。この入力回路段は、第1図に示されて
いるトランジスタ14.15のソースとドレインを通る
垂厘線に沿って多少とも含まれる部品も含む。演算増幅
器12.13については後で詳しく説明する。
第1図に示されている回路の入力段における他の部品に
は2つの電流源16.17が含まれる。
は2つの電流源16.17が含まれる。
各電流源16.17の電流入力側端子手段す々わち終端
領域は、回路に用いられる最も正の電圧源へ接続される
ようになっている端子手段1Bへ電気的に接続される。
領域は、回路に用いられる最も正の電圧源へ接続される
ようになっている端子手段1Bへ電気的に接続される。
回路の最も負の電圧源へ接続される回路中の端子手段す
なわち端子領域が参照符号19で示されている。
なわち端子領域が参照符号19で示されている。
電流源16.17の電流出力端子すなわち電流供給端子
すなわち電流出力領域がpチャネルMO8FET 20
、21のソースへ接続される。各トランジスタ20.
21の幅−長さ比は250/10である。トランジスタ
20.21は電流源16.17により供給された電流を
、ソース領域からドレイン領域へチャネル領域を通って
流す。トランジスタ20.21のドレインインピーダン
スは高くて、前記電圧設定器を電流源と、それらの電流
源に接続されている他の部品と、回路の第2段とから分
離する。
すなわち電流出力領域がpチャネルMO8FET 20
、21のソースへ接続される。各トランジスタ20.
21の幅−長さ比は250/10である。トランジスタ
20.21は電流源16.17により供給された電流を
、ソース領域からドレイン領域へチャネル領域を通って
流す。トランジスタ20.21のドレインインピーダン
スは高くて、前記電圧設定器を電流源と、それらの電流
源に接続されている他の部品と、回路の第2段とから分
離する。
トランジスタ20.21のゲートは一緒に電気的に接続
され、かつ、端子18の電圧より約4.0ボルト低い値
を有するバイアス電圧源へ接続されるようにされている
端子手段すなわち端子領域22へ電気的に接続される。
され、かつ、端子18の電圧より約4.0ボルト低い値
を有するバイアス電圧源へ接続されるようにされている
端子手段すなわち端子領域22へ電気的に接続される。
トランジスタ20のドレインはトランジスタ14のソー
スへ接続され、トランジスタ21のドレインはトランジ
スタ15のソースへ接続される。
スへ接続され、トランジスタ21のドレインはトランジ
スタ15のソースへ接続される。
トランジスタ14,15のソースへは電流設定抵抗23
も接続きれる。この抵抗23の一方の端子はトランジス
タ14のソースへ接続され、抵抗23の他方の端子はト
ランジスタ15のソースへ接続される。
も接続きれる。この抵抗23の一方の端子はトランジス
タ14のソースへ接続され、抵抗23の他方の端子はト
ランジスタ15のソースへ接続される。
最後に、2個の別の電流源24.25が入力段の部分で
ある。電流源24の電流入力側端子手段すなわち電流入
力側端子領域がトランジスタ14のドレインへ接続され
、トランジスタ25の電流入力側端子がトランジスタ1
5のドレインへ接続される。各電流第24.25の電流
出力側端子は端子手段19へ接続される。電流源24.
25は電圧制御電流源であって、各電流源の側面に矢印
で示されている制御入力領域に電圧制御信号が与えられ
る。電流源24.25のために選択される電流は、電流
源16,1γにより与えられる電流の全体として約半分
である。
ある。電流源24の電流入力側端子手段すなわち電流入
力側端子領域がトランジスタ14のドレインへ接続され
、トランジスタ25の電流入力側端子がトランジスタ1
5のドレインへ接続される。各電流第24.25の電流
出力側端子は端子手段19へ接続される。電流源24.
25は電圧制御電流源であって、各電流源の側面に矢印
で示されている制御入力領域に電圧制御信号が与えられ
る。電流源24.25のために選択される電流は、電流
源16,1γにより与えられる電流の全体として約半分
である。
回路の第2段に同様にして制御される2つの電流源26
.27がある。電流源26.27の電流供給端子が端子
手段19へ接続される。供給すべき電流の選択は、各電
流源の側面に矢印で示されている制御入力領域を通じて
再び制御される。各電流源26.27は各電流源16.
17により供給される電流の約半分を再び供給する。
.27がある。電流源26.27の電流供給端子が端子
手段19へ接続される。供給すべき電流の選択は、各電
流源の側面に矢印で示されている制御入力領域を通じて
再び制御される。各電流源26.27は各電流源16.
17により供給される電流の約半分を再び供給する。
帰還ループ内で制御される2つのpチャネルMO8FE
T 28 、29が、電流源16.17から供給された
電流を、ソースからチャネルを通ってドレインへ流し、
電流源26.27へ供給する。各トランジスタ28.2
9の幅−長さ比は250/10である。トランジスタ2
8のソース領域は電流源17の電流供給領域へ接続され
、トランジスタ29のソース領域は電流源16の電流供
給領域へ接続される。トランジスタ28のドレインは電
流源26の電流入力領域へ接続され、トランジスタ29
のドレインは電流源27の電流入力領域へ接続される。
T 28 、29が、電流源16.17から供給された
電流を、ソースからチャネルを通ってドレインへ流し、
電流源26.27へ供給する。各トランジスタ28.2
9の幅−長さ比は250/10である。トランジスタ2
8のソース領域は電流源17の電流供給領域へ接続され
、トランジスタ29のソース領域は電流源16の電流供
給領域へ接続される。トランジスタ28のドレインは電
流源26の電流入力領域へ接続され、トランジスタ29
のドレインは電流源27の電流入力領域へ接続される。
トランジスタ28のゲートは演算増幅器30の出力領域
へ接続される。演算増幅器30の反転入力端す々わち反
転入力領域はトランジスタ15のドレインへ接続される
。演算増幅器30の非反転入力端子がトランジスタ14
のドレインへ接続される。演算増幅器30の付加出力領
域である共通モード出力領域には、そのトランジスタの
反転入力領域と非反転入力領域へ与えられた電圧の平均
を表す信号、すなわち、共通モード電圧が与えられる。
へ接続される。演算増幅器30の反転入力端す々わち反
転入力領域はトランジスタ15のドレインへ接続される
。演算増幅器30の非反転入力端子がトランジスタ14
のドレインへ接続される。演算増幅器30の付加出力領
域である共通モード出力領域には、そのトランジスタの
反転入力領域と非反転入力領域へ与えられた電圧の平均
を表す信号、すなわち、共通モード電圧が与えられる。
この信号は電流源24,25,26.27の制御入力領
域へ与えられて、それらの電流源を流れる電流を設定す
る。
域へ与えられて、それらの電流源を流れる電流を設定す
る。
トランジスタ29のゲートは演算増幅器31の出力領域
へ接続される。演算増幅器31の非反転入力端子す々わ
ち非反転入力領域はトランジスタ29のドレインへ接続
され、反転入力端子は、端子手段18と、端子手段19
へ与えられるために選択された電圧の値の中間の値を有
する基準電圧(ここではアースとして選択されている)
へ接続される。
へ接続される。演算増幅器31の非反転入力端子す々わ
ち非反転入力領域はトランジスタ29のドレインへ接続
され、反転入力端子は、端子手段18と、端子手段19
へ与えられるために選択された電圧の値の中間の値を有
する基準電圧(ここではアースとして選択されている)
へ接続される。
演算増幅器12,13.30.31 は演算増幅器に
典型的な特性、すなわち、反転入力端子と非反転入力端
子における回路入力インピーダンスが比較的高いという
特性を多少とも有する。汎用演算増幅器の差入力電圧に
依存する信号が生ずる主出力端子における回路インピー
ダンスは通常は比較的低い。しかし、ここで説明してい
る例においては出力負荷のインピーダンスが比較的高い
から、演算増幅器の出力インピーダンスは非常に低い必
要はない。
典型的な特性、すなわち、反転入力端子と非反転入力端
子における回路入力インピーダンスが比較的高いという
特性を多少とも有する。汎用演算増幅器の差入力電圧に
依存する信号が生ずる主出力端子における回路インピー
ダンスは通常は比較的低い。しかし、ここで説明してい
る例においては出力負荷のインピーダンスが比較的高い
から、演算増幅器の出力インピーダンスは非常に低い必
要はない。
それらの演算増幅器の主出力領域における信号は、演算
増幅器の反転入力端子と非反転入力端子に与えられた対
応する信号が非常に高い利得で増幅されたものであシ、
その利得は、非反転入力端子に与えられた信号に対して
は正で1)、反転入力端子に与えられた信号に対しては
負である。
増幅器の反転入力端子と非反転入力端子に与えられた対
応する信号が非常に高い利得で増幅されたものであシ、
その利得は、非反転入力端子に与えられた信号に対して
は正で1)、反転入力端子に与えられた信号に対しては
負である。
次に、第1図に示す変換器の動作を説明する。
電流源16と17は、変換器の種々の動作条件において
ほとんど等しい電流を供給する。電流源16からの電流
の一部が第2段の演算増幅器31とトランジスタ29に
より、トランジスタ20から分流させられる。先に述べ
たように、演算増幅器31の反転入力端子が接続される
基準電圧はアース電位でちるとして図示している。電流
源27が電流を吸収して演算増幅器31の非反転入力端
子を反転入力端子に生ずる基準電圧から変えさせること
を阻止するのに十分電流を与えるように、演算増幅器3
1はトランジスタ29を含んでいる帰還ループを通じて
トランジスタ29を動作させる。す々わち、出力領域3
2と33の間に接続されるよりに選択されている動作負
荷を通じて供給される電流により電流源27が満されな
い範囲まで、演算増幅器31は電流源27ON喪を満す
のに十分な電流をトランジスタ29に流させる。
ほとんど等しい電流を供給する。電流源16からの電流
の一部が第2段の演算増幅器31とトランジスタ29に
より、トランジスタ20から分流させられる。先に述べ
たように、演算増幅器31の反転入力端子が接続される
基準電圧はアース電位でちるとして図示している。電流
源27が電流を吸収して演算増幅器31の非反転入力端
子を反転入力端子に生ずる基準電圧から変えさせること
を阻止するのに十分電流を与えるように、演算増幅器3
1はトランジスタ29を含んでいる帰還ループを通じて
トランジスタ29を動作させる。す々わち、出力領域3
2と33の間に接続されるよりに選択されている動作負
荷を通じて供給される電流により電流源27が満されな
い範囲まで、演算増幅器31は電流源27ON喪を満す
のに十分な電流をトランジスタ29に流させる。
端子手段22におけるバイアス電圧はトランジスタ20
のゲート電圧をセットする。電流源16からの残りの電
流(トランジスタ29を通らない電流)はトランジスタ
20を通じて供給される。
のゲート電圧をセットする。電流源16からの残りの電
流(トランジスタ29を通らない電流)はトランジスタ
20を通じて供給される。
このトランジスタ20のゲート・ソース電圧は、トラン
ジスタ20がその電流を流すのに十分な程度に調整する
。トランジスタ20を用いることによシ、トランジスタ
20のドレイン電圧変化が電流源16における電圧降下
や、トランジスタ29のソースへ与えられる電圧に影響
を及ぼすことがない、という結果がもたらされる。
ジスタ20がその電流を流すのに十分な程度に調整する
。トランジスタ20を用いることによシ、トランジスタ
20のドレイン電圧変化が電流源16における電圧降下
や、トランジスタ29のソースへ与えられる電圧に影響
を及ぼすことがない、という結果がもたらされる。
トランジスタ20のドレインからの電流はトランジスタ
14を流れる。後で説明するように1装置の入力領域1
0と11に電圧信号を与えることにより抵抗23の端子
間に電圧差が生じ、低い方の電圧がトランジスタ15の
ソースに生じたとすると、トランジスタ20を流れる電
流のうちのいくらかは抵抗23も流れる。あるいは、ト
ランジスタ15のソースにおける電圧がトランジスタ1
4のソースにおける電圧よシ高いとすると、トランジス
タ20を流れる電流に電流が抵抗23を通じて加え合わ
されて、トランジスタ14を流れる。
14を流れる。後で説明するように1装置の入力領域1
0と11に電圧信号を与えることにより抵抗23の端子
間に電圧差が生じ、低い方の電圧がトランジスタ15の
ソースに生じたとすると、トランジスタ20を流れる電
流のうちのいくらかは抵抗23も流れる。あるいは、ト
ランジスタ15のソースにおける電圧がトランジスタ1
4のソースにおける電圧よシ高いとすると、トランジス
タ20を流れる電流に電流が抵抗23を通じて加え合わ
されて、トランジスタ14を流れる。
入力領域10と11に与えられる信号電圧(それらの電
圧の差が出力領域32.33における信号電流に変換さ
れる)は、演算増幅器12,130非反転入力端子にお
ける電圧であるから、それらの信号電圧の差は抵抗23
の端子間電圧である。
圧の差が出力領域32.33における信号電流に変換さ
れる)は、演算増幅器12,130非反転入力端子にお
ける電圧であるから、それらの信号電圧の差は抵抗23
の端子間電圧である。
その理由は、トランジスタ14.15のソース電圧(そ
れらのソース電圧は演算増幅器の反転入力端子に現われ
る電圧でもある)が非反転入力端子における電圧と異な
らないように、演算増幅器12゜13がトランジスタ1
4.15をそれらのトランジスタのゲートを通じて制御
するからである。また、演算増幅器12.13の高い利
得が、それらの入力端子の間に大きい電圧差が存在し得
ないことを意味するから、入力領域10と11に与えら
れる信号電圧の差が抵抗23の端子間電圧に必ずなるの
である。
れらのソース電圧は演算増幅器の反転入力端子に現われ
る電圧でもある)が非反転入力端子における電圧と異な
らないように、演算増幅器12゜13がトランジスタ1
4.15をそれらのトランジスタのゲートを通じて制御
するからである。また、演算増幅器12.13の高い利
得が、それらの入力端子の間に大きい電圧差が存在し得
ないことを意味するから、入力領域10と11に与えら
れる信号電圧の差が抵抗23の端子間電圧に必ずなるの
である。
実際に、演算増幅器12とトランジスタ14を含む帰還
ループと、演算増幅器13とトランジスタ15を含む帰
還ループは電圧ホロワ構成であって、それらのトランジ
スタのソース電圧が関連スる入力領域10.11におけ
る電圧に追従することを必要とする。前記したように、
固定ゲートバイアスのトランジスタ20.21を用いる
ことによシ、電流源16または17.あるいはトランジ
スタ28.29のドレインは、入力領域10.11へ与
えられた入力信号電圧の変化に応じてトランジスタ14
.15のソースに生ずることがある電圧値変化によって
も、何の影響も受けない。
ループと、演算増幅器13とトランジスタ15を含む帰
還ループは電圧ホロワ構成であって、それらのトランジ
スタのソース電圧が関連スる入力領域10.11におけ
る電圧に追従することを必要とする。前記したように、
固定ゲートバイアスのトランジスタ20.21を用いる
ことによシ、電流源16または17.あるいはトランジ
スタ28.29のドレインは、入力領域10.11へ与
えられた入力信号電圧の変化に応じてトランジスタ14
.15のソースに生ずることがある電圧値変化によって
も、何の影響も受けない。
トランジスタ14のドレインから流れる電流は電流源2
4によシとられる。各電流源24と27は電流源16に
よシ供給された電流の約半分をとるように設定されるか
ら、電流源24.27を含む2つの回路は(])互いに
ほぼ等しく、(++)抵抗23の端子間電圧を異ならせ
る入力差電圧がない場合に、電流源16により供給され
る電流が等しくカる。しかし、入力領域10と11へ等
しくない入力電圧を与えると抵抗23に電流が流れ、そ
の電流のために、電流源24と27を含んでいる回路部
分が互いに不平衡にされるとともに、そのような入力差
電圧が存在する場合に、それらの電流を平衡させる何ら
かの装置が無い場合に電流源16により供給される電流
に対して不平衡にされる。
4によシとられる。各電流源24と27は電流源16に
よシ供給された電流の約半分をとるように設定されるか
ら、電流源24.27を含む2つの回路は(])互いに
ほぼ等しく、(++)抵抗23の端子間電圧を異ならせ
る入力差電圧がない場合に、電流源16により供給され
る電流が等しくカる。しかし、入力領域10と11へ等
しくない入力電圧を与えると抵抗23に電流が流れ、そ
の電流のために、電流源24と27を含んでいる回路部
分が互いに不平衡にされるとともに、そのような入力差
電圧が存在する場合に、それらの電流を平衡させる何ら
かの装置が無い場合に電流源16により供給される電流
に対して不平衡にされる。
次に、電流源17によシ供給される電流について考える
。先に述べたように、その電流の一部は、演算増幅器3
0により制御されるトランジスタ28によってトランジ
スタ21から分流され、電流源26へ流される。電流源
1γによシ供給される電流のうち分流されない電流はト
ランジスタ21を流れる。そのトランジスタ21のゲー
ト・ソース間電圧は、その電流を通す回路条件によシ十
分に調整される。その電流はトランジスタ15を通され
るが、入力差電圧の極性に応じて、抵抗23に流れこむ
電流だけ増加させられ、または減少させられる。
。先に述べたように、その電流の一部は、演算増幅器3
0により制御されるトランジスタ28によってトランジ
スタ21から分流され、電流源26へ流される。電流源
1γによシ供給される電流のうち分流されない電流はト
ランジスタ21を流れる。そのトランジスタ21のゲー
ト・ソース間電圧は、その電流を通す回路条件によシ十
分に調整される。その電流はトランジスタ15を通され
るが、入力差電圧の極性に応じて、抵抗23に流れこむ
電流だけ増加させられ、または減少させられる。
このように、入力領域10へ入力領域11へ与えられる
電圧より高い電圧が与えられたとすると、トランジスタ
14のソースにトランジスタ15のソースよシ高い電圧
が与えられる。そのような場合には、トランジスタ20
のドレインから流出する電流の一部が、トランジスタ1
5のソースに流入する電流に加え合わされる。
電圧より高い電圧が与えられたとすると、トランジスタ
14のソースにトランジスタ15のソースよシ高い電圧
が与えられる。そのような場合には、トランジスタ20
のドレインから流出する電流の一部が、トランジスタ1
5のソースに流入する電流に加え合わされる。
トランジスタ14と15に流入する電流の間のそのよう
な不釣合が完全に起ることを許されるものとすると、電
流源24と25に供給される電流が一致せず、かつそれ
らの電流がそれらの電流源により吸収されるために、電
流源24と25における電圧降下が十分大きくなる。こ
こで説明している実施例においては、v、流源25へ電
流源24より多い電流が供給されるから、電流源25に
おける電圧降下が大きくなる。そのために演算増幅器3
0の出力領域における電圧の振れが小さくなる。先に述
べたように、その電圧はトランジスタ28のゲートを制
御する。そのような作用のためにトランジスタ28は電
流源17によシ供給される電流の大部分を分流し、それ
によりトランジスタ21と15を通って電流源25へ供
給される電流が減少する。
な不釣合が完全に起ることを許されるものとすると、電
流源24と25に供給される電流が一致せず、かつそれ
らの電流がそれらの電流源により吸収されるために、電
流源24と25における電圧降下が十分大きくなる。こ
こで説明している実施例においては、v、流源25へ電
流源24より多い電流が供給されるから、電流源25に
おける電圧降下が大きくなる。そのために演算増幅器3
0の出力領域における電圧の振れが小さくなる。先に述
べたように、その電圧はトランジスタ28のゲートを制
御する。そのような作用のためにトランジスタ28は電
流源17によシ供給される電流の大部分を分流し、それ
によりトランジスタ21と15を通って電流源25へ供
給される電流が減少する。
しかし、この状況においてトランジスタ28により分流
される電流は電流源26によりどられる電流より大きい
から、付加電流が出力領域32と、出力領域32と33
の間の電気的負荷とを通って流され、出力領域33へ戻
される。電流源27へ供給されるこの付加電流のために
電流源27の端子間電圧降下が大きくなり、その電圧降
下は演算増幅器31により検出される。その結果、演算
増幅器31の反転入力端子における電圧が高くされ、そ
れによフ演算増幅器31の出力レベルを高くしてトラン
ジスタ29のゲート電圧を低くし、したがってトランジ
スタ29を流れる電流を減少させる。
される電流は電流源26によりどられる電流より大きい
から、付加電流が出力領域32と、出力領域32と33
の間の電気的負荷とを通って流され、出力領域33へ戻
される。電流源27へ供給されるこの付加電流のために
電流源27の端子間電圧降下が大きくなり、その電圧降
下は演算増幅器31により検出される。その結果、演算
増幅器31の反転入力端子における電圧が高くされ、そ
れによフ演算増幅器31の出力レベルを高くしてトラン
ジスタ29のゲート電圧を低くし、したがってトランジ
スタ29を流れる電流を減少させる。
その結果としてトランジスタ1415を流れる電流の不
釣合が、(+))ランジスタ28が含まれている帰還ル
ープにおける反作用のためにトランジスタ28の分流作
用の増大によりトランジスタ21を流れる電流が減少す
ることにより、(i[ランジスタ29を含んでいる帰還
ループの反作用の結果としてトランジスタ29の分流作
用の減少によシトランジスタ20を流れる電流が増加す
ることによシ、釣合わされる。前記電流の不釣合は、他
の場合には、入力領域10.11へ差入力電圧が加える
ことによシ起る。トランジスタ28.29のそれらの作
用により、出力領域32と33に接続されている負荷を
流れる電流が増加する。
釣合が、(+))ランジスタ28が含まれている帰還ル
ープにおける反作用のためにトランジスタ28の分流作
用の増大によりトランジスタ21を流れる電流が減少す
ることにより、(i[ランジスタ29を含んでいる帰還
ループの反作用の結果としてトランジスタ29の分流作
用の減少によシトランジスタ20を流れる電流が増加す
ることによシ、釣合わされる。前記電流の不釣合は、他
の場合には、入力領域10.11へ差入力電圧が加える
ことによシ起る。トランジスタ28.29のそれらの作
用により、出力領域32と33に接続されている負荷を
流れる電流が増加する。
したがって、電流源26.27によシとられる電流が非
常に良く一致し、かつトランジスタ28と29を含んで
いる帰還ループの利得が十分に高くて各ループ内の演算
増幅器を駆動するために必要な誤差電圧が非常に小さい
とすると、出力領域32.33における負荷を流れる付
加電流は抵抗23を流れる電流に非常に良く一致する。
常に良く一致し、かつトランジスタ28と29を含んで
いる帰還ループの利得が十分に高くて各ループ内の演算
増幅器を駆動するために必要な誤差電圧が非常に小さい
とすると、出力領域32.33における負荷を流れる付
加電流は抵抗23を流れる電流に非常に良く一致する。
入力領域10.11へ与えられる電圧の差によって抵抗
23を流れる電流が設定されるから、出力領域32と3
3に接続されている負荷を流れる電流が入力領域10と
11へ与えられた差入力電圧を正確に反映するために、
それらの負荷電流と差入力電圧はほぼ一定の利得によっ
て相互に関連づけられる。
23を流れる電流が設定されるから、出力領域32と3
3に接続されている負荷を流れる電流が入力領域10と
11へ与えられた差入力電圧を正確に反映するために、
それらの負荷電流と差入力電圧はほぼ一定の利得によっ
て相互に関連づけられる。
このことは、電流源16.17が電流を直ちに供給する
各回路点における電流を加えることべよりわかる。第1
図において電流源16の電流源領域の下側の回路点に対
して次の式が適用される。
各回路点における電流を加えることべよりわかる。第1
図において電流源16の電流源領域の下側の回路点に対
して次の式が適用される。
116 =Il14 ” !2B + I11? ”
iL電流源17の電流源領域の下側の回路点に対して次
の式が適用される。
iL電流源17の電流源領域の下側の回路点に対して次
の式が適用される。
II? = ’25− isa + Iga ” SL
電流成分の添字はどの回路部品をそれらの電流成分が流
れるかを示す。信号電流を示すために小文字の1を用い
、固定電流を示すために大文字のIを用いている。2番
目の式から1番目の式を引くと次式が得られる。
電流成分の添字はどの回路部品をそれらの電流成分が流
れるかを示す。信号電流を示すために小文字の1を用い
、固定電流を示すために大文字のIを用いている。2番
目の式から1番目の式を引くと次式が得られる。
または吐= +28+ i誤差
ここで、意図する一致させられた電流源からの電流の差
が誤差信号としてとられるから、大文字のIをi誤差と
書いた。抵抗23の抵抗値をR1人力領域10へ与えら
れる電圧をv1o1人力領域11へ与えられる電圧をv
1□とすると、lLの式は電圧−電流変換と誤差を示す
ために下の式のように書き直すことができる。
が誤差信号としてとられるから、大文字のIをi誤差と
書いた。抵抗23の抵抗値をR1人力領域10へ与えら
れる電圧をv1o1人力領域11へ与えられる電圧をv
1□とすると、lLの式は電圧−電流変換と誤差を示す
ために下の式のように書き直すことができる。
したがって、入力領域10,11へ与えられた電圧によ
り抵抗23に流れる電流と負荷電流の差(この差は誤差
を表す)は、第1図に示す回路内の電流源対が一致しな
いために生ずるものである。
り抵抗23に流れる電流と負荷電流の差(この差は誤差
を表す)は、第1図に示す回路内の電流源対が一致しな
いために生ずるものである。
一対の電流源内の各部品により供給される電流を他の部
品に供給きれる電流に慎重に一致させること、その一致
を温度変化およびその他の条件の変化に対して維持する
ことを、変化する回路条件が供給される電流に著るしく
影響しないように非常に高いインピーダンスの電流源を
用いることに組合わせることにより、回路の動作の誤差
は非常に小さくなる。そのような電流源の回路共通モー
ド除去比と電源変動除去比は、誤差項が非常に小さいか
ら、非常に高くなる。そのような電流源は、入力領域1
G、IIK与えられた入力電圧の差に負荷電流が非常に
直線的に関連することも意味する。
品に供給きれる電流に慎重に一致させること、その一致
を温度変化およびその他の条件の変化に対して維持する
ことを、変化する回路条件が供給される電流に著るしく
影響しないように非常に高いインピーダンスの電流源を
用いることに組合わせることにより、回路の動作の誤差
は非常に小さくなる。そのような電流源の回路共通モー
ド除去比と電源変動除去比は、誤差項が非常に小さいか
ら、非常に高くなる。そのような電流源は、入力領域1
G、IIK与えられた入力電圧の差に負荷電流が非常に
直線的に関連することも意味する。
しかし、第1図の回路の使用においてあまシ高い確度を
要求されない場合は、ある部品を用いなかったり、簡単
にすることができる(第7図参照)。
要求されない場合は、ある部品を用いなかったり、簡単
にすることができる(第7図参照)。
たとえばトランジスタ20.21を用いずに、それらの
トランジスタのソース領域接続とドレイン領域接続を直
結できる。そうすると電流源16がトランジスタ14の
ソースへ直結され、電流源17がトランジスタ15のソ
ースへ直結されるから、入力領域10と11に加えられ
た電圧に応じて、電流源16.17とトランジスタ28
.29の端子間に大きな電圧変動が現われることになる
。そのために回路の性能の誤差が大きくなる。
トランジスタのソース領域接続とドレイン領域接続を直
結できる。そうすると電流源16がトランジスタ14の
ソースへ直結され、電流源17がトランジスタ15のソ
ースへ直結されるから、入力領域10と11に加えられ
た電圧に応じて、電流源16.17とトランジスタ28
.29の端子間に大きな電圧変動が現われることになる
。そのために回路の性能の誤差が大きくなる。
同様に、演算増幅器12.13をなくシ、その代フにト
ランジスタ14のゲートを入力領域10へ直結し、トラ
ンジスタ15のゲートを入力領域11へ直結できる。そ
うすると、トランジスタ14と15の不一致により抵抗
23の端子間電圧にいくらか誤差が生ずる。もちろん、
入力電圧が変化しない静止状況においては、トランジス
タ28゜29の代シに適切な抵抗値の抵抗を用い、かつ
それらのトランジスタに組合わされている演算増幅器を
なくすことができ、あるいは適正な電流を流し、回路の
第2段に正しい電圧条件を与えるために選択された値の
実効インピーダンスを持たせる他の回路装置で置き換え
ることができる。
ランジスタ14のゲートを入力領域10へ直結し、トラ
ンジスタ15のゲートを入力領域11へ直結できる。そ
うすると、トランジスタ14と15の不一致により抵抗
23の端子間電圧にいくらか誤差が生ずる。もちろん、
入力電圧が変化しない静止状況においては、トランジス
タ28゜29の代シに適切な抵抗値の抵抗を用い、かつ
それらのトランジスタに組合わされている演算増幅器を
なくすことができ、あるいは適正な電流を流し、回路の
第2段に正しい電圧条件を与えるために選択された値の
実効インピーダンスを持たせる他の回路装置で置き換え
ることができる。
電流源16.17により供給される電流が被制御電流源
24,25.26.27によりそのままとられるように
するために、演算増幅器30によシ発生された共通モー
ド電圧信号を基にして制御信号が各被制御電流源へ与え
られる。この信号は、演算増幅器30の反転入力領域と
非反転入力領域へ与えられた電圧から、電流源24.2
5の端子間電圧降下を介して得られる。
24,25.26.27によりそのままとられるように
するために、演算増幅器30によシ発生された共通モー
ド電圧信号を基にして制御信号が各被制御電流源へ与え
られる。この信号は、演算増幅器30の反転入力領域と
非反転入力領域へ与えられた電圧から、電流源24.2
5の端子間電圧降下を介して得られる。
電流源24,25,26.27が吸収できないほど多く
の電流が電流源16.17から供給されると、電流源2
4.25の端子間電圧降下が大きくなる。
の電流が電流源16.17から供給されると、電流源2
4.25の端子間電圧降下が大きくなる。
電流源24.25の端子間電圧降下の算術平均が、演算
増幅器30に供給される共通モード電圧としてとられる
から、その電圧降下が大きくなるとそれの平均値も大き
くなるために、演算増幅器30の入力端子における共通
モード電圧も高くなる。
増幅器30に供給される共通モード電圧としてとられる
から、その電圧降下が大きくなるとそれの平均値も大き
くなるために、演算増幅器30の入力端子における共通
モード電圧も高くなる。
この共通モード電圧が高くなると、演算増幅器Jにより
発生されて電流源24,25,26.27を制御する共
通モード電圧信号が大きくなるから、それらの電流源の
電流値が増加して、電流源16゜17から供給される電
流をより多くとることができるようにする。
発生されて電流源24,25,26.27を制御する共
通モード電圧信号が大きくなるから、それらの電流源の
電流値が増加して、電流源16゜17から供給される電
流をより多くとることができるようにする。
同様に、電流源16.17から供給される電流が少なす
ぎると、電流源24.25の端子間電圧が低くなる。そ
の電圧の低下は演算増幅器30からの共通モード信号の
減少として表れ、それにより電流源24,25,26.
27の電流値が減少する。
ぎると、電流源24.25の端子間電圧が低くなる。そ
の電圧の低下は演算増幅器30からの共通モード信号の
減少として表れ、それにより電流源24,25,26.
27の電流値が減少する。
高い確度と、モノリシック集積回路チップで集積化する
のに適することという目標に達するために形成された変
換器の具体例の回路図が第2図に示されている。第1図
に示されている演算増幅器の回路図は後の図に示す。
のに適することという目標に達するために形成された変
換器の具体例の回路図が第2図に示されている。第1図
に示されている演算増幅器の回路図は後の図に示す。
第2図の左側に示されている付加回路はバイアス電圧の
発生のために用いられる。基準として外部電流を用いる
外部電流ミラー回路から電圧として得られ、非常に正確
で、動作条件が変化しても非常に一定である、外部から
供給されるバイアス電圧が端子手段40へ与えられる。
発生のために用いられる。基準として外部電流を用いる
外部電流ミラー回路から電圧として得られ、非常に正確
で、動作条件が変化しても非常に一定である、外部から
供給されるバイアス電圧が端子手段40へ与えられる。
この電圧は端子手段19における電圧に対して公称1.
7ボルトである。
7ボルトである。
この電圧はnpnバイポーラトランジスタ41のベース
と、pチャネルMO8FET42のゲートと、別のnp
nバイポーラトランジスタ43のベースとに与えられる
。それら2個のバイポーラトランジスタの典型的なエミ
ッタ面積は最小面積の4倍である。トランジスタ42の
典型的な幅−長さ比は10015 である。
と、pチャネルMO8FET42のゲートと、別のnp
nバイポーラトランジスタ43のベースとに与えられる
。それら2個のバイポーラトランジスタの典型的なエミ
ッタ面積は最小面積の4倍である。トランジスタ42の
典型的な幅−長さ比は10015 である。
このバイアス電圧がトランジスタ41のベースへ与えら
れると、その電圧はトランジスタ410ベース・エミッ
タ間と、このトランジスタのエミッタ回路中の抵抗44
の端子間とに現われる。このために、トランジスタ41
のコレクタ電流が外部基準電流のある一定の割合となる
ように設定される。トランジスタ43およびそれのエミ
ッタ抵抗45に同様々状況が起る。各抵抗44と45の
典型的に値は20 Kオームである。
れると、その電圧はトランジスタ410ベース・エミッ
タ間と、このトランジスタのエミッタ回路中の抵抗44
の端子間とに現われる。このために、トランジスタ41
のコレクタ電流が外部基準電流のある一定の割合となる
ように設定される。トランジスタ43およびそれのエミ
ッタ抵抗45に同様々状況が起る。各抵抗44と45の
典型的に値は20 Kオームである。
トランジスタ41のコレクタ電流はpチャネルMO8F
ET46と、このMO8FET46のソース抵抗ぐによ
り供給される。トランジスタ46の典型的な幅−長さ比
は40/10 である。
ET46と、このMO8FET46のソース抵抗ぐによ
り供給される。トランジスタ46の典型的な幅−長さ比
は40/10 である。
トランジスタ41は特定の電流を必要とするから、その
電流に対応した特定の電圧降下が抵抗4Tの端子間に生
じ、トランジスタ41により要求されて、トランジスタ
46のドレインに供給される電流を生ずるのに十分な特
定の電圧がトランジスタ46のゲートとソースの間に生
ずる。この電圧降下は第2図のトランジスタ20と21
にゲートバイアス電圧として与えられる。そのバイアス
電圧は第1図の端子手段22へ与えられるとして示され
たバイアス電圧である。
電流に対応した特定の電圧降下が抵抗4Tの端子間に生
じ、トランジスタ41により要求されて、トランジスタ
46のドレインに供給される電流を生ずるのに十分な特
定の電圧がトランジスタ46のゲートとソースの間に生
ずる。この電圧降下は第2図のトランジスタ20と21
にゲートバイアス電圧として与えられる。そのバイアス
電圧は第1図の端子手段22へ与えられるとして示され
たバイアス電圧である。
端子手段18に与えられた電源電圧がどのように変化し
ても、端子手段18と、トランジスタ46のドレインに
生ずるこのバイアス電圧との間に生ずる電圧差を大きく
変化させることはない。その結果、第2図に示す回路の
うち第1図の電流源16.17として機能する部分にお
ける電圧降下は非常に一定に維持され、それにより、そ
れらの電流源からの電流も非常に一定に維持することを
助ける。
ても、端子手段18と、トランジスタ46のドレインに
生ずるこのバイアス電圧との間に生ずる電圧差を大きく
変化させることはない。その結果、第2図に示す回路の
うち第1図の電流源16.17として機能する部分にお
ける電圧降下は非常に一定に維持され、それにより、そ
れらの電流源からの電流も非常に一定に維持することを
助ける。
トランジスタ46のドレインとゲートに形成されたこの
バイアス電圧は別のpチャネルMO8F’BT48のゲ
ートへも与えられる。このトランジスタ4Bのソース回
路に抵抗49が含まれる。トランジスタ48はトランジ
スタ46と良く一致するように製造され、抵抗49は抵
抗47に良く一致するように製造されているから、トラ
ンジスタ48のドレインに供給される電流は、トランジ
スタ49に′ドレインに供給される電流と同じである。
バイアス電圧は別のpチャネルMO8F’BT48のゲ
ートへも与えられる。このトランジスタ4Bのソース回
路に抵抗49が含まれる。トランジスタ48はトランジ
スタ46と良く一致するように製造され、抵抗49は抵
抗47に良く一致するように製造されているから、トラ
ンジスタ48のドレインに供給される電流は、トランジ
スタ49に′ドレインに供給される電流と同じである。
その電流はれチャネルMO8FET50とトランジスタ
42を通って流れる。典型的な幅−長さ比5/20を有
するトランジスタ50は、他の一場合にはトランジスタ
48の電圧降下である電圧降下のいくらかを受は持つだ
けである。
42を通って流れる。典型的な幅−長さ比5/20を有
するトランジスタ50は、他の一場合にはトランジスタ
48の電圧降下である電圧降下のいくらかを受は持つだ
けである。
特定の電流が供給されるトランジスタ42は、それのゲ
ート・ソース間電圧が、トランジスタ42がその特定の
電流を流すには不十分でおるように、調整に反応する。
ート・ソース間電圧が、トランジスタ42がその特定の
電流を流すには不十分でおるように、調整に反応する。
そのために、トランジスタ42のゲートは端子手段40
を介してバイアス電圧を受けるから、そのトランジスタ
42のソースに良く整えられた電圧が与えられる。その
電圧は、インピーダンスを高くするために縦続接続され
て用いられているいくつかのバイポーラトランジスタの
ためのベース電圧を与えるために用いられる。
を介してバイアス電圧を受けるから、そのトランジスタ
42のソースに良く整えられた電圧が与えられる。その
電圧は、インピーダンスを高くするために縦続接続され
て用いられているいくつかのバイポーラトランジスタの
ためのベース電圧を与えるために用いられる。
それらの縦続接続トランジスタの最初のトランジスタは
npn )ランジスタ51であって、それのエミッタが
トランジスタ43のコレクタへ接続される。このように
接続した結果として、トランジスタ51のペース電圧ハ
トランジスタ43のペース電圧より、トランジスタ42
のゲート・ソース間電圧に等しい量だけ高い。トランジ
スタ51の典型的なエミッタ面積は最小である。
npn )ランジスタ51であって、それのエミッタが
トランジスタ43のコレクタへ接続される。このように
接続した結果として、トランジスタ51のペース電圧ハ
トランジスタ43のペース電圧より、トランジスタ42
のゲート・ソース間電圧に等しい量だけ高い。トランジ
スタ51の典型的なエミッタ面積は最小である。
トランジスタ43と45はトランジスタ43゜51によ
シとられる特定の電流を決定するから、この電流はpチ
ャネルMO8FET52 により供給せねばならない。
シとられる特定の電流を決定するから、この電流はpチ
ャネルMO8FET52 により供給せねばならない。
このトランジスタ52のドレインはトランジスタ51の
コレクタへ接続される。その電流はトランジスタ52の
ソース抵抗53も流れる。抵抗53は抵抗47,49と
良く一致するように作られているが、トランジスタ52
はそれのチャネルの幅と長さとの比が、典型的には50
0/6というように、トランジスタ46.48の同じ比
よシはるかに高いように製造される。
コレクタへ接続される。その電流はトランジスタ52の
ソース抵抗53も流れる。抵抗53は抵抗47,49と
良く一致するように作られているが、トランジスタ52
はそれのチャネルの幅と長さとの比が、典型的には50
0/6というように、トランジスタ46.48の同じ比
よシはるかに高いように製造される。
その結果、トランジスタ52によりトランジスタ51へ
供給すべき特定の電流は、トランジスタ46.48のゲ
ート・ソース間電圧より低いトランジスタ52のゲート
・ソース間電圧で供給できる。したがって、アースに対
するトランジスタ52のゲート電圧およびドレイン電圧
は、アースに対するトランジスタ46のゲート電圧およ
びドレイン電圧と、トランジスタ20.21のゲート電
圧よシ高い。各抵抗4γ、49.53の典型的な抵抗値
は26にオームである。
供給すべき特定の電流は、トランジスタ46.48のゲ
ート・ソース間電圧より低いトランジスタ52のゲート
・ソース間電圧で供給できる。したがって、アースに対
するトランジスタ52のゲート電圧およびドレイン電圧
は、アースに対するトランジスタ46のゲート電圧およ
びドレイン電圧と、トランジスタ20.21のゲート電
圧よシ高い。各抵抗4γ、49.53の典型的な抵抗値
は26にオームである。
トランジスタ52のドレイン電圧とゲート電圧は別のp
チャネルMO8FET54 へバイアス電圧として与え
られる。この電圧は、端子手段18における電圧が変化
することがあっても、端子手段18における電圧に対し
て一定の差を保つことに注意されたい。トランジスタ5
4の典型的な幅−長さ比は2000/6である。
チャネルMO8FET54 へバイアス電圧として与え
られる。この電圧は、端子手段18における電圧が変化
することがあっても、端子手段18における電圧に対し
て一定の差を保つことに注意されたい。トランジスタ5
4の典型的な幅−長さ比は2000/6である。
トランジスタ54はそれのソース抵抗55とともに、第
1図における電源16を構成するために第2図において
用いられる。トランジスタ52のゲートおよびドレイン
によりトランジスタ54のゲートへ与えられる一定のバ
イアス電圧と、抵抗55の正確な抵抗値とにより、端子
手段18とトランジスタ54のゲートの間の一定の電圧
差に関して、非常に一定の電流を生ずる電流源が構成さ
れる。トランジスタ54のドレインにおいて供給される
電流の値を非常に正確にするために、抵抗55を含む集
積回路の製造後に抵抗55の抵抗値が調整される。抵抗
55の典型的な抵抗値は6.5にオームである。
1図における電源16を構成するために第2図において
用いられる。トランジスタ52のゲートおよびドレイン
によりトランジスタ54のゲートへ与えられる一定のバ
イアス電圧と、抵抗55の正確な抵抗値とにより、端子
手段18とトランジスタ54のゲートの間の一定の電圧
差に関して、非常に一定の電流を生ずる電流源が構成さ
れる。トランジスタ54のドレインにおいて供給される
電流の値を非常に正確にするために、抵抗55を含む集
積回路の製造後に抵抗55の抵抗値が調整される。抵抗
55の典型的な抵抗値は6.5にオームである。
第1図の電流源17として機能する第2図の回路が、第
2図のトランジスタ54のドレインに供給される電流に
非常に良く一致する電流を与えることを確かめるために
、2つの手段を講じた。トランジスタ54に良く一致す
るpチャネルMO8FET56と、抵抗55に良く一致
するトランジスタ56のソース抵抗とを用いる。更に、
電流を設定する抵抗57の抵抗値を正確に設定するため
に、抵抗57を含む集積回路の製造後にその抵抗の抵抗
値も調整する。2つ目の手段は、抵抗55.57の端子
間電圧の差を検出し、検出した差を用いてトランジスタ
56のゲートを駆動し、抵抗55.57の端子間電圧の
差をほとんどなくすのに丁度十分なだけ、抵抗57を流
れる電流を変化させるために演算増幅器58を用いるこ
とである。
2図のトランジスタ54のドレインに供給される電流に
非常に良く一致する電流を与えることを確かめるために
、2つの手段を講じた。トランジスタ54に良く一致す
るpチャネルMO8FET56と、抵抗55に良く一致
するトランジスタ56のソース抵抗とを用いる。更に、
電流を設定する抵抗57の抵抗値を正確に設定するため
に、抵抗57を含む集積回路の製造後にその抵抗の抵抗
値も調整する。2つ目の手段は、抵抗55.57の端子
間電圧の差を検出し、検出した差を用いてトランジスタ
56のゲートを駆動し、抵抗55.57の端子間電圧の
差をほとんどなくすのに丁度十分なだけ、抵抗57を流
れる電流を変化させるために演算増幅器58を用いるこ
とである。
演算増幅器58が抵抗55と57の電圧降下を良く一致
きせるのに成功するものとするならば、その演算増幅器
はオフセット電圧が非常に小さく、かつそれの入力端子
におけるバイアス電流が非常に小さいように構成しなけ
ればならない。この演算増幅器を第2図の残りの部分と
ともにモノリシック集積回路チップで形成しないならば
、市販されている演算増幅器を含めて多くの演算増幅器
をこの目的のために使用できる。
きせるのに成功するものとするならば、その演算増幅器
はオフセット電圧が非常に小さく、かつそれの入力端子
におけるバイアス電流が非常に小さいように構成しなけ
ればならない。この演算増幅器を第2図の残りの部分と
ともにモノリシック集積回路チップで形成しないならば
、市販されている演算増幅器を含めて多くの演算増幅器
をこの目的のために使用できる。
第2図の回路の残シの部分とともに集積化するのに適当
な増幅器の回路図を第一3図に示す。この増幅器は、入
力の反転と非反転を行う入力段と、出力を増出す出力段
との2つの段を有する。ベースが反転入力端子と非反転
入力端子としてそれぞれ用いられる入力段バイポーラト
ランジスタは非常に良く一致し、第1の段は小さい入力
オフセット電圧と小さいバイアス入力電流を達成するた
めに小さい電流をとシ出す。安定させるだめの補償手段
として、出力段と入力段の間に一連の抵抗および一連の
コンデンサが用いられる。それらの抵抗とコンデンサの
典型的な値はそれぞれ7.5にオームおよび10.Op
f である。
な増幅器の回路図を第一3図に示す。この増幅器は、入
力の反転と非反転を行う入力段と、出力を増出す出力段
との2つの段を有する。ベースが反転入力端子と非反転
入力端子としてそれぞれ用いられる入力段バイポーラト
ランジスタは非常に良く一致し、第1の段は小さい入力
オフセット電圧と小さいバイアス入力電流を達成するた
めに小さい電流をとシ出す。安定させるだめの補償手段
として、出力段と入力段の間に一連の抵抗および一連の
コンデンサが用いられる。それらの抵抗とコンデンサの
典型的な値はそれぞれ7.5にオームおよび10.Op
f である。
多数のトランジスタを並列に配置する技術、すなわち、
「交差結合」技術を用いることにより、入力段バイポー
ラトランジスタを更に一致させられる。すなわち、各ト
ランジスタは電気的に並列接続される2個のトランジス
タとして形成される。
「交差結合」技術を用いることにより、入力段バイポー
ラトランジスタを更に一致させられる。すなわち、各ト
ランジスタは電気的に並列接続される2個のトランジス
タとして形成される。
モノリシック集積回路中の幾何学配置においては、1つ
の入力に対する一対の並列トランジスタのうちの1個の
トランジスタが正方形の1本の対角線の各端部に、他の
入力トランジスタのための並列トランジスタが他の対角
線の他端部に、第1の並列トランジスタ対にそれぞれ非
常に近接してそれぞれ置かれる。それによシ、製法の違
いと温度の変化はそれらのトランジスタの全てにわたっ
て空間的に平均されて一層良く一致させる。同様に、p
チャネル負荷抵抗が「交差結合」される。
の入力に対する一対の並列トランジスタのうちの1個の
トランジスタが正方形の1本の対角線の各端部に、他の
入力トランジスタのための並列トランジスタが他の対角
線の他端部に、第1の並列トランジスタ対にそれぞれ非
常に近接してそれぞれ置かれる。それによシ、製法の違
いと温度の変化はそれらのトランジスタの全てにわたっ
て空間的に平均されて一層良く一致させる。同様に、p
チャネル負荷抵抗が「交差結合」される。
第1図の各電圧制御電流源24,25,26,2γは、
第2図においてはnpnバイポーラトランジスタによ多
形成される。各トランジスタのエミッタ面積は最小エミ
ッタ面積の約4倍であるが、一致しておシ、エミッタ回
路にエミッタ抵抗を有する。
第2図においてはnpnバイポーラトランジスタによ多
形成される。各トランジスタのエミッタ面積は最小エミ
ッタ面積の約4倍であるが、一致しておシ、エミッタ回
路にエミッタ抵抗を有する。
最後の2個の電流源はコレクタ回路中に別の縦続接続n
pnバイポーラトランジスタを有する。このトランジス
タの典型的なエミッタ面積は最小エミッタ面積の2倍で
ある。したがって、第1図の電流源24は、第2図の回
路においてはトランジスタ59と抵抗60によ多形成さ
れる。第1図の電流源25は、第2図の回路においては
トランジスタ61と抵抗62によ多形成される。トラン
ジスタ59と61は「交差結合コされる。
pnバイポーラトランジスタを有する。このトランジス
タの典型的なエミッタ面積は最小エミッタ面積の2倍で
ある。したがって、第1図の電流源24は、第2図の回
路においてはトランジスタ59と抵抗60によ多形成さ
れる。第1図の電流源25は、第2図の回路においては
トランジスタ61と抵抗62によ多形成される。トラン
ジスタ59と61は「交差結合コされる。
第1図の電流源2Gは、第2図の回路においてはトラン
ジスタ63と抵抗64によ多形成される。
ジスタ63と抵抗64によ多形成される。
図示のように、この電流源には別のnpnバイポーラト
ランジスタ65も用いられる。このトランジスタ65の
エミッタがトランジスタ63のコレクタへ接続されて、
両方のトランジスタは縦続接続される。この構成により
、トランジスタ65のコレクタから見た回路のインピー
ダンスが高くされる。
ランジスタ65も用いられる。このトランジスタ65の
エミッタがトランジスタ63のコレクタへ接続されて、
両方のトランジスタは縦続接続される。この構成により
、トランジスタ65のコレクタから見た回路のインピー
ダンスが高くされる。
最後に、第1図に示す電流源2Tは、第2図の回路にお
いてはトランジスタ66とエミッタ抵抗67により構成
される。トランジスタ63と66は「交差結合コされる
。
いてはトランジスタ66とエミッタ抵抗67により構成
される。トランジスタ63と66は「交差結合コされる
。
また、この最後の電流源へ別のnpnバイポーラトラン
ジスタ68が縦続接続され、そのトランジスタ68のエ
ミッタがトランジスタ66のコレクタへ接続されて、ト
ランジスタ68のコレクタかう見た回路のインピーダン
スを高くする。トランジスタ65と68のベースは、ト
ランジスタ51と同様に、トランジスタ42のソースへ
接続される。抵抗60,62,64.66は一致するよ
うに製作され、同じ抵抗値を有する。それらの抵抗値は
典型的にはIOKオームである。
ジスタ68が縦続接続され、そのトランジスタ68のエ
ミッタがトランジスタ66のコレクタへ接続されて、ト
ランジスタ68のコレクタかう見た回路のインピーダン
スを高くする。トランジスタ65と68のベースは、ト
ランジスタ51と同様に、トランジスタ42のソースへ
接続される。抵抗60,62,64.66は一致するよ
うに製作され、同じ抵抗値を有する。それらの抵抗値は
典型的にはIOKオームである。
演算増幅器12.13は第2図の入力領域10゜11へ
直結される。そのために、それらの演算増幅器に用いら
れる回路の共通モード除去比と大電力源除去比は高くな
ければならないと同時に、装置への入力信号、または入
力信号のひずみによる劣化を避けるためにバイアス電流
と入力オフセット電圧は小さくなければならない。これ
は、第4図に示す回路において、入力バイアス電流オフ
セットをなくシ、オフセット電圧を小さく保つために、
入力端子に一致した、「交差結合された」一対のpチャ
ネルMO8FETを用いることによp行われる。1だ、
それは、第2の段の演算増幅器を有し、各2つの第2の
段の入力端子におけるコンデンサを、電源ではなくて、
アースと出力端子へ接続することにより、行うこともで
きる。こうすることによって電源除去比が高くなる。ま
た、補償を行って増幅器の回路を安定させるために、そ
れらのコンデンサのうちの1個と直列抵抗を出力端子と
第2段の入力端子の間に用いる。両方のコンデンサの典
型的な値は10pfであり、抵抗の典型的な抵抗値はI
Kオームである。
直結される。そのために、それらの演算増幅器に用いら
れる回路の共通モード除去比と大電力源除去比は高くな
ければならないと同時に、装置への入力信号、または入
力信号のひずみによる劣化を避けるためにバイアス電流
と入力オフセット電圧は小さくなければならない。これ
は、第4図に示す回路において、入力バイアス電流オフ
セットをなくシ、オフセット電圧を小さく保つために、
入力端子に一致した、「交差結合された」一対のpチャ
ネルMO8FETを用いることによp行われる。1だ、
それは、第2の段の演算増幅器を有し、各2つの第2の
段の入力端子におけるコンデンサを、電源ではなくて、
アースと出力端子へ接続することにより、行うこともで
きる。こうすることによって電源除去比が高くなる。ま
た、補償を行って増幅器の回路を安定させるために、そ
れらのコンデンサのうちの1個と直列抵抗を出力端子と
第2段の入力端子の間に用いる。両方のコンデンサの典
型的な値は10pfであり、抵抗の典型的な抵抗値はI
Kオームである。
演算増幅器30は第1図と第2図に示す回路で用いられ
る主帰還ループに利得を与える。この帰還ループを安定
させ、直線的に動作させるために、その演算増幅器の相
互コンダクタンスは大きくなければなら々い。装置の初
段における電流の平衡を乱すことを避けるために、入力
バイアス電流のオフセットも低くなければならない。こ
の演算増幅器のために第5図に示されている回路は、高
利得バイポーラトランジスタ差動増幅器段を用いること
により、この目的を達成する。その差動増幅器段におい
ては、入力npnバイポーラトランジスタのエミッタが
第2の差動npnバイポーラトランジスタのペースを直
接駆動して、非常に高利得のダーリントン回路接続に似
たものを与える。
る主帰還ループに利得を与える。この帰還ループを安定
させ、直線的に動作させるために、その演算増幅器の相
互コンダクタンスは大きくなければなら々い。装置の初
段における電流の平衡を乱すことを避けるために、入力
バイアス電流のオフセットも低くなければならない。こ
の演算増幅器のために第5図に示されている回路は、高
利得バイポーラトランジスタ差動増幅器段を用いること
により、この目的を達成する。その差動増幅器段におい
ては、入力npnバイポーラトランジスタのエミッタが
第2の差動npnバイポーラトランジスタのペースを直
接駆動して、非常に高利得のダーリントン回路接続に似
たものを与える。
出力端子と反転入力端子の間の一連の抵抗およびコンデ
ンサが増幅器を再び安定させる。それらの抵抗とコンデ
ンサの典型的な値はそれぞれIKオーム、30pfであ
る。非反転入力端子とアースの間に30pfのコンデン
サも接続される。第2のバイポーラトランジスタ群のエ
ミッタが、それらから電流をとる電流源へ接続される回
路点から共通モード電圧信号をとり出せることがわかる
。この回路点は各入力端子からの2個のペース・エミッ
タ・ダイオードであるから、この回路点は入力端子に生
ずる平均電圧を反映する。
ンサが増幅器を再び安定させる。それらの抵抗とコンデ
ンサの典型的な値はそれぞれIKオーム、30pfであ
る。非反転入力端子とアースの間に30pfのコンデン
サも接続される。第2のバイポーラトランジスタ群のエ
ミッタが、それらから電流をとる電流源へ接続される回
路点から共通モード電圧信号をとり出せることがわかる
。この回路点は各入力端子からの2個のペース・エミッ
タ・ダイオードであるから、この回路点は入力端子に生
ずる平均電圧を反映する。
最後に、演算増幅器31は適当な性能要求を有する。そ
のために、トランジスタ29の非反転入力端子が動作さ
せられる基準電圧が選択の問題であって、この増幅器の
入力端子におけるオフセットが重要でないようにされる
。増幅器は安定でなければならないとともに、非反転入
力端子における電圧を反転入力端子における電圧にほぼ
等しく保持できるようにするために十分な利得を持たな
ければならない。第6図に示す回路はこの目的を達成す
るために十分である。また、安定性を補償するために、
出力端子と反転入力端子の間に一連の抵抗とコンデンサ
が含まれる。コンデンサの典型的な容量は10pf 1
抵抗の典型的な抵抗値は5にオームである。
のために、トランジスタ29の非反転入力端子が動作さ
せられる基準電圧が選択の問題であって、この増幅器の
入力端子におけるオフセットが重要でないようにされる
。増幅器は安定でなければならないとともに、非反転入
力端子における電圧を反転入力端子における電圧にほぼ
等しく保持できるようにするために十分な利得を持たな
ければならない。第6図に示す回路はこの目的を達成す
るために十分である。また、安定性を補償するために、
出力端子と反転入力端子の間に一連の抵抗とコンデンサ
が含まれる。コンデンサの典型的な容量は10pf 1
抵抗の典型的な抵抗値は5にオームである。
第1図は本発明の回路の要旨を示す簡略化したブロック
図、第2図は本発明の回路の一層完全な回路図、第3図
、第4図、第5図および第6図は本発明に用いられる演
算増幅器の回路図、第7図は第1図の回路を簡略化した
例を示す回路図である。 10.11・・・・入力領域、12,13,30゜31
・・・・演算増幅器、16.17・・・・電流源、24
,25.26.27・・・・被制御電流源、32.33
・・・・出力領域。 特許出願人 ハネウェル・インコーボレーテツド復代理
人 山川 政樹(fヒ・2名) 図面の??・Z′六−:二六更なし) F7g、3 Fig、 6 手続補正書(方式) 1.事件の表示 昭和62年 蒋 許 願第190557号名称(氏名)
ハネウェル−インツーボレーテッド、M+IE”3の日
付 昭和62年10月27日拒髪チト田倍知 6、補正の対象 図 面 図面の浄書(内容に変更なし)
図、第2図は本発明の回路の一層完全な回路図、第3図
、第4図、第5図および第6図は本発明に用いられる演
算増幅器の回路図、第7図は第1図の回路を簡略化した
例を示す回路図である。 10.11・・・・入力領域、12,13,30゜31
・・・・演算増幅器、16.17・・・・電流源、24
,25.26.27・・・・被制御電流源、32.33
・・・・出力領域。 特許出願人 ハネウェル・インコーボレーテツド復代理
人 山川 政樹(fヒ・2名) 図面の??・Z′六−:二六更なし) F7g、3 Fig、 6 手続補正書(方式) 1.事件の表示 昭和62年 蒋 許 願第190557号名称(氏名)
ハネウェル−インツーボレーテッド、M+IE”3の日
付 昭和62年10月27日拒髪チト田倍知 6、補正の対象 図 面 図面の浄書(内容に変更なし)
Claims (1)
- 【特許請求の範囲】 第1の入力領域と、第2の入力領域と、第1の出力領域
と、第2の出力領域とを有する差電圧−電流変換器にお
いて、 第1の終端領域と第2の終端領域とをそれぞれ有する第
1、第2、第3、第4、第5および第6の実効電流源に
して、それぞれが前記第1の終端領域と前記第2の終端
領域を通じてある選択された電流を流し、前記第1の実
効電流源の第1の終端領域と前記第2の実効電流源の第
1の終端領域とは、第1の電圧源へ電気的に接続するよ
うにされている第1の端子手段へ電気的に接続され、前
記第5の実効電流源の第1の終端領域は前記第1の出力
領域へ電気的に接続され、前記第6の実効電流源の第1
の終端領域は前記第2の出力領域へ電気的に接続され、
各前記第3、第4、第5および第6の実効電流源の各前
記第2の終端領域は、第2の電圧源へ電気的に接続する
ようにされている第2の端子手段へ電気的に接続されて
いる、第1、第2、第3、第4、第5および第6の実効
電流源と; 第1の終端領域と第2の終端領域とをそれぞれ有する第
1、第2、第3および第4の電流導通手段にして、これ
らの電流導通手段の前記第1の終端領域と前記第2の終
端領域の間には選択された導電度の導電路が実効的に設
けられ、前記第1の電流導通手段の前記第1の終端領域
は前記第1の実効電流源の前記第2の終端領域へ電気的
に接続され、前記第2の電流導通手段の前記第1の終端
領域は前記第2の実効電流源の前記第2の終端領域へ電
気的に接続され、前記第3の電流導通手段の前記第1の
終端領域は前記第2の実効電流源の前記第2の終端領域
へ電気的に接続され、前記第3の電流導通手段の前記第
2の終端領域は前記第5の実効電流源の前記第1の終端
領域へ電気的に接続され、前記第4の電流導通手段の前
記第1の終端領域は前記第1の実効電流源の前記第2の
終端領域へ電気的に接続され、前記第4の電流導通手段
の前記第2の終端領域は前記第6の実効電流源の前記第
1の終端領域へ電気的に接続されている、第1、第2、
第3および第4の電流導通手段と; 第1の終端領域と第2の終端領域および制御領域それぞ
れ有する第1および第2の電圧設定器にして、前記制御
領域により、選択された導電度の導電路をそれの第1の
終端領域と第2の終端領域の間に実効的に設けることを
指令されることができ、前記第1の電圧設定器の制御領
域は前記第1の入力領域へ電気的に接続され、前記第1
の電圧設定器の前記第1の終端領域は前記第1の電流導
通手段の前記第2の終端領域へ電気的に接続され、前記
第1の電圧設定器の前記第2の終端領域は前記第3の実
効電流源の前記第1の終端領域へ電気的に接続され、前
記第2の電圧設定器の制御領域は前記第2の入力領域へ
電気的に接続され、前記第2の電圧設定器の前記第1の
終端領域は前記第2の電流導通手段の前記第2の終端領
域へ電気的に接続され、前記第2の電圧設定器の前記第
2の終端領域は前記第4の実効電流源の前記第1の終端
領域へ電気的に接続されている、第1および第2の電圧
設定器と; 第1の終端領域と第2の終端領域を有する第1の電流設
定器にして、その前記第1の終端領域と前記第2の終端
領域の間には選択された導電度の導電路が実効的に設け
られ、前記第1の電流設定器の前記第1の終端領域は前
記第1の電圧設定器の前記第1の終端領域へ電気的に接
続され、前記第1の電流設定器の前記第2の終端領域は
前記第2の電圧設定器の前記第1の終端領域へ電気的に
接続されている、第1の電流設定器と を備えることを特徴とする差電圧−電流変換器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/892,617 US4675594A (en) | 1986-07-31 | 1986-07-31 | Voltage-to-current converter |
US892617 | 1986-07-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63107210A true JPS63107210A (ja) | 1988-05-12 |
JPH0553405B2 JPH0553405B2 (ja) | 1993-08-10 |
Family
ID=25400245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62190557A Granted JPS63107210A (ja) | 1986-07-31 | 1987-07-31 | 差電圧−電流変換器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4675594A (ja) |
JP (1) | JPS63107210A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006295374A (ja) * | 2005-04-07 | 2006-10-26 | Sony Corp | 増幅回路、電圧電流変換回路および送信装置 |
JP2008522477A (ja) * | 2004-11-26 | 2008-06-26 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 変換回路 |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4896333A (en) * | 1987-08-04 | 1990-01-23 | Signetics Corporation | Circuit for generating a trapezoidal current waveform with matched rise and fall times |
US4958123A (en) * | 1987-12-23 | 1990-09-18 | U.S. Philips Corporation | Circuit arrangement for processing sampled analogue electrical signals |
GB2225910A (en) * | 1988-12-08 | 1990-06-13 | Philips Electronic Associated | Processing sampled analogue electrical signals |
US4973917A (en) * | 1989-09-27 | 1990-11-27 | Threepenney Electronics Corporation | Output amplifier |
US5191321A (en) * | 1990-05-09 | 1993-03-02 | Motorola, Inc. | Single cell bimos electroluminescent display driver |
KR930010834A (ko) * | 1991-11-25 | 1993-06-23 | 프레데릭 얀 스미트 | 기준 전류 루프 |
JP3333239B2 (ja) * | 1991-12-05 | 2002-10-15 | 株式会社東芝 | 可変利得回路 |
US5564089A (en) * | 1993-04-20 | 1996-10-08 | Motorola, Inc. | Current controlled variable frequency oscillator having an improved operational transconductance amplifier |
US5459653A (en) * | 1993-06-23 | 1995-10-17 | Ati Technologies Inc. | Voltage to current converter with independent loop gain and frequency control |
US5489872A (en) * | 1994-01-25 | 1996-02-06 | Texas Instruments Incorporated | Transconductance-capacitor filter circuit with current sensor circuit |
US5459430A (en) * | 1994-01-31 | 1995-10-17 | Sgs-Thomson Microelectronics, Inc. | Resistor ratioed current multiplier/divider |
US5550495A (en) * | 1994-05-12 | 1996-08-27 | Sierra Semiconductor Corporation | All MOS voltage to current converter |
JP2638494B2 (ja) * | 1994-08-12 | 1997-08-06 | 日本電気株式会社 | 電圧/電流変換回路 |
US5469111A (en) * | 1994-08-24 | 1995-11-21 | National Semiconductor Corporation | Circuit for generating a process variation insensitive reference bias current |
ES2153849T3 (es) * | 1994-11-07 | 2001-03-16 | Cit Alcatel | Mezclador de transmision con entrada en modo de corriente. |
US5672961A (en) * | 1995-12-29 | 1997-09-30 | Maxim Integrated Products, Inc. | Temperature stabilized constant fraction voltage controlled current source |
US5640084A (en) * | 1996-07-10 | 1997-06-17 | Telcom Semiconductor, Inc. | Integrated switch for selecting a fixed and an adjustable voltage reference at a low supply voltage |
JPH10150332A (ja) * | 1996-11-15 | 1998-06-02 | Nec Corp | 差動回路 |
US6011427A (en) * | 1996-12-20 | 2000-01-04 | Maxim Integrated Products, Inc. | High efficiency base current helper |
JP3105823B2 (ja) * | 1997-06-12 | 2000-11-06 | 九州日本電気株式会社 | 電圧電流変換回路 |
US5929697A (en) * | 1997-07-11 | 1999-07-27 | Tritech Microelectronics International, Ltd. | Current reference circuit for current-mode read-only-memory |
DE19816806B4 (de) * | 1998-04-16 | 2012-07-12 | Robert Bosch Gmbh | Zwei elektronische Schaltungen zur Stromregelung mit parallelgeschalteten Stellgliedern mit temperaturabhängiger Aufteilung der Teilströme |
US5978241A (en) * | 1999-01-28 | 1999-11-02 | Industrial Technology Research Institute | Wide-linear range tunable transconductor using MOS |
US6369618B1 (en) * | 1999-02-12 | 2002-04-09 | Texas Instruments Incorporated | Temperature and process independent exponential voltage-to-current converter circuit |
KR100323196B1 (ko) * | 1999-09-03 | 2002-02-20 | 박종섭 | 모스 전계효과 트랜지스터를 이용한 정밀전파정류기 |
EP1126350B1 (de) * | 2000-02-15 | 2006-05-31 | Infineon Technologies AG | Spannungs-Strom-Wandler |
US7119528B1 (en) * | 2005-04-26 | 2006-10-10 | International Business Machines Corporation | Low voltage bandgap reference with power supply rejection |
US7480126B2 (en) * | 2005-04-27 | 2009-01-20 | National Instruments Corporation | Protection and voltage monitoring circuit |
US7239184B2 (en) * | 2005-04-27 | 2007-07-03 | National Instruments Corporation | Low power and high efficiency voltage-to-current converter with improved power supply rejection |
US7486058B2 (en) * | 2005-05-25 | 2009-02-03 | Thomas Szepesi | Circuit and method combining a switching regulator with one or more low-drop-out linear voltage regulators for improved efficiency |
ATE547840T1 (de) * | 2006-07-26 | 2012-03-15 | Austriamicrosystems Ag | Verstärkeranordnung und verstärkungsverfahren |
EP1884856B1 (en) * | 2006-07-26 | 2016-04-06 | ams AG | Voltage/current converter circuit and method for providing a ramp current |
US10191527B2 (en) * | 2015-05-14 | 2019-01-29 | Arm Limited | Brown-out detector |
EP3514953B1 (en) * | 2018-01-19 | 2021-03-03 | Socionext Inc. | Voltage-to-current conversion |
FR3082074A1 (fr) * | 2018-05-31 | 2019-12-06 | Stmicroelectronics Sa | Amplificateur a gain variable dans une chaine de reception |
IT202000004159A1 (it) * | 2020-02-28 | 2021-08-28 | St Microelectronics Srl | Convertitore tensione-corrente, dispositivo e procedimento corrispondenti |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US29700A (en) * | 1860-08-21 | Stopping and starting railroad-cars | ||
NL7407953A (nl) * | 1974-06-14 | 1975-12-16 | Philips Nv | Spanningstroomomzetter. |
US4216435A (en) * | 1979-01-25 | 1980-08-05 | Rca Corporation | Voltage-to-current converter apparatus |
JPS564905A (en) * | 1979-06-27 | 1981-01-19 | Toshiba Corp | Voltage-current converting circuit |
JPS589409A (ja) * | 1981-07-08 | 1983-01-19 | Toshiba Corp | 電圧・電流変換回路 |
NL8400634A (nl) * | 1984-02-29 | 1985-09-16 | Philips Nv | Balansversterker. |
-
1986
- 1986-07-31 US US06/892,617 patent/US4675594A/en not_active Expired - Lifetime
-
1987
- 1987-07-31 JP JP62190557A patent/JPS63107210A/ja active Granted
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008522477A (ja) * | 2004-11-26 | 2008-06-26 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 変換回路 |
JP2006295374A (ja) * | 2005-04-07 | 2006-10-26 | Sony Corp | 増幅回路、電圧電流変換回路および送信装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH0553405B2 (ja) | 1993-08-10 |
US4675594A (en) | 1987-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63107210A (ja) | 差電圧−電流変換器 | |
US5220207A (en) | Load current monitor for MOS driver | |
US6774722B2 (en) | Frequency compensation of common-mode feedback loops for differential amplifiers | |
US4987379A (en) | Operational amplifier circuit | |
AU606171B2 (en) | Correction arrangement for an amplifier | |
EP0602163B1 (en) | Power amplifier with quiescent current control | |
JP2665025B2 (ja) | 増幅器回路 | |
EP0916181A1 (en) | Voltage to current converter for high frequency applications | |
US4247824A (en) | Linear amplifier | |
WO1998020610A1 (en) | Low-impedance cmos output stage and method | |
US7317358B2 (en) | Differential amplifier circuit | |
US4742308A (en) | Balanced output analog differential amplifier circuit | |
US3868583A (en) | High-performance solid-state amplifier system | |
US5030922A (en) | Supply current compensation circuitry | |
US5680037A (en) | High accuracy current mirror | |
JPH0714135B2 (ja) | フィルタ回路 | |
US6538513B2 (en) | Common mode output current control circuit and method | |
JPS60158708A (ja) | 通信用演算増幅器 | |
EP1173923B1 (en) | Differential pair provided with degeneration means for degenerating a transconductance of the differential pair | |
GB2222043A (en) | Integrated wideband amplifier with current mirror feedback bias arrangement | |
US4634996A (en) | Operational amplifier | |
JPS62166606A (ja) | 電子増幅器 | |
EP0324205B1 (en) | Amplifier circuit arrangement | |
JPH0689118A (ja) | 電圧発生回路とその電圧発生方法 | |
US5334949A (en) | Differential amplifiers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |