JPH0744146B2 - マスク位置決めマーク形成方法 - Google Patents

マスク位置決めマーク形成方法

Info

Publication number
JPH0744146B2
JPH0744146B2 JP24961791A JP24961791A JPH0744146B2 JP H0744146 B2 JPH0744146 B2 JP H0744146B2 JP 24961791 A JP24961791 A JP 24961791A JP 24961791 A JP24961791 A JP 24961791A JP H0744146 B2 JPH0744146 B2 JP H0744146B2
Authority
JP
Japan
Prior art keywords
mask
forming
positioning mark
resistant material
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24961791A
Other languages
English (en)
Other versions
JPH04234108A (ja
Inventor
アントニウス ファン デル プラス パウルス
リフカ ヘルベルト
ドミニクス ヨセフ フェルハール ロベルタス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JPH04234108A publication Critical patent/JPH04234108A/ja
Publication of JPH0744146B2 publication Critical patent/JPH0744146B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/102—Mask alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Element Separation (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体基板の活性表面上
にマスク位置決めマークを形成するに当り、まず最初に
上記の活性表面上に少なくとも１つの耐酸化材料層を形
成し、その後この耐酸化材料層を局部的にエッチングす
ることによりフィールド酸化物と称する厚肉酸化物によ
る分離領域をマスク位置決めマークと同時に画成し、こ
のように画成されたフィールド酸化物による分離領域及
びマスク位置決めマークに熱酸化を行なう後の工程で、
活性表面の残部を耐酸化材料層の残部により酸化から保
護するようにするマーク位置決めマークの形成方法に関
するものである。
【０００２】
【従来の技術】上述した種類の方法は特開昭61-100928
号明細書から既知である。この既知の方法によれば、位
置決めマークはフィールド酸化物による分離領域と同時
に形成される。従って、これら素子が相対的に位置決め
され、この位置決めは使用する装置の精度に対応し、従
ってこの工程での位置決め誤差が生じない。
【０００３】MOS トランジスタを有する種類のマイクロ
回路を製造する場合、実際に最初の処理は基板の表面に
位置する構造を形成することにある。後のマスキング処
理には予め形成した位置決めマークを用いてマスクをで
きるだけ正確に位置決めする必要がある。ミクロン以下
の超小形技術の到来により、基板上に形成された位置決
めマークに対するマスクの位置決め誤差をできるだけ少
なくする必要が生じてきており、この目的の為に高精度
のサーボ機構により0.2 μm の許容誤差の自動位置決め
を行なう極めて精密な光学的方法を用いている。
【０００４】しかしこのようなマスク位置決め方法の場
合、位置決めマークを干渉像の形成に基づく光学的方法
で用いる目的でこれら位置決めマークを最適な幾何学形
態及び凹所の深さで表わす必要がある。この既知の方法
は、エッチングの目的で設けたフィールド酸化物部分を
マスクとして用いて位置決めマークをエッチングするこ
とにより凹所を形成することに基づいている。
【０００５】この場合、位置決めマークは基板が露出さ
れた凹所部分とフィールド酸化物によって被覆された他
の部分とを以て構成されており、従ってコントラストの
大きな干渉像を形成するのが困難となる。これに反し、
処理工程を最少数に保って均一厚さとするのが好ましい
酸化物層により保護した位置決めマークを得るのが好ま
しいものである。
【０００６】
【発明が解決しようとする課題】本発明の目的は、前述
した欠点を無くし、フィールド酸化物を形成するのに要
する高温度での処理時間を最小に制限し、工程数を制限
して位置決めマークを形成する方法を提供せんとするに
ある。
【０００７】
【課題を解決するための手段】本発明は半導体基板の活
性表面上にマスク位置決めマークを形成するに当り、ま
ず最初に上記の活性表面上に少なくとも１つの耐酸化材
料層を形成し、その後この耐酸化材料層を局部的にエッ
チングすることによりフィールド酸化物と称する厚肉酸
化物による分離領域をマスク位置決めマークと同時に画
成し、このように画成されたフィールド酸化物による分
離領域及びマスク位置決めマークに熱酸化を行なう後の
工程で、活性表面の残部を耐酸化材料層の残部により酸
化から保護するようにするマーク位置決めマークの形成
方法において、耐酸化材料層の局部エッチング後耐酸化
材料層の残存部分を選択マスクとして利用して、少なく
ともマスク位置決めマークを含み位置決め窓と称する位
置で所定の深さを有する凹所を基板の表面に形成し、次
に基板の表面を前記の位置決め窓内で露出し、最後にフ
ィールド酸化物を形成する熱酸化工程を行い、この際同
時にマスク位置決めマークを酸化物により被覆すること
を特徴とする。
【０００８】本発明方法によれば、均一の厚さの酸化物
層により保護された位置決めマークが得られるという利
点を提供する。更に、耐酸化材料層の残存部分が（位置
決め窓の外部に）位置しており、これらが装置の他の処
理中に有効であればこれらを保持しておくことができ
る。又、フィールド酸化物に対する位置決めマークの位
置決め精度が最適となる。その理由は、これら位置決め
マークが耐酸化材料層中に同時に形成した孔から得られ
る為である。
【０００９】本発明の第１の例では、前記の凹所を特定
の熱酸化工程により、この工程が半導体を前記の所定の
深さに等しい深さに亘って酸化物に変換するような状態
の下で形成し、前記の位置決め窓内の半導体の表面を露
出した後、前記の特定の熱酸化工程に対し補足する、フ
ィールド酸化物の形成の為の前記の酸化工程を行なう。
【００１０】本例では、半導体の表面に形成した凹所を
極めて高い精度で代表的に±10nmで制御しうる深さを有
するようになる。この場合、前記の特定の熱酸化工程は
フィールド酸化物を形成する第１の工程を構成するもの
であり、これにより最終的な所望の厚さの一部のみを形
成する。前記の位置決め窓内で半導体表面を露出した
後、上述した熱酸化工程は、製造処理のこの段階で所望
な厚さを有するフィールド酸化物を形成する補足酸化工
程を構成し、位置決めマークはフィールド酸化物よりも
薄肉な均一な厚さの酸化物層により被覆される。
【００１１】本発明による方法の第２の例では、前記の
凹所を、光感応樹脂のマスクにより画成された位置決め
窓内でのみ選択エッチングにより形成し、次に耐酸化材
料層の残存部分を前記の位置決め窓内で前記の同じ光感
応樹脂のマスクを用いて除去し、その後光感応樹脂のマ
スクを除去し、フィールド酸化物を形成する一回の熱酸
化工程を行なう。
【００１２】この方法によれば、凹所を形成する選択エ
ッチングをプラズマ中或いは選択エッチング溶液中での
腐食により、好ましくは凹所の深さの精度を所望通りに
する為にエッチング速度を遅くして得ることができる。
光感応樹脂のマスクの位置決め精度は厳格にする必要は
ない。その理由は、前記の位置決め窓が位置決めマーク
を囲めば充分である為である。この場合酸化処理が一回
の工程で行われ、これにより分離領域（フィールド酸化
物）上と位置決めマーク上との双方で同じ酸化物層の厚
さが得られる。
【００１３】本例の方法の実施例としては、分離領域中
に凹所を形成することもできる。この方法の場合、耐酸
化材料層のみを選択マスクとして用いて前記の凹所を選
択エッチングにより形成し、次に光感応樹脂のマスクに
より画成した位置決め窓内の耐酸化材料層の残存部分を
除去し、その後光感応樹脂のマスクを除去し、フィール
ド酸化物を形成する一回の熱酸化工程を行なう。この場
合、フィールド酸化物が前記の凹所に相当する深さに亘
って基板中に入り込む。このことは装置を製造する処理
にとって利点となるものである。
【００１４】前記の凹所の前記の所定の深さをマスク位
置決めマークを利用するのに用いる光の波長の1/4 に近
づけるのが有利であり、一般に前記の凹所の前記の深さ
を100 〜150nm の範囲内に、好ましくは125nm ±10nmに
等しくする。このようにすることにより、マスク位置決
めの他の処理中に得られる光学的なコントラストが最適
となる。
【００１５】
【実施例】本発明は以下の図面に関する説明からより明
瞭に理解しうるであろうが、これらの実施例に限定され
るものではない。各図では明瞭とする為に各部分間の寸
法を比例させておらず、特に厚さ方向は著しく誇張して
示してある。又、各図間で対応する素子に同じ符号を付
してある。
【００１６】図１を参照するに、特に単結晶珪素より成
る半導体基板12の活性表面11上に耐酸化材料層13を形成
する。図には均質層として示す耐酸化材料層13は殆どの
場合、薄肉酸化物層上に窒化珪素層を堆積したものを以
て、或いはシリコンオキシニトリドの層を以て、或いは
これらの材料の順次の層を以て構成されている。全体上
に、フィールド酸化物分離領域の位置に対応する孔15
と、複数の孔17とを有する光感応樹脂より成るマスク14
を被覆する。孔17の群はマスク位置決めマーク18を構成
する。
【００１７】孔15及び17中に位置する耐酸化材料層13の
部分を、基板に対して場合によっては酸化物の副層に対
して選択エッチングを達成する条件で好ましくはふっ素
イオン又は塩素イオンを有するプラズマ中で行なうエッ
チングにより除去する。耐酸化材料層は熱燐酸の浴中で
選択的にエッチングすることもできる。耐酸化材料層13
が酸化珪素の薄肉副層を有する場合には、孔15及び17中
のこの副層を除去しても良いし除去しなくても良く、こ
れにより以下の工程にいかなる重要な結果ももたらさな
い。
【００１８】次に図２に示すように、光感応樹脂のマス
ク14を除去し、孔17′及び15′を層13に残す。半導体基
板に、水蒸気と酸素との混合より成る雰囲気で約1000℃
にある炉中で40分間熱酸化処理を行なう。これによりフ
ィールド酸化物分離領域の位置に対応する層部分19と位
置決めマーク18の位置における酸化物の他の局部素子20
との局部酸化層を形成する。局部酸化層素子19及び20は
約280nm の厚さを有し、半導体が酸化物に変換されるこ
とにより形成される深さｄは約125nm である。この方法
の工程で得られた結果を図３に示す。
【００１９】上述した熱酸化処理はフィールド酸化物を
形成するのに一般に用いられている処理に類似するが、
本例の場合位置決めマークを規定するも同時にフィール
ド酸化物に対して望ましい最終厚さの一部を形成する特
定の工程に関連するものである。
【００２０】この方法の後の工程に対し図４を参照す
る。上述したアセンブリに、位置決め窓として示す窓28
を設けた光感応樹脂の他のマスク22を被覆し、窓28によ
り位置決めマーク18の位置を囲み、表面の残りをこのマ
スク22により保護する。次に、例えば熱燐酸の浴とこれ
に続く緩衝ふっ化水素酸の浴又はふっ素イオン或いは塩
素イオンのプラズマ中でのエッチング工程を用いた珪素
に対する選択エッチングにより窓28内の半導体表面を露
出させる。
【００２１】位置決め窓28自体の位置決めは必ずしもそ
れ程厳格にする必要はない。その理由は、酸化珪素の局
部的素子20を形成する作用をした半導体材料の消失によ
り形成された凹所23が形成中の位置決めマークの正確な
形跡を構成する為である。
【００２２】図５は、以下の処理中に得られ、フィール
ド酸化物とマスク位置決めマークとを同時に形成する結
果を示す。これらの処理によりマスク22を除去し、湿潤
酸素中で1000℃で75分間の第２の熱酸化工程を半導体基
板に行い、例えば集積半導体装置を製造する方法の後の
工程に望ましいような50nmの厚さのフィールド酸化物領
域19′を得、一方、同じ処理により位置決めマーク18を
表面酸化し、これにより約410nm に近い厚さの酸化物層
24を位置決めマーク18に被覆する。
【００２３】位置決めマーク18は一方では凹所25により
酸化物層24の表面に形成され、その形状は予め半導体材
料中に形成した凹所23から直接得られ、他方では半導体
12と局部酸化物層24との間の界面に位置する凹所26によ
って形成され、これら凹所26は酸化により形成されたも
のであり凹所25に対して転移したものである。この転移
中凹所26の大きさはわずかに広くなり、この広がりは、
酸化現象を完全に等方性とみなしうるという事実の為に
凹所の中心に対して対称的に分布される。酸化物層24の
上側面（これが後に金属化された場合）か又は半導体の
表面のいずれかを位置決め処理に対して光学的に利用す
ることができる。あらゆる場合、各位置決めマークの対
称軸線が完全に保持され、他のマスク位置決め処理をマ
ークの素子のアセンブリのピッチや平均位置を参照して
極めて正確にすることができる。
【００２４】次に図６〜８を参照して本発明の方法の第
２の実施例を説明する。本例の場合、図１および２につ
き説明した工程は同じである。図６に示すように耐酸化
材料層13に窓17′及び15′をあけた後図４につき説明し
たのと形状及び種類において同じマスク22を全体に被覆
する。これにより図６のアセンブリは位置決めマーク18
を有する位置決め窓28を有する。次にこの窓内に存在す
る耐酸化材料層13の残存部分13′を用いて位置決め窓28
中で半導体12内に直接凹所23を設ける。これらの凹所23
は約130nm の深さに亘って設ける。これらの凹所23は光
感応樹脂のマスク22及び耐酸化材料層13′に対する選択
エッチングにより得る。この目的の為には硝酸と、ふっ
化水素酸と、酢酸との混合を用いることができる。又、
プラズマによる異方性エッチングを用いることもでき、
選択性は例えば耐酸化材料層13の下側に位置させる酸化
物の副層によって得ることができる。
【００２５】次に図７に示すように、マスク22をそのま
ま保持し、位置決め窓28内で残存する耐酸化材料層の部
分13′を除去し、位置決め窓28内の半導体基材12の表面
を露出させる。次に、第２のマスク22を除去し、アセン
ブリに熱酸化処理を行い、これにより一工程でフィール
ド酸化物分離に望ましい酸化物の厚さを得る。
【００２６】図８はこの処理工程後に得られた結果を示
す。この結果は図４につき説明した前述の実施例に極め
て類似している。しかし、図５の層24に対応する局部的
な酸化物層24′はフィールド酸化物領域19′と同じ厚さ
を有するものである。その理由は、これら酸化物層24′
はフィールド酸化物領域19′と同じ酸化工程中に形成さ
れる為である。この場合得られる位置決めマーク18も前
の工程で半導体基板の表面に形成した凹所23に対応する
凹所25と、半導体／酸化物界面における凹所26とを具え
る上側面を有しており、これら凹所は他のマスク処理の
正確な位置決め機能に相当する幾何学的で光学的な特性
を有する。
【００２７】上述した方法の実施例の変形を図９〜11に
示す。この変形例によれば、位置決めマーク18に対応す
る凹所23とフィールド酸化物分離領域に対応する凹所29
とを、選択マスクとして窓17′及び15′が設けられた耐
酸化材料層13のみを用いて選択エッチングにより形成す
る（図９参照）。その後、位置決め窓28を設けた光感応
樹脂のマスク22のみを設け（図10) 、前記の窓28内のみ
の耐酸化材料層の残存部分13′を除去する。
【００２８】次に、マスク22を除去し、一工程で熱酸化
を行なって対応する領域にフィールド酸化物領域19′を
形成する。この工程（図11) 中、位置決めマーク18も酸
化されてフィールド酸化物領域と同じ厚さの酸化物層2
4′が形成され、この層24′は図８におけるように酸化
物層24′の上側面と、この酸化物層及び半導体基板12間
の界面とにそれぞれ凹所25及び26を有する。
【００２９】図８につき説明した方法に対する結果との
唯一の差は、本例の場合フィールド酸化物領域19′が以
前の酸化によって設けた凹所29に相当する深さまで基板
中にわずかに押し下げられるということである。
【図面の簡単な説明】
【図１】本発明の第１実施例のマスク位置決めマーク形
成方法の一工程を示す断面図である。
【図２】同じくその他の一工程を示す断面図である。
【図３】同じくその更に他の一工程を示す断面図であ
る。
【図４】同じくその更に他の一工程を示す断面図であ
る。
【図５】同じくその更に他の一工程を示す断面図であ
る。
【図６】本発明の他の実施例の一工程を示す断面図であ
る。
【図７】同じくその他の工程を示す断面図である。
【図８】同じくその更に他の例を示す断面図である。
【図９】本発明の更に他の実施例を示す断面図である。
【図１０】同じくその他の工程を示す断面図である。
【図１１】同じくその更に他の例を示す断面図である。
【符号の説明】
11 活性表面 12 半導体基板 13 耐酸化材料層 14, 22 マスク 15, 15′, 17, 17′ 孔 18 マスク位置決めマーク 19, 20 局部酸化層素子 19′ フィールド酸化物領域 23, 25, 26, 29 凹所 24, 24′ 酸化物層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロベルタス ドミニクス ヨセフ フェル ハール オランダ国 5621 ベーアー アインドー フェン フルーネバウツウェッハ１

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板の活性表面上にマスク位置決
    めマークを形成するに当り、まず最初に上記の活性表面
    上に少なくとも１つの耐酸化材料層を形成し、その後こ
    の耐酸化材料層を局部的にエッチングすることによりフ
    ィールド酸化物と称する厚肉酸化物による分離領域をマ
    スク位置決めマークと同時に画成し、このように画成さ
    れたフィールド酸化物による分離領域及びマスク位置決
    めマークに熱酸化を行なう後の工程で、活性表面の残部
    を耐酸化材料層の残部により酸化から保護するようにす
    るマスク位置決めマ−クの形成方法において、耐酸化材
    料層の局部エッチング後耐酸化材料層の残存部分を選択
    マスクとして利用して、少なくともマスク位置決めマー
    クを含み位置決め窓と称する位置で所定の深さを有する
    凹所を基板の表面に形成し、次に基板の表面を前記の位
    置決め窓内で露出し、最後にフィールド酸化物を形成す
    る熱酸化工程を行い、この際同時にマスク位置決めマー
    クを酸化物により被覆することを特徴とするマスク位置
    決めマーク形成方法。
  2. 【請求項２】 請求項１に記載のマスク位置決めマーク
    形成方法において、前記の凹所を特定の熱酸化工程によ
    り、この工程が半導体を前記の所定の深さに等しい深さ
    に亘って酸化物に変換するような状態の下で形成し、前
    記の位置決め窓内の半導体の表面を露出した後、前記の
    特定の熱酸化工程に対し補足する、フィールド酸化物の
    形成の為の前記の酸化工程を行なうことを特徴とするマ
    スク位置決めマーク形成方法。
  3. 【請求項３】 請求項１に記載のマスク位置決めマーク
    形成方法において、前記の凹所を、光感応樹脂のマスク
    により画成された位置決め窓内でのみ選択エッチングに
    より形成し、次に耐酸化材料層の残存部分を前記の位置
    決め窓内で前記の同じ光感応樹脂のマスクを用いて除去
    し、その後光感応樹脂のマスクを除去し、フィールド酸
    化物を形成する一回の熱酸化工程を行なうことを特徴と
    するマスク位置決めマーク形成方法。
  4. 【請求項４】 請求項１に記載のマスク位置決めマーク
    形成方法において、耐酸化材料層のみを選択マスクとし
    て用いて前記の凹所を選択エッチングにより形成し、次
    に光感応樹脂のマスクにより画成した位置決め窓内の耐
    酸化材料層の残存部分を除去し、その後光感応樹脂のマ
    スクを除去し、フィールド酸化物を形成する一回の熱酸
    化工程を行なうことを特徴とするマスク位置決めマーク
    形成方法。
  5. 【請求項５】 請求項１〜４のいずれか一項に記載のマ
    スク位置決めマーク形成方法において、前記の凹所の前
    記の所定の深さをマスク位置決めマークを利用するのに
    用いる光の波長の1/4 に近づけることを特徴とするマス
    ク位置決めマーク形成方法。
  6. 【請求項６】 請求項５に記載のマスク位置決めマーク
    形成方法において、前記の凹所の前記の深さを100 〜15
    0nm の範囲内に、好ましくは125nm ±10nmに等しくする
    ことを特徴とするマスク位置決めマーク形成方法。
JP24961791A 1990-09-28 1991-09-27 マスク位置決めマーク形成方法 Expired - Fee Related JPH0744146B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9011979 1990-09-28
FR9011979A FR2667440A1 (fr) 1990-09-28 1990-09-28 Procede pour realiser des motifs d'alignement de masques.

Publications (2)

Publication Number Publication Date
JPH04234108A JPH04234108A (ja) 1992-08-21
JPH0744146B2 true JPH0744146B2 (ja) 1995-05-15

Family

ID=9400745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24961791A Expired - Fee Related JPH0744146B2 (ja) 1990-09-28 1991-09-27 マスク位置決めマーク形成方法

Country Status (6)

Country Link
US (1) US5316966A (ja)
EP (1) EP0478072B1 (ja)
JP (1) JPH0744146B2 (ja)
KR (1) KR100229560B1 (ja)
DE (1) DE69111731T2 (ja)
FR (1) FR2667440A1 (ja)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5503962A (en) * 1994-07-15 1996-04-02 Cypress Semiconductor Corporation Chemical-mechanical alignment mark and method of fabrication
US5795809A (en) * 1995-05-25 1998-08-18 Advanced Micro Devices, Inc. Semiconductor wafer fabrication process including gettering utilizing a combined oxidation technique
KR0155835B1 (ko) * 1995-06-23 1998-12-01 김광호 반도체 장치의 얼라인 키 패턴 형성방법
JP3528350B2 (ja) * 1995-08-25 2004-05-17 ソニー株式会社 半導体装置の製造方法
KR100257167B1 (ko) * 1995-09-29 2000-05-15 김영환 반도체 소자의 제조방법
JP3634505B2 (ja) * 1996-05-29 2005-03-30 株式会社ルネサステクノロジ アライメントマーク配置方法
US5700732A (en) * 1996-08-02 1997-12-23 Micron Technology, Inc. Semiconductor wafer, wafer alignment patterns and method of forming wafer alignment patterns
US5858854A (en) * 1996-10-16 1999-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming high contrast alignment marks
KR100236097B1 (ko) * 1996-10-30 1999-12-15 김영환 반도체 장치의 격리막 형성방법
US5936311A (en) * 1996-12-31 1999-08-10 Intel Corporation Integrated circuit alignment marks distributed throughout a surface metal line
US5956564A (en) 1997-06-03 1999-09-21 Ultratech Stepper, Inc. Method of making a side alignment mark
US6306727B1 (en) 1997-08-18 2001-10-23 Micron Technology, Inc. Advanced isolation process for large memory arrays
JP4187808B2 (ja) 1997-08-25 2008-11-26 株式会社ルネサステクノロジ 半導体装置の製造方法
US6303460B1 (en) 2000-02-07 2001-10-16 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method for manufacturing the same
US6440819B1 (en) * 1998-03-03 2002-08-27 Advanced Micro Devices, Inc. Method for differential trenching in conjunction with differential fieldox growth
US5966618A (en) * 1998-03-06 1999-10-12 Advanced Micro Devices, Inc. Method of forming dual field isolation structures
US6249036B1 (en) * 1998-03-18 2001-06-19 Advanced Micro Devices, Inc. Stepper alignment mark formation with dual field oxide process
US6327513B1 (en) 1998-04-16 2001-12-04 Vlsi Technology, Inc. Methods and apparatus for calculating alignment of layers during semiconductor processing
US6043133A (en) * 1998-07-24 2000-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of photo alignment for shallow trench isolation chemical-mechanical polishing
US6303458B1 (en) 1998-10-05 2001-10-16 Chartered Semiconductor Manufacturing Ltd. Alignment mark scheme for Sti process to save one mask step
FR2784797B1 (fr) * 1998-10-14 2002-08-23 St Microelectronics Sa Procede de fabrication d'un circuit integre
KR20010033319A (ko) * 1998-10-20 2001-04-25 롤페스 요하네스 게라투스 알베르투스 격자 및 적어도 일부분 리세스된 산화물 패턴이 제공되는표면을 가지는 실리콘 바디에서 반도체 장치를 제조하는방법
US6054361A (en) * 1999-02-11 2000-04-25 Chartered Semiconductor Manufacturing, Ltd. Preserving the zero mark for wafer alignment
US6221737B1 (en) * 1999-09-30 2001-04-24 Philips Electronics North America Corporation Method of making semiconductor devices with graded top oxide and graded drift region
US7057299B2 (en) * 2000-02-03 2006-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Alignment mark configuration
JP3970546B2 (ja) * 2001-04-13 2007-09-05 沖電気工業株式会社 半導体装置及び半導体装置の製造方法
US6500725B1 (en) * 2001-09-06 2002-12-31 Taiwan Semiconductor Manufacturing Company, Ltd Microelectronic fabrication method providing alignment mark and isolation trench of identical depth
US6623911B1 (en) 2001-09-17 2003-09-23 Taiwan Semiconductor Manufacturing Company Method to form code marks on mask ROM products
US20030109113A1 (en) * 2001-12-07 2003-06-12 Wen-Ying Wen Method of making identification code of ROM and structure thereof
US7518182B2 (en) 2004-07-20 2009-04-14 Micron Technology, Inc. DRAM layout with vertical FETs and method of formation
US7247570B2 (en) * 2004-08-19 2007-07-24 Micron Technology, Inc. Silicon pillars for vertical transistors
US7285812B2 (en) 2004-09-02 2007-10-23 Micron Technology, Inc. Vertical transistors
US7199419B2 (en) * 2004-12-13 2007-04-03 Micron Technology, Inc. Memory structure for reduced floating body effect
US7229895B2 (en) 2005-01-14 2007-06-12 Micron Technology, Inc Memory array buried digit line
US7120046B1 (en) 2005-05-13 2006-10-10 Micron Technology, Inc. Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines
US7371627B1 (en) 2005-05-13 2008-05-13 Micron Technology, Inc. Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines
US7888721B2 (en) 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US7768051B2 (en) * 2005-07-25 2010-08-03 Micron Technology, Inc. DRAM including a vertical surround gate transistor
US7696567B2 (en) 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
CN101207064B (zh) * 2006-12-22 2010-08-11 中芯国际集成电路制造(上海)有限公司 器件隔离区的形成方法
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
JP5571283B2 (ja) * 2007-12-25 2014-08-13 ローム株式会社 半導体装置
KR101031288B1 (ko) 2009-09-25 2011-04-29 전자부품연구원 질화물 금속 구조 및 이의 제조 방법
US9401363B2 (en) 2011-08-23 2016-07-26 Micron Technology, Inc. Vertical transistor devices, memory arrays, and methods of forming vertical transistor devices
US9230917B2 (en) * 2013-05-29 2016-01-05 Infineon Technologies Dresden Gmbh Method of processing a carrier with alignment marks
JP6198337B2 (ja) * 2014-06-25 2017-09-20 ローム株式会社 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0210716A (ja) * 1988-03-28 1990-01-16 Internatl Business Mach Corp <Ibm> アライメント・マークの形成方法及びアライテント・マークを有する半導体ウエハ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4338620A (en) * 1978-08-31 1982-07-06 Fujitsu Limited Semiconductor devices having improved alignment marks
JPS5534442A (en) * 1978-08-31 1980-03-11 Fujitsu Ltd Preparation of semiconductor device
JPS5972724A (ja) * 1982-10-20 1984-04-24 Hitachi Ltd 位置合せ方法
JPS59158519A (ja) * 1983-02-28 1984-09-08 Toshiba Corp 半導体装置の製造方法
JPS6097639A (ja) * 1983-11-01 1985-05-31 Toshiba Corp 半導体装置の製造方法
JPS61100928A (ja) * 1984-10-22 1986-05-19 Mitsubishi Electric Corp 半導体基板の位置合せマ−ク形成方法
JPS61222137A (ja) * 1985-03-06 1986-10-02 Sharp Corp チップ識別用凹凸パターン形成方法
JP2710935B2 (ja) * 1987-08-08 1998-02-10 三菱電機株式会社 半導体装置
US5106432A (en) * 1989-05-16 1992-04-21 Oki Electric Industry Co., Ltd. Wafer alignment mark utilizing parallel grooves and process

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0210716A (ja) * 1988-03-28 1990-01-16 Internatl Business Mach Corp <Ibm> アライメント・マークの形成方法及びアライテント・マークを有する半導体ウエハ

Also Published As

Publication number Publication date
DE69111731T2 (de) 1996-03-21
EP0478072B1 (fr) 1995-08-02
US5316966A (en) 1994-05-31
JPH04234108A (ja) 1992-08-21
KR920007141A (ko) 1992-04-28
FR2667440A1 (fr) 1992-04-03
EP0478072A1 (fr) 1992-04-01
DE69111731D1 (de) 1995-09-07
KR100229560B1 (ko) 1999-11-15

Similar Documents

Publication Publication Date Title
JPH0744146B2 (ja) マスク位置決めマーク形成方法
GB2083948A (en) Method of making integrated circuits
JPS59139643A (ja) 半導体装置およびその製造方法
US6547976B2 (en) High precision alignment of optical waveguide features
JPS5827335A (ja) 半導体装置の製造方法
JPH06163528A (ja) 半導体装置の製造方法
JP2786259B2 (ja) 半導体素子の製造方法
JPH02172215A (ja) 半導体装置の製造方法
KR100557977B1 (ko) 반도체소자의 듀얼 게이트산화막 형성방법
JPS6387741A (ja) 半導体装置の製造方法
JPH1154607A (ja) 半導体装置の製造方法
JP2912002B2 (ja) 半導体装置の製造方法
JPH02132830A (ja) 選択酸化方法
JPH084108B2 (ja) 半導体装置の製造方法
JPH01136349A (ja) 半導体装置の素子間分離膜形成方法
JPH10199798A (ja) 半導体装置の製造方法
JPS6150376B2 (ja)
JPH0684847A (ja) 半導体装置の製造方法
JPH02262321A (ja) 半導体装置の製造方法
JPH06283597A (ja) 半導体装置の製造方法
JPH01303725A (ja) ウエットエッチング方法
JPH07240421A (ja) 半導体装置の配線形成方法
JPH1092725A (ja) 半導体装置の製造方法
JPS6325955A (ja) 半導体装置の製造方法
JPH0463431A (ja) 半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees