JPH07281912A - スタック異常検出装置 - Google Patents

スタック異常検出装置

Info

Publication number
JPH07281912A
JPH07281912A JP6069628A JP6962894A JPH07281912A JP H07281912 A JPH07281912 A JP H07281912A JP 6069628 A JP6069628 A JP 6069628A JP 6962894 A JP6962894 A JP 6962894A JP H07281912 A JPH07281912 A JP H07281912A
Authority
JP
Japan
Prior art keywords
stack
area
address
keyword
stack pointer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6069628A
Other languages
English (en)
Inventor
Tsutomu Kamiya
努 神谷
Hiroshi Kondo
浩 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP6069628A priority Critical patent/JPH07281912A/ja
Publication of JPH07281912A publication Critical patent/JPH07281912A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Executing Machine-Instructions (AREA)

Abstract

(57)【要約】 【目的】 CPUに大きな負荷をかけることなく、スタ
ックポインタがオーバフローを生じた場合を確実に捉え
る。 【構成】 イニシャル時にスタック領域より一つ低いア
ドレスのキーワード領域に書き込まれたキーワードK
と、現在のキーワード領域の内容と異なるかどうかを判
別する(ステップ501)。異ならない場合はこのまま
元の処理に復帰する。異なる場合は、WDC信号を低レ
ベルに固定する(ステップ503)。監視部39がこの
状態を検出してCPUを強制リセットする。従って、C
PUは再度立ち上げ直されて正常な状態で処理を開始す
ることになる。このように、キーワード領域A0より低
いアドレスにスタックポインタが進んでプログラムが暴
走したり、RAMが破壊されることを防止できる。しか
も瞬間的なスタック異常が生じていてもキーワードKの
破壊として残存しているのでその検出が可能となった。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、スタック異常検出装置
に関し、特にコンピュータにおけるプログラムの実行に
伴うスタックオーバフローの検出装置に関する。
【0002】
【従来の技術】マイクロコンピュータ等において、外来
ノイズによりCPUの誤動作が発生した場合、スタック
ポインタの進みすぎ、いわゆるスタックオーバフローに
より、他領域のメモリ内容を破壊する可能性がある。一
般に、スタックオーバフローの異常を検出する方法とし
て、スタック領域の上限アドレスと実際のアドレス(ス
タックポインタの値)とを比較し、実際のアドレスがこ
の上限アドレスを超えた時、スタックオーバフローと判
断するものがある(例えば、特開平3−6618号)。
【0003】
【発明が解決しようとする課題】しかしながら、上記技
術は、ソフトウェアで実現する場合、CPUが一つのシ
ステムでは、当然、常時連続モニタ不可能であるため、
瞬間的にスタックポインタのアドレスが上限値を超えた
時は異常検出できないという問題が有った。また、常時
連続モニタを可能にするにはハードウェアによる手段が
必要となるため、ソフトウェアで実現する場合と比べて
コストが増加するという問題が有った。
【0004】この他に、スタックポインタが変化する状
況、即ち、ソフトウエア割込やハードウエア割込が生じ
た際に、スタックポインタの値が異常な値を示していな
いかを検出する技術が提案されている(特開平2−29
3939号)。しかし、この技術も割込処理が発生する
たびに、スタックポインタチェック処理を実施するた
め、CPUに与える負荷が大きくなり、他の処理速度に
影響するため採用し難いものであった。
【0005】この様な問題点に鑑み、本発明は、CPU
に大きな負荷をかけることなく、かつスタックポインタ
がオーバフローを生じた場合を確実に捉えることを目的
としてなされたものである。
【0006】
【課題を解決するための手段】請求項1記載の発明は、
プロセッサが使用するスタック領域のオーバフローを検
出するスタック異常検出装置であって、メモリ上のスタ
ック領域に隣接するあるいは近傍のアドレスに設けら
れ、所定キーワードが設定されたキーワード領域と、上
記キーワード領域の設定内容が上記所定キーワードと同
一か否かを監視し、同一でない場合はスタック異常と判
定する判定手段と、を備えたことを特徴とするスタック
異常検出装置である。
【0007】請求項2記載の発明は、上記キーワード領
域が、スタック領域の最高点であるアドレスを越えたア
ドレスに設けられた請求項1記載のスタック異常検出装
置である。請求項3記載の発明は、上記所定キーワード
が、正常時にスタック領域に設定される可能性が低いま
たは無い値である請求項1または2記載のスタック異常
検出装置である。
【0008】請求項4記載の発明は、上記所定キーワー
ドが、スタック領域の最高点であるアドレスの次のアド
レスに設けられている請求項2または3記載のスタック
異常検出装置である。請求項5記載の発明は、上記キー
ワード領域が、複数のアドレスにわたって設けられてい
る請求項1〜4のいずれか記載のスタック異常検出装置
である。
【0009】
【作用及び発明の効果】請求項1記載の発明は、メモリ
上のスタック領域に隣接するあるいは近傍のアドレスに
キーワード領域が設けられている。このキーワード領域
には、所定キーワードが設定されている。そして判定手
段が、上記キーワード領域の設定内容が上記所定キーワ
ードと同一か否かを監視している。同一でない場合は判
定手段はスタック異常と判定する。
【0010】このことにより、万一、何等かの原因でス
タックがオーバフロー等により、上記キーワード領域を
スタックポインタが指した場合、当然そのアドレスに何
等かのデータが書き込まれることになる。この後、例え
スタックポインタが正常なスタック領域を指す状態にな
ったとしても、キーワード領域が書き換えられていると
いう状態は残っている。したがって、後で、そのキーワ
ード領域にアクセスして内容を調べることにより、スタ
ックポインタの値の異常が有ったことが判明する。即ち
スタックポインタが変化するその瞬間、あるいはその直
後に調査しなくても、オーバフロー等の異常の履歴が残
存しているので、CPUに過大な負担をかけない範囲で
スタックポインタの過去の異常のチェックが可能とな
る。このように、常時スタックポインタを監視している
のと同等の効果を、CPUに過大な負荷をかけることな
く、実施することができる。
【0011】上記所定キーワードは、スタックポインタ
の異常時に書き換えられるコードと偶然一致する可能性
はかなり低い。このため、通常用いられるコード以外で
有れば、即ち、例えばプログラムに用いられていない値
(コード)、正常時にスタック領域に設定される可能性
が低い値(コード)あるいは正常時にスタック領域に設
定されることが無い値(コード)で有れば、いかなるコ
ードを所定キーワードとして設定しても本発明の目的を
達成できる。特に、予め、プログラムのデータも含めた
全コードをチェックしておき、そのコード以外のコード
を所定キーワードとして設定してもよい。また、プログ
ラム自体を、プログラムの起動時にプログラム内のデー
タも含めた全コードをチェックして、存在しないコード
を検出する処理と、この処理により得られた存在しない
コードをキーワード領域に設定する処理とを設けたプロ
グラムとして、プログラム自身で、使用されるコード以
外のコードを所定キーワードとして、自動設定するよう
にしてもよい。
【0012】キーワード領域が設定されるアドレスは、
上記スタック領域に隣接するあるいは近傍のアドレスで
あればよい。例えば、スタック領域の最高点であるアド
レスを越えたアドレスでもよい。この場合、スタック領
域の最高点であるアドレスの次のアドレスでもよく、そ
れよりも更に先のアドレスでもよい。スタックは、アド
レスの高い方から低い方に積まれて行くので、上記スタ
ック領域の最高点を越えたアドレスとは最高点より低い
アドレスである。「スタック領域の最高点であるアドレ
スの次のアドレス」とは、最高点より一つ低いアドレス
であり、「それよりも更に先のアドレス」とは、もっと
低いアドレスを指している。
【0013】また逆にスタックの起点となるスタートア
ドレスよりも高いアドレスにキーワード領域を設けても
よい。例えば、スタートアドレス+1のアドレスをキー
ワード領域としてもよく、それよりも更に高いアドレス
をキーワード領域としてもよい。これは逆にアドレスが
戻りすぎる異常の検出に有効である。
【0014】また、このキーワード領域も、一つのアド
レス領域のみでなく、複数のアドレスにわたってもよ
く、また連続して存在せずに不連続にキーワード領域を
設定してもよい。このようにすることにより、スタック
ポインタの各種の異常の検出に有効であり、また書き換
えられている領域の広さからその異常の程度も判定でき
る。
【0015】
【実施例】以下、この発明をエンジン制御装置に具体化
した実施例について図面に基づいて説明する。 [実施例1]図1は、実施例のエンジン制御装置を示す
ブロック図である。同図に示すように、制御回路1内に
設けられたマイクロコンピュータ3は、CPU(中央処
理装置)5,リードオンリメモリ(ROM)7,ランダ
ムアクセスメモリ(RAM)9,タイマー11および入
出力ポート15を備えている。また、これらの構成要素
はバス13を介して接続されており、このバス13を介
して入出力データの転送が行われるようになっている。
ROM7内には、エンジン制御用プログラム、その他の
処理プログラムおよびそれらの演算処理に必要な種々の
データが予め格納されている。タイマー11はフリーラ
ンニングカウンタ,アウトプットコンペアレジスタ等を
有する。なお、図1には示していないが、マイクロコン
ピュータ3は、周知の入出力制御回路,メモリ制御回路
等を備えている。
【0016】また、制御回路1において、エアフローメ
ータ,負圧センサ,水温センサ等のセンサ群17からの
電圧信号は、アナログマルチプレクサを含むA/D変換
器19に送り込まれる。そして、その後前記電圧信号が
A/D変換器19にて所定の変換周期で順次2進の信号
に変換され、入出力ポート15に送り込まれる。また、
スタータスイッチ,スロットルセンサ等SW群21から
の信号は入力バッファ23に入力された後、入出力ポー
ト15に送り込まれる。基準位置センサ,クランク角セ
ンサ等タイミングセンサ群25からの角度位置信号は、
波形整形回路27で矩形状の基準位置信号及びクランク
角信号に波形整形された後、入出力ポート15に送り込
まれる。
【0017】このようにして取り込まれたデータに基づ
いて、プログラムによりCPU5にて、所定の演算処理
が実行される。この演算結果に基づいて生成された出力
データが、入出力ポート15,出力回路31を介してア
クチュエータ群29に送り込まれる。このことにより所
望のエンジン制御が実現されている。
【0018】CPU5は図2に示すごとく、スタックポ
インタ33を含むレジスタ群35を有する。スタックポ
インタ33は図3に示すごとく、RAM9内に割り当て
られたスタック領域37内のいずれかのアドレスを指定
する。CPU5は必要に応じてスタックポインタ33で
示されている位置のスタック領域37からデータを出し
入れする。
【0019】制御回路1は上述した構成以外に、図4に
示すCPU5の動作状態をモニタする監視部39を有す
る。この監視部39はCPU5が何らかの理由で動作停
止する、もしくは無限ループに入るとWDCパルスを出
力できなくなるので、それを検出した監視部39がCP
U5を強制リセットする。このような監視部39はウォ
ッチドッグタイマとして一般的に知られている。
【0020】次に、CPU5により実行される制御を、
図5のフローチャートに基づいて説明する。イグニッシ
ョンスイッチ(IGP)オンによるリセット後に開始さ
れるメインループのイニシャル処理内で、スタックポイ
ンタ33初期化により、スタックポインタ33にはスタ
ートアドレス(図3のAs0の位置)が設定される(ステ
ップ101)。その後、図3に示すごとく、本プログラ
ム内でスタックポインタ33が進む最高点(スタック領
域中最低アドレス)Asnの次のアドレスA0、すなわち
スタックポインタ33が到達し得ないアドレスにキーワ
ードKを書き込む(ステップ103)。
【0021】ここでキーワードKは、プログラム内容を
調べてスタック領域37に書かれない値を設定してお
く。具体的には割込処理、サブルーチン・コール時の戻
り先アドレス、及び回避データ、またプログラム実行時
にワークRAMとしてスタック領域に格納したデータが
取り得ない値である。この様な値が存在しない場合は、
出現頻度が最低のデータ値を設定する。このようにプロ
グラム内容を調べる処理は、予めプログラム設計時に完
了してプログラム自体にそのデータを組み込んでおいて
もよい。またプログラムの内容を調べて、スタック領域
に書かれることがない値を設定する、あるいは頻度が最
低の値を設定する処理をプログラム自体に組み込んでお
き、キーワードKの書き込み処理(ステップ103)の
前に実行して、適切なキーワードKを決定できるように
してもよい。
【0022】上述したイニシャル処理(ステップ10
1,103等)の終了後、メイン処理105のループに
入る。メイン処理105は複数のサブルーチン(Sb
1,Sb2,…)を含んで構成される。また、メイン・
ループ処理中にタイマー11等が割り込み処理(Int
1,…)を起動する。またサブルーチン処理や割り込み
処理中には図5に示すごとくネスティングが存在する。
【0023】図7を参照して、スタックポインタ33の
動作例を説明する。イニシャル終了後、またはメイン処
理が次の周回に入った時、正常で有れば、当然、スタッ
クポインタ33はスタック領域のスタート・アドレスA
s0を指す。そしてメイン処理105の中でサブルーチン
Sb1がコールされた時、コール元アドレスをスタート
・アドレスAs0に格納してスタックポインタ33は次の
アドレスAs1を指す(ステップ201)。尚、本実施例
では16ビットCPUの処理なのでスタックポインタは
アドレスが2づつ変化される。
【0024】その後、割り込みが発生して割り込み処理
Int1により、割り込まれた元アドレスをアドレスA
s1に格納してスタックポインタ33は次のアドレスAs2
を指す(ステップ301)。更に、割り込み処理Int
1内で各種レジスタの内容をPUSH命令(退避させる
レジスタ等の内容をスタックに積む命令)を実行する
(ステップ303)ため、スタックポインタ33はAs2
からAs3に移動する。その後、割り込み処理Int1内
からサブルーチンSb2がコールされて(ステップ30
5)、スタックポインタ33はAs4を指す(ステップ4
01)。その後、サブルーチンSb2の終了時にスタッ
クポインタ33はAs4からAs3に戻り(ステップ40
3)、更に、割り込み処理Int1で、PULL命令
(退避されていたレジスタ等の内容を復帰させる命令)
が実行されて、スタックポインタ33はAs3からAs2に
戻り(ステップ307)、更に割り込み処理Int1終
了時にスタックポインタ33はAs2からAs1に戻る(ス
テップ309)。更に、サブルーチンSb1に戻った
後、その終了時にスタックポインタ33はAs1からAs0
に戻り(ステップ203)、メイン処理に帰って来る。
【0025】このような処理を繰り返している間に、ス
タックポインタ33の値がいくつか余分に進んでしまう
異常が発生することがある。例えば、プログラム動作中
にノイズ等何らかの理由によりサブルーチン、割り込み
処理がコールされる前の状態に復帰しない様な誤動作が
発生したり、上述したPUSH命令後PULL命令が実
施されなかった様な場合である。このような事態が生じ
ると、その時点あるいはそれ以後のスタックポインタ3
3の変更処理でスタック領域37の最高点であるアドレ
スAsnを越える場合がある。このような場合には、アド
レスAsnの一つ下のキーワード領域A0をスタックポイ
ンタ33が指すことになり、この状態で割込処理、サブ
ルーチンコールあるいはデータの退避処理が実行される
と、キーワード領域A0に帰り先のアドレスや退避デー
タが書き込まれてしまい、キーワードKは破壊されてし
まう。
【0026】この状態は図6に示すスタック異常検出処
理にて、破壊されたか否かが判定されて、破壊されてい
る場合は必要な処理が実行される。スタック異常検出処
理はメイン処理の1つであり8ms毎にコールされるサ
ブルーチンとし、イニシャル時にステップ103の処理
で書き込まれたキーワードKと現在のキーワード領域A
0の内容と異なるかどうかを判別する(ステップ50
1)。異ならない場合はこのまま元の処理に復帰する。
異なる場合はWDC信号のLoセットを無限に繰り返す
処理(ステップ503)に移る。即ち、図4に示したW
DC信号が低レベルに固定されてしまうことになる。こ
のようにCPU5は正常にWDCパルスを出力できない
ため、監視部39がこの状態を検出してCPU5を強制
リセットする。従って、CPU5は再度立ち上げ直され
て正常な状態で処理を開始することになる。
【0027】このように図6の処理により、キーワード
領域A0より低いアドレスにスタックポインタ33が進
んで、サブルーチンがコール元に戻らずに暴走したり、
RAM領域が破壊されることを防止できる。しかもハー
ドウェア手段を必要とせず瞬間的なスタック異常が生じ
ていても、キーワード領域A0にキーワードKの破壊と
して残存しているのでその検出が可能となった。 [他の実施例]実施例2として、キーワード領域設定の
他の例を示す。図3にAxで示すように、キーワード領
域のアドレス(16ビット分)も一つでなく、2つでも
それ以上でも良い。このようにキーワード領域を複数の
アドレスに設定し、その全領域をステップ501でチェ
ックして、そのアドレスの一つでも破壊されているキー
ワードが発見されれば、ステップ503を実行すれば良
い。こうすれば、万一、領域A0を飛び越すようなスタ
ックポインタ33の異常が生じても発見することがで
き、異常発見の確率が増大する。例えば、いかなる値を
もスタック領域の値が取り得る場合等に発見精度を上げ
ることができる。
【0028】実施例3として、スタックポインタ33が
進む最高点(スタック領域中の最低アドレス)の次のア
ドレスにキーワードKを置いているが、図3にAyで示
すように、スタックポインタ33のスタートアドレス+
1のアドレスにもキーワードKを置いても良い。更にこ
のようにスタック領域37よりも高い方のアドレスにキ
ーワード領域を配置する場合も、複数アドレスにわたっ
てキーワード領域を配置しても良く、それらをステップ
501でチェックして、そのアドレスの一つでも破壊さ
れているキーワードKが発見されれば、ステップ503
を実行すれば良い。こうすれば、逆にアドレスが戻りす
ぎる異常の検出に有効である。
【0029】実施例4として、実施例1,2,3を組み
合わせたキーワード領域の配置としても良い。このよう
にすれば、より一層異常発見の制度が向上する。尚、各
実施例において、図6のチェックプログラムを8ms毎
の割込みとしているがこれに限定されない。チェックプ
ログラムはメインルーチンに直接配置してもよく、更
に、CPU5の負担が過大にならない限りサブルーチン
や割込ルーチンに配置しても良い。また、CPU5が割
り込んでもエンジン制御に影響のないタイミングを選択
し、割り込みにて図6の処理を実行してもよい。
【0030】また、キーワードKとしては、異常時にキ
ーワードKと同じ値(コード)がキーワード領域に書き
込まれるのを防止するため、正常時にスタック領域37
に設定される可能性が低い値あるいは正常時にスタック
領域37に設定されることが無い値が設定される。この
ようなキーワードKを決定する場合、16ビット(2バ
イト)のキーワードKそのものの設定が行われない可能
性をチェックしても良いが、8ビット(1バイト)とし
てスタック領域37に設定される可能性の低いあるいは
無いコードを決定し、それを2つ並べて、16ビットの
キーワードKとしても良い。また、その8ビットを反転
して、反転前の8ビットと反転後の8ビットとを並べ
て、16ビットのキーワードKとしても良い。また、8
ビット自体がスタック領域37に設定される可能性が低
いまたは無いならば、これに他のいかなる8ビットを組
み合わせて構成した16ビットでもよい。またその8ビ
ットは、スタック領域37に設定される可能性が低いま
たは無いのであるから、その8ビットに対して、その8
ビットに所定の演算をして求めた8ビット、あるいは予
め決定しておいた他の適当な8ビットコードを組み合わ
せて16ビットのキーワードKとしても良い。
【0031】上記各実施例において、ステップ501の
処理が判定手段としての処理に該当する。CPU5とし
て、16ビットタイプを用いたが、8ビットタイプ、3
2ビットタイプ等のいずれを用いてもよい。
【図面の簡単な説明】
【図1】 実施例のエンジン制御装置を示すブロック図
である。
【図2】 レジスタ群の構成説明図である。
【図3】 RAM内のスタック領域周辺の説明図であ
る。
【図4】 CPUとCPUの動作状態をモニタする監視
部との関係を示すブロック図である。
【図5】 CPUが実施する処理の一例を示すフローチ
ャートである。
【図6】 スタック異常検出処理のフローチャートであ
る。
【図7】 スタックポインタの動作例の説明図である。
【符号の説明】
A0…キーワード領域 1…制御回路 3…マイクロコンピュータ 5…CPU 33…スタックポインタ 35…レジスタ群 37…スタック領域 39…監視部

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 プロセッサが使用するスタック領域のオ
    ーバフローを検出するスタック異常検出装置であって、 メモリ上のスタック領域に隣接するあるいは近傍のアド
    レスに設けられ、所定キーワードが設定されたキーワー
    ド領域と、 上記キーワード領域の設定内容が上記所定キーワードと
    同一か否かを監視し、同一でない場合はスタック異常と
    判定する判定手段と、 を備えたことを特徴とするスタック異常検出装置。
  2. 【請求項2】 上記キーワード領域が、スタック領域の
    最高点であるアドレスを越えたアドレスに設けられた請
    求項1記載のスタック異常検出装置。
  3. 【請求項3】 上記所定キーワードが、正常時にスタッ
    ク領域に設定される可能性が低いまたは無い値である請
    求項1または2記載のスタック異常検出装置。
  4. 【請求項4】 上記所定キーワードが、スタック領域の
    最高点であるアドレスの次のアドレスに設けられている
    請求項2または3記載のスタック異常検出装置。
  5. 【請求項5】 上記キーワード領域が、複数のアドレス
    にわたって設けられている請求項1〜4のいずれか記載
    のスタック異常検出装置。
JP6069628A 1994-04-07 1994-04-07 スタック異常検出装置 Pending JPH07281912A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6069628A JPH07281912A (ja) 1994-04-07 1994-04-07 スタック異常検出装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6069628A JPH07281912A (ja) 1994-04-07 1994-04-07 スタック異常検出装置

Publications (1)

Publication Number Publication Date
JPH07281912A true JPH07281912A (ja) 1995-10-27

Family

ID=13408330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6069628A Pending JPH07281912A (ja) 1994-04-07 1994-04-07 スタック異常検出装置

Country Status (1)

Country Link
JP (1) JPH07281912A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000155677A (ja) * 1998-11-19 2000-06-06 Nec Corp プログラムの暴走防止方法、そのためのコンピューターシステムと暴走防止プログラムを記録した記録媒体
JP2003022181A (ja) * 2001-07-09 2003-01-24 Fuji Electric Co Ltd マイクロコンピュータのソフトウェア実行異常検出方法
US7556127B2 (en) 2004-03-26 2009-07-07 Mitsubishi Denki Kabushiki Kaisha Elevator control device
JP2012128743A (ja) * 2010-12-16 2012-07-05 Nsk Ltd スタックオーバーフローの検出方法
JP2018092486A (ja) * 2016-12-06 2018-06-14 日立オートモティブシステムズ株式会社 自動車用電子制御装置及びdmaコントローラの異常検知方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000155677A (ja) * 1998-11-19 2000-06-06 Nec Corp プログラムの暴走防止方法、そのためのコンピューターシステムと暴走防止プログラムを記録した記録媒体
JP2003022181A (ja) * 2001-07-09 2003-01-24 Fuji Electric Co Ltd マイクロコンピュータのソフトウェア実行異常検出方法
US7556127B2 (en) 2004-03-26 2009-07-07 Mitsubishi Denki Kabushiki Kaisha Elevator control device
JP5079326B2 (ja) * 2004-03-26 2012-11-21 三菱電機株式会社 エレベータ制御装置
JP2012128743A (ja) * 2010-12-16 2012-07-05 Nsk Ltd スタックオーバーフローの検出方法
JP2018092486A (ja) * 2016-12-06 2018-06-14 日立オートモティブシステムズ株式会社 自動車用電子制御装置及びdmaコントローラの異常検知方法

Similar Documents

Publication Publication Date Title
JP2793993B2 (ja) マイクロコンピュータにおけるプログラム暴走検出方法
JPH04169350A (ja) イベント駆動型車両制御用コンピュータ
US4839895A (en) Early failure detection system for multiprocessor system
US7558990B2 (en) Semiconductor circuit device and method of detecting runaway
JPH07281912A (ja) スタック異常検出装置
JP2002091802A (ja) 電子制御システムの暴走監視装置
JP3182373B2 (ja) マイクロコンピュータ装置
US6904543B2 (en) Electronic control having floating-point data check function
JPS6136665B2 (ja)
JPH09120368A (ja) Cpu監視装置
JP3145937B2 (ja) マイクロコンピュータの暴走検出方法
JPS6158054A (ja) プログラムの暴走検出方式
JP2003106211A (ja) 自動車用内燃機関制御装置
JPH09167117A (ja) マイクロコンピュータおよびこれを用いたリアルタイムシステム
JPH0251742A (ja) プログラム暴走防止方式
JPH06195244A (ja) 制御用コンピュータの異常検出装置
CN116729479A (zh) 电动转向助力***的控制方法、装置、车辆及存储介质
JPS6343560Y2 (ja)
JPH045729A (ja) プロセッサ装置
WO1990013071A1 (en) Programmable controller
JPH06103467B2 (ja) 自動車用コンピュータの誤動作防止方法
JPH02281352A (ja) 自動車用制御装置のメモリチェック方法
JPH06250864A (ja) プログラマブルコントローラの誤出力防止方法
JPH07129435A (ja) 暴走監視機能を有するプロセッサ
JPH03204739A (ja) マイクロコンピュータ