JPH06250864A - プログラマブルコントローラの誤出力防止方法 - Google Patents

Abstract

(57)【要約】 【目的】 装置を小型化する。 【構成】 暴走監視用タイマー６のタイムアップ信号を
割り込み信号としてＣＰＵ３に入力し、ＣＰＵ３の割り
込み処理で、制御対象機器に与える出力信号をレベルオ
フする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プログラマブルコント
ローラ内のマイクロコンピュータが暴走した時に、プロ
グラマブルコントローラが制御していた電子機器を安全
側に制御するためのプログラマブルコントローラの誤出
力防止方法に関する。

【０００２】

【従来の技術】従来、プログラマブルコントローラは制
御対象の電子機器から動作状態信号を入出力装置を介し
て受信し、受信した信号内容に応じて電子機器の動作を
指示する制御信号を上記電子機器に送信している。この
ために、プログラマブルコントローラはマイクロコンピ
ュータを内蔵し、マイクロコンピュータにシーケンスプ
ログラムを実行させて上記制御信号（以下、出力信号と
称する。）の内容を決定している。マイクロコンピュー
タは周知のように雑音影響のためにプログラムの実行順
序が狂うことがある。

【０００３】そこで、従来のプログラマブルコントロー
ラではウオッチドッグタイマーと呼ばれる監視用タイマ
ー（図４参照）により暴走の検知を行っている。より具
体的にはウオッチドッグタイマー１８が一定時間を計時
する前にマイクロコンピュータ２側のソフトウエア実行
処理により一定周期でウオッチドッグタイマーにリセッ
トをかけ、ウオッチドッグタイマー１８をカウントアッ
プさせないようにする。マイクロコンピュータ２が暴走
した時にはウオッチドッグタイマー１８にリセットがか
からないので、ウオッチドッグタイマー１８は一定時間
を計時しタイムアップ信号１９を発生する。このタイム
アップ信号１９は、マイクロコンピュータ２や外部入出
力ポート（入出力装置）１６に対してリセット信号とし
て送られる。このリセット信号により、マイクロコンピ
ュータ２は暴走状態から解放され、初期状態に設定され
る。

【０００４】また、外部入出力ポート１６側では上記リ
セット信号により制御対象に送信される出力信号が全て
オフに設定される。この結果、たとえ、マイクロコンピ
ュータ２が暴走しても制御対象の電子機器は安全側に制
御される。

【０００５】

【発明が解決しようとする課題】マイクロコンピュータ
２と外部入出力ポート１６との間は入出力信号線により
接続されているにも拘らず、ウオッチドッグタイマー１
８と外部入出力ポート１６との間に専用のリセット信号
線を設けることは信号線の本数が増え、装置の大型化に
つながる。また、マイクロコンピュータの中にはタイマ
ーを内蔵しているものもあり、このようなマイクロコン
ピュータでは、タイマーを２つ備えることになり、やは
り、装置の大型化につながる。

【０００６】そこで、本発明は、上述の点に鑑みて、装
置の小型化に寄与することの可能なプログラマブルコン
トローラの誤出力防止方法を提供することを目的とす
る。

【０００７】

【課題を解決するための手段】このような目的を達成す
るために、請求項１の発明は、プログラマブルコントロ
ーラの出力回路から制御対象機器に出力する出力信号に
より該制御対象機器の動作を制御し、前記出力信号の内
容を前記プログラマブルコントローラの演算プロセッサ
により決定する場合に、該演算プロセッサが暴走した時
の前記出力信号の前記制御対象機器への誤出力を防止す
るプログラマブルコントローラの誤出力防止方法におい
て、ウオッチドッグタイマーにより前記演算プロセッサ
の暴走を検知し、その検知信号を前記演算プロセッサに
割り込み入力し、該割り込み入力に応じて前記演算プロ
セッサは前記出力信号を、安全側のレベルに決定し、当
該決定した出力信号を前記出力回路に供給することを特
徴とする。

【０００８】請求項２の発明は、プログラマブルコント
ローラの出力回路から制御対象機器に出力する出力信号
により該制御対象機器の動作を制御し、前記出力信号の
内容を前記プログラマブルコントローラの演算プロセッ
サにより決定する場合に、該演算プロセッサが暴走した
時の前記出力信号の前記制御対象機器への誤出力を防止
するプログラマブルコントローラの誤出力防止方法にお
いて、ウオッチドッグタイマーにより前記演算プロセッ
サの暴走を検知し、その検知信号を前記演算プロセッサ
に割り込み入力し、該割り込み入力に応じて前記演算プ
ロセッサは前記出力回路にリセット信号を供給すること
により、前記出力信号を安全側のレベルに設定すること
を特徴とする。

【０００９】

【作用】本発明は、ＣＰＵやマイクロプロセッサなどの
演算プロセッサが割り込み機能を有し、外部から割り込
み信号を入力すると、予め定められた割り込みプログラ
ムの格納アドレスをプログラム実行アドレスに自動設定
する点に着目し、暴走の発生により演算プロセッサの実
行アドレスが不定になっても、この割り込み処理により
不定の実行アドレスを特定のアドレスに正常復帰させ
る。請求項１の発明は、上記割り込み処理により出力信
号のレベルそのものを決定する。このため、従来のよう
な専用のリセット信号線は不要となる。請求項２の発明
は、上記割り込み処理により出力回路に供給するリセッ
ト信号を作成するので、特に外付きのタイマーによりリ
セット信号を作成する必要はない。

【００１０】

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。

【００１１】図１は本発明を適用したプログラマブルコ
ントローラの主要構成を示す。図４の従来例と同様の箇
所には同一の符号を付している。

【００１２】図１において以下の回路が内部バス９に接
続されている。中央演算処理装置（ＣＰＵ）３は装置全
体の動作制御を司ると共に内蔵ＲＡＭ５に格納されたシ
ーケンスプログラムを実行し、電子機器の自動制御を実
行する。内蔵プログラムメモリ４にはＣＰＵ３が実行す
るシステムプログラムが格納されている。本発明にかか
わる割り込み処理を規定した割り込みプログラムも内蔵
プログラムメモリ４に格納されている。内蔵ＲＡＭ（ラ
ンダムアクセスメモリ）５はＣＰＵ３で用いられる各種
データを一時記憶する。シーケンスプログラムもこのメ
モリに一時記憶される。

【００１３】監視用タイマー６はウオッチドッグタイマ
ーとして機能し、ＣＰＵ３が正常状態の時にはＣＰＵ３
のリセット処理によりタイムアップが阻止される。本実
施例では監視用タイマー６をクリア（リセット）するプ
ログラムがＣＰＵ３の実行プログラムの中の所定位置に
設けられている。監視用タイマー６のタイムアップ信号
７はＣＰＵ３の割り込み信号入力端子に入力される。本
実施例では監視用タイマー６がＣＰＵ３の異常を検知
し、タイムアップしたときに、ＣＰＵ３に対して割り込
みをかけることで暴走状態を解除し、入出力装置への出
力信号をオフにするという異常対処（誤出力防止）処理
をＣＰＵ３に実行させることに特徴がある。

【００１４】入出力ポート８は制御対象の電子機器とＣ
ＰＵ３との間で授受する入出力信号を転送する。バス拡
張用バッファ１０は外部バス１４と内部バス９を接続
し、例えば、拡張プログラムメモリ１３の情報をＣＰＵ
３に転送する。以上の回路が一体化されて１チップのマ
イクロコンピュータ２を構成する。また、マイクロコン
ピュータ２の入出力ポート８と入力回路１２、出力回路
１１とが接続される。入力回路１２は制御対象機器から
送られた入力信号をＣＰＵ３が処理可能な制御信号に変
換する。出力回路１１は逆に制御信号を制御対象機器が
処理可能な信号に変換する。以上の回路によりプログラ
マブルコントローラシステム１が構成される。

【００１５】このような構成において実行される異常対
処処理を図１、図２を参照して説明する。図２は内蔵プ
ログラムメモリ４に予め格納された割り込みプログラム
であり、監視用タイマー６のタイムアップ信号により起
動される。

【００１６】ＣＰＵ３が正常に作動している間はＣＰＵ
３のリセット処理により監視用タイマー６はタイムアッ
プしない。雑音影響やプリント板の短絡、開放などによ
りＣＰＵ３のプログラム読み取りアドレスが変化すると
ＣＰＵ３はいわゆる暴走を開始する。この結果、従来と
同様、監視用タイマー６がタイムアップし、タイムアッ
プ割り込み信号７を発生する。この割り込み入力によ
り、ＣＰＵ３は現在のプログラム読み取りアドレス（不
定状態）を上記割り込みプログラムの先頭格納アドレス
に移行させる。このためＣＰＵ３は図２の制御手順を開
始する。すなわち、ＣＰＵ３は入出力ポート８を選択し
て、入出力ポート８を介して出力回路１１にオフ信号を
送出する。なお、制御対象機器を安全側に設定するレベ
ルがオンの場合は、当然、出力信号レベルはオンに決定
される（Ｓ１０）。ＣＰＵ３はその他異常に対処すべき
処理、を実行して停止する（Ｓ２０）。

【００１７】本実施例の他次の変形例を実施できる。

【００１８】１）図４の従来例の既存回路を一部用いて
外付きの外部監視用タイマー１８を他の用途に使用する
ことができる。この場合の回路構成を図３に示す。この
例では入出力ポート８の出力信号の中の一本を外部入出
力ポート１６のリセット入力に接続し、外部入出力ポー
ト１６から出力される信号すべてをオフ設定する。この
例では図２の割り込み処理でＣＰＵ３がレベル設定する
信号数はリセット信号の１つであり、高速処理が可能と
いう利点がある。この例が請求項２の発明に相当する。

【００１９】２）また、図４において外付きの外部監視
用タイマー１８のリセットをマイクロコンピュータ２へ
割り込み入力し、ＣＰＵ３の割り込み処理でバス拡張バ
ッファ１０を介して出力回路１１への出力信号をオフに
しても良い。

【００２０】３）本実施例で用いるマイクロコンピュー
タには割り込み機能を有するものであればどのようなも
のを用いてもよいが、特に、割り込み信号をマスクでき
ないものを用いると、異常対処処理がより確実となる。

【００２１】

【発明の効果】以上説明したように、本発明によれば、
従来、必要であった、リセット信号線や、あるいは外付
きのタイマーを不要とすることができるので、装置の小
型化に寄与することができる。

【図面の簡単な説明】

【図１】本発明実施例の回路構成を示すブロック図であ
る。

【図２】図１のＣＰＵ３が実行する処理内容を示すフロ
ーチャートである。

【図３】本発明実施例の他の回路構成を示すブロック図
である。

【図４】従来例の回路構成を示すブロック図である。

【符号の説明】 １ プログラマブルコントローラシステム ２ マイクロコンピュータ ３ ＣＰＵ ４ 内蔵プログラムメモリ ５ 内蔵ＲＡＭ ６ 監視用（ウオッチドッグ）タイマー ７ タイムアップ割り込み信号 ８ 入出力ポート ９ 内部バス １０ バス拡張用バッファ １１ 出力回路 １２ 入力回路 １３ 拡張プログラムメモリ １４ 外部バス １５ 出力（制御）信号 １６ 外部入出力ポート １７ ポート出力信号（リセット信号） １８ 外付き監視用（ウオッチドッグ）タイマー １９ タイムアップ信号（リセット）信号

Claims (2)

【特許請求の範囲】
1. 【請求項１】 プログラマブルコントローラの出力回路
   から制御対象機器に出力する出力信号により該制御対象
   機器の動作を制御し、前記出力信号の内容を前記プログ
   ラマブルコントローラの演算プロセッサにより決定する
   場合に、該演算プロセッサが暴走した時の前記出力信号
   の前記制御対象機器への誤出力を防止するプログラマブ
   ルコントローラの誤出力防止方法において、 ウオッチドッグタイマーにより前記演算プロセッサの暴
   走を検知し、 その検知信号を前記演算プロセッサに割り込み入力し、 該割り込み入力に応じて前記演算プロセッサは前記出力
   信号を、安全側のレベルに決定し、 当該決定した出力信号を前記出力回路に供給することを
   特徴とするプログラマブルコントローラの誤出力防止方
   法。
2. 【請求項２】 プログラマブルコントローラの出力回路
   から制御対象機器に出力する出力信号により該制御対象
   機器の動作を制御し、前記出力信号の内容を前記プログ
   ラマブルコントローラの演算プロセッサにより決定する
   場合に、該演算プロセッサが暴走した時の前記出力信号
   の前記制御対象機器への誤出力を防止するプログラマブ
   ルコントローラの誤出力防止方法において、 ウオッチドッグタイマーにより前記演算プロセッサの暴
   走を検知し、 その検知信号を前記演算プロセッサに割り込み入力し、 該割り込み入力に応じて前記演算プロセッサは前記出力
   回路にリセット信号を供給することにより、前記出力信
   号を安全側のレベルに設定することを特徴とするプログ
   ラマブルコントローラの誤出力防止方法。