JPH0251742A - プログラム暴走防止方式 - Google Patents
プログラム暴走防止方式Info
- Publication number
- JPH0251742A JPH0251742A JP63204091A JP20409188A JPH0251742A JP H0251742 A JPH0251742 A JP H0251742A JP 63204091 A JP63204091 A JP 63204091A JP 20409188 A JP20409188 A JP 20409188A JP H0251742 A JPH0251742 A JP H0251742A
- Authority
- JP
- Japan
- Prior art keywords
- program
- cpu
- interrupt
- runaway
- control program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 12
- 230000010365 information processing Effects 0.000 claims abstract description 8
- 230000002265 prevention Effects 0.000 claims description 6
- 238000001514 detection method Methods 0.000 claims description 2
- 230000005856 abnormality Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、割り込み処理機能を有する情報処理装置のプ
ログラム暴走防止方式に関する。
ログラム暴走防止方式に関する。
従来、この種の情報処理装置の外部割り込みルーチンに
よって、制御プログラムの暴走を検出する方式としては
、ウォッチドッグタイマによる方式があったにの方式は
、外部にハードウェアとしてウォッチドッグタイマを取
りつけて制御プログラム信号の時間監視を行い、タイム
アツプの場合は、Mg4プログラムの初期化を行いシス
テムの正常化を図る方式であった。
よって、制御プログラムの暴走を検出する方式としては
、ウォッチドッグタイマによる方式があったにの方式は
、外部にハードウェアとしてウォッチドッグタイマを取
りつけて制御プログラム信号の時間監視を行い、タイム
アツプの場合は、Mg4プログラムの初期化を行いシス
テムの正常化を図る方式であった。
上述した従来のプログラム暴走防止方式は、前述のよう
な外部にハードウェアのウオッチド・ングタイマをつけ
ることにより、制御プログラムの監視を行うものであり
、全てのシステムにこのようなハードウェアを付は加え
るわけにはいかない。
な外部にハードウェアのウオッチド・ングタイマをつけ
ることにより、制御プログラムの監視を行うものであり
、全てのシステムにこのようなハードウェアを付は加え
るわけにはいかない。
本発明の目的は、ハードウェアの追加なしに割り込みプ
ログラム内にプログラム暴走の異常検出プログラムを設
けたプログラム暴走防止方式を提供することにある。
ログラム内にプログラム暴走の異常検出プログラムを設
けたプログラム暴走防止方式を提供することにある。
本発明のプログラム暴走防止方式は、割り込み処理機能
を有する情報処理装置において、制御プログラムを実行
中に定期的に挿入される割り込みプログラムの冒頭に設
けられたプログラム暴走検出部によって、一時記憶して
いる前記割り込みプログラムの戻り先番地と前記制御プ
ログラムの有効番地範囲とを比較し、前記割り込みプロ
グラムの戻り先番地が前記制御プログラムの有効番地範
囲外にある場合に前記制御プログラムの実行を初期化プ
ログラムに戻している。
を有する情報処理装置において、制御プログラムを実行
中に定期的に挿入される割り込みプログラムの冒頭に設
けられたプログラム暴走検出部によって、一時記憶して
いる前記割り込みプログラムの戻り先番地と前記制御プ
ログラムの有効番地範囲とを比較し、前記割り込みプロ
グラムの戻り先番地が前記制御プログラムの有効番地範
囲外にある場合に前記制御プログラムの実行を初期化プ
ログラムに戻している。
次に、本発明について図面を参照して説明する。
第1図は、本発明の一実施例の説明図であり、第2図は
本実施例の流れ図である。
本実施例の流れ図である。
第1図の実施例は、割り込み処理機能を有する情報処理
装置の割り込み動作および本実施例の割り込みプログラ
ムに設けられたプログラム暴走防止方式の処理手順を説
明している。
装置の割り込み動作および本実施例の割り込みプログラ
ムに設けられたプログラム暴走防止方式の処理手順を説
明している。
まず、ROM9に記憶された制御プログラム1とRAM
l0に記憶されたデータとをCPUIIに読み出して処
理実行中に、CPUIIに外部から時間トリガにより定
期的に割り込み要求りがあった場合、CPUIIは、現
時点での制御プログラム1の命令の実行を完了させると
共に、CPU11内のプログラムのカウンタ7とスタッ
クポインタ8は、割り込み中断部6により中断された制
御プログラムの実行アドレスを変更する。すなわち図の
A、Bに示す割り込みプログラム2への移行と、割り込
みプログラム2の終了後、制御プログラムの次のタスク
のアドレスに戻るためのアドレス変更の操作を行う。ま
た、このアドレス変更すなわち、戻り番地指定4をRA
Ml0のデータに記憶させこの手順を経て割り込みプロ
グラム2にプログラムの実行を切り替える9本実施例で
は制御プログラム実行中において、時間トリガによって
定期的に呼び出される割込プログラムの冒頭にプログラ
ムの暴走検出プログラム3を挿入している。なお、第1
図のCは後述する暴走検出プログラム3により異常が検
出された場合に初期化プログラム5に戻す手順を示して
いる。
l0に記憶されたデータとをCPUIIに読み出して処
理実行中に、CPUIIに外部から時間トリガにより定
期的に割り込み要求りがあった場合、CPUIIは、現
時点での制御プログラム1の命令の実行を完了させると
共に、CPU11内のプログラムのカウンタ7とスタッ
クポインタ8は、割り込み中断部6により中断された制
御プログラムの実行アドレスを変更する。すなわち図の
A、Bに示す割り込みプログラム2への移行と、割り込
みプログラム2の終了後、制御プログラムの次のタスク
のアドレスに戻るためのアドレス変更の操作を行う。ま
た、このアドレス変更すなわち、戻り番地指定4をRA
Ml0のデータに記憶させこの手順を経て割り込みプロ
グラム2にプログラムの実行を切り替える9本実施例で
は制御プログラム実行中において、時間トリガによって
定期的に呼び出される割込プログラムの冒頭にプログラ
ムの暴走検出プログラム3を挿入している。なお、第1
図のCは後述する暴走検出プログラム3により異常が検
出された場合に初期化プログラム5に戻す手順を示して
いる。
この暴走検出プログラム3は、第2図の流れ図に示すよ
うに、RAM10から読み出される戻り先番地4、すな
わち割り込みプログラム2が制御プログラム1に復帰す
る際の戻り先番地Xおよび、プログラマが設定しておい
たMfjRプログラム有効アドレス範囲の最大検索番地
Y(例えば制御プログラムのエンドアドレス)を゛読み
(ステップS1及びS2>戻り先番地Xが、制御プログ
ラム有効アドレス範囲外(Yの範囲外)であれば、プロ
グラム・カウンタの値をプログラムのスタート・アドレ
スに初期化(ステップS4)し、電源投入時に行われる
各部の初期化プログラム5を実行する。
うに、RAM10から読み出される戻り先番地4、すな
わち割り込みプログラム2が制御プログラム1に復帰す
る際の戻り先番地Xおよび、プログラマが設定しておい
たMfjRプログラム有効アドレス範囲の最大検索番地
Y(例えば制御プログラムのエンドアドレス)を゛読み
(ステップS1及びS2>戻り先番地Xが、制御プログ
ラム有効アドレス範囲外(Yの範囲外)であれば、プロ
グラム・カウンタの値をプログラムのスタート・アドレ
スに初期化(ステップS4)し、電源投入時に行われる
各部の初期化プログラム5を実行する。
プログラム有効アドレスの範囲内にある場合には、割り
込みプログラム本来のタスクを開始する(ステップS5
)。このように割り込みプログラム冒頭にある暴走検出
プログラムにより戻り先番地をチエツクすることにより
暴走の可能性をチエツクし、事前に暴走を防止すること
ができる。
込みプログラム本来のタスクを開始する(ステップS5
)。このように割り込みプログラム冒頭にある暴走検出
プログラムにより戻り先番地をチエツクすることにより
暴走の可能性をチエツクし、事前に暴走を防止すること
ができる。
以上説明したように本発明では、制御プログラムの実行
中に定期的に暴走検出プログラムを有する割り込みルー
チンを実行して、プログラム暴走時にはプログラム・カ
ウンタの値をプログラムのスタート・アドレスに初期化
することによって情報処理のシステムが正常な状態に戻
るので、情報処理装置の信頼性が大幅に増大する効果が
ある。
中に定期的に暴走検出プログラムを有する割り込みルー
チンを実行して、プログラム暴走時にはプログラム・カ
ウンタの値をプログラムのスタート・アドレスに初期化
することによって情報処理のシステムが正常な状態に戻
るので、情報処理装置の信頼性が大幅に増大する効果が
ある。
第1図は・、本発明の一実施例の説明図、第2図は本実
施例の流れ図である。 1・・・制御プログラム、2・・・割り込みプログラム
、3・・・暴走検出プログラム、4・・・戻り先番地指
定、5・・・初期化プログラム、6・・・割り込み中断
部、7・・・プログラムカウンタ、8・・・スタックポ
インタ、9・・・ROM、10・・・RAM、1】・・
・CPU。
施例の流れ図である。 1・・・制御プログラム、2・・・割り込みプログラム
、3・・・暴走検出プログラム、4・・・戻り先番地指
定、5・・・初期化プログラム、6・・・割り込み中断
部、7・・・プログラムカウンタ、8・・・スタックポ
インタ、9・・・ROM、10・・・RAM、1】・・
・CPU。
Claims (1)
- 割り込み処理機能を有する情報処理装置において、制
御プログラムを実行中に定期的に挿入される割り込みプ
ログラムの冒頭に設けられたプログラム暴走検出部によ
って、一時記憶している前記割り込みプログラムの戻り
先番地と前記制御プログラムの有効番地範囲とを比較し
、前記割り込みプログラムの戻り先番地が前記制御プロ
グラムの有効番地範囲外にある場合に前記制御プログラ
ムの実行を初期化プログラムに戻すことを特徴とするプ
ログラム暴走防止方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63204091A JPH0251742A (ja) | 1988-08-16 | 1988-08-16 | プログラム暴走防止方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63204091A JPH0251742A (ja) | 1988-08-16 | 1988-08-16 | プログラム暴走防止方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0251742A true JPH0251742A (ja) | 1990-02-21 |
Family
ID=16484637
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63204091A Pending JPH0251742A (ja) | 1988-08-16 | 1988-08-16 | プログラム暴走防止方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0251742A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7960022B2 (en) | 2000-09-18 | 2011-06-14 | Yupo Corporation | Forgery-preventing film |
US8045232B2 (en) | 2006-07-27 | 2011-10-25 | Ricoh Company, Ltd. | Image display medium, method and system for preparing composite image display data |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61294555A (ja) * | 1985-06-24 | 1986-12-25 | Hitachi Ltd | プログラム暴走検出方法 |
-
1988
- 1988-08-16 JP JP63204091A patent/JPH0251742A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61294555A (ja) * | 1985-06-24 | 1986-12-25 | Hitachi Ltd | プログラム暴走検出方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7960022B2 (en) | 2000-09-18 | 2011-06-14 | Yupo Corporation | Forgery-preventing film |
US8045232B2 (en) | 2006-07-27 | 2011-10-25 | Ricoh Company, Ltd. | Image display medium, method and system for preparing composite image display data |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4839895A (en) | Early failure detection system for multiprocessor system | |
JPH0251742A (ja) | プログラム暴走防止方式 | |
JPH01286029A (ja) | マイクロプログラムのパッチ方式 | |
JPS6158054A (ja) | プログラムの暴走検出方式 | |
JP2653412B2 (ja) | ブレークポイント設定方法 | |
JP3214079B2 (ja) | Cpuの異常検出装置 | |
JPH064417A (ja) | メモリのバッテリバックアップ制御方式 | |
JPS6118045A (ja) | プログラムの暴走検出方式 | |
JPH02293939A (ja) | スタックオーバーフロー検出時処理方式 | |
JP2880658B2 (ja) | マルチタスクプログラムの暴走検出装置 | |
JPS62175834A (ja) | 中央処理装置の暴走検出回路 | |
JPH02297629A (ja) | マイクロコンピュータ | |
JPH0651996A (ja) | 情報処理装置 | |
JPH0149975B2 (ja) | ||
JPH0540510A (ja) | 制御装置 | |
JPH02259845A (ja) | プロセッサ | |
JPS63155330A (ja) | マイクロプログラム制御装置 | |
JPH045729A (ja) | プロセッサ装置 | |
JPH01292554A (ja) | フアームウエアシーケンスチエツク方式 | |
JPH02176946A (ja) | プログラム暴走検出方法 | |
JPH06259288A (ja) | Cpuの暴走監視回路 | |
JPH05233359A (ja) | デバッグ装置 | |
JPS6362773B2 (ja) | ||
JPH06222804A (ja) | ディジタル制御装置 | |
JPH06222960A (ja) | Cpuリセット回路 |