JPH07249573A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPH07249573A JPH07249573A JP4270794A JP4270794A JPH07249573A JP H07249573 A JPH07249573 A JP H07249573A JP 4270794 A JP4270794 A JP 4270794A JP 4270794 A JP4270794 A JP 4270794A JP H07249573 A JPH07249573 A JP H07249573A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor substrate
- semiconductor
- gaas
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 半導体基板上に化合物半導体層を成長させて
なる基板を、半導体基板の特性を変えることなく有効に
平坦化しうる方法を提供する。 【構成】 あらかじめＳｉ基板１を、このＳｉ基板上に
ＧａＡｓ層を成長させたときの基板の反り量に相当する
量ｂだけ凸状または凹状に加工しておき、その上にＧａ
Ａｓ層７を成長させる。
なる基板を、半導体基板の特性を変えることなく有効に
平坦化しうる方法を提供する。 【構成】 あらかじめＳｉ基板１を、このＳｉ基板上に
ＧａＡｓ層を成長させたときの基板の反り量に相当する
量ｂだけ凸状または凹状に加工しておき、その上にＧａ
Ａｓ層７を成長させる。
Description
【０００１】
【産業上の利用分野】本発明は、異なる複数の種類の半
導体層で構成される半導体基板の製造方法に関する。
導体層で構成される半導体基板の製造方法に関する。
【０００２】
【従来の技術】一般に、シリコン（以下Ｓｉという）等
の半導体基板上にこの基板と異種の材料、例えばガリウ
ム砒素（以下ＧａＡｓという）等の化合物半導体を成長
させる場合（いわゆるヘテロエピタキシャル成長）、例
えば特開昭６２−１９６８１３号公報の１頁右欄１８行
〜２頁左上欄６行に記載されているように、一般にＧａ
Ａｓ等の化合物半導体の熱膨張係数はＳｉ等の半導体基
板の熱膨張係数よりも大きいため、化合物半導体の高い
成長温度（例えば４００〜７００℃）から室温（２５
℃）程度にまで温度を下げると強い引っ張り応力が化合
物半導体層にかかり、そのために、作製した基板が成長
面の方向に凹状に反るという問題がある。反り量の程度
は、Ｓｉ基板上にＧａＡｓ層をエピタキシャル成長させ
た基板（以下ＧａＡｓ／Ｓｉ基板という）を例にとる
と、例えば３インチの基板（Ｓｉ基板の厚さ約４００μ
ｍ、ＧａＡｓ層の厚さ約３μｍ）で５０μｍくらい、ま
た４インチの基板（Ｓｉ基板の厚さ約６００μｍ、Ｇａ
Ａｓ層の厚さ約３μｍ）で１００μｍくらいである。基
板上には集積回路などが形成されるので、特に今日のよ
うに半導体集積回路技術の急速な進展に伴って大面積の
基板上に大規模集積回路を形成する場合には、ＳｉとＧ
ａＡｓとの熱膨脹係数の差に起因するウェハの反りを低
減して基板表面に高度の平坦度を確保することが強く求
められている。
の半導体基板上にこの基板と異種の材料、例えばガリウ
ム砒素（以下ＧａＡｓという）等の化合物半導体を成長
させる場合（いわゆるヘテロエピタキシャル成長）、例
えば特開昭６２−１９６８１３号公報の１頁右欄１８行
〜２頁左上欄６行に記載されているように、一般にＧａ
Ａｓ等の化合物半導体の熱膨張係数はＳｉ等の半導体基
板の熱膨張係数よりも大きいため、化合物半導体の高い
成長温度（例えば４００〜７００℃）から室温（２５
℃）程度にまで温度を下げると強い引っ張り応力が化合
物半導体層にかかり、そのために、作製した基板が成長
面の方向に凹状に反るという問題がある。反り量の程度
は、Ｓｉ基板上にＧａＡｓ層をエピタキシャル成長させ
た基板（以下ＧａＡｓ／Ｓｉ基板という）を例にとる
と、例えば３インチの基板（Ｓｉ基板の厚さ約４００μ
ｍ、ＧａＡｓ層の厚さ約３μｍ）で５０μｍくらい、ま
た４インチの基板（Ｓｉ基板の厚さ約６００μｍ、Ｇａ
Ａｓ層の厚さ約３μｍ）で１００μｍくらいである。基
板上には集積回路などが形成されるので、特に今日のよ
うに半導体集積回路技術の急速な進展に伴って大面積の
基板上に大規模集積回路を形成する場合には、ＳｉとＧ
ａＡｓとの熱膨脹係数の差に起因するウェハの反りを低
減して基板表面に高度の平坦度を確保することが強く求
められている。
【０００３】そこで、基板を平坦化する方法として、従
来、例えば、Ｓｉ等の半導体基板の裏面に溝を形成した
後この半導体基板の表面にＧａＡｓ等の化合物半導体層
を成長させる方法（特開昭６２−１７１１１２号公報参
照）や、Ｓｉ等の半導体基板の裏面にシリコン酸化膜
（ＳｉＯ２）等の裏面膜をつけた後この半導体基板の表
面にＧａＡｓ等の化合物半導体層を成長させる方法（特
開昭６２−１９６８１３号公報参照）などが考案されて
いる。
来、例えば、Ｓｉ等の半導体基板の裏面に溝を形成した
後この半導体基板の表面にＧａＡｓ等の化合物半導体層
を成長させる方法（特開昭６２−１７１１１２号公報参
照）や、Ｓｉ等の半導体基板の裏面にシリコン酸化膜
（ＳｉＯ２）等の裏面膜をつけた後この半導体基板の表
面にＧａＡｓ等の化合物半導体層を成長させる方法（特
開昭６２−１９６８１３号公報参照）などが考案されて
いる。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の方法にはそれぞれ下記のような欠点がある。
まず、例えばＳｉ基板の裏面に溝を形成する方法にあっ
ては、溝の存在によって基板の強度が低下するおそれが
あるほか、デバイス作製時には機械的な力を加えて平坦
化する必要があり、基板の反りの低減という効果の点で
も十分ではない。一方、例えばＳｉ基板の裏面にＳｉＯ
２膜を形成する方法にあっては、ＳｉＯ２膜の存在によ
って余分の応力が発生し基板がさらに反りやすくなるた
め、完成基板が平坦になるようにＳｉＯ２膜の形成プロ
セス（温度と膜厚）をうまく制御する必要があるほか、
ＳｉＯ２膜の形成プロセス中におけるエッチング等によ
って膜厚精度に誤差が生じることから基板の反り低減と
いう効果が低下するおそれもある。
うな従来の方法にはそれぞれ下記のような欠点がある。
まず、例えばＳｉ基板の裏面に溝を形成する方法にあっ
ては、溝の存在によって基板の強度が低下するおそれが
あるほか、デバイス作製時には機械的な力を加えて平坦
化する必要があり、基板の反りの低減という効果の点で
も十分ではない。一方、例えばＳｉ基板の裏面にＳｉＯ
２膜を形成する方法にあっては、ＳｉＯ２膜の存在によ
って余分の応力が発生し基板がさらに反りやすくなるた
め、完成基板が平坦になるようにＳｉＯ２膜の形成プロ
セス（温度と膜厚）をうまく制御する必要があるほか、
ＳｉＯ２膜の形成プロセス中におけるエッチング等によ
って膜厚精度に誤差が生じることから基板の反り低減と
いう効果が低下するおそれもある。
【０００５】本発明は、このような従来技術の問題点に
鑑みてなされたものであり、基板強度の劣化や基板内応
力の増大、工程の追加などをもたらすことなく、基板の
反りを有効に低減しうる半導体基板の製造方法を提供す
ることを目的とする。
鑑みてなされたものであり、基板強度の劣化や基板内応
力の増大、工程の追加などをもたらすことなく、基板の
反りを有効に低減しうる半導体基板の製造方法を提供す
ることを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
の本発明は、半導体基板を凸状または凹状に加工する第
１工程と、前記半導体基板の表面上に当該半導体基板と
異なる種類の化合物半導体層を成長させる第２工程とを
有する。
の本発明は、半導体基板を凸状または凹状に加工する第
１工程と、前記半導体基板の表面上に当該半導体基板と
異なる種類の化合物半導体層を成長させる第２工程とを
有する。
【０００７】好ましくは、前記第１工程は、目標厚さよ
りも厚めの半導体基板を用意する工程と、当該半導体基
板の一方の面をその中央部が良く削れるように研磨する
工程と、前記半導体基板の他方の面をその周辺部が良く
削れるように研磨する工程とを有している。
りも厚めの半導体基板を用意する工程と、当該半導体基
板の一方の面をその中央部が良く削れるように研磨する
工程と、前記半導体基板の他方の面をその周辺部が良く
削れるように研磨する工程とを有している。
【０００８】前記半導体基板の加工形状は、前記化合物
半導体層の熱膨張係数が前記半導体基板よりも大きい場
合は凸状に加工し、また、前記化合物半導体層の熱膨張
係数が前記半導体基板よりも小さい場合は凹状に加工す
る。
半導体層の熱膨張係数が前記半導体基板よりも大きい場
合は凸状に加工し、また、前記化合物半導体層の熱膨張
係数が前記半導体基板よりも小さい場合は凹状に加工す
る。
【０００９】
【作用】本発明によれば、厚めの半導体基板の各面に対
し片面ずつそれぞれ順に中央部および周辺部が良く削れ
るように研磨することによって、球面状に反った所定の
厚さの半導体基板が得られる。そして、化合物半導体層
の熱膨張係数が半導体基板よりも大きいときには凸面を
表面とし、また、化合物半導体層の熱膨張係数が半導体
基板よりも小さいときは凹面を表面として、その表面上
に化合物半導体層を成長させるので、室温程度にまで温
度を下げると、前者の場合には熱膨張係数の差により凹
状になる応力が作用して凸状に反った半導体基板を元の
平らな状態に戻す力が働き、また、後者の場合には熱膨
張係数の差により凸状になる応力が作用して凹状に反っ
た半導体基板を元の平らな状態に戻す力が働き、いずれ
の場合においても最終的には平坦な基板が得られること
になる。
し片面ずつそれぞれ順に中央部および周辺部が良く削れ
るように研磨することによって、球面状に反った所定の
厚さの半導体基板が得られる。そして、化合物半導体層
の熱膨張係数が半導体基板よりも大きいときには凸面を
表面とし、また、化合物半導体層の熱膨張係数が半導体
基板よりも小さいときは凹面を表面として、その表面上
に化合物半導体層を成長させるので、室温程度にまで温
度を下げると、前者の場合には熱膨張係数の差により凹
状になる応力が作用して凸状に反った半導体基板を元の
平らな状態に戻す力が働き、また、後者の場合には熱膨
張係数の差により凸状になる応力が作用して凹状に反っ
た半導体基板を元の平らな状態に戻す力が働き、いずれ
の場合においても最終的には平坦な基板が得られること
になる。
【００１０】
【実施例】以下、本発明の方法の一実施例を添付した図
面を参照しながら説明する。図１（Ａ）〜（Ｄ）と図２
（Ｅ）〜（Ｇ）は本実施例を説明するための基板の状態
図である。なお、本実施例では、半導体基板としてのＳ
ｉ基板上に化合物半導体層としてＧａＡｓ層をエピタキ
シャル成長させて３インチのＧａＡｓ／Ｓｉ基板を作製
する場合を例にとって説明する。
面を参照しながら説明する。図１（Ａ）〜（Ｄ）と図２
（Ｅ）〜（Ｇ）は本実施例を説明するための基板の状態
図である。なお、本実施例では、半導体基板としてのＳ
ｉ基板上に化合物半導体層としてＧａＡｓ層をエピタキ
シャル成長させて３インチのＧａＡｓ／Ｓｉ基板を作製
する場合を例にとって説明する。
【００１１】まず、ＧａＡｓ層を成長させるためのヘテ
ロエピタキシャル用のＳｉ基板を加工する工程について
説明する。まず、図１（Ａ）に示すように、研磨代を考
慮して目標厚さ（４００μｍ）よりも厚め（６００〜５
００μｍ）のヘテロエピタキシャル用Ｓｉ基板１を用意
する。具体的には、周知の半導体製造技術に従って、チ
ョクラルスキー法（ＣＺ法）などによりＳｉ単結晶のイ
ンゴットを製造した後、その単結晶インゴットの両端を
除去し、外周を研削して所定の直径に整え、さらに所定
面に位置基準用のオリエンテーションフラットを入れ、
それから、ダイヤモンド内周刃で切断して（スライシン
グ）前記厚め（６００〜５００μｍ）のウェハの形に加
工する。
ロエピタキシャル用のＳｉ基板を加工する工程について
説明する。まず、図１（Ａ）に示すように、研磨代を考
慮して目標厚さ（４００μｍ）よりも厚め（６００〜５
００μｍ）のヘテロエピタキシャル用Ｓｉ基板１を用意
する。具体的には、周知の半導体製造技術に従って、チ
ョクラルスキー法（ＣＺ法）などによりＳｉ単結晶のイ
ンゴットを製造した後、その単結晶インゴットの両端を
除去し、外周を研削して所定の直径に整え、さらに所定
面に位置基準用のオリエンテーションフラットを入れ、
それから、ダイヤモンド内周刃で切断して（スライシン
グ）前記厚め（６００〜５００μｍ）のウェハの形に加
工する。
【００１２】次に、図１（Ｂ）に示すように、Ｓｉ基板
１の裏面となる面２を研磨台３にラップしてラッピング
加工によりＳｉ基板１の裏面２を研磨するが、本実施例
では、裏面２の反対側の面４（つまり表面となる面）
に、中央部が球面状に突出した張り付け用治具５を配置
し、この張り付け用治具５を介して相対的にＳｉ基板１
を研磨台３に押し付けた状態において、Ｓｉ基板１と研
磨台３とを相対運動させてＳｉ基板１の裏面２を研磨す
る。このとき、Ｓｉ基板１は力が加えられて張り付け用
治具５にその湾曲面に沿って反るように張り付けられ、
その結果裏面２の中央部が周辺部よりも突き出た形とな
るので、裏面２の中央部は周辺部に比べて良く削れるよ
うに研磨されることになる。張り付け用治具５の球面の
突出量ａは後述するＳｉ基板の反り量に対応させて４０
〜６０μｍに設定するのが好ましい。この裏面研磨の結
果は図１（Ｃ）に示すとおりである。
１の裏面となる面２を研磨台３にラップしてラッピング
加工によりＳｉ基板１の裏面２を研磨するが、本実施例
では、裏面２の反対側の面４（つまり表面となる面）
に、中央部が球面状に突出した張り付け用治具５を配置
し、この張り付け用治具５を介して相対的にＳｉ基板１
を研磨台３に押し付けた状態において、Ｓｉ基板１と研
磨台３とを相対運動させてＳｉ基板１の裏面２を研磨す
る。このとき、Ｓｉ基板１は力が加えられて張り付け用
治具５にその湾曲面に沿って反るように張り付けられ、
その結果裏面２の中央部が周辺部よりも突き出た形とな
るので、裏面２の中央部は周辺部に比べて良く削れるよ
うに研磨されることになる。張り付け用治具５の球面の
突出量ａは後述するＳｉ基板の反り量に対応させて４０
〜６０μｍに設定するのが好ましい。この裏面研磨の結
果は図１（Ｃ）に示すとおりである。
【００１３】それから、図１（Ｄ）に示すように、今度
はＳｉ基板１の表面４を研磨台３にラップしてラッピン
グ加工によりＳｉ基板１の表面２を研磨する。その際、
本実施例では、先に研磨されたＳｉ基板１の裏面２側
に、表面が平坦な張り付け用治具６を配置し、この張り
付け用治具６を介して相対的にＳｉ基板１を研磨台３に
押し付けた状態において、Ｓｉ基板１と研磨台３とを相
対運動させてＳｉ基板１の表面４を研磨する。このと
き、Ｓｉ基板１は力が加えられて張り付け用治具６に裏
面２が平らとなるように張り付けられ、その結果表面４
の周辺部が中央部よりも突き出た形となるので、表面４
の周辺部は中央部に比べて良く削れるように研磨される
ことになる。
はＳｉ基板１の表面４を研磨台３にラップしてラッピン
グ加工によりＳｉ基板１の表面２を研磨する。その際、
本実施例では、先に研磨されたＳｉ基板１の裏面２側
に、表面が平坦な張り付け用治具６を配置し、この張り
付け用治具６を介して相対的にＳｉ基板１を研磨台３に
押し付けた状態において、Ｓｉ基板１と研磨台３とを相
対運動させてＳｉ基板１の表面４を研磨する。このと
き、Ｓｉ基板１は力が加えられて張り付け用治具６に裏
面２が平らとなるように張り付けられ、その結果表面４
の周辺部が中央部よりも突き出た形となるので、表面４
の周辺部は中央部に比べて良く削れるように研磨される
ことになる。
【００１４】この表面研磨の結果は図２（Ｅ）に示すと
おりである。すなわち、以上の工程により、ヘテロエピ
タキシャル用のＳｉ基板１（厚さ４００μｍ）は、形状
が球面状で、表面の方向にウェハ中央部が周辺部よりも
約５０μｍ（同図中の寸法ｂ）持ち上がった凸状に加工
される。このようにＳｉ基板１を凸状に加工するのは、
後で成長させるＧａＡｓ層の熱膨張係数（約６×１０-6
/deg）がＳｉ基板１の熱膨張係数（２．４×１０-6/de
g）よりも大きいので、室温（２５℃）程度にまで温度
を下げるとＧａＡｓ層の成長面の方向に凹状になるた
め、この凹状になる効果との相殺によって平坦なＧａＡ
ｓ／Ｓｉ基板が得られるようにするためである。したが
って、加工されるＳｉ基板１の反り量ｂは、平坦なＳｉ
基板を使用したときのＧａＡｓ／Ｓｉ基板の反り量に相
当する値に設定されることになる。
おりである。すなわち、以上の工程により、ヘテロエピ
タキシャル用のＳｉ基板１（厚さ４００μｍ）は、形状
が球面状で、表面の方向にウェハ中央部が周辺部よりも
約５０μｍ（同図中の寸法ｂ）持ち上がった凸状に加工
される。このようにＳｉ基板１を凸状に加工するのは、
後で成長させるＧａＡｓ層の熱膨張係数（約６×１０-6
/deg）がＳｉ基板１の熱膨張係数（２．４×１０-6/de
g）よりも大きいので、室温（２５℃）程度にまで温度
を下げるとＧａＡｓ層の成長面の方向に凹状になるた
め、この凹状になる効果との相殺によって平坦なＧａＡ
ｓ／Ｓｉ基板が得られるようにするためである。したが
って、加工されるＳｉ基板１の反り量ｂは、平坦なＳｉ
基板を使用したときのＧａＡｓ／Ｓｉ基板の反り量に相
当する値に設定されることになる。
【００１５】ヘテロエピタキシャル用のＳｉ基板１が凸
状に加工されると、図２（Ｆ）に示すように、周知の半
導体製造技術を用いて、そのＳｉ基板１の表面２に直接
またはバッファ層を介して、有機金属化合物を用いる気
相成長法（以下ＭＯＣＶＤ法という）または分子線エピ
タキシャル法（以下ＭＢＥ法という）によってＳｉと異
種のＧａＡｓ層７を成長させる。具体的には、例えば、
凸状に加工されたヘテロエピタキシャル用Ｓｉ基板１を
ＧａＡｓ層を成長させる装置内に入れて、まず約９００
℃でＳｉ基板１を熱処理して表面４を清浄した後、ＭＯ
ＣＶＤ法の場合には４００〜４５０℃、ＭＢＥ法の場合
には１５０〜４００℃の比較的低い温度で厚さ２０ｎｍ
くらいのＧａＡｓを堆積させ、成長を一旦中断してから
基板温度をＧａＡｓ層の成長温度である６５０〜７５０
℃に上げ２回目の成長を行わせて厚さ約３μｍのＧａＡ
ｓ層７をＳｉ基板１上に形成し、もってＧａＡｓ／Ｓｉ
基板を作製する。
状に加工されると、図２（Ｆ）に示すように、周知の半
導体製造技術を用いて、そのＳｉ基板１の表面２に直接
またはバッファ層を介して、有機金属化合物を用いる気
相成長法（以下ＭＯＣＶＤ法という）または分子線エピ
タキシャル法（以下ＭＢＥ法という）によってＳｉと異
種のＧａＡｓ層７を成長させる。具体的には、例えば、
凸状に加工されたヘテロエピタキシャル用Ｓｉ基板１を
ＧａＡｓ層を成長させる装置内に入れて、まず約９００
℃でＳｉ基板１を熱処理して表面４を清浄した後、ＭＯ
ＣＶＤ法の場合には４００〜４５０℃、ＭＢＥ法の場合
には１５０〜４００℃の比較的低い温度で厚さ２０ｎｍ
くらいのＧａＡｓを堆積させ、成長を一旦中断してから
基板温度をＧａＡｓ層の成長温度である６５０〜７５０
℃に上げ２回目の成長を行わせて厚さ約３μｍのＧａＡ
ｓ層７をＳｉ基板１上に形成し、もってＧａＡｓ／Ｓｉ
基板を作製する。
【００１６】それから、この基板を室温（２５℃）程度
にまで冷却すると、凸状に反っていたＳｉ基板１は、前
記したＧａＡｓとＳｉ間の熱膨張係数の差に起因する凹
状になる効果と相殺して、つまり熱膨張係数の差により
凹状になる応力が作用して凸状に反ったＳｉ基板１を平
坦に戻す力が働いて、図２（Ｇ）に示すように最終的に
平坦なＧａＡｓ／Ｓｉ基板が得られることになる。
にまで冷却すると、凸状に反っていたＳｉ基板１は、前
記したＧａＡｓとＳｉ間の熱膨張係数の差に起因する凹
状になる効果と相殺して、つまり熱膨張係数の差により
凹状になる応力が作用して凸状に反ったＳｉ基板１を平
坦に戻す力が働いて、図２（Ｇ）に示すように最終的に
平坦なＧａＡｓ／Ｓｉ基板が得られることになる。
【００１７】したがって、本実施例によれば、ＧａＡｓ
／Ｓｉ基板を有効に平坦化することができるようにな
り、各種のデバイスプロセスにおいて基板の反りに対す
る特別な注意や工夫（装置の変更等を含む）を必要とす
ることがなくなる。
／Ｓｉ基板を有効に平坦化することができるようにな
り、各種のデバイスプロセスにおいて基板の反りに対す
る特別な注意や工夫（装置の変更等を含む）を必要とす
ることがなくなる。
【００１８】また、エピタキシャル用のＳｉ基板１をあ
らかじめ凸状に加工するだけでよく、従来技術のように
Ｓｉ基板の裏面に溝を形成したりするなどＳｉ基板の裏
面や表面に余分な加工がないことから、基板強度を保つ
ことができるとともに、Ｓｉ基板の裏面にＳｉＯ２膜を
形成したりするなどＳｉ基板の裏面に他の膜形成がない
ことから、基板内応力の増大がなく、平坦なＧａＡｓ／
Ｓｉ基板の厚さをＳｉとＧａＡｓとの相互関係で決まる
最大限まで厚くすることができる。つまり、平坦なＧａ
Ａｓ／Ｓｉ基板上のＧａＡｓの厚みを、ＳｉとＧａＡｓ
との応力関係から決まる最大の４μｍまたはそれ以上の
厚みまで厚くすることができる。
らかじめ凸状に加工するだけでよく、従来技術のように
Ｓｉ基板の裏面に溝を形成したりするなどＳｉ基板の裏
面や表面に余分な加工がないことから、基板強度を保つ
ことができるとともに、Ｓｉ基板の裏面にＳｉＯ２膜を
形成したりするなどＳｉ基板の裏面に他の膜形成がない
ことから、基板内応力の増大がなく、平坦なＧａＡｓ／
Ｓｉ基板の厚さをＳｉとＧａＡｓとの相互関係で決まる
最大限まで厚くすることができる。つまり、平坦なＧａ
Ａｓ／Ｓｉ基板上のＧａＡｓの厚みを、ＳｉとＧａＡｓ
との応力関係から決まる最大の４μｍまたはそれ以上の
厚みまで厚くすることができる。
【００１９】さらに、プロセスの容易性の点でも、従来
技術のようにＳｉ基板の裏面のＳｉＯ２膜の膜厚などを
制御するよりは、本実施例のようにＳｉ基板１の反り量
が所定値となるようにＳｉ基板１を加工するほうが容易
であり、上記したＧａＡｓ／Ｓｉ基板の平坦化の効果と
相俟って、デバイスの歩留まりや信頼性の向上が図られ
る。
技術のようにＳｉ基板の裏面のＳｉＯ２膜の膜厚などを
制御するよりは、本実施例のようにＳｉ基板１の反り量
が所定値となるようにＳｉ基板１を加工するほうが容易
であり、上記したＧａＡｓ／Ｓｉ基板の平坦化の効果と
相俟って、デバイスの歩留まりや信頼性の向上が図られ
る。
【００２０】なお、本実施例では、３インチのＳｉ基板
を例にとって凸状に加工されたＳｉ基板の反り量を５０
μｍとしたが、上記したように、加工されるＳｉ基板１
の反り量は、平坦なＳｉ基板を使用したときのＧａＡｓ
／Ｓｉ基板の反り量に相当する値に設定される。例え
ば、４インチのＳｉ基板の場合には１００μｍ、５イン
チのＳｉ基板の場合には１５０μｍの反り量に加工する
とよい。
を例にとって凸状に加工されたＳｉ基板の反り量を５０
μｍとしたが、上記したように、加工されるＳｉ基板１
の反り量は、平坦なＳｉ基板を使用したときのＧａＡｓ
／Ｓｉ基板の反り量に相当する値に設定される。例え
ば、４インチのＳｉ基板の場合には１００μｍ、５イン
チのＳｉ基板の場合には１５０μｍの反り量に加工する
とよい。
【００２１】また、本実施例では、Ｓｉ基板上にＧａＡ
ｓ層を成長させる場合について説明したが、これに限定
されるわけではなく、Ｓｉ基板上にＩｎＰやＧａＰ、Ａ
ｌＧａＡｓなどの化合物半導体を成長させる場合にも適
用可能である。
ｓ層を成長させる場合について説明したが、これに限定
されるわけではなく、Ｓｉ基板上にＩｎＰやＧａＰ、Ａ
ｌＧａＡｓなどの化合物半導体を成長させる場合にも適
用可能である。
【００２２】
【発明の効果】本発明によれば、半導体基板上に化合物
半導体層を成長させたときの基板の反り量に相当する量
だけあらかじめ半導体基板を凸状または凹状に加工して
おき、その上に化合物半導体層を成長させるようにした
ので、基板を室温程度にまで冷却すると基板は平坦に戻
るようになり、基板の強度や応力など基板の特性を変え
ることなく、有効に基板を平坦化することができる。
半導体層を成長させたときの基板の反り量に相当する量
だけあらかじめ半導体基板を凸状または凹状に加工して
おき、その上に化合物半導体層を成長させるようにした
ので、基板を室温程度にまで冷却すると基板は平坦に戻
るようになり、基板の強度や応力など基板の特性を変え
ることなく、有効に基板を平坦化することができる。
【００２３】また、あらかじめ半導体基板を加工してお
くだけでよいため、複雑なプロセス制御が不要であり、
比較的容易に平坦な基板を得ることができる。
くだけでよいため、複雑なプロセス制御が不要であり、
比較的容易に平坦な基板を得ることができる。
【００２４】さらに、基板内応力の増大がないことによ
り、半導体基板上に化合物半導体層を最大限まで厚く成
長させることができる。
り、半導体基板上に化合物半導体層を最大限まで厚く成
長させることができる。
【図１】 本実施例を説明するための基板の状態図
【図２】 同じく本実施例を説明するための基板の状態
図
図
１…Ｓｉ基板（半導体基板） ２…Ｓｉ基板裏面 ３…研磨台 ４…Ｓｉ基板表面 ５、６…張り付け用治具 ７…ＧａＡｓ層（化合物半導体層）
Claims (3)
- 【請求項１】 半導体基板を凸状または凹状に加工する
第１工程と、 前記半導体基板の表面上に当該半導体基板と異なる種類
の化合物半導体層を成長させる第２工程と、 を有することを特徴とする半導体基板の製造方法。 - 【請求項２】 前記第１工程は、目標厚さよりも厚めの
半導体基板を用意する工程と、当該半導体基板の一方の
面をその中央部が良く削れるように研磨する工程と、前
記半導体基板の他方の面をその周辺部が良く削れるよう
に研磨する工程とを有することを特徴とする請求項１記
載の半導体基板の製造方法。 - 【請求項３】 前記化合物半導体層の熱膨張係数が前記
半導体基板よりも大きい場合は前記半導体基板を凸状に
加工し、また、前記化合物半導体層の熱膨張係数が前記
半導体基板よりも小さい場合は前記半導体基板を凹状に
加工することを特徴とする請求項１または２記載の半導
体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4270794A JPH07249573A (ja) | 1994-03-14 | 1994-03-14 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4270794A JPH07249573A (ja) | 1994-03-14 | 1994-03-14 | 半導体基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07249573A true JPH07249573A (ja) | 1995-09-26 |
Family
ID=12643548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4270794A Withdrawn JPH07249573A (ja) | 1994-03-14 | 1994-03-14 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07249573A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006278523A (ja) * | 2005-03-28 | 2006-10-12 | Dowa Mining Co Ltd | ウェハ及びその製造方法、並びに半導体基板及びその製造方法 |
| JP2007273814A (ja) * | 2006-03-31 | 2007-10-18 | Furukawa Electric Co Ltd:The | シリコン基板及びその製造方法 |
| JP2008124151A (ja) * | 2006-11-09 | 2008-05-29 | Namiki Precision Jewel Co Ltd | 単結晶基板及び窒化物半導体単結晶の製造方法 |
| JP2009152548A (ja) * | 2007-12-24 | 2009-07-09 | Samsung Electro-Mechanics Co Ltd | 化学気相蒸着用ウェーハ及びこれを製造する方法 |
| JP2010192485A (ja) * | 2009-02-16 | 2010-09-02 | Nichia Corp | 窒化物半導体基板の加工方法 |
| JP2011233766A (ja) * | 2010-04-28 | 2011-11-17 | Disco Abrasive Syst Ltd | 硬質基板の加工方法 |
| JP2016076650A (ja) * | 2014-10-08 | 2016-05-12 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
| WO2018047595A1 (ja) * | 2016-09-07 | 2018-03-15 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法及び半導体デバイスの製造方法 |
| WO2024116506A1 (ja) * | 2022-11-29 | 2024-06-06 | 信越半導体株式会社 | ヘテロエピタキシャル基板の製造方法 |
-
1994
- 1994-03-14 JP JP4270794A patent/JPH07249573A/ja not_active Withdrawn
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006278523A (ja) * | 2005-03-28 | 2006-10-12 | Dowa Mining Co Ltd | ウェハ及びその製造方法、並びに半導体基板及びその製造方法 |
| JP2007273814A (ja) * | 2006-03-31 | 2007-10-18 | Furukawa Electric Co Ltd:The | シリコン基板及びその製造方法 |
| JP2008124151A (ja) * | 2006-11-09 | 2008-05-29 | Namiki Precision Jewel Co Ltd | 単結晶基板及び窒化物半導体単結晶の製造方法 |
| JP2009152548A (ja) * | 2007-12-24 | 2009-07-09 | Samsung Electro-Mechanics Co Ltd | 化学気相蒸着用ウェーハ及びこれを製造する方法 |
| JP2010192485A (ja) * | 2009-02-16 | 2010-09-02 | Nichia Corp | 窒化物半導体基板の加工方法 |
| JP2011233766A (ja) * | 2010-04-28 | 2011-11-17 | Disco Abrasive Syst Ltd | 硬質基板の加工方法 |
| JP2016076650A (ja) * | 2014-10-08 | 2016-05-12 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
| WO2018047595A1 (ja) * | 2016-09-07 | 2018-03-15 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法及び半導体デバイスの製造方法 |
| JP2018041829A (ja) * | 2016-09-07 | 2018-03-15 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法及び半導体デバイスの製造方法 |
| CN109690738A (zh) * | 2016-09-07 | 2019-04-26 | 信越半导体株式会社 | 外延硅晶片的制造方法及半导体器件的制造方法 |
| KR20190045189A (ko) * | 2016-09-07 | 2019-05-02 | 신에쯔 한도타이 가부시키가이샤 | 실리콘에피택셜 웨이퍼의 제조방법 및 반도체 디바이스의 제조방법 |
| US10734220B2 (en) | 2016-09-07 | 2020-08-04 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing silicon epitaxial wafer and method for manufacturing semiconductor device |
| WO2024116506A1 (ja) * | 2022-11-29 | 2024-06-06 | 信越半導体株式会社 | ヘテロエピタキシャル基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4388741B2 (ja) | 半導体薄層の移し換え方法とそれに使用するドナーウエハの製造方法 | |
| EP1130135B1 (en) | Silicon carbide film and method for manufacturing the same | |
| EP0444943B1 (en) | A method of manufacturing a bonded wafer | |
| JPH07249573A (ja) | 半導体基板の製造方法 | |
| JP2557546B2 (ja) | 半導体装置の製造方法 | |
| JP2642645B2 (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
| US6475456B2 (en) | Silicon carbide film and method for manufacturing the same | |
| JP2699359B2 (ja) | 半導体基板の製造方法 | |
| JPH0473930A (ja) | ヘテロエピタキシャル成長用基板 | |
| JPH03250615A (ja) | 接合ウエーハの製造方法 | |
| JPS61225816A (ja) | 化合物半導体装置の製造方法 | |
| JPH0752713B2 (ja) | 化合物半導体の成長方法 | |
| JPH04226031A (ja) | 半導体ウエハの製造方法および該ウエハから成る半導体装置の製造方法 | |
| JPH03265153A (ja) | 誘電体分離基板およびこれを用いた半導体集積回路装置 | |
| JP2563937B2 (ja) | ▲ｉｉｉ▼−▲ｖ▼族化合物半導体結晶基板 | |
| JPH0722122B2 (ja) | 半導体基体の製造方法 | |
| JP2836551B2 (ja) | Ｉｉｉ−ｖ族化合物半導体ウエハ | |
| JP2862018B2 (ja) | 半導体基板 | |
| US6599758B2 (en) | Post-epitaxial thermal oxidation for reducing microsteps on polished semiconductor wafers | |
| JPH05326683A (ja) | Ｓｏｉ基板の製法 | |
| JP3936987B2 (ja) | 被処理体の処理方法 | |
| JP3400085B2 (ja) | 化合物半導体層の形成方法 | |
| JP2769072B2 (ja) | 絶縁層分離基板の製造方法 | |
| JPH06208950A (ja) | 化合物半導体基板の作製方法 | |
| JPS61241911A (ja) | 化合物半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010605 |