JPH0473930A - ヘテロエピタキシャル成長用基板 - Google Patents
ヘテロエピタキシャル成長用基板Info
- Publication number
- JPH0473930A JPH0473930A JP18660590A JP18660590A JPH0473930A JP H0473930 A JPH0473930 A JP H0473930A JP 18660590 A JP18660590 A JP 18660590A JP 18660590 A JP18660590 A JP 18660590A JP H0473930 A JPH0473930 A JP H0473930A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- ruggedness
- heteroepitaxial
- heteroepitaxial growth
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 57
- 239000000463 material Substances 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 abstract description 11
- 238000005488 sandblasting Methods 0.000 abstract description 3
- 238000003486 chemical etching Methods 0.000 abstract description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 12
- 230000007547 defect Effects 0.000 description 6
- 230000003993 interaction Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ヘテロエピタキシャル成長用基板に関し、例
えばSi基板上にGaAsをエピタキシャル成長させる
場合におけるSi基板のようなヘテロエピタキシャル成
長用基板に関する。
えばSi基板上にGaAsをエピタキシャル成長させる
場合におけるSi基板のようなヘテロエピタキシャル成
長用基板に関する。
一灸困二垣迷一
例えば、GaAs等の化合物半導体は、Siの半導体で
は実現できない種々の特徴を備えており、光あるいは高
速デバイスに対する需要は大きい。これに対し、GaA
sウェハに関する大きな問題点は価格が非常に高いとい
うこと、また完全結晶の作成が困難であること、しかも
機械的強度が小さく、もろいために大面積化が難しいと
いう点にある。
は実現できない種々の特徴を備えており、光あるいは高
速デバイスに対する需要は大きい。これに対し、GaA
sウェハに関する大きな問題点は価格が非常に高いとい
うこと、また完全結晶の作成が困難であること、しかも
機械的強度が小さく、もろいために大面積化が難しいと
いう点にある。
このような状況下で、Si基板上にGaAsをエピタキ
シャル成長させる技術が注目されているが、従来のヘテ
ロエピタキシャル成長用基板は、Siを例にとるとその
表面は機械加工の最終工程が表面のミラーポリッシング
加工であることを反映して全面が鏡面になっている。こ
のような基板にこの基板とは異なる物質であるGaAs
をヘテロエピタキシャル成長させた場合、室温での31
の格子定数はa、、 =5.4309人、GaAsの格
子定数はaaaag=5、6533人と、GaAsと3
1との間には格子定数の差が約4%もあり、また熱膨張
係数が違うことにより内部応力が発生する。この内部応
力がエピタキシャル膜固有の臨界値を越える場合にはエ
ピタキシャル膜にクラック等の欠陥が導入されることが
JAppl、Phys、64(12) 15 Dec
1988 P6727−6732に報告されている。
シャル成長させる技術が注目されているが、従来のヘテ
ロエピタキシャル成長用基板は、Siを例にとるとその
表面は機械加工の最終工程が表面のミラーポリッシング
加工であることを反映して全面が鏡面になっている。こ
のような基板にこの基板とは異なる物質であるGaAs
をヘテロエピタキシャル成長させた場合、室温での31
の格子定数はa、、 =5.4309人、GaAsの格
子定数はaaaag=5、6533人と、GaAsと3
1との間には格子定数の差が約4%もあり、また熱膨張
係数が違うことにより内部応力が発生する。この内部応
力がエピタキシャル膜固有の臨界値を越える場合にはエ
ピタキシャル膜にクラック等の欠陥が導入されることが
JAppl、Phys、64(12) 15 Dec
1988 P6727−6732に報告されている。
この格子不整合を緩和するために、Si基板に10”
〜10”cm−”程度のSiもしくは10’ 〜10”
cm−”程度の酸素を加速エネルギ−50〜300ke
V程度でイオン注入し、400〜700℃程度の熱処理
を施して、基板表面近傍に格子欠陥層を形成する方法が
特開昭63−192227号公報に示されている。この
手法はSi基板表面近傍に上記の方法で格子欠陥層を表
面全体もしくは選択的に形成し、その部分で31基板に
欠陥を導入して格子不整合による転位を吸収するもので
ある。
〜10”cm−”程度のSiもしくは10’ 〜10”
cm−”程度の酸素を加速エネルギ−50〜300ke
V程度でイオン注入し、400〜700℃程度の熱処理
を施して、基板表面近傍に格子欠陥層を形成する方法が
特開昭63−192227号公報に示されている。この
手法はSi基板表面近傍に上記の方法で格子欠陥層を表
面全体もしくは選択的に形成し、その部分で31基板に
欠陥を導入して格子不整合による転位を吸収するもので
ある。
が ゛しようとする課
上記したように、表面全体が鏡面になっている基板の上
にヘテロエピタキシャル膜を成長させた場合、前記基板
と前記ヘテロエピタキシャル膜とでは、格子定数、熱膨
張係数が異なることに起因して内部応力が発生し、クラ
ックが生じる。
にヘテロエピタキシャル膜を成長させた場合、前記基板
と前記ヘテロエピタキシャル膜とでは、格子定数、熱膨
張係数が異なることに起因して内部応力が発生し、クラ
ックが生じる。
また基板表面近傍に格子欠陥層を形成する上記手法では
、基板とエピタキシャル膜との間の格子不整合は緩和さ
れるものの、ヘテロエピタキシャル膜の成長時の温度か
ら室温まで冷却する際に、基板とエピタキシャル膜との
熱膨張係数が異なることによって生じる内部応力を解消
することはできず、この内部応力に起因してヘテロエピ
タキシャル膜に転位、クラック等の欠陥が導入されると
いう課題があった。
、基板とエピタキシャル膜との間の格子不整合は緩和さ
れるものの、ヘテロエピタキシャル膜の成長時の温度か
ら室温まで冷却する際に、基板とエピタキシャル膜との
熱膨張係数が異なることによって生じる内部応力を解消
することはできず、この内部応力に起因してヘテロエピ
タキシャル膜に転位、クラック等の欠陥が導入されると
いう課題があった。
本発明は上記した課題に鑑み発明されたものであって、
従来のヘテロエピタキシャル成長用基板に改良を施し、
成長の際のクラックの発生を防止することができるヘテ
ロエピタキシャル成長用基板を提供することを目的とし
ている。
従来のヘテロエピタキシャル成長用基板に改良を施し、
成長の際のクラックの発生を防止することができるヘテ
ロエピタキシャル成長用基板を提供することを目的とし
ている。
課 を”するための FI′L
上記目的を達成するために本発明に係るヘテロエピタキ
シャル成長用基板は、異なる材料のエピタキシャル成長
をその上に行なわせるためのヘテロエピタキシャル成長
用基板において、該基板の表面周辺部に1500〜10
000人程度の凹凸が形成されていることを特徴として
いる。
シャル成長用基板は、異なる材料のエピタキシャル成長
をその上に行なわせるためのヘテロエピタキシャル成長
用基板において、該基板の表面周辺部に1500〜10
000人程度の凹凸が形成されていることを特徴として
いる。
凹
上記した構成のヘテロエピタキシャル成長用基板の上に
ヘテロエピタキシャル膜を成長させた場合、基板表面の
周辺部の凹凸が形成された荒れた面上では良好なヘテロ
エピタキシャル成長は行なわれず、転位等が多数導入さ
れ結晶性の悪いヘテロエピタキシャル膜となる。しかし
ながらこの結晶性の悪い領域では転位が多数存在するた
め内部応力は緩和されている。また転位同士の相互作用
により、転位は動きにくい状態になっている。
ヘテロエピタキシャル膜を成長させた場合、基板表面の
周辺部の凹凸が形成された荒れた面上では良好なヘテロ
エピタキシャル成長は行なわれず、転位等が多数導入さ
れ結晶性の悪いヘテロエピタキシャル膜となる。しかし
ながらこの結晶性の悪い領域では転位が多数存在するた
め内部応力は緩和されている。また転位同士の相互作用
により、転位は動きにくい状態になっている。
一方クラックはヘテロエピタキシャル膜の端面を出発点
として、転位が集合することによって中央部に進んでい
(性質がある。したがって本発明に係るヘテロエピタキ
シャル成長用基板上にヘテロエピタキシャル膜を成長さ
せた場合、ヘテロエピタキシャル膜の端面近傍では転位
により内部応力が緩和され、さらにこれら転位が動きに
くくなっているためクラックが発生しない。
として、転位が集合することによって中央部に進んでい
(性質がある。したがって本発明に係るヘテロエピタキ
シャル成長用基板上にヘテロエピタキシャル膜を成長さ
せた場合、ヘテロエピタキシャル膜の端面近傍では転位
により内部応力が緩和され、さらにこれら転位が動きに
くくなっているためクラックが発生しない。
また基板の中央部は鏡面であるので良好なヘテロエピタ
キシャル成長が行なわれ、品質の良いヘテロエピタキシ
ャル構造が得られる。
キシャル成長が行なわれ、品質の良いヘテロエピタキシ
ャル構造が得られる。
更に本発明に係る基板は基板表面を加工するだけである
のであらゆるヘテロエピタキシャル構造に適応が可能で
ある。
のであらゆるヘテロエピタキシャル構造に適応が可能で
ある。
!施舅
以下、本発明に係る実施例を図面に基づいて説明する。
第3図(a)(b)に示したように[110]方向に2
°オフした直径2インチの(001)Si基板10の表
面の中央部にマスク15を形成し、周辺部だけを露出さ
せてサンドブラスト処理を施し、Si基板10表面の周
辺部に3mm幅で1500〜10000人程度の凹凸1
1を形成した(第3図fc)(d))。尚凹凸11の幅
は3mmに限定されるものではなく、1〜5mm幅程度
であれば差し支えない。Si基板10に凹凸11を形成
する方法としてはサンドブラスト処理の代わりに、KO
Hによるケミカルエツチング処理を施しても同様の効果
を得ることができる。
°オフした直径2インチの(001)Si基板10の表
面の中央部にマスク15を形成し、周辺部だけを露出さ
せてサンドブラスト処理を施し、Si基板10表面の周
辺部に3mm幅で1500〜10000人程度の凹凸1
1を形成した(第3図fc)(d))。尚凹凸11の幅
は3mmに限定されるものではなく、1〜5mm幅程度
であれば差し支えない。Si基板10に凹凸11を形成
する方法としてはサンドブラスト処理の代わりに、KO
Hによるケミカルエツチング処理を施しても同様の効果
を得ることができる。
上記した方法により加工されたSi基板10上に、Ga
AsをMOCVD法により76Torrの雰囲気で、基
板温度450℃の条件下、200人の厚さの第1層を成
長させ、その後基板温度を750℃に上昇させて3μm
の厚さの第2層を成長させた。第1図(a)(b)に示
したようにSi基板10周辺部の凹凸11が形成された
荒れた領域の上に成長したGaAs膜12aには多数の
転位が含まれており、これら転位により内部応力が緩和
され、また転位同士の相互作用により転位が動けず、ク
ラックは発生しなかった。一方Si基板10の表面中央
部の鏡面の部分の上に成長したGaAs膜12の結晶性
は良好なものであった。
AsをMOCVD法により76Torrの雰囲気で、基
板温度450℃の条件下、200人の厚さの第1層を成
長させ、その後基板温度を750℃に上昇させて3μm
の厚さの第2層を成長させた。第1図(a)(b)に示
したようにSi基板10周辺部の凹凸11が形成された
荒れた領域の上に成長したGaAs膜12aには多数の
転位が含まれており、これら転位により内部応力が緩和
され、また転位同士の相互作用により転位が動けず、ク
ラックは発生しなかった。一方Si基板10の表面中央
部の鏡面の部分の上に成長したGaAs膜12の結晶性
は良好なものであった。
多数の試料についてSi基板10表面の周辺部の凹凸1
1の大きさとクラックの本数との関係について調べた結
果を第4図に示した。
1の大きさとクラックの本数との関係について調べた結
果を第4図に示した。
これは上記した方法と同様の方法でSi基板10表面周
囲に形成する凹凸11の粗さだけを変えて作成したヘテ
ロエピタキシャル膜のクラックの本数を数えたものであ
る。この図から分かるように、Si基板10表面の周囲
に形成した凹凸11の粗さが1500人〜10000人
の範囲でクラックが発生しなかった6 本発明は上記したヘテロエピタキシャル膜の形成方法お
よび材料に限定されるものではなく、他の材質のヘテロ
エピタキシャル膜を他の製法で成長させるときにも同様
に本発明に係る基板を使用することができる。
囲に形成する凹凸11の粗さだけを変えて作成したヘテ
ロエピタキシャル膜のクラックの本数を数えたものであ
る。この図から分かるように、Si基板10表面の周囲
に形成した凹凸11の粗さが1500人〜10000人
の範囲でクラックが発生しなかった6 本発明は上記したヘテロエピタキシャル膜の形成方法お
よび材料に限定されるものではなく、他の材質のヘテロ
エピタキシャル膜を他の製法で成長させるときにも同様
に本発明に係る基板を使用することができる。
工藍画
従来のように全鏡面で[110]方向に2°オフした直
径2インチの(001)Si基板10上に実施例と同じ
方法でGaAsをエピタキシャル成長させたところ、第
2図(a)に示したようにSi基板10の周囲で1cm
あたり約40本のクラック13がGaAs膜12に発生
した。
径2インチの(001)Si基板10上に実施例と同じ
方法でGaAsをエピタキシャル成長させたところ、第
2図(a)に示したようにSi基板10の周囲で1cm
あたり約40本のクラック13がGaAs膜12に発生
した。
及■二急上
以上の説明により明らかなように、本発明に係るヘテロ
エピタキシャル成長用基板によれば、該基板の上に成長
するヘテロエピタキシャル膜にクラックの発生がなくな
るので、例えばSi基板上にGaAsをエピタキシャル
成長させたものに作成するデバイスの特性、歩留りを向
上させることができる。
エピタキシャル成長用基板によれば、該基板の上に成長
するヘテロエピタキシャル膜にクラックの発生がなくな
るので、例えばSi基板上にGaAsをエピタキシャル
成長させたものに作成するデバイスの特性、歩留りを向
上させることができる。
第1図(a)は本発明に係るヘテロエピタキシャル成長
用基板を用いてGaAsを成長させた場合の平面図、第
1図(b)は断面図、第2図(a)は従来のヘテロエピ
タキシャル成長用基板を用いた場合の平面図、第2図(
b)は断面図、第3図(a)〜(d)はエピタキシャル
成長用基板表面の処理手順を説明するための図であり(
a)は処理前の平面図、(b)は処理前の断面図、(C
)は処理後の平面図、(d)は処理後の断面図、第4図
は基板表面の周囲に形成した凹凸の粗さとGaAs膜に
発生したクラックの本数との関係を示したグラフである
。 10・・・Si基板 (ヘテロエピタキシャル成長用基板) 11・・・凹凸 特許出願人 : 住友金属工業株式会社代理人 :
弁理士 弁内 龍二第4図 第3図 周囲め徂之(ム) 転
用基板を用いてGaAsを成長させた場合の平面図、第
1図(b)は断面図、第2図(a)は従来のヘテロエピ
タキシャル成長用基板を用いた場合の平面図、第2図(
b)は断面図、第3図(a)〜(d)はエピタキシャル
成長用基板表面の処理手順を説明するための図であり(
a)は処理前の平面図、(b)は処理前の断面図、(C
)は処理後の平面図、(d)は処理後の断面図、第4図
は基板表面の周囲に形成した凹凸の粗さとGaAs膜に
発生したクラックの本数との関係を示したグラフである
。 10・・・Si基板 (ヘテロエピタキシャル成長用基板) 11・・・凹凸 特許出願人 : 住友金属工業株式会社代理人 :
弁理士 弁内 龍二第4図 第3図 周囲め徂之(ム) 転
Claims (1)
- (1)異なる材料のエピタキシャル成長をその上に行な
わせるためのヘテロエピタキシャル成長用基板において
、該基板の表面周辺部に1500〜10000Å程度の
凹凸が形成されていることを特徴とするヘテロエピタキ
シャル成長用基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18660590A JPH0473930A (ja) | 1990-07-13 | 1990-07-13 | ヘテロエピタキシャル成長用基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18660590A JPH0473930A (ja) | 1990-07-13 | 1990-07-13 | ヘテロエピタキシャル成長用基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0473930A true JPH0473930A (ja) | 1992-03-09 |
Family
ID=16191495
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18660590A Pending JPH0473930A (ja) | 1990-07-13 | 1990-07-13 | ヘテロエピタキシャル成長用基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0473930A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004057631A2 (en) * | 2002-08-30 | 2004-07-08 | Amberwave Systems Corporation | Reduction of dislocation pile-up formation during relaxed lattice-mismatched epitaxy |
WO2011161975A1 (ja) * | 2010-06-25 | 2011-12-29 | Dowaエレクトロニクス株式会社 | エピタキシャル成長基板及び半導体装置、エピタキシャル成長方法 |
CN103137656A (zh) * | 2011-12-05 | 2013-06-05 | 三星电子株式会社 | 硅衬底及其制造方法和外延结构及其制造方法 |
CN103578926A (zh) * | 2012-08-09 | 2014-02-12 | 三星电子株式会社 | 半导体缓冲结构、半导体器件和制造半导体器件的方法 |
US8946773B2 (en) | 2012-08-09 | 2015-02-03 | Samsung Electronics Co., Ltd. | Multi-layer semiconductor buffer structure, semiconductor device and method of manufacturing the semiconductor device using the multi-layer semiconductor buffer structure |
EP2559791A4 (en) * | 2010-04-13 | 2015-06-10 | Namiki Precision Jewel Co Ltd | SINGLE CRYSTAL SUBSTRATE, SINGLE CRYSTAL SUBSTRATE USING A CRYSTALLINE FILM, CRYSTALLINE FILM, METHOD FOR PRODUCING THE SINGLE CRYSTAL SUBSTRATE WITH THE CRYSTALLINE FILM, METHOD FOR THE PRODUCTION OF A CRYSTALLINE SUBSTRATE AND METHOD FOR THE PRODUCTION OF AN ELEMENT |
WO2020066544A1 (ja) * | 2018-09-26 | 2020-04-02 | 信越半導体株式会社 | エピタキシャルウェーハの製造方法、エピタキシャル成長用シリコン系基板及びエピタキシャルウェーハ |
CN111719136A (zh) * | 2019-03-21 | 2020-09-29 | 中微半导体设备(上海)股份有限公司 | 一种用于mocvd的基片以及在基片上生长缓冲层的方法 |
JP2021052057A (ja) * | 2019-09-24 | 2021-04-01 | 日亜化学工業株式会社 | 半導体素子の製造方法 |
-
1990
- 1990-07-13 JP JP18660590A patent/JPH0473930A/ja active Pending
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004057631A3 (en) * | 2002-08-30 | 2005-03-10 | Amberwave Systems Corp | Reduction of dislocation pile-up formation during relaxed lattice-mismatched epitaxy |
WO2004057631A2 (en) * | 2002-08-30 | 2004-07-08 | Amberwave Systems Corporation | Reduction of dislocation pile-up formation during relaxed lattice-mismatched epitaxy |
US9105472B2 (en) | 2010-04-13 | 2015-08-11 | Namiki Seimitsu Houseki Kabushiki Kaisha | Single-crystal substrate,single-crystal substrate having crystalline film,crystalline film,method for producing single-crystal substrate having crystalline film,method for producing crystalline substrate,and method for producing element |
EP2559791A4 (en) * | 2010-04-13 | 2015-06-10 | Namiki Precision Jewel Co Ltd | SINGLE CRYSTAL SUBSTRATE, SINGLE CRYSTAL SUBSTRATE USING A CRYSTALLINE FILM, CRYSTALLINE FILM, METHOD FOR PRODUCING THE SINGLE CRYSTAL SUBSTRATE WITH THE CRYSTALLINE FILM, METHOD FOR THE PRODUCTION OF A CRYSTALLINE SUBSTRATE AND METHOD FOR THE PRODUCTION OF AN ELEMENT |
US9006865B2 (en) | 2010-06-25 | 2015-04-14 | Dowa Electronics Materials Co., Ltd. | Epitaxial growth substrate, semiconductor device, and epitaxial growth method |
WO2011161975A1 (ja) * | 2010-06-25 | 2011-12-29 | Dowaエレクトロニクス株式会社 | エピタキシャル成長基板及び半導体装置、エピタキシャル成長方法 |
CN102959682A (zh) * | 2010-06-25 | 2013-03-06 | 同和电子科技有限公司 | 外延生长基板与半导体装置、外延生长方法 |
JPWO2011161975A1 (ja) * | 2010-06-25 | 2013-08-19 | Dowaエレクトロニクス株式会社 | エピタキシャル成長基板及び半導体装置、エピタキシャル成長方法 |
US9422638B2 (en) | 2011-12-05 | 2016-08-23 | Samsung Electronics Co., Ltd. | Silicon substrate including an edge portion, epitaxial structure including the same, and method of manufacturing the silicon substrate |
EP2602810A1 (en) * | 2011-12-05 | 2013-06-12 | Samsung Electronics Co., Ltd. | Silicon substrate, epitaxial structure including the same, and method of manufacturing the silicon substrate |
US20130140567A1 (en) * | 2011-12-05 | 2013-06-06 | Samsung Electronics Co., Ltd. | Silicon substrate, epitaxial structure including the same, and method of manufacturing the silicon substrate |
CN103137656A (zh) * | 2011-12-05 | 2013-06-05 | 三星电子株式会社 | 硅衬底及其制造方法和外延结构及其制造方法 |
EP2696365A3 (en) * | 2012-08-09 | 2014-02-26 | Samsung Electronics Co., Ltd | Semiconductor buffer structure, semiconductor device including the same, and method of manufacturing semiconductor device using semiconductor buffer structure |
US8946773B2 (en) | 2012-08-09 | 2015-02-03 | Samsung Electronics Co., Ltd. | Multi-layer semiconductor buffer structure, semiconductor device and method of manufacturing the semiconductor device using the multi-layer semiconductor buffer structure |
CN103578926A (zh) * | 2012-08-09 | 2014-02-12 | 三星电子株式会社 | 半导体缓冲结构、半导体器件和制造半导体器件的方法 |
US9136430B2 (en) | 2012-08-09 | 2015-09-15 | Samsung Electronics Co., Ltd. | Semiconductor buffer structure, semiconductor device including the same, and method of manufacturing semiconductor device using semiconductor buffer structure |
WO2020066544A1 (ja) * | 2018-09-26 | 2020-04-02 | 信越半導体株式会社 | エピタキシャルウェーハの製造方法、エピタキシャル成長用シリコン系基板及びエピタキシャルウェーハ |
JP2020053513A (ja) * | 2018-09-26 | 2020-04-02 | 信越半導体株式会社 | エピタキシャルウェーハの製造方法、エピタキシャル成長用シリコン系基板及びエピタキシャルウェーハ |
CN111719136A (zh) * | 2019-03-21 | 2020-09-29 | 中微半导体设备(上海)股份有限公司 | 一种用于mocvd的基片以及在基片上生长缓冲层的方法 |
JP2021052057A (ja) * | 2019-09-24 | 2021-04-01 | 日亜化学工業株式会社 | 半導体素子の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3875821B2 (ja) | GaN膜の製造方法 | |
US7646038B2 (en) | Method of fabricating heteroepitaxial microstructures | |
JPH03215934A (ja) | 半導体装置 | |
EP0291346B1 (en) | A laminated structure of compound semiconductors | |
JPH0794420A (ja) | 化合物半導体結晶基板の製造方法 | |
US11479876B2 (en) | Method for producing GaN laminate substrate having front surface which is Ga polarity surface | |
JP3441415B2 (ja) | 半導体結晶の製造方法 | |
JPH0473930A (ja) | ヘテロエピタキシャル成長用基板 | |
WO2003060965A1 (fr) | Plaquette a semi-conducteurs et son procede de fabrication | |
JPH04198095A (ja) | 化合物半導体薄膜成長方法 | |
JPH03284834A (ja) | 半導体装置の製造方法 | |
CN115206785A (zh) | 外延片翘曲度的控制方法及衬底托盘 | |
JPH02237021A (ja) | 半導体装置の製造方法 | |
JP2563937B2 (ja) | ▲iii▼−▲v▼族化合物半導体結晶基板 | |
JPS63291897A (ja) | 単結晶膜の成長方法 | |
US20230402282A1 (en) | Substrate and manufacturing method therefor | |
US20220209064A1 (en) | Epitaxy substrate and epitaxial wafer structure | |
JPS6066811A (ja) | 化合物半導体装置の製造方法 | |
JPH02316A (ja) | Soi基板の形成方法 | |
JPH07273028A (ja) | 半導体基板及びその製造方法 | |
US6482659B2 (en) | Post-epitaxial thermal oxidation for reducing microsteps on polished semiconductor wafers | |
JPH05267175A (ja) | 化合物半導体基板 | |
JPH0532486A (ja) | 化合物半導体基板の製造方法 | |
JPS59171115A (ja) | 半導体装置基板の製造方法 | |
JPH04179219A (ja) | 化合物半導体基板の製造方法 |