JP2862018B2 - 半導体基板 - Google Patents
半導体基板Info
- Publication number
- JP2862018B2 JP2862018B2 JP14864090A JP14864090A JP2862018B2 JP 2862018 B2 JP2862018 B2 JP 2862018B2 JP 14864090 A JP14864090 A JP 14864090A JP 14864090 A JP14864090 A JP 14864090A JP 2862018 B2 JP2862018 B2 JP 2862018B2
- Authority
- JP
- Japan
- Prior art keywords
- substance
- substrate
- film
- length
- inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、GaAs、InPあるいはSiなどの半導体基板お
よび同半導体基板上に形成した単体、化合物あるいは混
晶からなる基板の構造に関する。
よび同半導体基板上に形成した単体、化合物あるいは混
晶からなる基板の構造に関する。
物質の特性は、その物質に掛かっている応力に大きく
依存する。例えば、Si基板上のGaAs膜等は、SiとGaAsの
熱膨張係数差により、GaAs膜に引張り応力が入ってお
り、バンドギャップが応力のないバルクGaAs等より小さ
くなっていることがフォトルミネッセンスの測定等から
知られている。
依存する。例えば、Si基板上のGaAs膜等は、SiとGaAsの
熱膨張係数差により、GaAs膜に引張り応力が入ってお
り、バンドギャップが応力のないバルクGaAs等より小さ
くなっていることがフォトルミネッセンスの測定等から
知られている。
また近年、歪超格子などが使われている。例えばInP
系歪超格子においては、圧縮応力下において、InGaAsP
等の半導体の価電子帯構造を変化させ、有効質量を小さ
くしたりして、高効率のレーザダイオード（LD）が作製
されている。
系歪超格子においては、圧縮応力下において、InGaAsP
等の半導体の価電子帯構造を変化させ、有効質量を小さ
くしたりして、高効率のレーザダイオード（LD）が作製
されている。
他方、上記のGaAs/Si基板の例においては、熱応力の
緩和のために、基板の一部のみに成長させる選択成長が
行われている。
緩和のために、基板の一部のみに成長させる選択成長が
行われている。
この方法により、熱応力を減少させることは可能であ
ったが、単にSi基板の一部に成長させるのみでは、熱応
力を完全にゼロにすることは不可能であった。
ったが、単にSi基板の一部に成長させるのみでは、熱応
力を完全にゼロにすることは不可能であった。
本発明の目的は、熱膨張係数の違いを利用して、目的
とする任意の圧縮あるいは引張り応力を有する膜（物
質）を提供することにある。
とする任意の圧縮あるいは引張り応力を有する膜（物
質）を提供することにある。
上記の課題を解決するために、本発明の半導体基板
は、基板となる第１の物質と、上記第１の物質上に形成
された上記第１の物質とは異なる第２の物質からなる薄
膜と、上記薄膜の一部が上記第１の物質の表面まで除去
された部分に選択成長させた上記第２の物質とは異なる
第３の物質で構成される半導体基板において、上記第２
の物質と上記第１の物質の間で上記第３の物質の近傍が
中空または上記第１、第２、第３の物質とは異なる第４
の物質で構成され、上記中空または第４の物質の長さお
よび上記除去された部分の長さが制御され、上記第３の
物質に加わる応力が制御されたことを特徴とする。
は、基板となる第１の物質と、上記第１の物質上に形成
された上記第１の物質とは異なる第２の物質からなる薄
膜と、上記薄膜の一部が上記第１の物質の表面まで除去
された部分に選択成長させた上記第２の物質とは異なる
第３の物質で構成される半導体基板において、上記第２
の物質と上記第１の物質の間で上記第３の物質の近傍が
中空または上記第１、第２、第３の物質とは異なる第４
の物質で構成され、上記中空または第４の物質の長さお
よび上記除去された部分の長さが制御され、上記第３の
物質に加わる応力が制御されたことを特徴とする。
また、本発明の半導体基板は、基板となる第１の物質
と、上記第１の物質上に形成された上記第１の物質とは
異なる第２の物質からなる薄膜と、上記薄膜の一部が上
記第１の物質の表面まで除去された部分に選択成長させ
た上記第２の物質とは異なる第３の物質で構成される半
導体基板において、上記第２の物質と上記第１の物質の
付着力が上記第３の物質の近傍で弱い部分を有し、上記
弱い部分の長さおよび上記除去された部分の長さが制御
され、上記第３の物質に加わる応力が制御されたことを
特徴とする。
と、上記第１の物質上に形成された上記第１の物質とは
異なる第２の物質からなる薄膜と、上記薄膜の一部が上
記第１の物質の表面まで除去された部分に選択成長させ
た上記第２の物質とは異なる第３の物質で構成される半
導体基板において、上記第２の物質と上記第１の物質の
付着力が上記第３の物質の近傍で弱い部分を有し、上記
弱い部分の長さおよび上記除去された部分の長さが制御
され、上記第３の物質に加わる応力が制御されたことを
特徴とする。
本発明の半導体基板では、上記第２の物質と上記第１
の物質の間で上記第３の物質の近傍を中空または上記第
１、第２、第３の物質とは異なる第４の物質で構成し、
上記中空または第４の物質の長さおよび上記除去された
部分の長さを制御し、あるいは上記第２の物質と上記第
１の物質の付着力が上記第３の物質の近傍で弱い部分を
有し、上記弱い部分の長さおよび上記除去された部分の
長さを制御し、上記第３の物質に加わる応力を制御した
ことにより、所望の応力を有する第３の物質を得ること
ができ、転位密度を低減することができる。
の物質の間で上記第３の物質の近傍を中空または上記第
１、第２、第３の物質とは異なる第４の物質で構成し、
上記中空または第４の物質の長さおよび上記除去された
部分の長さを制御し、あるいは上記第２の物質と上記第
１の物質の付着力が上記第３の物質の近傍で弱い部分を
有し、上記弱い部分の長さおよび上記除去された部分の
長さを制御し、上記第３の物質に加わる応力を制御した
ことにより、所望の応力を有する第３の物質を得ること
ができ、転位密度を低減することができる。
実施例 １ 第１図（ａ）〜（ｅ）は、本発明による実施例１とし
て、Si基板上に圧縮応力を有するGaAs膜を形成する例を
示す工程断面図である。
て、Si基板上に圧縮応力を有するGaAs膜を形成する例を
示す工程断面図である。
まず、Si基板１上の一部に膜厚約1000Åの窒化シリコ
ン（SiNX）膜２を形成する（第１図（ａ））。
ン（SiNX）膜２を形成する（第１図（ａ））。
その後、膜厚約５μｍの酸化シリコン（SiO2）膜３を
形成する（第１図（ｂ））。
形成する（第１図（ｂ））。
その後、SiO2膜３の一部を部分的にエッチングにより
除去し、SiNX膜２を露出させ（第１図（ｃ））、次い
で、SiNX膜２のみを選択的にエッチングにより除去する
（第１図（ｄ））。
除去し、SiNX膜２を露出させ（第１図（ｃ））、次い
で、SiNX膜２のみを選択的にエッチングにより除去する
（第１図（ｄ））。
その後、この部分的に露出したSi基板１上に、気相成
長法によりGaAs膜４を選択成長させる（第１図
（ｅ））。５は中空（空洞）部である。選択成長したGa
As膜４には圧縮の応力が働いていた。次に、第１図
（ｅ）を用いて、圧縮応力が働く理由について説明す
る。第１図（ｅ）に各層の横の長さを示した（l1、l2、
l3）。ここで、l1はエッチング除去前のSiNX膜２、l2は
中空部分５、l3は選択成長したGaAs膜４のそれぞれ横の
長さを示す。選択成長によりこれらは密着しているた
め、l1＝l2×２＋l3となっている。成長温度は630℃で
ある。その後、通常動作させる室温30℃に取り出すと、
各層の長さはそれぞれの熱膨張係数α１、α２、α３に
従って減少する。ここで、α１はSi、α２はSiO2、α３
はGaAsの熱膨張係数を示し、α１＝2.6×10
-6（℃-1）、α２＝0.6×10-6（℃-1）、α３＝5.7×10
-6（℃-1）である。もし仮に、上層のGaAs層、SiO2膜を
下層のSi基板を分離したとする。また、ΔＴを成長温度
と室温との温度差とすると、 上層の長さは、l2×（１−α２×ΔＴ）×２＋l3×
（１−α３×ΔＴ） 下層の長さは、l1×（１−α１×ΔＴ） となり、上層の長さ−下層の長さは、 l2×（−α２×ΔＴ）×２＋l3×（−α３× ΔＴ）−l1×（−α１×ΔＴ） ＝｛α１×l1−（α２×l2×２＋α３×l3）｝×ΔＴ ＝｛2l2（α１−α２）＋l3（α１−α３）｝×ΔＴ となる。Si、SiO2、GaAsの熱膨張係数にはα３＞α１＞
α２の関係があるので、l2とl3を適当に選ぶことによ
り、上層の長さ＞下層の長さの関係を得ることができ
る。この条件において、上層と下層が密着した本実施例
においては、上層が圧縮応力を受け、すなわち、圧縮応
力を有するGaAs層が得られることが理解できる。本実施
例では、l2＝15μｍ、l3＝10μｍである。
長法によりGaAs膜４を選択成長させる（第１図
（ｅ））。５は中空（空洞）部である。選択成長したGa
As膜４には圧縮の応力が働いていた。次に、第１図
（ｅ）を用いて、圧縮応力が働く理由について説明す
る。第１図（ｅ）に各層の横の長さを示した（l1、l2、
l3）。ここで、l1はエッチング除去前のSiNX膜２、l2は
中空部分５、l3は選択成長したGaAs膜４のそれぞれ横の
長さを示す。選択成長によりこれらは密着しているた
め、l1＝l2×２＋l3となっている。成長温度は630℃で
ある。その後、通常動作させる室温30℃に取り出すと、
各層の長さはそれぞれの熱膨張係数α１、α２、α３に
従って減少する。ここで、α１はSi、α２はSiO2、α３
はGaAsの熱膨張係数を示し、α１＝2.6×10
-6（℃-1）、α２＝0.6×10-6（℃-1）、α３＝5.7×10
-6（℃-1）である。もし仮に、上層のGaAs層、SiO2膜を
下層のSi基板を分離したとする。また、ΔＴを成長温度
と室温との温度差とすると、 上層の長さは、l2×（１−α２×ΔＴ）×２＋l3×
（１−α３×ΔＴ） 下層の長さは、l1×（１−α１×ΔＴ） となり、上層の長さ−下層の長さは、 l2×（−α２×ΔＴ）×２＋l3×（−α３× ΔＴ）−l1×（−α１×ΔＴ） ＝｛α１×l1−（α２×l2×２＋α３×l3）｝×ΔＴ ＝｛2l2（α１−α２）＋l3（α１−α３）｝×ΔＴ となる。Si、SiO2、GaAsの熱膨張係数にはα３＞α１＞
α２の関係があるので、l2とl3を適当に選ぶことによ
り、上層の長さ＞下層の長さの関係を得ることができ
る。この条件において、上層と下層が密着した本実施例
においては、上層が圧縮応力を受け、すなわち、圧縮応
力を有するGaAs層が得られることが理解できる。本実施
例では、l2＝15μｍ、l3＝10μｍである。
また、GaAs膜４の転位密度を測定したところ、105cm
-2と高品質膜が得られていた。これは、従来のGaAs/Si
では、引張り応力により、成長温度からの冷却過程にお
いて、106cm-2の転位が導入されていたのに対して、本
実施例においては、圧縮応力となって、その冷却過程の
転位導入が無くなったことによるものである。
-2と高品質膜が得られていた。これは、従来のGaAs/Si
では、引張り応力により、成長温度からの冷却過程にお
いて、106cm-2の転位が導入されていたのに対して、本
実施例においては、圧縮応力となって、その冷却過程の
転位導入が無くなったことによるものである。
実施例 ２ 次に、本発明による実施例２として、InP基板上にInP
膜を形成する例について述べる。第２図は、実施例２の
構造を示す断面図である。
膜を形成する例について述べる。第２図は、実施例２の
構造を示す断面図である。
本実施例の構造は、実施例１において、Si基板の代わ
りにInP基板６を、またGaAs層の代わりにInP膜７を用い
たものであり、その作製工程は実施例１と同じである。
りにInP基板６を、またGaAs層の代わりにInP膜７を用い
たものであり、その作製工程は実施例１と同じである。
実施例１と同様に、上層のInP層７は圧縮応力を受け
ていた。また、この上層のInP層７をInP層で挾まれたIn
GaAs活性層からなるLDのDH（ダブルヘテロ構造）とした
ところ、圧縮応力を受けたことによりキャリヤの寿命が
長くなり、その発光強度は増加していた。
ていた。また、この上層のInP層７をInP層で挾まれたIn
GaAs活性層からなるLDのDH（ダブルヘテロ構造）とした
ところ、圧縮応力を受けたことによりキャリヤの寿命が
長くなり、その発光強度は増加していた。
実施例 ３ 第３図は、実施例３の構造を示す断面図である。実施
例１、２では、Si基板１とSiO2膜３の間に中空部５を設
けていた。本実施例においては、この中空部を軟化温度
の低い（400℃）低融点ガラス８を用いた。作製工程
は、SiNX膜の代わりに低融点ガラス８を用い、ほぼ実施
例１と同様であるが、実施例１におけるSiNX膜除去の工
程は省略した。
例１、２では、Si基板１とSiO2膜３の間に中空部５を設
けていた。本実施例においては、この中空部を軟化温度
の低い（400℃）低融点ガラス８を用いた。作製工程
は、SiNX膜の代わりに低融点ガラス８を用い、ほぼ実施
例１と同様であるが、実施例１におけるSiNX膜除去の工
程は省略した。
本実施例の場合においても、冷却過程での熱膨張係数
差により生じる歪は、低融点ガラス８に吸収され、GaAs
層４には圧縮応力が働き、実施例１と同様の効果があっ
た。本実施例の場合、低融点ガラスの選択エッチングの
工程を省略できる利点がある。さらには、最終形態にお
いて中空部の無い、従って、信頼性の高い基板が作製で
きるという利点がある。
差により生じる歪は、低融点ガラス８に吸収され、GaAs
層４には圧縮応力が働き、実施例１と同様の効果があっ
た。本実施例の場合、低融点ガラスの選択エッチングの
工程を省略できる利点がある。さらには、最終形態にお
いて中空部の無い、従って、信頼性の高い基板が作製で
きるという利点がある。
実施例 ４ 第４図（ａ）〜（ｄ）は、実施例４の工程断面図であ
る。
る。
まず、InP基板６上の一部にSiO2膜３′をArスパッタ
無しの条件でつける（第４図（ａ））。
無しの条件でつける（第４図（ａ））。
その上に、今度はArスパッタを行い、InP基板６の表
面処理をしながらSiO2膜３をつける（第４図（ｂ））。
このようにして形成すると、後で示すように付着力が強
くなる。
面処理をしながらSiO2膜３をつける（第４図（ｂ））。
このようにして形成すると、後で示すように付着力が強
くなる。
次に、前の実施例と同様に、SiO2膜３の一部をエッチ
ングする（第４図（ｃ））。できあがったSiO2膜は、全
て同一の膜であるが、InP基板６との界面を考えると、
図中、細線で示した箇所と太線で示した箇所の付着力が
異なっている（太線の方が付着力が強い）。
ングする（第４図（ｃ））。できあがったSiO2膜は、全
て同一の膜であるが、InP基板６との界面を考えると、
図中、細線で示した箇所と太線で示した箇所の付着力が
異なっている（太線の方が付着力が強い）。
次に、この部分的に露出したInP基板６上にInP膜７を
選択成長させる。
選択成長させる。
このようにすると、InPの成長温度（650℃）において
は、Arスパッタ無しの箇所（細線）はSiO2膜３とInP基
板６との間の結合が切れる。太線の箇所は結合したまま
である。
は、Arスパッタ無しの箇所（細線）はSiO2膜３とInP基
板６との間の結合が切れる。太線の箇所は結合したまま
である。
応力などの結果は実施例２と同じである。また、でき
上がった構造は、普通の選択成長の場合と同じである。
上がった構造は、普通の選択成長の場合と同じである。
以上、本発明を前記実施例に基づいて具体的に説明し
たが、本発明は前記実施例に限定されるものではなく、
その要旨を逸脱しない範囲において種々変更可能である
ことは勿論である。例えば本発明は、上記実施例の他、
ZnSSe/Si、GaP/Si、InP/Si、AlGaAs/Si、InGaAsP/Si、G
aAs/Geなどの、単結晶基板上のIII−Ｖ（II−VI）化合
物半導体あるいはIII−Ｖ（II−VI）混晶半導体におい
ても同様の効果が得られる。また、ZnSSe/GaAsなどの族
の異なるヘテロエピ基板、AlGaAs/GaAs、InGaAsP/InPな
どの同族ヘテロエピ基板においても同様の効果が得られ
る。GaAs/GaAs、InP/InPなどのホモエピにおいても、圧
縮応力を有するGaAs膜、InP膜が得られることは勿論の
こと、歪InP層デバイス、歪GaAs層デバイスなどに応用
できるなどの効果を有する。
たが、本発明は前記実施例に限定されるものではなく、
その要旨を逸脱しない範囲において種々変更可能である
ことは勿論である。例えば本発明は、上記実施例の他、
ZnSSe/Si、GaP/Si、InP/Si、AlGaAs/Si、InGaAsP/Si、G
aAs/Geなどの、単結晶基板上のIII−Ｖ（II−VI）化合
物半導体あるいはIII−Ｖ（II−VI）混晶半導体におい
ても同様の効果が得られる。また、ZnSSe/GaAsなどの族
の異なるヘテロエピ基板、AlGaAs/GaAs、InGaAsP/InPな
どの同族ヘテロエピ基板においても同様の効果が得られ
る。GaAs/GaAs、InP/InPなどのホモエピにおいても、圧
縮応力を有するGaAs膜、InP膜が得られることは勿論の
こと、歪InP層デバイス、歪GaAs層デバイスなどに応用
できるなどの効果を有する。
上記のように、本発明の半導体基板によれば、基板上
に圧縮応力のかかったあるいは引張り応力の減少した所
望の膜が得られ、低転位密度の高品質膜が得られる。
に圧縮応力のかかったあるいは引張り応力の減少した所
望の膜が得られ、低転位密度の高品質膜が得られる。
第１図（ａ）〜（ｅ）は、本発明の実施例１の半導体基
板を示す工程断面図、第２図は、実施例２の半導体基板
を示す断面図、第３図は、実施例３の半導体基板を示す
断面図、第４図（ａ）〜（ｄ）は、実施例４の半導体基
板を示す工程断面図である。 １……Si基板 ２……SiNX膜 ３……SiO2膜 ４……GaAs膜 ５……中空部 ６……InP基板 ７……InP膜 ８……低融点ガラス
板を示す工程断面図、第２図は、実施例２の半導体基板
を示す断面図、第３図は、実施例３の半導体基板を示す
断面図、第４図（ａ）〜（ｄ）は、実施例４の半導体基
板を示す工程断面図である。 １……Si基板 ２……SiNX膜 ３……SiO2膜 ４……GaAs膜 ５……中空部 ６……InP基板 ７……InP膜 ８……低融点ガラス
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/20 H01L 21/205
Claims (2)
- 【請求項１】基板となる第１の物質と、上記第１の物質
上に形成された上記第１の物質とは異なる第２の物質か
らなる薄膜と、上記薄膜の一部が上記第１の物質の表面
まで除去された部分に選択成長させた上記第２の物質と
は異なる第３の物質で構成される半導体基板において、
上記第２の物質と上記第１の物質の間で上記第３の物質
の近傍が中空または上記第１、第２、第３の物質とは異
なる第４の物質で構成され、上記中空または第４の物質
の長さおよび上記除去された部分の長さが制御され、上
記第３の物質に加わる応力が制御されたことを特徴とす
る半導体基板。 - 【請求項２】基板となる第１の物質と、上記第１の物質
上に形成された上記第１の物質とは異なる第２の物質か
らなる薄膜と、上記薄膜の一部が上記第１の物質の表面
まで除去された部分に選択成長させた上記第２の物質と
は異なる第３の物質で構成される半導体基板において、
上記第２の物質と上記第１の物質の付着力が上記第３の
物質の近傍で弱い部分を有し、上記弱い部分の長さおよ
び上記除去された部分の長さが制御され、上記第３の物
質に加わる応力が制御されたことを特徴とする半導体基
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14864090A JP2862018B2 (ja) | 1990-06-08 | 1990-06-08 | 半導体基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14864090A JP2862018B2 (ja) | 1990-06-08 | 1990-06-08 | 半導体基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0444219A JPH0444219A (ja) | 1992-02-14 |
| JP2862018B2 true JP2862018B2 (ja) | 1999-02-24 |
Family
ID=15457316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14864090A Expired - Fee Related JP2862018B2 (ja) | 1990-06-08 | 1990-06-08 | 半導体基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2862018B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6123452B2 (ja) * | 2013-04-19 | 2017-05-10 | 富士通株式会社 | Ｇｅ系ナノワイヤ光素子及びその製造方法 |
-
1990
- 1990-06-08 JP JP14864090A patent/JP2862018B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0444219A (ja) | 1992-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6146457A (en) | Thermal mismatch compensation to produce free standing substrates by epitaxial deposition | |
| US5272105A (en) | Method of manufacturing an heteroepitaxial semiconductor structure | |
| CA2321118C (en) | Methods of fabricating gallium nitride semiconductor layers by lateral overgrowth through masks, and gallium nitride semiconductor structures fabricated thereby | |
| JP3114809B2 (ja) | 半導体装置 | |
| JP2862018B2 (ja) | 半導体基板 | |
| JPH07283487A (ja) | 半導体装置及びその製造方法 | |
| JPH07249573A (ja) | 半導体基板の製造方法 | |
| JPH07147461A (ja) | 半導体装置およびその製造方法 | |
| JPH0294663A (ja) | 半導体装置およびその製造方法 | |
| JPH0752713B2 (ja) | 化合物半導体の成長方法 | |
| JP2706592B2 (ja) | 結晶基板の製造方法 | |
| KR100359739B1 (ko) | 이종 단결정박막의 접합 및 덧성장방법 | |
| JPH0963951A (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
| JP2691667B2 (ja) | 光半導体素子およびその製造方法 | |
| JP7074038B2 (ja) | 半導体層の形成方法 | |
| JP2690769B2 (ja) | 化合物半導体基板の製造方法 | |
| JP2802439B2 (ja) | 半導体基板 | |
| JP2845551B2 (ja) | 結晶基板およびその製造方法 | |
| JP2527227B2 (ja) | 半導体装置及びその製造方法 | |
| JPH06349692A (ja) | 半導体装置及びその製造方法 | |
| JP2779954B2 (ja) | 半導体基板の製造方法 | |
| JPH0334531A (ja) | 半導体基板 | |
| JPH05175144A (ja) | 半導体装置およびその製造方法 | |
| JP3609840B2 (ja) | 半導体発光素子の製造方法 | |
| WO2020230317A1 (ja) | 半導体積層構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |