JP2836551B2 - Ｉｉｉ−ｖ族化合物半導体ウエハ - Google Patents
Ｉｉｉ−ｖ族化合物半導体ウエハInfo
- Publication number
- JP2836551B2 JP2836551B2 JP7297082A JP29708295A JP2836551B2 JP 2836551 B2 JP2836551 B2 JP 2836551B2 JP 7297082 A JP7297082 A JP 7297082A JP 29708295 A JP29708295 A JP 29708295A JP 2836551 B2 JP2836551 B2 JP 2836551B2
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- semiconductor wafer
- wafer
- iii
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】この発明は、ＩＩＩ−Ｖ族化
合物半導体ウエハに関するものであり、特に、ＶＰＥ
（気相エピタキシャル成長）法によりエピタキシャル層
を形成する場合に利用されるＩＩＩ−Ｖ族化合物半導体
ウエハに関するものである。
合物半導体ウエハに関するものであり、特に、ＶＰＥ
（気相エピタキシャル成長）法によりエピタキシャル層
を形成する場合に利用されるＩＩＩ−Ｖ族化合物半導体
ウエハに関するものである。
【０００２】
【従来の技術】従来、ＧａＡｓまたはＩｎＰ等からなる
ＩＩＩ−Ｖ族化合物半導体ウエハは、光通信用に使用さ
れるフォトダイオードまたは整流素子としてのショット
キバリアダイオード等の製造に利用されている。
ＩＩＩ−Ｖ族化合物半導体ウエハは、光通信用に使用さ
れるフォトダイオードまたは整流素子としてのショット
キバリアダイオード等の製造に利用されている。
【０００３】フォトダイオードとしては、たとえば、Ｉ
ｎＰ基板を用い、この上にクロライド気相合成法により
エピタキシャル層を形成した、ＩｎＰフォトダイオード
（以下、「ＰＩＮ−ＰＤ」と表わす）が実用化されてい
る。このようなＰＩＮ−ＰＤの製造においては、通常
は、直径２”φで成長させたＩｎＰウエハを矩形に切り
出した後デバイスプロセスに投入しているが、最近で
は、コストダウンを図るために、直径２”φの円形のま
まプロセスに投入するケースも増加してきた。
ｎＰ基板を用い、この上にクロライド気相合成法により
エピタキシャル層を形成した、ＩｎＰフォトダイオード
（以下、「ＰＩＮ−ＰＤ」と表わす）が実用化されてい
る。このようなＰＩＮ−ＰＤの製造においては、通常
は、直径２”φで成長させたＩｎＰウエハを矩形に切り
出した後デバイスプロセスに投入しているが、最近で
は、コストダウンを図るために、直径２”φの円形のま
まプロセスに投入するケースも増加してきた。
【０００４】また、ショットキバリアダイオードとして
は、たとえばＧａＡｓ基板を用い、この上にクロライド
気相合成法によりエピタキシャル層を形成した、ＧａＡ
ｓショットキバリアダイオード（以下、「Ｐ−ＳＢＤ」
と表わす）が開発されている。このＰ−ＳＢＤは、従来
のＳｉ素子と比較して優れた性質を有しているため、そ
の実用化が開始されている。
は、たとえばＧａＡｓ基板を用い、この上にクロライド
気相合成法によりエピタキシャル層を形成した、ＧａＡ
ｓショットキバリアダイオード（以下、「Ｐ−ＳＢＤ」
と表わす）が開発されている。このＰ−ＳＢＤは、従来
のＳｉ素子と比較して優れた性質を有しているため、そ
の実用化が開始されている。
【０００５】一方、このような素子に利用される化合物
半導体ウエハにおいては、デバイスプロセス中のハンド
リングまたは位置合わせの際におけるウエハの欠けや割
れの防止等のため、従来より、ウエハの両主面と端面と
の間に、面取り部を形成することが行なわれている。
半導体ウエハにおいては、デバイスプロセス中のハンド
リングまたは位置合わせの際におけるウエハの欠けや割
れの防止等のため、従来より、ウエハの両主面と端面と
の間に、面取り部を形成することが行なわれている。
【０００６】このような面取り部の形成方法に関して
は、たとえば、実開昭５８−１０３１４４号公報には、
ＧａＡｓウエハにおいて、面取り部を所定の形状に形成
することにより、鏡面研磨時の引っ掻き傷や、工程間移
動の際の欠けを防止する技術が開示されている。
は、たとえば、実開昭５８−１０３１４４号公報には、
ＧａＡｓウエハにおいて、面取り部を所定の形状に形成
することにより、鏡面研磨時の引っ掻き傷や、工程間移
動の際の欠けを防止する技術が開示されている。
【０００７】また、特開平６−６１２０１号公報には、
シリコン基板において、面取り部を所定の形状に形成す
ることにより、エッジクラウンの発生を防止する技術が
開示されている。
シリコン基板において、面取り部を所定の形状に形成す
ることにより、エッジクラウンの発生を防止する技術が
開示されている。
【０００８】
【発明が解決しようとする課題】しかしながら、上述の
ＰＩＮ−ＰＤの製造においては、ウエハを円形のままプ
ロセスに投入した場合、プロセス投入後の諸工程におい
て、ウエハの割れが多発するという問題が生じた。この
ようなウエハの割れが発生する工程としては、たとえ
ば、不純物導入のための拡散工程や、膜形成のための熱
ＣＶＤ等の加熱工程や、異物除去のための超音波洗浄の
ような機械的ダメージを与える工程が挙げられる。
ＰＩＮ−ＰＤの製造においては、ウエハを円形のままプ
ロセスに投入した場合、プロセス投入後の諸工程におい
て、ウエハの割れが多発するという問題が生じた。この
ようなウエハの割れが発生する工程としては、たとえ
ば、不純物導入のための拡散工程や、膜形成のための熱
ＣＶＤ等の加熱工程や、異物除去のための超音波洗浄の
ような機械的ダメージを与える工程が挙げられる。
【０００９】また、上述のＰ−ＳＢＤの製造において
も、プロセス投入後の諸工程、例えばフォトマスク合わ
せ工程などにおいて、ウエハの割れが多発し、デバイス
製品の製造が不可能になるという同様の問題が生じてい
た。
も、プロセス投入後の諸工程、例えばフォトマスク合わ
せ工程などにおいて、ウエハの割れが多発し、デバイス
製品の製造が不可能になるという同様の問題が生じてい
た。
【００１０】この発明の目的は、上述の問題点を解決
し、素子製造のプロセスにおける割れの発生が防止され
た、ＩＩＩ−Ｖ族化合物半導体ウエハを提供することに
ある。
し、素子製造のプロセスにおける割れの発生が防止され
た、ＩＩＩ−Ｖ族化合物半導体ウエハを提供することに
ある。
【００１１】
【課題を解決するための手段】請求項１の発明によるＩ
ＩＩ−Ｖ族化合物半導体ウエハは、２つの主面と端面と
の間に面取り部が形成されたＩＩＩ−Ｖ族化合物半導体
ウエハであって、ウエハをその厚さ方向に切断する面指
数｛０１１｝断面上に現われる４つの面取り部の少なく
とも１つの外形輪郭線上において、面指数｛３１１｝〜
｛３３１｝の範囲にある面取り部の長さをＬとすると、
０＜Ｌ≦１５０μｍであることを特徴としている。
ＩＩ−Ｖ族化合物半導体ウエハは、２つの主面と端面と
の間に面取り部が形成されたＩＩＩ−Ｖ族化合物半導体
ウエハであって、ウエハをその厚さ方向に切断する面指
数｛０１１｝断面上に現われる４つの面取り部の少なく
とも１つの外形輪郭線上において、面指数｛３１１｝〜
｛３３１｝の範囲にある面取り部の長さをＬとすると、
０＜Ｌ≦１５０μｍであることを特徴としている。
【００１２】なお、本明細書において、面指数｛ｈｋ
ｌ｝は、面（ｈｋｌ）およびそれと結晶学的同価な面の
全体を表わす。たとえば、｛１１１｝は、（１１１）、
（−１１１）、（１−１１）、（１１−１）の４格子面
の総称である。
ｌ｝は、面（ｈｋｌ）およびそれと結晶学的同価な面の
全体を表わす。たとえば、｛１１１｝は、（１１１）、
（−１１１）、（１−１１）、（１１−１）の４格子面
の総称である。
【００１３】また、本明細書において、面指数｛３１
１｝〜｛３３１｝の範囲にある面取り部の長さＬとは、
以下のように定義される。
１｝〜｛３３１｝の範囲にある面取り部の長さＬとは、
以下のように定義される。
【００１４】図３は、面方位が（１００）の面を有する
ＩＩＩ−Ｖ族化合物半導体ウエハの一例を、その厚さ方
向に切断してなる面指数（０１−１）の部分断面図であ
る。図３を参照して、このように面取り部３が完全に球
面状に形成された場合には、長さＬは、ウエハ１の外形
輪郭線上の点Ｐと点Ｑ間の曲線の長さとなる。ここで、
点Ｐは、外形輪郭線と（３１１）Ａ面の法線である［３
１１］軸との交点であり、点Ｑは、外形輪郭線と（３３
１）Ａ面の法線である［３３１］軸との交点である。
ＩＩＩ−Ｖ族化合物半導体ウエハの一例を、その厚さ方
向に切断してなる面指数（０１−１）の部分断面図であ
る。図３を参照して、このように面取り部３が完全に球
面状に形成された場合には、長さＬは、ウエハ１の外形
輪郭線上の点Ｐと点Ｑ間の曲線の長さとなる。ここで、
点Ｐは、外形輪郭線と（３１１）Ａ面の法線である［３
１１］軸との交点であり、点Ｑは、外形輪郭線と（３３
１）Ａ面の法線である［３３１］軸との交点である。
【００１５】なお、このように面取り部が完全に球面状
に形成された場合には、Ｌが４０μｍ≦Ｌ≦１５０μｍ
となることは、曲率半径Ｒに換算すると、０．０３ｍｍ
≦Ｒ≦０．１７ｍｍとなる。
に形成された場合には、Ｌが４０μｍ≦Ｌ≦１５０μｍ
となることは、曲率半径Ｒに換算すると、０．０３ｍｍ
≦Ｒ≦０．１７ｍｍとなる。
【００１６】また、図４は、化合物半導体ウエハの他の
例をその厚さ方向に切断してなる面指数（０１−１）の
部分断面図である。図４を参照して、このように面取り
部１３が複数の平面の組合せにより形成された場合に
は、長さＬは、たとえば面指数（０１−１）断面上に現
われる（３１１）Ａ面の長さＬ1 と（１１１）Ａ面の長
さＬ2 と（３３１）Ａ面の長さＬ3 との和となる。
例をその厚さ方向に切断してなる面指数（０１−１）の
部分断面図である。図４を参照して、このように面取り
部１３が複数の平面の組合せにより形成された場合に
は、長さＬは、たとえば面指数（０１−１）断面上に現
われる（３１１）Ａ面の長さＬ1 と（１１１）Ａ面の長
さＬ2 と（３３１）Ａ面の長さＬ3 との和となる。
【００１７】さらに、｛１００｝面を有するウエハをそ
の厚さ方向に切断する面指数｛０１１｝断面上には、図
３または図４に示すような面取り部が、左右上下対称的
に合計４つ現われることになるが、本発明によれば、こ
れらのうち少なくとも１つの面取り部において、Ｌが上
述の範囲となればよい。もっとも、４つの面取り部の全
てにおいて、Ｌが上述の範囲となることが最も好まし
い。
の厚さ方向に切断する面指数｛０１１｝断面上には、図
３または図４に示すような面取り部が、左右上下対称的
に合計４つ現われることになるが、本発明によれば、こ
れらのうち少なくとも１つの面取り部において、Ｌが上
述の範囲となればよい。もっとも、４つの面取り部の全
てにおいて、Ｌが上述の範囲となることが最も好まし
い。
【００１８】請求項２の発明によるＩＩＩ−Ｖ族化合物
半導体ウエハは、請求項１の発明において、長さＬは、
４０μｍ≦Ｌ≦１５０μｍであることを特徴としてい
る。Ｌが４０μｍより小さくなると、ウエハのチッピン
グや欠け等の不良が発生する可能性が高まるからであ
る。
半導体ウエハは、請求項１の発明において、長さＬは、
４０μｍ≦Ｌ≦１５０μｍであることを特徴としてい
る。Ｌが４０μｍより小さくなると、ウエハのチッピン
グや欠け等の不良が発生する可能性が高まるからであ
る。
【００１９】請求項３の発明によるＩＩＩ−Ｖ族化合物
半導体ウエハは、請求項１または請求項２の発明におい
て、半導体ウエハの厚さは、２００μｍ以上であること
を特徴としている。
半導体ウエハは、請求項１または請求項２の発明におい
て、半導体ウエハの厚さは、２００μｍ以上であること
を特徴としている。
【００２０】請求項４の発明によるＩＩＩ−Ｖ族化合物
半導体ウエハは、請求項１〜請求項３のいずれかの発明
において、半導体ウエハは、ＧａＡｓおよびＩｎＰから
なる群から選ばれるＩＩＩ−Ｖ族化合物半導体からなる
ことを特徴としている。
半導体ウエハは、請求項１〜請求項３のいずれかの発明
において、半導体ウエハは、ＧａＡｓおよびＩｎＰから
なる群から選ばれるＩＩＩ−Ｖ族化合物半導体からなる
ことを特徴としている。
【００２１】請求項５の発明によるＩＩＩ−Ｖ族化合物
半導体ウエハは、２つの主面と端面との間に面取り部が
形成されたＩＩＩ−Ｖ族化合物からなる基材と、基材の
全外表面上に形成されたエピタキシャル層とを備えたＩ
ＩＩ−Ｖ族化合物半導体ウエハであって、基材をその厚
さ方向に切断する面指数｛０１１｝断面上に現われる４
つの面取り部の少なくとも１つの外形輪郭線上におい
て、面指数｛３１１｝〜｛３３１｝の範囲にある面取り
部の長さをＬとすると、０＜Ｌ≦１５０μｍであること
を特徴としている。
半導体ウエハは、２つの主面と端面との間に面取り部が
形成されたＩＩＩ−Ｖ族化合物からなる基材と、基材の
全外表面上に形成されたエピタキシャル層とを備えたＩ
ＩＩ−Ｖ族化合物半導体ウエハであって、基材をその厚
さ方向に切断する面指数｛０１１｝断面上に現われる４
つの面取り部の少なくとも１つの外形輪郭線上におい
て、面指数｛３１１｝〜｛３３１｝の範囲にある面取り
部の長さをＬとすると、０＜Ｌ≦１５０μｍであること
を特徴としている。
【００２２】請求項６の発明によるＩＩＩ−Ｖ族化合物
半導体ウエハは、請求項５の発明において、長さＬは、
４０μｍ≦Ｌ≦１５０μｍであることを特徴としてい
る。
半導体ウエハは、請求項５の発明において、長さＬは、
４０μｍ≦Ｌ≦１５０μｍであることを特徴としてい
る。
【００２３】請求項７の発明によるＩＩＩ−Ｖ族化合物
半導体ウエハは、請求項５または請求項６の発明におい
て、基材の厚さは、２００μｍ以上であることを特徴と
している。
半導体ウエハは、請求項５または請求項６の発明におい
て、基材の厚さは、２００μｍ以上であることを特徴と
している。
【００２４】請求項８の発明によるＩＩＩ−Ｖ族化合物
半導体ウエハは、請求項５〜請求項７のいずれかの発明
において、基材は、ＧａＡｓおよびＩｎＰからなる群か
ら選ばれるＩＩＩ−Ｖ族化合物半導体からなることを特
徴としている。
半導体ウエハは、請求項５〜請求項７のいずれかの発明
において、基材は、ＧａＡｓおよびＩｎＰからなる群か
ら選ばれるＩＩＩ−Ｖ族化合物半導体からなることを特
徴としている。
【００２５】発明者らは、上述したプロセス中のウエハ
の割れの発生を防止すべく、まず、その原因を究明する
ための研究を行なった。その結果、たとえばＧａＡｓウ
エハにおいては、ＧａＡｓ基材の周縁部（チャンファ
部）の特定位置でエピタキシャル層が異常成長を起こ
し、この部分において、特にウエハの割れが多発するこ
とを見出した。
の割れの発生を防止すべく、まず、その原因を究明する
ための研究を行なった。その結果、たとえばＧａＡｓウ
エハにおいては、ＧａＡｓ基材の周縁部（チャンファ
部）の特定位置でエピタキシャル層が異常成長を起こ
し、この部分において、特にウエハの割れが多発するこ
とを見出した。
【００２６】図６は、従来のＧａＡｓエピタキシャルウ
エハの一例の構造を示す部分断面図である。図６を参照
して、このウエハにおいては、ＧａＡｓ基材１の全外周
面上にエピタキシャル層２が形成されているが、ＧａＡ
ｓ基材１のチャンファ部の一部上のエピタキシャル層２
の部分２Ｘ，２Ｙにおいては、エピタキシャル層２が異
常成長を起こし、厚みが厚くなっている。一方、部分２
Ｚにおいては、逆にエピタキシャル層２の厚みが薄くな
っている。
エハの一例の構造を示す部分断面図である。図６を参照
して、このウエハにおいては、ＧａＡｓ基材１の全外周
面上にエピタキシャル層２が形成されているが、ＧａＡ
ｓ基材１のチャンファ部の一部上のエピタキシャル層２
の部分２Ｘ，２Ｙにおいては、エピタキシャル層２が異
常成長を起こし、厚みが厚くなっている。一方、部分２
Ｚにおいては、逆にエピタキシャル層２の厚みが薄くな
っている。
【００２７】このようにエピタキシャル層２の厚さが部
分的に相違するウエハをデバイス工程に投入すると、異
常成長を起こした部分からクラックが生じ、プロセス中
のウエハの割れの原因となることがわかった。
分的に相違するウエハをデバイス工程に投入すると、異
常成長を起こした部分からクラックが生じ、プロセス中
のウエハの割れの原因となることがわかった。
【００２８】そこで、次に、ＧａＡｓ基材上において、
エピタキシャル層が異常成長しやすい部分の特定を行な
ったところ、特に、基材の（１００）面で、異常成長が
起こりやすいことを確認した。
エピタキシャル層が異常成長しやすい部分の特定を行な
ったところ、特に、基材の（１００）面で、異常成長が
起こりやすいことを確認した。
【００２９】図５は、ＧａＡｓ基材上にエピタキシャル
層を成長させる場合において、｛１００｝面からの基板
面方位とエピタキシャル層の成長速度との関係を示す図
である。図５において、横軸は基板の（１００）面から
の角度（°）を示し、縦軸は成長速度（μｍ／時間）を
示している。
層を成長させる場合において、｛１００｝面からの基板
面方位とエピタキシャル層の成長速度との関係を示す図
である。図５において、横軸は基板の（１００）面から
の角度（°）を示し、縦軸は成長速度（μｍ／時間）を
示している。
【００３０】図５を参照して、ＧａＡｓ基板の（１１
１）Ａ面および（１１１）Ｂ面における成長速度は、基
板の主面である（１００）面における成長速度と大きく
相違していることがわかる。特に、（１１１）Ａ面での
成長速度は、（１００）面での成長速度の３倍近くにな
っている。このようなエピタキシャル層の成長速度の面
方位依存性により、前述したウエハのチャンファ部にお
けるエピタキシャル層の異常成長が生じるものと考えら
れる。
１）Ａ面および（１１１）Ｂ面における成長速度は、基
板の主面である（１００）面における成長速度と大きく
相違していることがわかる。特に、（１１１）Ａ面での
成長速度は、（１００）面での成長速度の３倍近くにな
っている。このようなエピタキシャル層の成長速度の面
方位依存性により、前述したウエハのチャンファ部にお
けるエピタキシャル層の異常成長が生じるものと考えら
れる。
【００３１】一方、ＩｎＰエピタキシャルウエハについ
ても、上述したＧａＡｓエピタキシャルウエハと同様の
原因によりプロセス中のウエハの割れが多発すると考え
られるが、ＩｎＰエピタキシャルウエハにおいては、こ
の他に以下のような特有の原因も考えられる。
ても、上述したＧａＡｓエピタキシャルウエハと同様の
原因によりプロセス中のウエハの割れが多発すると考え
られるが、ＩｎＰエピタキシャルウエハにおいては、こ
の他に以下のような特有の原因も考えられる。
【００３２】すなわち、ＩｎＰエピタキシャルウエハ
は、通常、ＩｎＰ基材上に、ＩｎＰエピタキシャル層、
ＩｎＧａＡｓエピタキシャル層およびＩｎＰエピタキシ
ャル層が順に形成されて構成される。したがって、Ｉｎ
ＧａＡｓとＩｎＰとの格子定数と熱膨張係数の違いによ
り、熱履歴を与えた際にエピタキシャルウエハに熱応力
がかかることになる。その結果、このように応力のかか
った部分で、基材の転位を核としてクラックが発生する
が、このクラックが、前述の異常成長部分での割れの発
生を促進させると考えられる。
は、通常、ＩｎＰ基材上に、ＩｎＰエピタキシャル層、
ＩｎＧａＡｓエピタキシャル層およびＩｎＰエピタキシ
ャル層が順に形成されて構成される。したがって、Ｉｎ
ＧａＡｓとＩｎＰとの格子定数と熱膨張係数の違いによ
り、熱履歴を与えた際にエピタキシャルウエハに熱応力
がかかることになる。その結果、このように応力のかか
った部分で、基材の転位を核としてクラックが発生する
が、このクラックが、前述の異常成長部分での割れの発
生を促進させると考えられる。
【００３３】以上のことから、この発明によるＩＩＩ−
Ｖ族化合物半導体ウエハは、チャンファ部の形状を改良
し、エピタキシャル層の異常成長を起こす｛１１１｝面
近傍の面積を極度に減少させる工夫を行なっている。そ
のため、従来のように｛１１１｝面近傍でのエピタキシ
ャル層の異常成長がなくなり、プロセス中における割れ
の発生のないエピタキシャルウエハを得ることができ
る。
Ｖ族化合物半導体ウエハは、チャンファ部の形状を改良
し、エピタキシャル層の異常成長を起こす｛１１１｝面
近傍の面積を極度に減少させる工夫を行なっている。そ
のため、従来のように｛１１１｝面近傍でのエピタキシ
ャル層の異常成長がなくなり、プロセス中における割れ
の発生のないエピタキシャルウエハを得ることができ
る。
【００３４】
（実施例１）まず、その面取り部の形状が、本発明の範
囲に入るＧａＡｓ基材を準備した。すなわち、基材をそ
の厚さ方向に切断する面指数｛０１１｝断面上に現われ
る４つの面取り部の少なくとも１つの外形輪郭線上にお
いて、面指数｛３１１｝〜｛３３１｝の範囲にある面取
り部の長さＬが、０＜Ｌ≦１５０μｍの範囲となるよう
な基材を準備した。
囲に入るＧａＡｓ基材を準備した。すなわち、基材をそ
の厚さ方向に切断する面指数｛０１１｝断面上に現われ
る４つの面取り部の少なくとも１つの外形輪郭線上にお
いて、面指数｛３１１｝〜｛３３１｝の範囲にある面取
り部の長さＬが、０＜Ｌ≦１５０μｍの範囲となるよう
な基材を準備した。
【００３５】なお、このような面取り部の形状を有する
基材は、たとえば、図７に示すような、粒度が８００番
で、Ｒ＝０．１ｍｍ、θ＝１１°である砥石を用いるこ
とにより、容易に作製することができる。
基材は、たとえば、図７に示すような、粒度が８００番
で、Ｒ＝０．１ｍｍ、θ＝１１°である砥石を用いるこ
とにより、容易に作製することができる。
【００３６】図８は、このような砥石を用いて面取り部
が形成された基材の一例の（０１−１）断面における形
状を示す部分断面図である。
が形成された基材の一例の（０１−１）断面における形
状を示す部分断面図である。
【００３７】図８を参照して、この基材は、左右上下対
称的に現れる４つの面取り部が全て同様の形状を有して
おり、各面取り部の形状は、Ｒ＝０．１ｍｍ、θ＝１１
°、Ｌ＝９０μｍであった。
称的に現れる４つの面取り部が全て同様の形状を有して
おり、各面取り部の形状は、Ｒ＝０．１ｍｍ、θ＝１１
°、Ｌ＝９０μｍであった。
【００３８】次に、面取り部が上述の形状を有する（１
００）２°オフＧａＡｓ基材の全外表面上に、クロライ
ドＶＰＥ法により、厚み３０μｍのエピタキシャル層を
成長させた。なお、エピタキシャル層の成長は、Ｇａソ
ースの温度を８７０℃とし、基材温度を７３０℃として
行なった。また、水素流量は、８Ｌ／ｍｉｎに設定し
た。
００）２°オフＧａＡｓ基材の全外表面上に、クロライ
ドＶＰＥ法により、厚み３０μｍのエピタキシャル層を
成長させた。なお、エピタキシャル層の成長は、Ｇａソ
ースの温度を８７０℃とし、基材温度を７３０℃として
行なった。また、水素流量は、８Ｌ／ｍｉｎに設定し
た。
【００３９】このようにして作製したＧａＡｓエピタキ
シャルウエハを、その厚さ方向の（０１−１）断面で切
断し、断面形状を観察した。
シャルウエハを、その厚さ方向の（０１−１）断面で切
断し、断面形状を観察した。
【００４０】図１は、このようにして得られた本発明に
従う実施例１のＧａＡｓエピタキシャルウエハの（０１
−１）断面における構造を模式的に示す部分断面図であ
る。
従う実施例１のＧａＡｓエピタキシャルウエハの（０１
−１）断面における構造を模式的に示す部分断面図であ
る。
【００４１】図１を参照して、このＧａＡｓエピタキシ
ャルウエハは、（１００）２°オフ面を有するＧａＡｓ
基材１の全外表面上に、ＧａＡｓエピタキシャル層２が
成長されて構成される。このエピタキシャルウエハにお
いては、図６に示す従来の基材を用いたエピタキシャル
ウエハと比較して、割れの原因となるＧａＡｓエピタキ
シャル層２の異常成長が減少していることが観察され
た。
ャルウエハは、（１００）２°オフ面を有するＧａＡｓ
基材１の全外表面上に、ＧａＡｓエピタキシャル層２が
成長されて構成される。このエピタキシャルウエハにお
いては、図６に示す従来の基材を用いたエピタキシャル
ウエハと比較して、割れの原因となるＧａＡｓエピタキ
シャル層２の異常成長が減少していることが観察され
た。
【００４２】また、このようにして作製した実施例１の
エピタキシャルウエハをプロセスに投入したところ、従
来発生した割れの割合が、５分の１以下に低減できた。
エピタキシャルウエハをプロセスに投入したところ、従
来発生した割れの割合が、５分の１以下に低減できた。
【００４３】（実施例２）まず、その面取り部の形状
が、本発明の範囲に入るＩｎＰ基材を準備した。すなわ
ち、基材をその厚さ方向に切断する面指数｛０１１｝断
面上に現われる４つの面取り部の少なくとも１つの外形
輪郭線上において、面指数｛３１１｝〜｛３３１｝の範
囲にある面取り部の長さＬが、０＜Ｌ≦１５０μｍの範
囲となるような基材を準備した。
が、本発明の範囲に入るＩｎＰ基材を準備した。すなわ
ち、基材をその厚さ方向に切断する面指数｛０１１｝断
面上に現われる４つの面取り部の少なくとも１つの外形
輪郭線上において、面指数｛３１１｝〜｛３３１｝の範
囲にある面取り部の長さＬが、０＜Ｌ≦１５０μｍの範
囲となるような基材を準備した。
【００４４】次に、面取り部が上述の形状を有する（１
００）２°オフＩｎＰ基材の全外表面上に、クロライド
ＶＰＥ法により、ＩｎＰエピタキシャル層１２、ＩｎＧ
ａＡｓエピタキシャル層２２およびＩｎＰエピタキシャ
ル層３２を順に成長させた。エピタキシャル層１２，２
２，３２のトータルの厚みは、５μｍであった。
００）２°オフＩｎＰ基材の全外表面上に、クロライド
ＶＰＥ法により、ＩｎＰエピタキシャル層１２、ＩｎＧ
ａＡｓエピタキシャル層２２およびＩｎＰエピタキシャ
ル層３２を順に成長させた。エピタキシャル層１２，２
２，３２のトータルの厚みは、５μｍであった。
【００４５】なお、エピタキシャル層１２，２２，３２
の成長は、ＧａおよびＩｎのソース温度を８１０℃と
し、エピタキシャル層を成長させる基材の温度を６８０
℃として行なった。また、ＡｓＣｌ3 のガス流量を制御
することにより、ＩｎＧａＡｓの組成制御を行なった。
の成長は、ＧａおよびＩｎのソース温度を８１０℃と
し、エピタキシャル層を成長させる基材の温度を６８０
℃として行なった。また、ＡｓＣｌ3 のガス流量を制御
することにより、ＩｎＧａＡｓの組成制御を行なった。
【００４６】このようにして作製したＩｎＧａＡｓ／Ｉ
ｎＰエピタキシャルウエハを、その厚さ方向の（０１−
１）断面で切断し、断面形状を観察した。
ｎＰエピタキシャルウエハを、その厚さ方向の（０１−
１）断面で切断し、断面形状を観察した。
【００４７】図２は、このようにして得られた本発明に
従う実施例２のＩｎＰエピタキシャルウエハの（０１−
１）断面における構造を模式的に示す部分断面図であ
る。
従う実施例２のＩｎＰエピタキシャルウエハの（０１−
１）断面における構造を模式的に示す部分断面図であ
る。
【００４８】図２を参照して、このＩｎＰエピタキシャ
ルウエハは、（１００）２°オフ面を有するＩｎＰ基材
１の全外表面上に、ＩｎＰエピタキシャル層１２、Ｉｎ
ＧａＡｓエピタキシャル層２２およびＩｎＰエピタキシ
ャル層３２が順に成長されて構成される。このエピタキ
シャルウエハにおいては、従来の基材を用いたエピタキ
シャルウエハと比較して、割れの原因となるエピタキシ
ャル層１２，２２，３２の異常成長が減少していること
が確認された。
ルウエハは、（１００）２°オフ面を有するＩｎＰ基材
１の全外表面上に、ＩｎＰエピタキシャル層１２、Ｉｎ
ＧａＡｓエピタキシャル層２２およびＩｎＰエピタキシ
ャル層３２が順に成長されて構成される。このエピタキ
シャルウエハにおいては、従来の基材を用いたエピタキ
シャルウエハと比較して、割れの原因となるエピタキシ
ャル層１２，２２，３２の異常成長が減少していること
が確認された。
【００４９】また、このようにして作製された実施例２
のエピタキシャルウエハをプロセスに投入したところ、
従来発生した割れの割合が、５分の１以下に低減でき
た。
のエピタキシャルウエハをプロセスに投入したところ、
従来発生した割れの割合が、５分の１以下に低減でき
た。
【００５０】なお、上述の実施例では、ＧａＡｓ基材ま
たはＩｎＰ基材上にクロライドＶＰＥ法によりエピタキ
シャル成長させる場合を例にとって示したが、この発明
は、面方位依存性を持ったエピタキシャル成長法、すな
わち、ハイドライドＶＰＥ法、有機金属気相エピタキシ
ャル法等のすべてに適用することができる。また、本発
明は、ＧａＡｓ基材、ＩｎＰ基材のみならず、結晶構造
の同じ他のＩＩＩ−Ｖ族化合物半導体基材にも適用でき
る。
たはＩｎＰ基材上にクロライドＶＰＥ法によりエピタキ
シャル成長させる場合を例にとって示したが、この発明
は、面方位依存性を持ったエピタキシャル成長法、すな
わち、ハイドライドＶＰＥ法、有機金属気相エピタキシ
ャル法等のすべてに適用することができる。また、本発
明は、ＧａＡｓ基材、ＩｎＰ基材のみならず、結晶構造
の同じ他のＩＩＩ−Ｖ族化合物半導体基材にも適用でき
る。
【００５１】
【発明の効果】以上説明したように、本発明によれば、
エピタキシャル層の異常成長がなくなり、プロセス中に
おける割れの発生が少ないＩＩＩ−Ｖ族化合物半導体ウ
エハが得られる。その結果、このようなウエハの使用に
より、素子製造プロセスでの歩留りが向上するという効
果が得られる。
エピタキシャル層の異常成長がなくなり、プロセス中に
おける割れの発生が少ないＩＩＩ−Ｖ族化合物半導体ウ
エハが得られる。その結果、このようなウエハの使用に
より、素子製造プロセスでの歩留りが向上するという効
果が得られる。
【図１】本発明に従う実施例１のＧａＡｓエピタキシャ
ルウエハの（０１−１）断面における構造を模式的に示
す部分断面図である。
ルウエハの（０１−１）断面における構造を模式的に示
す部分断面図である。
【図２】本発明に従う実施例２のＩｎＰエピタキシャル
ウエハの（０１−１）断面における構造を模式的に示す
部分断面図である。
ウエハの（０１−１）断面における構造を模式的に示す
部分断面図である。
【図３】本発明における長さＬを説明するための図であ
る。
る。
【図４】本発明における長さＬを説明するための図であ
る。
る。
【図５】ＧａＡｓ基板上にエピタキシャル層を成長させ
る場合において、｛１００｝面からの基板面方位とエピ
タキシャル層の成長速度との関係を示す図である。
る場合において、｛１００｝面からの基板面方位とエピ
タキシャル層の成長速度との関係を示す図である。
【図６】従来のＧａＡｓエピタキシャルウエハの一例の
構造を示す部分断面図である。
構造を示す部分断面図である。
【図７】実施例１において基材の面取り部形成のために
用いた砥石の一例の形状を示す部分断面図である。
用いた砥石の一例の形状を示す部分断面図である。
【図８】面取り部が形成された本発明による基材の一例
の（０１−１）断面における形状を示す部分断面図であ
る。
の（０１−１）断面における形状を示す部分断面図であ
る。
１ 基材 ２，１２，２２，３２ エピタキシャル層 ３ 面取り部
Claims (8)
- 【請求項１】 ２つの主面と端面との間に面取り部が形
成されたＩＩＩ−Ｖ族化合物半導体ウエハであって、 前記ウエハをその厚さ方向に切断する面指数｛０１１｝
断面上に現われる４つの面取り部の少なくとも１つの外
形輪郭線上において、 面指数｛３１１｝〜｛３３１｝の範囲にある面取り部の
長さをＬとすると、 ０＜Ｌ≦１５０μｍであることを特徴とする、ＩＩＩ−
Ｖ族化合物半導体ウエハ。 - 【請求項２】 前記長さＬは、４０μｍ≦Ｌ≦１５０μ
ｍであることを特徴とする、請求項１記載のＩＩＩ−Ｖ
族化合物半導体ウエハ。 - 【請求項３】 前記半導体ウエハの厚さは、２００μｍ
以上であることを特徴とする、請求項１または請求項２
記載のＩＩＩ−Ｖ族化合物半導体ウエハ。 - 【請求項４】 前記半導体ウエハは、ＧａＡｓおよびＩ
ｎＰからなる群から選ばれるＩＩＩ−Ｖ族化合物半導体
からなることを特徴とする、請求項１〜請求項３のいず
れかに記載のＩＩＩ−Ｖ族化合物半導体ウエハ。 - 【請求項５】 ２つの主面と端面との間に面取り部が形
成されたＩＩＩ−Ｖ族化合物からなる基材と、前記基材
の全外表面上に形成されたエピタキシャル層とを備えた
ＩＩＩ−Ｖ族化合物半導体ウエハであって、 前記基材をその厚さ方向に切断する面指数｛０１１｝断
面上に現われる４つの面取り部の少なくとも１つの外形
輪郭線上において、 面指数｛３１１｝〜｛３３１｝の範囲にある面取り部の
長さをＬとすると、 ０＜Ｌ≦１５０μｍであることを特徴とする、ＩＩＩ−
Ｖ族化合物半導体ウエハ。 - 【請求項６】 前記長さＬは、４０μｍ≦Ｌ≦１５０μ
ｍであることを特徴とする、請求項５記載のＩＩＩ−Ｖ
族化合物半導体ウエハ。 - 【請求項７】 前記基材の厚さは、２００μｍ以上であ
ることを特徴とする、請求項５または請求項６記載のＩ
ＩＩ−Ｖ族化合物半導体ウエハ。 - 【請求項８】 前記基材は、ＧａＡｓおよびＩｎＰから
なる群から選ばれるＩＩＩ−Ｖ族化合物半導体からなる
ことを特徴とする、請求項５〜請求項７のいずれかに記
載のＩＩＩ−Ｖ族化合物半導体ウエハ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7297082A JP2836551B2 (ja) | 1995-11-15 | 1995-11-15 | Ｉｉｉ−ｖ族化合物半導体ウエハ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7297082A JP2836551B2 (ja) | 1995-11-15 | 1995-11-15 | Ｉｉｉ−ｖ族化合物半導体ウエハ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09139365A JPH09139365A (ja) | 1997-05-27 |
| JP2836551B2 true JP2836551B2 (ja) | 1998-12-14 |
Family
ID=17841974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7297082A Expired - Fee Related JP2836551B2 (ja) | 1995-11-15 | 1995-11-15 | Ｉｉｉ−ｖ族化合物半導体ウエハ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2836551B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006203071A (ja) * | 2005-01-21 | 2006-08-03 | Sumitomo Electric Ind Ltd | Ｉｉｉ−ｖ族化合物半導体単結晶基板 |
| JP7207588B1 (ja) * | 2022-03-10 | 2023-01-18 | 信越半導体株式会社 | Ｉｉｉ族窒化物半導体ウエーハ及びその製造方法 |
-
1995
- 1995-11-15 JP JP7297082A patent/JP2836551B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09139365A (ja) | 1997-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6067801B2 (ja) | 高品質ホモエピタキシ用微傾斜窒化ガリウム基板 | |
| US6083812A (en) | Heteroepitaxy by large surface steps | |
| US6815309B2 (en) | Support-integrated donor wafers for repeated thin donor layer separation | |
| KR100415868B1 (ko) | Ⅲ-ⅴ족화합물반도체웨이퍼 | |
| JP2008028259A (ja) | 単結晶ＧａＮ基板の製造方法 | |
| EP1465242B1 (en) | Semiconductor wafer and method for producing the same | |
| US10559471B2 (en) | Method of manufacturing bonded wafer | |
| EP1533402B1 (en) | Epitaxial wafer and its manufacturing method | |
| US20060281283A1 (en) | Silicon epitaxial wafer, and silicon epitaxial wafer manufacturing method | |
| JP2836551B2 (ja) | Ｉｉｉ−ｖ族化合物半導体ウエハ | |
| US6965149B2 (en) | Epitaxial semiconductor wafer and a manufacturing method thereof | |
| WO2017216997A1 (ja) | 窒化物半導体テンプレート、窒化物半導体テンプレートの製造方法および窒化物半導体自立基板の製造方法 | |
| JP5518566B2 (ja) | 窒化物半導体自立基板の製造方法 | |
| TWI254362B (en) | Epitaxial growth method | |
| JPH07249573A (ja) | 半導体基板の製造方法 | |
| JPH09266212A (ja) | シリコンウエーハおよびその製造方法 | |
| JP2789301B2 (ja) | 半導体基板とその製造方法 | |
| JPH0722122B2 (ja) | 半導体基体の製造方法 | |
| JP2003142405A (ja) | 半導体基板の製造方法 | |
| US6599758B2 (en) | Post-epitaxial thermal oxidation for reducing microsteps on polished semiconductor wafers | |
| JP3531205B2 (ja) | エピタキシャル成長用基板およびエピタキシャルウエハ | |
| CN113199397A (zh) | 一种氮化镓单晶片固定装置及抛光方法 | |
| JP3758530B2 (ja) | Ｉｉｉ族窒化物系化合物半導体の製造方法 | |
| JPH06314650A (ja) | 半導体装置用基板 | |
| JP2007123829A (ja) | 半導体エピタキシャルウェハ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980908 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071009 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091009 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091009 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101009 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111009 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131009 Year of fee payment: 15 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |