JP2563937B2 - ▲ｉｉｉ▼−▲ｖ▼族化合物半導体結晶基板 - Google Patents
▲ｉｉｉ▼−▲ｖ▼族化合物半導体結晶基板Info
- Publication number
- JP2563937B2 JP2563937B2 JP62209792A JP20979287A JP2563937B2 JP 2563937 B2 JP2563937 B2 JP 2563937B2 JP 62209792 A JP62209792 A JP 62209792A JP 20979287 A JP20979287 A JP 20979287A JP 2563937 B2 JP2563937 B2 JP 2563937B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- compound semiconductor
- iii
- semiconductor crystal
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、シリコン支持結晶基板上にIII-V族化合物
半導体結晶層を形成したIII-V族化合物半導体結晶基板
に関するものである。
半導体結晶層を形成したIII-V族化合物半導体結晶基板
に関するものである。
（従来の技術） シリコン支持結晶基板上にIII-V族化合物半導体結晶
層を形成したIII-V族化合物半導体結晶基板は、シリコ
ンとIII-V族化合物半導体のモノリシックICが作れるこ
と、大面積III-V族化合物半導体結晶基板が提供できる
ことなどの長所がある。SiプロセスではSi（100）面が
用いられること、またIII-V族化合物半導体のモホエピ
タキシャル成長では（100）面で容易に鏡面状の表面モ
ホロジーが得られること等の理由により、従来は支持基
板としてSi（100）面が用いられていた。しかしIII-V族
化合物半導体の熱膨張係数はSiのそれよりも約２倍大き
いため、Si基板上にIII-V族化合物半導体をエピタキシ
ャル成長した後の冷却過程でIII-V族化合物半導体層に
熱応力が生じそれが多数の欠陥を誘起するという問題が
あった。例えばSi（100）基板上にGaAsをエピタキシャ
ル成長した場合には、熱応力により誘起されるGaAs層中
の欠陥はエッチピット密度にして108cm-2程度とバルクG
aAs結晶のエッチピット密度104cm-2と比較し非常に大き
な値を示している。そのためSi基板上に形成したGaAs層
にソーラーセルや発光ダイオード等のデバイスを製作し
てもその性能はバルク結晶に製作したものに比べ著しく
劣っているので、Si基板上にIII-V族化合物半導体層を
形成する利点が十分発揮できなかった。
層を形成したIII-V族化合物半導体結晶基板は、シリコ
ンとIII-V族化合物半導体のモノリシックICが作れるこ
と、大面積III-V族化合物半導体結晶基板が提供できる
ことなどの長所がある。SiプロセスではSi（100）面が
用いられること、またIII-V族化合物半導体のモホエピ
タキシャル成長では（100）面で容易に鏡面状の表面モ
ホロジーが得られること等の理由により、従来は支持基
板としてSi（100）面が用いられていた。しかしIII-V族
化合物半導体の熱膨張係数はSiのそれよりも約２倍大き
いため、Si基板上にIII-V族化合物半導体をエピタキシ
ャル成長した後の冷却過程でIII-V族化合物半導体層に
熱応力が生じそれが多数の欠陥を誘起するという問題が
あった。例えばSi（100）基板上にGaAsをエピタキシャ
ル成長した場合には、熱応力により誘起されるGaAs層中
の欠陥はエッチピット密度にして108cm-2程度とバルクG
aAs結晶のエッチピット密度104cm-2と比較し非常に大き
な値を示している。そのためSi基板上に形成したGaAs層
にソーラーセルや発光ダイオード等のデバイスを製作し
てもその性能はバルク結晶に製作したものに比べ著しく
劣っているので、Si基板上にIII-V族化合物半導体層を
形成する利点が十分発揮できなかった。
（発明が解決しようとする問題点） 本発明は上記の事情に鑑みてなされたもので、熱応力
によって生ずるIII-V族化合物半導体結晶層の欠陥の発
生を防止することにより、良好な結晶品質をもつIII-V
族化合物半導体結晶基板を提供することを目的とする。
によって生ずるIII-V族化合物半導体結晶層の欠陥の発
生を防止することにより、良好な結晶品質をもつIII-V
族化合物半導体結晶基板を提供することを目的とする。
（問題点を解決するための手段と作用） 本発明は上記目的を達成するために、シリコン支持結
晶基板上に島状にIII-V族化合物半導体結晶層を形成し
たIII-V族化合物半導体結晶基板において、上記シリコ
ン支持基板として（111）面から傾いた表面をもつ基板
を用い、かつ上記傾き角度が少なくともIII-V族化合物
半導体結晶層の層厚ｔと傾いた方向の島の寸法ｄにより
規定される関係式φ＝tan-1（t/d）から計算される角度
φよりも小さいことを特徴とするもので、熱応力によっ
て生ずるIII-V族化合物半導体結晶層の欠陥の発生を防
止して良好な結晶品質をもつものである。従来は支持基
板としてシリコン（100）面を用いていた。
晶基板上に島状にIII-V族化合物半導体結晶層を形成し
たIII-V族化合物半導体結晶基板において、上記シリコ
ン支持基板として（111）面から傾いた表面をもつ基板
を用い、かつ上記傾き角度が少なくともIII-V族化合物
半導体結晶層の層厚ｔと傾いた方向の島の寸法ｄにより
規定される関係式φ＝tan-1（t/d）から計算される角度
φよりも小さいことを特徴とするもので、熱応力によっ
て生ずるIII-V族化合物半導体結晶層の欠陥の発生を防
止して良好な結晶品質をもつものである。従来は支持基
板としてシリコン（100）面を用いていた。
（実施例） 以下図面を参照して本発明の実施例を詳細に説明す
る。
る。
〔実施例１〕 第３図は本発明によるIII-V族化合物半導体結晶基板
の平面図である。第３図において、シリコン支持結晶基
板１として〔１０〕方向に0.5°傾いたSi（111）基板
を用い、SiO2パタン２を上記Si基板上に形成した。SiO2
パタン２の巾が50μm,パタン２間の長さが200μｍとな
るようにした。このようなSiO2パタン２を有する該Si
（111）基板上に、III-V族化合物半導体GaAsをハイドラ
イドVPE法により成長させた。この際、SiO2パタン２上
には上記のGaAsは全く成長または堆積せず、SiO2パタン
２が存在しないシリコン支持結晶基板１の露出表面にだ
け、シリコン支持結晶基板１の方位を受け継ぐよう選択
成長し、その膜厚は５μｍであった。この実施例におけ
るエッチピット密度は105cm-2で、従来法（108cm-2）に
比べ減少していることは明らかである。
の平面図である。第３図において、シリコン支持結晶基
板１として〔１０〕方向に0.5°傾いたSi（111）基板
を用い、SiO2パタン２を上記Si基板上に形成した。SiO2
パタン２の巾が50μm,パタン２間の長さが200μｍとな
るようにした。このようなSiO2パタン２を有する該Si
（111）基板上に、III-V族化合物半導体GaAsをハイドラ
イドVPE法により成長させた。この際、SiO2パタン２上
には上記のGaAsは全く成長または堆積せず、SiO2パタン
２が存在しないシリコン支持結晶基板１の露出表面にだ
け、シリコン支持結晶基板１の方位を受け継ぐよう選択
成長し、その膜厚は５μｍであった。この実施例におけ
るエッチピット密度は105cm-2で、従来法（108cm-2）に
比べ減少していることは明らかである。
次に本実施例においてGaAs層のエッチピット密度が減
少する原因をGaAs/Si界面付近の断面を透過電子顕微鏡
で観察することにより解明したので説明する。第２図は
欠陥発生のメカニズムを示す概念図で、本発明と従来法
における、III-V族化合物半導体結晶層内の転位のすべ
り運動の相異を示す概念図である。（ａ）は従来法の場
合を、（ｂ）は本発明の場合を示す。図は〔１０〕方
向から見た断面図であって、点線がすべり面を表わし、
その両側の矢印はすべり運動の向きをを示す。また点線
の片方の端にある⊥印は不整合転位を示し、この不整合
転位がすべり面上を動くことによりすべり運動がおこり
かつ転位がIII-V族化合物半導体結晶層内に拡散され
る。即ち、GaAsの熱膨張係数はSiに比べ約２倍大きいた
めに、成長温度から室温までの冷却過程で熱応力が発生
し、GaAs膜中には界面に平行な引っぱり応力が働く。Ga
Asの臨界せん断応力はSiよりも小さいのでGaAs膜中のす
べり面に沿ってすべり運動が起こり熱応力を緩和する。
Si基板上にGaAsをエピタキシャル成長すると格子定数が
異なるため、界面付近のGaAs膜中に不整合転位が多数形
成される。この不整合転位がすべり運動のきっかけとな
りすべり面に沿って転位が膜中に拡散することになる。
GaAsなどのIII-V族化合物半導体のすべり面は｛111｝面
であるため、Si（001）基板上にエピタキシャル成長し
たGaAs膜の場合には第２図（ａ）に示すように４つのす
べり面、（111）面，（11）面，（１）面，（１
１）面はすべて界面と54.7°の角度をもつ。そのた
め、成長温度では界面付近に局在していた不整合転位が
｛111｝面に沿って界面付近から表面に向って移動し、G
aAs膜全体にわたり転位が形成される。一方、Si（111）
基板上にエピタキシャル成長したGaAs膜中のすべり面
は、第２図（ｂ）に示すように、界面とのなす角により
２つに分類することができる。ひとつは界面と平行なす
べり面：（111）面で、もうひとつは界面と70.5°の角
度をなすすべり面：（11）面，（１１）面，（11
）面である。GaAs膜に平行なすべり面に働くせん断応
力が最も大きく、界面と70.5°の角度をなすすべり面に
働くせん断応力は前者の1/3である。したがって界面に
平行なすべり面に沿うすべり運動が支配的となる。Si
（001）基板上の場合と同様に界面付近の不整合転位が
すべり運動のきっかけとなるが、すべり運動は界面と平
行に起こるので転位は表面方向には拡散せず、界面付近
に局在したままである。その結果GaAs膜中には熱応力に
より新たな転位の形成は防止されるので、エッチピット
密度は105cm-2程度におさえられる。
少する原因をGaAs/Si界面付近の断面を透過電子顕微鏡
で観察することにより解明したので説明する。第２図は
欠陥発生のメカニズムを示す概念図で、本発明と従来法
における、III-V族化合物半導体結晶層内の転位のすべ
り運動の相異を示す概念図である。（ａ）は従来法の場
合を、（ｂ）は本発明の場合を示す。図は〔１０〕方
向から見た断面図であって、点線がすべり面を表わし、
その両側の矢印はすべり運動の向きをを示す。また点線
の片方の端にある⊥印は不整合転位を示し、この不整合
転位がすべり面上を動くことによりすべり運動がおこり
かつ転位がIII-V族化合物半導体結晶層内に拡散され
る。即ち、GaAsの熱膨張係数はSiに比べ約２倍大きいた
めに、成長温度から室温までの冷却過程で熱応力が発生
し、GaAs膜中には界面に平行な引っぱり応力が働く。Ga
Asの臨界せん断応力はSiよりも小さいのでGaAs膜中のす
べり面に沿ってすべり運動が起こり熱応力を緩和する。
Si基板上にGaAsをエピタキシャル成長すると格子定数が
異なるため、界面付近のGaAs膜中に不整合転位が多数形
成される。この不整合転位がすべり運動のきっかけとな
りすべり面に沿って転位が膜中に拡散することになる。
GaAsなどのIII-V族化合物半導体のすべり面は｛111｝面
であるため、Si（001）基板上にエピタキシャル成長し
たGaAs膜の場合には第２図（ａ）に示すように４つのす
べり面、（111）面，（11）面，（１）面，（１
１）面はすべて界面と54.7°の角度をもつ。そのた
め、成長温度では界面付近に局在していた不整合転位が
｛111｝面に沿って界面付近から表面に向って移動し、G
aAs膜全体にわたり転位が形成される。一方、Si（111）
基板上にエピタキシャル成長したGaAs膜中のすべり面
は、第２図（ｂ）に示すように、界面とのなす角により
２つに分類することができる。ひとつは界面と平行なす
べり面：（111）面で、もうひとつは界面と70.5°の角
度をなすすべり面：（11）面，（１１）面，（11
）面である。GaAs膜に平行なすべり面に働くせん断応
力が最も大きく、界面と70.5°の角度をなすすべり面に
働くせん断応力は前者の1/3である。したがって界面に
平行なすべり面に沿うすべり運動が支配的となる。Si
（001）基板上の場合と同様に界面付近の不整合転位が
すべり運動のきっかけとなるが、すべり運動は界面と平
行に起こるので転位は表面方向には拡散せず、界面付近
に局在したままである。その結果GaAs膜中には熱応力に
より新たな転位の形成は防止されるので、エッチピット
密度は105cm-2程度におさえられる。
通常のSi（111）基板は第１図に示すように（111）面
からわずか傾いているものが多い。その傾きの角度をオ
フアングルと呼ぶ。第１図は本発明の特徴を最もよく表
わす図であって、オフアングルθをもつSi（111）基板
上に島状のIII-V族化合物半導体結晶層を形成した場合
を示す。図は基板が傾いている方向と直角な方向の断面
であって、図中ｄは傾きの方向の島の寸法を示してい
る。このように傾いた基板上にGaAsを成長すると、基板
の結晶方位を引き継いで成長するため、該GaAs層内のす
べり面：（111）面も界面に対してオフアングルと同じ
角度だけ傾くことになる。このような傾いた（111）面
に沿って界面付近の不整合転位が熱応力により表面方向
にすべり運動を起こすわけであるが、転位がGaAs層表面
に到達しないようにするためには、GaAs層の（111）面
の傾きを第１図のIII-V層の対角線と界面のなす角度φ
＝tan-1（t/d）よりも小さくすればよい。GaAs層の（11
1）面とSi（111）基板の（111）面は平行であるから、
上記のφよりも小さいオフアングルθをもつSi（111）
基板を用いれば、エッチピット密度の小さいGaAs層が得
られることは明らかである。
からわずか傾いているものが多い。その傾きの角度をオ
フアングルと呼ぶ。第１図は本発明の特徴を最もよく表
わす図であって、オフアングルθをもつSi（111）基板
上に島状のIII-V族化合物半導体結晶層を形成した場合
を示す。図は基板が傾いている方向と直角な方向の断面
であって、図中ｄは傾きの方向の島の寸法を示してい
る。このように傾いた基板上にGaAsを成長すると、基板
の結晶方位を引き継いで成長するため、該GaAs層内のす
べり面：（111）面も界面に対してオフアングルと同じ
角度だけ傾くことになる。このような傾いた（111）面
に沿って界面付近の不整合転位が熱応力により表面方向
にすべり運動を起こすわけであるが、転位がGaAs層表面
に到達しないようにするためには、GaAs層の（111）面
の傾きを第１図のIII-V層の対角線と界面のなす角度φ
＝tan-1（t/d）よりも小さくすればよい。GaAs層の（11
1）面とSi（111）基板の（111）面は平行であるから、
上記のφよりも小さいオフアングルθをもつSi（111）
基板を用いれば、エッチピット密度の小さいGaAs層が得
られることは明らかである。
〔実施例２〕 第４図は本発明によるIII-V族化合物半導体結晶基板
のもうひとつの例を示す平面図である。第４図において
シリコン支持結晶基板11として〔１０〕方向に１°傾
いたSi（111）基板を用い、〔１０〕方向と直角方向
に伸びるストライプ状のSiO2パタン12を上記Si基板上に
形成した。SiO2パタン12の巾が50μm,パタン間の長さが
200μｍとなるようにした。このようなSiO2パタン12を
もつ該Si（111）基板上にGaAsをハイドライドVPE法によ
り成長させた。この際、SiO2パタン12上には上記のGaAs
は全く成長または堆積せず、SiO2パタン12が存在しない
シリコン支持結晶基板11の露出表面にだけ、シリコン支
持結晶基板11の方位を受け継ぐよう選択成長し、その膜
厚は５μｍであった。本実施例におけるエッチピット密
度は、ストライプ状に形成したGaAs層全面にわたり105c
m-2であった。この結果は、GaAs層の層厚ｔ＝５μm,
〔１０〕方向の島の寸法ｄ＝200μｍからφ＝tan
-1（t/d）より計算される角度φ＝1.4°よりも小さいオ
フアングルをもつSi（111）基板を用いているので当然
と言える。
のもうひとつの例を示す平面図である。第４図において
シリコン支持結晶基板11として〔１０〕方向に１°傾
いたSi（111）基板を用い、〔１０〕方向と直角方向
に伸びるストライプ状のSiO2パタン12を上記Si基板上に
形成した。SiO2パタン12の巾が50μm,パタン間の長さが
200μｍとなるようにした。このようなSiO2パタン12を
もつ該Si（111）基板上にGaAsをハイドライドVPE法によ
り成長させた。この際、SiO2パタン12上には上記のGaAs
は全く成長または堆積せず、SiO2パタン12が存在しない
シリコン支持結晶基板11の露出表面にだけ、シリコン支
持結晶基板11の方位を受け継ぐよう選択成長し、その膜
厚は５μｍであった。本実施例におけるエッチピット密
度は、ストライプ状に形成したGaAs層全面にわたり105c
m-2であった。この結果は、GaAs層の層厚ｔ＝５μm,
〔１０〕方向の島の寸法ｄ＝200μｍからφ＝tan
-1（t/d）より計算される角度φ＝1.4°よりも小さいオ
フアングルをもつSi（111）基板を用いているので当然
と言える。
上記実施例では、SiO2パタン12で区切られた矩形領域
およびストライプ状の領域にGaAs層を形成したが、パタ
ンの形およびパタン材料は本発明の精神を逸脱しない範
囲で変更できることは言うまでもない。また他のIII-V
族化合物半導体を用いても効果があることは言うまでも
ない。
およびストライプ状の領域にGaAs層を形成したが、パタ
ンの形およびパタン材料は本発明の精神を逸脱しない範
囲で変更できることは言うまでもない。また他のIII-V
族化合物半導体を用いても効果があることは言うまでも
ない。
（発明の効果） 本発明によれば、支持基板としてSi（111）基板を用
いているため、熱応力によって生ずるIII-V族化合物半
導体結晶層内のすべり運動を界面に平行な方向にのみ起
こすことができる。そのため、III-V族化合物半導体結
晶層の成長温度から室温まで冷却する過程でIII-V族化
合物半導体結晶層内に発生する新たな転位等の欠陥の発
生を防止できるので、欠陥密度の低い良好な結晶性を有
するIII-V族化合物半導体結晶基板を提供できるという
利点がある。
いているため、熱応力によって生ずるIII-V族化合物半
導体結晶層内のすべり運動を界面に平行な方向にのみ起
こすことができる。そのため、III-V族化合物半導体結
晶層の成長温度から室温まで冷却する過程でIII-V族化
合物半導体結晶層内に発生する新たな転位等の欠陥の発
生を防止できるので、欠陥密度の低い良好な結晶性を有
するIII-V族化合物半導体結晶基板を提供できるという
利点がある。
従来法のGaAs基板のエッチピット密度は108cm-2と高
い。一方、本発明によるGaAs基板のエッチピット密度は
105cm-2と低く、従来法に比べ著しく高品質なGaAs基板
が得られている。
い。一方、本発明によるGaAs基板のエッチピット密度は
105cm-2と低く、従来法に比べ著しく高品質なGaAs基板
が得られている。
第１図は本発明に係るオフアングルθをもつSi（111）
基板上に島状のIII-V族化合物半導体結晶層を形成した
場合を示す断面図、 第２図は本発明と従来法におけるIII-V族化合物半導体
結晶層内のすべり運動の相異を示す概念図、 第３図は本発明による第１の実施例を示す平面図、 第４図は本発明による第２の実施例を示す平面図であ
る。 １……シリコン支持結晶基板、２……SiO2パタン。
基板上に島状のIII-V族化合物半導体結晶層を形成した
場合を示す断面図、 第２図は本発明と従来法におけるIII-V族化合物半導体
結晶層内のすべり運動の相異を示す概念図、 第３図は本発明による第１の実施例を示す平面図、 第４図は本発明による第２の実施例を示す平面図であ
る。 １……シリコン支持結晶基板、２……SiO2パタン。
Claims (1)
- 【請求項１】シリコン支持結晶基板上に島状にIII-V族
化合物半導体結晶層を形成したIII-V族化合物半導体結
晶基板において、上記シリコン支持基板として（111）
面から傾いた表面をもつ基板を用い、かつ上記傾き角度
が少なくともIII-V族化合物半導体結晶層の層厚ｔと傾
いた方向の島の寸法ｄにより規定される関係式φ＝tan
-1（t/d）から計算される角度φよりも小さいことを特
徴とするIII-V族化合物半導体結晶基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62209792A JP2563937B2 (ja) | 1987-08-24 | 1987-08-24 | ▲ｉｉｉ▼−▲ｖ▼族化合物半導体結晶基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62209792A JP2563937B2 (ja) | 1987-08-24 | 1987-08-24 | ▲ｉｉｉ▼−▲ｖ▼族化合物半導体結晶基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6453409A JPS6453409A (en) | 1989-03-01 |
| JP2563937B2 true JP2563937B2 (ja) | 1996-12-18 |
Family
ID=16578666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62209792A Expired - Fee Related JP2563937B2 (ja) | 1987-08-24 | 1987-08-24 | ▲ｉｉｉ▼−▲ｖ▼族化合物半導体結晶基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2563937B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3263964B2 (ja) * | 1992-01-31 | 2002-03-11 | 富士通株式会社 | 半導体装置形成用結晶とその製造方法 |
| US5443685A (en) * | 1993-11-01 | 1995-08-22 | At&T Corp. | Composition and method for off-axis growth sites on nonpolar substrates |
| JP5583943B2 (ja) * | 2008-10-02 | 2014-09-03 | 住友化学株式会社 | 半導体基板、電子デバイス、および半導体基板の製造方法 |
-
1987
- 1987-08-24 JP JP62209792A patent/JP2563937B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6453409A (en) | 1989-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4561916A (en) | Method of growth of compound semiconductor | |
| US6570192B1 (en) | Gallium nitride semiconductor structures including lateral gallium nitride layers | |
| US4872046A (en) | Heterojunction semiconductor device with <001> tilt | |
| US5399522A (en) | Method of growing compound semiconductor | |
| US6608327B1 (en) | Gallium nitride semiconductor structure including laterally offset patterned layers | |
| CA1299068C (en) | Semiconductor deposition method and device | |
| JP4651207B2 (ja) | 半導体用基板とその製造方法 | |
| US7253499B2 (en) | III-V group nitride system semiconductor self-standing substrate, method of making the same and III-V group nitride system semiconductor wafer | |
| JPH088214B2 (ja) | 半導体装置 | |
| KR20030032965A (ko) | 질화물 반도체 기판 및 그 제조방법과 질화물 반도체기판을 이용한 질화물 반도체 장치 | |
| JP3114809B2 (ja) | 半導体装置 | |
| US5356510A (en) | Method for the growing of heteroepitaxial layers | |
| US4050964A (en) | Growing smooth epitaxial layers on misoriented substrates | |
| JP2563937B2 (ja) | ▲ｉｉｉ▼−▲ｖ▼族化合物半導体結晶基板 | |
| KR100357116B1 (ko) | 질화물 반도체막 성장 방법 | |
| EP0425244B1 (en) | Semiconductor device having a heteroepitaxial substrate | |
| JPH02237021A (ja) | 半導体装置の製造方法 | |
| JPH0473930A (ja) | ヘテロエピタキシャル成長用基板 | |
| JP3350855B2 (ja) | Ｉｉｉ族窒化物半導体基板の製造方法 | |
| US5438951A (en) | Method of growing compound semiconductor on silicon wafer | |
| JPH0752713B2 (ja) | 化合物半導体の成長方法 | |
| KR100335111B1 (ko) | 질화물 반도체 및 그 제조 방법 | |
| JPH07273025A (ja) | 半導体基板 | |
| JP2687445B2 (ja) | ヘテロエピタキシャル成長方法 | |
| JPH05267175A (ja) | 化合物半導体基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |