JPH0715495B2 - 論理装置 - Google Patents
論理装置Info
- Publication number
- JPH0715495B2 JPH0715495B2 JP62149581A JP14958187A JPH0715495B2 JP H0715495 B2 JPH0715495 B2 JP H0715495B2 JP 62149581 A JP62149581 A JP 62149581A JP 14958187 A JP14958187 A JP 14958187A JP H0715495 B2 JPH0715495 B2 JP H0715495B2
- Authority
- JP
- Japan
- Prior art keywords
- input buffer
- buffer circuit
- inputs
- test mode
- circuit means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、論理装置に関するもので、特に入力バッフ
ァ回路の試験回路に関するものである。
ァ回路の試験回路に関するものである。
［従来の技術］ 第２図は、たとえば三菱半導体信頼性ハンドブック（第
３版）119頁に掲載されている、従来の論理集積回路の
保護回路を含んだ入力バッファ回路を示している。図に
おいて1aないし1nは入力バッファ回路の信号入力線、２
は保護用抵抗、３および４は保護用のクランプダイオー
ド、５は入力バッファを構成するトランジスタ、６は入
力バッファ回路の信号出力線、10は論理回路を示してい
る。
３版）119頁に掲載されている、従来の論理集積回路の
保護回路を含んだ入力バッファ回路を示している。図に
おいて1aないし1nは入力バッファ回路の信号入力線、２
は保護用抵抗、３および４は保護用のクランプダイオー
ド、５は入力バッファを構成するトランジスタ、６は入
力バッファ回路の信号出力線、10は論理回路を示してい
る。
次に動作について説明する。従来の論理集積回路の試験
において、入力バッファ回路の構成要素が正しく機能す
るか否かを試験する手段の１つとして、LSIテスタを用
いて各々の信号入力線1aないし1nから見た、定常的な漏
れ電流の有無を検出する方法が用いられている。たとえ
ば、信号入力線1aにVsレベル以上かつVcレベル以下の電
圧を与えた場合には、信号入力線1aから流れ込む電流あ
るいは流れ出す電流は、入力バッファ回路の構成要素が
正常であれば存在しない。ところが、入力バッファ回路
の構成要素に何らかの故障、異常が存在する場合には、
それが信号入力線1aから見た漏れ電流となって検出でき
る。一般に論理集積装置は、複数の信号入力線1aないし
1nを持つから、漏れ電流の検出は、上記の試験を各信号
入力線1aないし1nについて、順番に繰返し実施すること
になるが、少なくとも１以上の信号入力線について漏れ
電流が検出されれば、その論理集積回路は不良とみなせ
るから、最初に漏れ電流を検出した時点で試験を終了す
るのが普通の手順である。したがって、試験される論理
集積回路が漏れ電流の試験に関して良品であることを知
るには、ｎ本の信号入力線のすべてについて漏れ電流の
検出を行なう必要がある。
において、入力バッファ回路の構成要素が正しく機能す
るか否かを試験する手段の１つとして、LSIテスタを用
いて各々の信号入力線1aないし1nから見た、定常的な漏
れ電流の有無を検出する方法が用いられている。たとえ
ば、信号入力線1aにVsレベル以上かつVcレベル以下の電
圧を与えた場合には、信号入力線1aから流れ込む電流あ
るいは流れ出す電流は、入力バッファ回路の構成要素が
正常であれば存在しない。ところが、入力バッファ回路
の構成要素に何らかの故障、異常が存在する場合には、
それが信号入力線1aから見た漏れ電流となって検出でき
る。一般に論理集積装置は、複数の信号入力線1aないし
1nを持つから、漏れ電流の検出は、上記の試験を各信号
入力線1aないし1nについて、順番に繰返し実施すること
になるが、少なくとも１以上の信号入力線について漏れ
電流が検出されれば、その論理集積回路は不良とみなせ
るから、最初に漏れ電流を検出した時点で試験を終了す
るのが普通の手順である。したがって、試験される論理
集積回路が漏れ電流の試験に関して良品であることを知
るには、ｎ本の信号入力線のすべてについて漏れ電流の
検出を行なう必要がある。
［発明が解決しようとする問題点］ 従来の論理装置の回路およびその試験方法は、以上のよ
うになされているため、漏れ電流を測定するための電流
計を１台あるいは数台しか備えていない普及型のLSIテ
スタを使用して試験を行なうには、LSIテスタの電流計
の接続を切換えて各信号入力線1aないし1nの測定を繰返
さねばならないため、作業量が多く、したがって労力と
時間を多く必要とするという問題点があった。
うになされているため、漏れ電流を測定するための電流
計を１台あるいは数台しか備えていない普及型のLSIテ
スタを使用して試験を行なうには、LSIテスタの電流計
の接続を切換えて各信号入力線1aないし1nの測定を繰返
さねばならないため、作業量が多く、したがって労力と
時間を多く必要とするという問題点があった。
この発明は上記のような問題点を解決するためになされ
たもので、複数の入力バッファ回路を備えた論理集積回
路において、１回の測定のみですべての入力バッファ回
路の漏れ電流の有無を検出することが可能な論理装置を
得ることを目的とする。
たもので、複数の入力バッファ回路を備えた論理集積回
路において、１回の測定のみですべての入力バッファ回
路の漏れ電流の有無を検出することが可能な論理装置を
得ることを目的とする。
［問題点を解決するための手段］ この発明に係る論理装置は、論理動作をする論理回路手
段の複数個の入力に接続された複数個の入力バッファ回
路手段のそれぞれの入力間を、入力バッファ回路手段の
試験モード信号手段からの信号に応答して導通するスイ
ッチング手段を備えたものである。
段の複数個の入力に接続された複数個の入力バッファ回
路手段のそれぞれの入力間を、入力バッファ回路手段の
試験モード信号手段からの信号に応答して導通するスイ
ッチング手段を備えたものである。
［作用］ この発明における論理装置は、論理動作をする論理回路
手段の複数個の入力に接続された複数個の入力バッファ
回路手段のそれぞれの入力間を、入力バッファ回路手段
の試験モード信号手段からの信号に応答して導通するス
イッチング手段を備えているので、入力バッファ回路手
段の試験時に、試験モード信号に応答して、入力バッフ
ァ回路手段のそれぞれの入力間がスイッチング手段によ
り導通するので、入力バッファ回路手段の任意の一入力
について漏れ電流の有無の測定を行なうことにより、す
べての入力バッファ回路手段の漏れ電流の試験について
異常の有無を知ることができ、作業者の労力を軽減する
ことが可能となる。
手段の複数個の入力に接続された複数個の入力バッファ
回路手段のそれぞれの入力間を、入力バッファ回路手段
の試験モード信号手段からの信号に応答して導通するス
イッチング手段を備えているので、入力バッファ回路手
段の試験時に、試験モード信号に応答して、入力バッフ
ァ回路手段のそれぞれの入力間がスイッチング手段によ
り導通するので、入力バッファ回路手段の任意の一入力
について漏れ電流の有無の測定を行なうことにより、す
べての入力バッファ回路手段の漏れ電流の試験について
異常の有無を知ることができ、作業者の労力を軽減する
ことが可能となる。
［発明の実施例］ 第１図は、この発明の一実施例を示す論理集積回路の保
護回路を含んだ入力バッファ回路図である。図において
1aないし1nおよび２ないし６は、第２図に示す従来のも
のと同一であり、説明は省略する。第１図において、７
は試験モード信号発生器、８はインバータ、９はＮチャ
ネルトランジスタとＰチャネルトランジスタとで構成さ
れるトランスミッションゲートである。
護回路を含んだ入力バッファ回路図である。図において
1aないし1nおよび２ないし６は、第２図に示す従来のも
のと同一であり、説明は省略する。第１図において、７
は試験モード信号発生器、８はインバータ、９はＮチャ
ネルトランジスタとＰチャネルトランジスタとで構成さ
れるトランスミッションゲートである。
次に動作について説明する。まず試験モード信号発生器
７の信号をＨレベルとし、試験モードを設定する。この
とき、トランスミッションゲート９を構成するＮチャネ
ルトランジスタとＰチャネルトランジスタは共に導通状
態となるので、入力バッファ回路の入力信号1aないし1n
は互いに並列に接続された状態となる。次に、1aないし
1nの中で任意の１つの入力線たとえば1aをVsレベルに設
定し、LSIテスタを接続し、定常的に流れる漏れ電流の
有無を調べる。次にVcレベルに設定して、同様に漏れ電
流の有無を調べる。少なくとも１箇所の入力バッファ回
路に漏れ電流があれば、以上の測定で検出されるはずで
あり、検出されなければ、測定デバイスは漏れ電流の試
験に関して良品であると判断することができる。
７の信号をＨレベルとし、試験モードを設定する。この
とき、トランスミッションゲート９を構成するＮチャネ
ルトランジスタとＰチャネルトランジスタは共に導通状
態となるので、入力バッファ回路の入力信号1aないし1n
は互いに並列に接続された状態となる。次に、1aないし
1nの中で任意の１つの入力線たとえば1aをVsレベルに設
定し、LSIテスタを接続し、定常的に流れる漏れ電流の
有無を調べる。次にVcレベルに設定して、同様に漏れ電
流の有無を調べる。少なくとも１箇所の入力バッファ回
路に漏れ電流があれば、以上の測定で検出されるはずで
あり、検出されなければ、測定デバイスは漏れ電流の試
験に関して良品であると判断することができる。
［発明の効果］ 以上のように、この発明によれば、論理回路手段の複数
個の入力に接続された複数個の入力バッファ回路手段の
それぞれの入力間を、入力バッファ回路手段の試験モー
ド信号手段からの信号に応答して導通するスイッチング
手段を備えているので、入力バッファ回路手段の漏れ電
流の試験の作業量が減少し、したがって作業者の労力お
よび作業時間を軽減できる。
個の入力に接続された複数個の入力バッファ回路手段の
それぞれの入力間を、入力バッファ回路手段の試験モー
ド信号手段からの信号に応答して導通するスイッチング
手段を備えているので、入力バッファ回路手段の漏れ電
流の試験の作業量が減少し、したがって作業者の労力お
よび作業時間を軽減できる。
第１図はこの発明の一実施例を示す回路図、第２図は従
来の論理装置の入力部を示す回路図である。 図において、1aないし1nは入力バッファ回路の信号入力
線、２は保護用抵抗、３および４はクランプ用ダイオー
ド、５は入力バッファを構成するトランジスタ、６は入
力バッファ回路の信号出力線、７は試験モード信号発生
器、８はインバータ、９はトランスミッションゲート、
10は論理回路である。 なお、各図中同一符号は同一または相当部分を示す。
来の論理装置の入力部を示す回路図である。 図において、1aないし1nは入力バッファ回路の信号入力
線、２は保護用抵抗、３および４はクランプ用ダイオー
ド、５は入力バッファを構成するトランジスタ、６は入
力バッファ回路の信号出力線、７は試験モード信号発生
器、８はインバータ、９はトランスミッションゲート、
10は論理回路である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (2)
- 【請求項１】論理動作をするための、かつ複数個の入力
を有する論理回路手段と、前記論理回路手段の前記複数
個の入力に接続されかつそれぞれ入力を有する複数個の
入力バッファ回路手段と、前記入力バッファ回路手段の
試験時に試験モード信号を与える手段と、前記入力バッ
ファ回路手段の前記入力間に接続され、かつ前記試験モ
ード信号に応答して前記試験モードの間導通するスイッ
チング手段を備える論理装置。 - 【請求項２】前記スイッチング手段は、相互に逆相の入
力に応答して動作する第１のスイッチング素子と第２の
スイッチング素子の並列回路を含み、前記試験モード信
号を与える手段は、前記試験モード信号のときに前記第
１および第２のスイッチング素子の双方を導通するため
の手段を含む特許請求の範囲第１項記載の論理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62149581A JPH0715495B2 (ja) | 1987-06-16 | 1987-06-16 | 論理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62149581A JPH0715495B2 (ja) | 1987-06-16 | 1987-06-16 | 論理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63313080A JPS63313080A (ja) | 1988-12-21 |
| JPH0715495B2 true JPH0715495B2 (ja) | 1995-02-22 |
Family
ID=15478326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62149581A Expired - Lifetime JPH0715495B2 (ja) | 1987-06-16 | 1987-06-16 | 論理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0715495B2 (ja) |
-
1987
- 1987-06-16 JP JP62149581A patent/JPH0715495B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63313080A (ja) | 1988-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2827229B2 (ja) | 半導体集積回路 | |
| US5138257A (en) | Circuit for testing internal data bus of integrated circuit | |
| US5025344A (en) | Built-in current testing of integrated circuits | |
| JP2664429B2 (ja) | 回路板検査装置および方法 | |
| US4951283A (en) | Method and apparatus for identifying defective bus devices | |
| JP2008249388A (ja) | 半導体装置および半導体装置モジュール | |
| US5909034A (en) | Electronic device for testing bonding wire integrity | |
| JPH0213865A (ja) | テスト可能な集積回路 | |
| KR100485462B1 (ko) | 집적회로검사방법 | |
| US20090096476A1 (en) | Method of inspecting semiconductor circuit having logic circuit as inspection circuit | |
| US6563335B2 (en) | Semiconductor device and test method therefor | |
| EP3290934B1 (en) | Scan circuitry with iddq verification | |
| US6744271B2 (en) | Internal generation of reference voltage | |
| JPH0715495B2 (ja) | 論理装置 | |
| EP0664512A1 (en) | Design for testability technique of CMOS and BiCMOS ICs | |
| US4604531A (en) | Imbalance circuits for DC testing | |
| JP3372488B2 (ja) | 半導体ｃｍｏｓ集積回路の試験装置 | |
| JPH07109844B2 (ja) | 半導体集積回路 | |
| JPS6337268A (ja) | 半導体装置の試験装置 | |
| JP3945641B2 (ja) | 半導体装置 | |
| Microelectronics et al. | A novel DFT technique for critical bridging faults in CMOS and BiCMOS ICs | |
| JPS6371669A (ja) | 電子回路装置の検査方法 | |
| JPH0511015A (ja) | 半導体集積回路のテスト回路 | |
| JPH05264676A (ja) | 故障検出方法及び検出装置 | |
| JPS62278473A (ja) | 半導体電子回路 |