JPS62278473A - 半導体電子回路 - Google Patents
半導体電子回路Info
- Publication number
- JPS62278473A JPS62278473A JP61121090A JP12109086A JPS62278473A JP S62278473 A JPS62278473 A JP S62278473A JP 61121090 A JP61121090 A JP 61121090A JP 12109086 A JP12109086 A JP 12109086A JP S62278473 A JPS62278473 A JP S62278473A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- circuits
- switches
- signal
- semiconductor electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 238000001514 detection method Methods 0.000 claims abstract description 8
- 238000012360 testing method Methods 0.000 claims description 11
- 238000007689 inspection Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 8
- 230000002950 deficient Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000003745 diagnosis Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000011990 functional testing Methods 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical group 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔産業上の利用分野〕
本発明は半導体電子回路に関するものである。
従来試験あるいに診断を考慮したＬＳＩの構底法につい
てに電子通信学会誌６／８１ ６１７頁「超ＬＳＩのた
めの試験機と試験技術」等に示すように、ＬＳＩ内部に
試験が容易になるような回路を積砥的に付加する方法が
とられている。この方法で代表的なものにスキャンパス
法がある。
てに電子通信学会誌６／８１ ６１７頁「超ＬＳＩのた
めの試験機と試験技術」等に示すように、ＬＳＩ内部に
試験が容易になるような回路を積砥的に付加する方法が
とられている。この方法で代表的なものにスキャンパス
法がある。
これαＬ８Ｉｆｆｉのすべてのフリツプフロツプの前段
に本来の論理機能に影響を与えないような付加回路を設
は機能試験を実行するときにこれらの７リツプフロツプ
をシフトレジスタとして動ｈｇせることにより、被試験
ＬＳＩ（順序回路）を等価的に組合わせ回路に分割して
試験を容易にする方法である。
に本来の論理機能に影響を与えないような付加回路を設
は機能試験を実行するときにこれらの７リツプフロツプ
をシフトレジスタとして動ｈｇせることにより、被試験
ＬＳＩ（順序回路）を等価的に組合わせ回路に分割して
試験を容易にする方法である。
〔発明が解決しようとする問題点］
上記従来技術汀試験のための回路規模が大きくなり、ま
た回路のどの部分が故障状態にあるかを容易に診断する
ことは困鮨であった。
た回路のどの部分が故障状態にあるかを容易に診断する
ことは困鮨であった。
本発明の目的ｒｉＬ３Ｉ内部の回路を幾つかに分割して
試験、診断できる半導体電子回路を提案するにある。
試験、診断できる半導体電子回路を提案するにある。
上記目的に、ＬＳＩの内部回路を幾つかの回路に分け、
それらの回路の電源１１ｆｉを検出判定することで達成
される。
それらの回路の電源１１ｆｉを検出判定することで達成
される。
つ１り、ＬＳＩ回路を幾つかの回路に分割してその電源
電流を検出し観測Ｔれば、回路が動作するとき特有の電
流が流れるため、この判定を行えば該当する回路の試験
診断ができる。
電流を検出し観測Ｔれば、回路が動作するとき特有の電
流が流れるため、この判定を行えば該当する回路の試験
診断ができる。
第１図に本考案の原理を示す。回路２Ａ、２Ｂ。
・・・、２Ｚｔ：Ｉ共通の接地点ＩＢを有しており、そ
の対の電源＠端子にスイッチ３Ａ、３Ｂ、・・・、３Ｚ
に接続ばれており、スイッチの他端にまとめられてｔ流
検出回路４に接続されている。
の対の電源＠端子にスイッチ３Ａ、３Ｂ、・・・、３Ｚ
に接続ばれており、スイッチの他端にまとめられてｔ流
検出回路４に接続されている。
回路に電圧、電流を与える電圧源１１通常、電池等で代
表される）は接地点ＩＡと検出回路４との間に印加され
る。スイッチ３Ａ、３Ｂ・・・、 ３Ｚには制御回路５
より信号がそれぞれ与えられ、制御回路５の信号は検出
回路４にも与えられている。
表される）は接地点ＩＡと検出回路４との間に印加され
る。スイッチ３Ａ、３Ｂ・・・、 ３Ｚには制御回路５
より信号がそれぞれ与えられ、制御回路５の信号は検出
回路４にも与えられている。
今・回路２人の動作状態を検ｆｆる場合にスイッチ３Ａ
のみを制御信号によって閉じ、他のスイッチは開状態と
しておく。この状態でに回路２人のみに電圧＃１の電圧
が印加され、他の回路２Ｂ。
のみを制御信号によって閉じ、他のスイッチは開状態と
しておく。この状態でに回路２人のみに電圧＃１の電圧
が印加され、他の回路２Ｂ。
・・・、２Ｚに全てオフ状態となる。この状態で回路２
人を動作状態としく動作状態とするには外部等より回路
２人に対しクロックパルス等の信号を与えるか、あるい
に磁気、光等の結合手段によって信号を与えればよめ）
、そのときのｔ流検出回路４に流れる電流をチェックす
ることで、回路２人の動作が正常であるか否かが判定で
きる。
人を動作状態としく動作状態とするには外部等より回路
２人に対しクロックパルス等の信号を与えるか、あるい
に磁気、光等の結合手段によって信号を与えればよめ）
、そのときのｔ流検出回路４に流れる電流をチェックす
ることで、回路２人の動作が正常であるか否かが判定で
きる。
回路２Ｂを検査する場合にスイッチ３Ｂのみを閉状態と
し、他のスイッチを開として、上記の動作を行えばよい
。このスイッチの開閉に制御回路５の出力信号を変える
ことで行ない得る。
し、他のスイッチを開として、上記の動作を行えばよい
。このスイッチの開閉に制御回路５の出力信号を変える
ことで行ない得る。
以下、本発明の一実施例を＠２図により説明する。図中
、第１図中の主要部分と同じ機能のもの ″に対
しては同一の番号を付してｌる。第１図中の回路２人α
本例ではゲート回路１３に、回路２Ｂ框フリツプフａツ
ブ回路１４に、それぞれ対応している。スイッチ３Ａ、
３Ｂは金属酸化膜電界効果トランジスタｃ以下ＭＯＳト
ランジスタと略す）３８人、３０Ｂを用いている。電流
検出に抵抗７を電圧源１に直列に接続し、抵抗の電圧を
検出することで実現Ｔる（このとき、抵抗値を低くして
電圧１の電圧がほとんどこの抵抗両端に加えられないよ
うに工夫Ｔる）。この検出された電圧ｖｌａ判定回路６
に送られる。制御回路５はカウンタ８及びデコーダ９よ
り構成され、カウンタ８に入力端子１０を有している。
、第１図中の主要部分と同じ機能のもの ″に対
しては同一の番号を付してｌる。第１図中の回路２人α
本例ではゲート回路１３に、回路２Ｂ框フリツプフａツ
ブ回路１４に、それぞれ対応している。スイッチ３Ａ、
３Ｂは金属酸化膜電界効果トランジスタｃ以下ＭＯＳト
ランジスタと略す）３８人、３０Ｂを用いている。電流
検出に抵抗７を電圧源１に直列に接続し、抵抗の電圧を
検出することで実現Ｔる（このとき、抵抗値を低くして
電圧１の電圧がほとんどこの抵抗両端に加えられないよ
うに工夫Ｔる）。この検出された電圧ｖｌａ判定回路６
に送られる。制御回路５はカウンタ８及びデコーダ９よ
り構成され、カウンタ８に入力端子１０を有している。
！！３図に第２図の実施例における各部の代表的波形で
ある。クロックパルスＣＰ１ｉ入力端子１１に与えられ
る。信号８１ｎ端子ｌＯに与えられるキャリパルスであ
り、このパルスの到来毎にカウンタ８の内容が１ずつ増
加（あるいに減少コし、デコーダ９の出力信号Ｇｌ、Ｇ
２が変わる。
ある。クロックパルスＣＰ１ｉ入力端子１１に与えられ
る。信号８１ｎ端子ｌＯに与えられるキャリパルスであ
り、このパルスの到来毎にカウンタ８の内容が１ずつ増
加（あるいに減少コし、デコーダ９の出力信号Ｇｌ、Ｇ
２が変わる。
信号１ｉｔｉ２ｒｔゲ一ト回路１３及びフリップ７ａツ
ブ回路１４を、それぞれ流れる電流である。
ブ回路１４を、それぞれ流れる電流である。
時刻ｔｏにおいてはカウンタ８の内容がＯとなっており
、このとき出力Ｇｌ、Ｇ２共０レベル（ＯＶ）であり％
スイッチ３０Ａ、３０８ｒＸオフで開放状態である。ゆ
えにこのとき回路に流れるｔｔｖ、ａＯであり、信号ｖ
１にａ回路１３．１４に流れる電流は表わｔｌない。時
刻ｔｌ でキャリパルスＳ１が１個加えられるとカウン
タはその内容を１だけ増やし、信号Ｇｌがルベル（数Ｖ
）となり、スイッチ３０Ａは閉状態となる。とれてより
、回路１３が動作し、電Ｒｉｔが抵抗７に流れ、これは
電圧ｖ１となって判定回路６に送り込まれる。判定回路
ではカウンタ８よりの信号を参照して電流１１が回路１
３の正常動作の電流波形かどうかを判定して（ゲート回
路の場合にクロックに同規して図中１１のパルス電流が
流れる）合否判定信号ＮＧを発生する。
、このとき出力Ｇｌ、Ｇ２共０レベル（ＯＶ）であり％
スイッチ３０Ａ、３０８ｒＸオフで開放状態である。ゆ
えにこのとき回路に流れるｔｔｖ、ａＯであり、信号ｖ
１にａ回路１３．１４に流れる電流は表わｔｌない。時
刻ｔｌ でキャリパルスＳ１が１個加えられるとカウン
タはその内容を１だけ増やし、信号Ｇｌがルベル（数Ｖ
）となり、スイッチ３０Ａは閉状態となる。とれてより
、回路１３が動作し、電Ｒｉｔが抵抗７に流れ、これは
電圧ｖ１となって判定回路６に送り込まれる。判定回路
ではカウンタ８よりの信号を参照して電流１１が回路１
３の正常動作の電流波形かどうかを判定して（ゲート回
路の場合にクロックに同規して図中１１のパルス電流が
流れる）合否判定信号ＮＧを発生する。
時刻ｔ！において＠２のキャリパルスが加わると今［ｔ
ｌＧ Ｉ Ｋ代って０２がルベルとなりスイッチ３０Ｂ
を閉状態とする。それゆえ、時刻ｔ２以降はフリップ７
ａツブ回路特有の電流ｉｚ （クロック信号ＣＰＩの同
期の１７２のパルス状′を流涙形）が抵抗７に流れこれ
を、判定回路６で判定する。
ｌＧ Ｉ Ｋ代って０２がルベルとなりスイッチ３０Ｂ
を閉状態とする。それゆえ、時刻ｔ２以降はフリップ７
ａツブ回路特有の電流ｉｚ （クロック信号ＣＰＩの同
期の１７２のパルス状′を流涙形）が抵抗７に流れこれ
を、判定回路６で判定する。
但し、この場合にクロックパルスＣＰＩがゲート回路１
３を通してフリップ７ａツブ１４に与えられないので、
別の平段でこのパルスを与える必要がある。例えば、図
中点線の配線を行っておき、別のクロックパルスＣＰ２
を与える等の手段である。
３を通してフリップ７ａツブ１４に与えられないので、
別の平段でこのパルスを与える必要がある。例えば、図
中点線の配線を行っておき、別のクロックパルスＣＰ２
を与える等の手段である。
本実施例では相当複雑な回路でも実施できる特長がある
。
。
第４図は本考案の別の実施例である。この例に回路１５
，１６．１７．１８をその電源側と接地側とで選択して
おり、スイッチ３０Ａ、３０Ｂ。
，１６．１７．１８をその電源側と接地側とで選択して
おり、スイッチ３０Ａ、３０Ｂ。
４０Ａ、４０Ｂがこの選択の機能を果す。例えば回路１
６を選択したい場合は端子３１Ａのゲート信号Ｃ８Ｉを
ルベルとしてスイッチ３０Ａを閉じ、端子４１Ａのゲー
ト［号ＣＧ１もルベルトしてスイッチ４０Ａを閉じ、回
路１５に電圧を与える。この状態としておけば回路１５
のみが動作状態となり、検査を行うたとができる。この
実施例でに回路の規模が大きくなった場合スイッチ、制
御回路の規模を少なくできるとの効果がある。
６を選択したい場合は端子３１Ａのゲート信号Ｃ８Ｉを
ルベルとしてスイッチ３０Ａを閉じ、端子４１Ａのゲー
ト［号ＣＧ１もルベルトしてスイッチ４０Ａを閉じ、回
路１５に電圧を与える。この状態としておけば回路１５
のみが動作状態となり、検査を行うたとができる。この
実施例でに回路の規模が大きくなった場合スイッチ、制
御回路の規模を少なくできるとの効果がある。
第５図に本考案の更に別の実施例を示Ｔ０本実施例では
回路選択用のスイッチを特に設けず既存の被検査回路の
一部の素子を用いて実現する。図においてこれまでの回
路２Ａ、２Ｂ、・・・、２Ｚ＊ＭＯ８）ランラスタ２Ａ
Ａ、３Ａ人、２８Ｂ、３ＢＢ、・・・、・・・、２ＺＺ
、３ＺＺで構成される。このような回路は通常のＭＯ８
ＩＣ，ＭＯ８ＬＳＩ等の内部でよく用いられる。図にお
いてＭＯＳトランジスタ３ＡＡ、３８Ｂ、−，３ＺＺ等
１’！ＭＯ８トランジスタ２ＡＡ、２８Ｂ、・・・、２
ＺＺ等の負荷用として動作し、通常負荷ＭＯＳトランジ
スタと呼ばれている。このトランジスタに図の点線のよ
うに電源側に結ばれて動Ｐ）：ｆるが、本案では電源に
結ぶ前例端子２０Ａ、２０Ｂ、・・・、２０２に選択用
の信号（これまでのＧｌ、Ｇ２に相当する）を加え、こ
れまで通りの検査を実施し然る後に電源側に結ぶという
方法をとる。この方法でクスイッチを新たに設ける必要
がなくなる。
回路選択用のスイッチを特に設けず既存の被検査回路の
一部の素子を用いて実現する。図においてこれまでの回
路２Ａ、２Ｂ、・・・、２Ｚ＊ＭＯ８）ランラスタ２Ａ
Ａ、３Ａ人、２８Ｂ、３ＢＢ、・・・、・・・、２ＺＺ
、３ＺＺで構成される。このような回路は通常のＭＯ８
ＩＣ，ＭＯ８ＬＳＩ等の内部でよく用いられる。図にお
いてＭＯＳトランジスタ３ＡＡ、３８Ｂ、−，３ＺＺ等
１’！ＭＯ８トランジスタ２ＡＡ、２８Ｂ、・・・、２
ＺＺ等の負荷用として動作し、通常負荷ＭＯＳトランジ
スタと呼ばれている。このトランジスタに図の点線のよ
うに電源側に結ばれて動Ｐ）：ｆるが、本案では電源に
結ぶ前例端子２０Ａ、２０Ｂ、・・・、２０２に選択用
の信号（これまでのＧｌ、Ｇ２に相当する）を加え、こ
れまで通りの検査を実施し然る後に電源側に結ぶという
方法をとる。この方法でクスイッチを新たに設ける必要
がなくなる。
第６図に本考案の更に他の実施例を示Ｔ０この場合は回
路３６Ａ、３６Ｂ１’！同一であり、回路上に並列の接
続となっている。スイッチ３５Ａ、３５Ｂのいずれかを
閉じて検査する手法はこれまでと同じであるが、本実施
例ではこの検査の結果をふまえて、若し、３６Ａ、３６
Ｂのどちらかが不良と判定された場合に、スイッチを常
に開状態として良品のみを使用することを特長としてい
る。例えば、３６Ａが正常、３６Ｂが不良と判定された
場合にデコーダ回路９を制御して出力信号を設定してＧ
Ａｌ″１１レベル、ＧＢ＃’ｌＯレベルとして固定し、
以後ｔ’１ｔ３６Ａのみを活用する。
路３６Ａ、３６Ｂ１’！同一であり、回路上に並列の接
続となっている。スイッチ３５Ａ、３５Ｂのいずれかを
閉じて検査する手法はこれまでと同じであるが、本実施
例ではこの検査の結果をふまえて、若し、３６Ａ、３６
Ｂのどちらかが不良と判定された場合に、スイッチを常
に開状態として良品のみを使用することを特長としてい
る。例えば、３６Ａが正常、３６Ｂが不良と判定された
場合にデコーダ回路９を制御して出力信号を設定してＧ
Ａｌ″１１レベル、ＧＢ＃’ｌＯレベルとして固定し、
以後ｔ’１ｔ３６Ａのみを活用する。
この方法にゲートアレイ等の回路に冗長ヰのある場合に
有効であり、同じ回路を２個並列にすることを必らずし
も必要としない。つまり、正常に動作している回路のみ
を用いて全体回路を構成できる特長を持ち得る。
有効であり、同じ回路を２個並列にすることを必らずし
も必要としない。つまり、正常に動作している回路のみ
を用いて全体回路を構成できる特長を持ち得る。
第７図に本考案の更に別の実施例を示す。この例でに回
路２Ａ、２Ｂを活すのに特別の工夫をとっており、これ
までの実施例でに回路に対して電気的に動作のための入
力信号を加えていたが、この場合に光を用いて信号を加
える。ダイオード７０Ａ、７０Ｂに発光用であり、これ
より放射された光束ａ仝闇を介して回路２Ａ、２Ｂに加
えられる。通常回路２Ａ、２８μトランジスタ６１゜６
２等のアクティブ素子を會んでいるのでこの接合に九を
照射丁れは外部よりりａツク等の信号を与えることがで
きる。この方法に入力信号印加のための特別な回路をＩ
Ｃ内に包含しなくともよいので回路構成が藺単になる。
路２Ａ、２Ｂを活すのに特別の工夫をとっており、これ
までの実施例でに回路に対して電気的に動作のための入
力信号を加えていたが、この場合に光を用いて信号を加
える。ダイオード７０Ａ、７０Ｂに発光用であり、これ
より放射された光束ａ仝闇を介して回路２Ａ、２Ｂに加
えられる。通常回路２Ａ、２８μトランジスタ６１゜６
２等のアクティブ素子を會んでいるのでこの接合に九を
照射丁れは外部よりりａツク等の信号を与えることがで
きる。この方法に入力信号印加のための特別な回路をＩ
Ｃ内に包含しなくともよいので回路構成が藺単になる。
本発明によれば半導体電子回路内部を比較的簡単な回路
構成で検査診断できるので半導体素子の信穎度を上げ、
経済的にも多大の効果がある。
構成で検査診断できるので半導体素子の信穎度を上げ、
経済的にも多大の効果がある。
第１図に本発明の半導体電子回路の原理説明図、第２図
に本発明の半導体電子回路の実施例の回路図、第３図に
第２図の回路における代浅的波形説明図、第４図、第５
図、第６図、第７図にそれぞれ本発明の半導体電子回路
の他の実施例の回路図である。 ｌ・・・電圧源、２人・・・回路、３人・・・スイッチ
、４・・・第 １ 図 〆５ ３Ａ・・スイ１＋ ４・電人＆ｔｒｇＪ路
に本発明の半導体電子回路の実施例の回路図、第３図に
第２図の回路における代浅的波形説明図、第４図、第５
図、第６図、第７図にそれぞれ本発明の半導体電子回路
の他の実施例の回路図である。 ｌ・・・電圧源、２人・・・回路、３人・・・スイッチ
、４・・・第 １ 図 〆５ ３Ａ・・スイ１＋ ４・電人＆ｔｒｇＪ路
Claims (1)
- １、半導体電子回路において、回路を幾つかに分割し、
その一部を該幾つかに分割された回路に直列に設けたス
イッチを制御回路よりの信号によって開閉せしめること
で動作せしめ、電圧源に流れる電流を検出回路により検
出し、その波形より該分割された回路の試験、診断、修
複を行うように構成したことを特徴とする半導体電子回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61121090A JPS62278473A (ja) | 1986-05-28 | 1986-05-28 | 半導体電子回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61121090A JPS62278473A (ja) | 1986-05-28 | 1986-05-28 | 半導体電子回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62278473A true JPS62278473A (ja) | 1987-12-03 |
Family
ID=14802623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61121090A Pending JPS62278473A (ja) | 1986-05-28 | 1986-05-28 | 半導体電子回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62278473A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6239604B1 (en) | 1996-10-04 | 2001-05-29 | U.S. Philips Corporation | Method for inspecting an integrated circuit by measuring a voltage drop in a supply line of sub-circuit thereof |
| US7812628B2 (en) | 2006-12-13 | 2010-10-12 | Renesas Electronics Corporation | Method of on-chip current measurement and semiconductor IC |
-
1986
- 1986-05-28 JP JP61121090A patent/JPS62278473A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6239604B1 (en) | 1996-10-04 | 2001-05-29 | U.S. Philips Corporation | Method for inspecting an integrated circuit by measuring a voltage drop in a supply line of sub-circuit thereof |
| US7812628B2 (en) | 2006-12-13 | 2010-10-12 | Renesas Electronics Corporation | Method of on-chip current measurement and semiconductor IC |
| US8030956B2 (en) | 2006-12-13 | 2011-10-04 | Renesas Electronics Corporation | Method of on-chip current measurement and semiconductor IC |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2561164B2 (ja) | 半導体集積回路 | |
| US6593765B1 (en) | Testing apparatus and testing method for semiconductor integrated circuit | |
| US6173428B1 (en) | Apparatus and method for testing using clocked test access port controller for level sensitive scan designs | |
| JP2000503124A (ja) | 集積回路を検査する方法 | |
| US5736849A (en) | Semiconductor device and test method for connection between semiconductor devices | |
| JPH10111343A (ja) | 集積回路 | |
| JPS62278473A (ja) | 半導体電子回路 | |
| JPH0120700Y2 (ja) | ||
| US6865703B2 (en) | Scan test system for semiconductor device | |
| US5412337A (en) | Semiconductor device providing reliable conduction test of all terminals | |
| Sachdev | Transforming sequential logic in digital CMOS ICs for voltage and I/sub DDQ/testing | |
| US4263545A (en) | Method of testing pulse delay time | |
| JP3586972B2 (ja) | 半導体集積回路及びそのテスト方法 | |
| JP4034242B2 (ja) | オープン検査回路を備えた半導体装置及び該検査回路を用いたオープン検査方法 | |
| KR100614646B1 (ko) | 내장형 전류 감지 회로 및 그것의 전류 테스팅 방법 | |
| JP2972515B2 (ja) | 入出力バッファテスト回路 | |
| JP2963234B2 (ja) | 高速デバイス試験方法 | |
| JP2001147254A (ja) | 半導体集積回路のテスト装置とそのテスト方法 | |
| JPS631248Y2 (ja) | ||
| JP3104739B2 (ja) | Ｌｓｉの不良解析に用いるｌｓｉテスター | |
| JPH0526981A (ja) | 半導体集積回路のテスト用回路 | |
| JP2000046896A (ja) | 半導体ｃｍｏｓ集積回路の試験装置 | |
| JPH04172273A (ja) | 半導体集積回路 | |
| JPS63313080A (ja) | 論理装置 | |
| JPH10288650A (ja) | 半導体集積回路 |