JP2664429B2 - 回路板検査装置および方法 - Google Patents
回路板検査装置および方法Info
- Publication number
- JP2664429B2 JP2664429B2 JP63212337A JP21233788A JP2664429B2 JP 2664429 B2 JP2664429 B2 JP 2664429B2 JP 63212337 A JP63212337 A JP 63212337A JP 21233788 A JP21233788 A JP 21233788A JP 2664429 B2 JP2664429 B2 JP 2664429B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- node
- signal
- voltage
- connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
- G01R31/2813—Checking the presence, location, orientation or value, e.g. resistance, of components or conductors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
- G01R31/67—Testing the correctness of wire connections in electric apparatus or circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は一般的には回路板検査装置に関し、特に、デ
ィジタル部品を検査するための製造欠陥分析器に関す
る。
ィジタル部品を検査するための製造欠陥分析器に関す
る。
プリント回路板を検査するための装置は通常３つの種
類に分けられる。３つの種類とは、機能（ファンクショ
ナル）テスタ、インサーキット・テスタおよび製造欠陥
分析器（アナライザ）である。以下にこれら３つの種類
のテスタを各々簡単に説明する。
類に分けられる。３つの種類とは、機能（ファンクショ
ナル）テスタ、インサーキット・テスタおよび製造欠陥
分析器（アナライザ）である。以下にこれら３つの種類
のテスタを各々簡単に説明する。
機能テスタは、通常、一連の入力信号に基づいてプリ
ント回路板の出力性能を測定する装置である。機能テス
タは特定の回路板の最終的な所望性能を検査する秀れた
方法を提供するけれども、普通は、回路板中の欠陥の位
置、または回路板にマウントされた欠陥部品を判別でき
ない。回路板が大きく、複雑に、または高価になるにつ
れて、回路板上に多くのトレース（導電体）が存在する
ため、また回路板上にマウントされた多数の部品の１つ
により、欠陥が回路板上で生じる可能性が増大する。機
能テスタは回路板が正しく動作しているかどうかを示す
にすぎず、欠陥の位置を示さないから、テストシステム
全体としての機能テスタの有用性は限られたものにな
る。
ント回路板の出力性能を測定する装置である。機能テス
タは特定の回路板の最終的な所望性能を検査する秀れた
方法を提供するけれども、普通は、回路板中の欠陥の位
置、または回路板にマウントされた欠陥部品を判別でき
ない。回路板が大きく、複雑に、または高価になるにつ
れて、回路板上に多くのトレース（導電体）が存在する
ため、また回路板上にマウントされた多数の部品の１つ
により、欠陥が回路板上で生じる可能性が増大する。機
能テスタは回路板が正しく動作しているかどうかを示す
にすぎず、欠陥の位置を示さないから、テストシステム
全体としての機能テスタの有用性は限られたものにな
る。
回路板の欠陥の位置決めを行うのに機能テスタは制約
があるために、インサーキット装置が開発された。イン
サーキットテスト装置は、回路板上にマウントされた個
々の部品を実際に検査するとともに、回路板上のトレー
スを介した導電通路を検査する。これは一連のコネクタ
ピンを回路板上のいくつかのノードに接触させ、テスト
信号を部品に印加して行なわれる。部品に供給できる電
力を慎重に限定して損傷を防止できるようなアルゴリズ
ムが開発されている。ディジタルバックドライブ技術法
をインサーキット検査装置に組込んで、アナログとディ
ジタル両部品を効果的に検査できるようになっている。
回路のトポロジー（素子間の相互接続）がいっそう複雑
になり、高速のインサーキットテスタが要請されるにつ
れて、インサーキットテスト装置はますます高価になっ
てきた。これによって、回路板上のトレースが接続され
ていないことやピンが曲がっていることのような単純な
欠陥を検査できる安価な装置が必要とされるようになっ
た。
があるために、インサーキット装置が開発された。イン
サーキットテスト装置は、回路板上にマウントされた個
々の部品を実際に検査するとともに、回路板上のトレー
スを介した導電通路を検査する。これは一連のコネクタ
ピンを回路板上のいくつかのノードに接触させ、テスト
信号を部品に印加して行なわれる。部品に供給できる電
力を慎重に限定して損傷を防止できるようなアルゴリズ
ムが開発されている。ディジタルバックドライブ技術法
をインサーキット検査装置に組込んで、アナログとディ
ジタル両部品を効果的に検査できるようになっている。
回路のトポロジー（素子間の相互接続）がいっそう複雑
になり、高速のインサーキットテスタが要請されるにつ
れて、インサーキットテスト装置はますます高価になっ
てきた。これによって、回路板上のトレースが接続され
ていないことやピンが曲がっていることのような単純な
欠陥を検査できる安価な装置が必要とされるようになっ
た。
製造欠陥分析器は元々、プリント回路板上の開路また
は短絡のような単純な欠陥を検査する安価な検査方法と
して開発された。回路板上の欠陥の大部分はトレース間
の半田による短絡や他の単純な欠陥によって生じるの
で、製造欠陥分析器はこれらの欠陥の大部分を検出する
安価な装置を与えるために開発された。したがって、製
造欠陥分析器は、高価なインサーキット検査装置を用い
ないでプリント回路板上の単純な欠陥を検出する必要性
を満たすことができた。アナログ検査技術が今日までい
くつかの製造欠陥分析器において用いられており、複雑
さ、費用などのためにディジタル検査技術を採用してい
るものは非常に少ない。したがって、製造欠陥分析器は
主として単純欠陥検出テスタとして残っている。アメリ
カ合衆国アリゾナ州TempeにあるTest Systems,Incorpor
atedは、製造欠陥分析器中に用いることができ、簡単か
つ容易な態様でディジタル部品を検査するいくつかの方
法を設計している。Test Systemの回路は、単一のダイ
オード接合を順方向バイアスするには十分であるが、２
つのダイオード接合を順方向バイアスするには不十分
な、Vccノードと信号ノード間の電圧ポテンシャルを用
いている。もしICが逆の方向に挿入されているならば、
大量の電流がVccノードから入力／出力ノード（信号ノ
ード）に流れ、ICが逆方向に挿入されたことを示す。し
かし、並列に入る導電路を慎重に隔離（ガード）して誤
まった表示が検査システムから得られないようにしなけ
ればならない。Test Systems,Incorporatedの装置に必
要なガード技術は実現するのがやや困難で、複雑であ
る。したがって、ICが回路内に正しい方向に配置されて
いるかどうかを明確に判別できる簡単な方法が求められ
ている。
は短絡のような単純な欠陥を検査する安価な検査方法と
して開発された。回路板上の欠陥の大部分はトレース間
の半田による短絡や他の単純な欠陥によって生じるの
で、製造欠陥分析器はこれらの欠陥の大部分を検出する
安価な装置を与えるために開発された。したがって、製
造欠陥分析器は、高価なインサーキット検査装置を用い
ないでプリント回路板上の単純な欠陥を検出する必要性
を満たすことができた。アナログ検査技術が今日までい
くつかの製造欠陥分析器において用いられており、複雑
さ、費用などのためにディジタル検査技術を採用してい
るものは非常に少ない。したがって、製造欠陥分析器は
主として単純欠陥検出テスタとして残っている。アメリ
カ合衆国アリゾナ州TempeにあるTest Systems,Incorpor
atedは、製造欠陥分析器中に用いることができ、簡単か
つ容易な態様でディジタル部品を検査するいくつかの方
法を設計している。Test Systemの回路は、単一のダイ
オード接合を順方向バイアスするには十分であるが、２
つのダイオード接合を順方向バイアスするには不十分
な、Vccノードと信号ノード間の電圧ポテンシャルを用
いている。もしICが逆の方向に挿入されているならば、
大量の電流がVccノードから入力／出力ノード（信号ノ
ード）に流れ、ICが逆方向に挿入されたことを示す。し
かし、並列に入る導電路を慎重に隔離（ガード）して誤
まった表示が検査システムから得られないようにしなけ
ればならない。Test Systems,Incorporatedの装置に必
要なガード技術は実現するのがやや困難で、複雑であ
る。したがって、ICが回路内に正しい方向に配置されて
いるかどうかを明確に判別できる簡単な方法が求められ
ている。
本発明は、前述した従来の欠点や制限を克服し、回路
内の半導体部品の配置方向を明確に決定できる装置およ
び方法を提供することである。
内の半導体部品の配置方向を明確に決定できる装置およ
び方法を提供することである。
本発明によれば、これは、ほぼダイオード接合２個分
の電圧降下に等しい所定の電圧を回路の電力ノードに与
えることによって実現される。また、単一ダイオード接
合を順方向バイアスするのに十分な電流が信号ノードか
ら取出される。その結果ダイオード接合１個分の電圧降
下に等しい電圧が、接地ノードと信号ノードとの間に接
続されたダイオード接合を介して接地ノードから流れる
電流によって発生する。本発明の利点は、回路内で逆方
向に配置されたICに接続されたノードを確実に識別する
ことである。逆向きに配置されたICに対しては、不良ノ
ードを明確に識別するかなりの電圧の違いが信号ノード
に引き起こされる。また、曲がったピンや部品の欠落が
あっても、検査に影響しない。逆向きに取付けられたIC
のみが信号ノードに電圧の変異を発生させる。従来装置
と異なり、並列導電路、とくに信号ノードに結合された
導電路に対してガードは必要としない。何故ならば、信
号ノードと大地との間に存在するダイオード接合を順方
向バイアスするのに十分な電流が信号ノードから取出さ
れるからである。並列導電路に対するガードの必要性の
除去によって、検査装置は非常に簡単になる。
の電圧降下に等しい所定の電圧を回路の電力ノードに与
えることによって実現される。また、単一ダイオード接
合を順方向バイアスするのに十分な電流が信号ノードか
ら取出される。その結果ダイオード接合１個分の電圧降
下に等しい電圧が、接地ノードと信号ノードとの間に接
続されたダイオード接合を介して接地ノードから流れる
電流によって発生する。本発明の利点は、回路内で逆方
向に配置されたICに接続されたノードを確実に識別する
ことである。逆向きに配置されたICに対しては、不良ノ
ードを明確に識別するかなりの電圧の違いが信号ノード
に引き起こされる。また、曲がったピンや部品の欠落が
あっても、検査に影響しない。逆向きに取付けられたIC
のみが信号ノードに電圧の変異を発生させる。従来装置
と異なり、並列導電路、とくに信号ノードに結合された
導電路に対してガードは必要としない。何故ならば、信
号ノードと大地との間に存在するダイオード接合を順方
向バイアスするのに十分な電流が信号ノードから取出さ
れるからである。並列導電路に対するガードの必要性の
除去によって、検査装置は非常に簡単になる。
第１図は、本発明による回路板検査装置の全体を示す
概略図である。検査されるプリント回路板10はそれに接
続された複数個の部品を有している。導体14は部品12間
の導電性トレースとなる。テストベッド16は、本発明の
検査装置によって検査される導体14の種々のノードに接
続するように整列された複数個のコネクタピン18を有す
る。コネクタピン18は一連の導体20に接続され、その導
体20は検査システム22に接続される。検査システム22
は、電流、電圧を発生するのに必要なドライバ、検出
器、および本発明の検査機能を実行するのに必要な他の
回路に接続されたプログラマブル・コンピュータまたは
状態論理装置を含んでいる。検査システム22は情報を処
理し、ディスプレイ24に結果を表示する。通常、不良ノ
ードは、検査システム22に供給された導電情報と比較さ
れ、回路内で逆向きに置かれている特定のICの情報を示
す。
概略図である。検査されるプリント回路板10はそれに接
続された複数個の部品を有している。導体14は部品12間
の導電性トレースとなる。テストベッド16は、本発明の
検査装置によって検査される導体14の種々のノードに接
続するように整列された複数個のコネクタピン18を有す
る。コネクタピン18は一連の導体20に接続され、その導
体20は検査システム22に接続される。検査システム22
は、電流、電圧を発生するのに必要なドライバ、検出
器、および本発明の検査機能を実行するのに必要な他の
回路に接続されたプログラマブル・コンピュータまたは
状態論理装置を含んでいる。検査システム22は情報を処
理し、ディスプレイ24に結果を表示する。通常、不良ノ
ードは、検査システム22に供給された導電情報と比較さ
れ、回路内で逆向きに置かれている特定のICの情報を示
す。
第２図は、検査中の素子（DUT）が回路内で逆向きに
置かれているかを判別するために分析されるそのDUTを
含む典型的な半導体回路の概略図である。通常、半導体
回路のピンの配置は、半導体の接地ピンとパワーピンが
半導体の互いに対向する側の対応位置にあるようになっ
ている。したがって、半導体が回路内で逆向きに配置さ
れると、接地ピンは回路のパワーノードに接続され、パ
ワーピンは回路の接地ノードに接続されることになる。
半導体回路のその対称性は、ICが回路内で逆向きに置か
れたかどうかを検出する方法を提供する。
置かれているかを判別するために分析されるそのDUTを
含む典型的な半導体回路の概略図である。通常、半導体
回路のピンの配置は、半導体の接地ピンとパワーピンが
半導体の互いに対向する側の対応位置にあるようになっ
ている。したがって、半導体が回路内で逆向きに配置さ
れると、接地ピンは回路のパワーノードに接続され、パ
ワーピンは回路の接地ノードに接続されることになる。
半導体回路のその対称性は、ICが回路内で逆向きに置か
れたかどうかを検出する方法を提供する。
第２図において、入力26は、半導体回路内で個別部品
として設計された保護ダイオード28を介して接地され
る。同様にして、出力30は、製造プロセスの結果として
基板と出力端との間に成形された寄生ダイオード32を介
して接地される。トランジスタ34のベース／エミッタ接
合は、抵抗38に直列に接続されたパワーピン（Vcc）36
と入力26間の単一ダイオード接合となる。同様に、抵抗
40はパワーピン36と出力端30との間で、トランジスタ42
および44のベース／エミッタ接合に直列に接続される。
第２図の回路の等価回路は第４図により詳細に示されて
いる。
として設計された保護ダイオード28を介して接地され
る。同様にして、出力30は、製造プロセスの結果として
基板と出力端との間に成形された寄生ダイオード32を介
して接地される。トランジスタ34のベース／エミッタ接
合は、抵抗38に直列に接続されたパワーピン（Vcc）36
と入力26間の単一ダイオード接合となる。同様に、抵抗
40はパワーピン36と出力端30との間で、トランジスタ42
および44のベース／エミッタ接合に直列に接続される。
第２図の回路の等価回路は第４図により詳細に示されて
いる。
第３図は、多数の集積回路をプリン回路板10上で直列
に接続した態様を示す概略図である。第３図は第２図に
示した複数個の集積回路を接続できる一態様を示すけれ
ども、ファンアウト（fan−out）ノード（バストポロジ
ー）を含む、本発明とともに利用するために等しく適用
可能な他の多くの回路トポロジーが存在する。第３図に
しめされるように、IC48の入力46はこの回路配置内の他
の部品または他の集積回路に接続できる。IC48、50、52
は、パワーノード60に接続されたパワーピン54、56、58
をそれぞれ有している。同様に、IC48、50、52のそれぞ
れの接地ピン62、64、66は接地ノード68に接続されてい
る。第３図に示されるように、IC48の出力70は、回路の
信号ノード74でIC50の入力72に接続される。同様にIC50
の出力76は回路の信号ノード80でIC52の入力78に接続さ
れる。IC52の出力はこの回路内の１個以上の別のICまた
は他の部品に接続できる。
に接続した態様を示す概略図である。第３図は第２図に
示した複数個の集積回路を接続できる一態様を示すけれ
ども、ファンアウト（fan−out）ノード（バストポロジ
ー）を含む、本発明とともに利用するために等しく適用
可能な他の多くの回路トポロジーが存在する。第３図に
しめされるように、IC48の入力46はこの回路配置内の他
の部品または他の集積回路に接続できる。IC48、50、52
は、パワーノード60に接続されたパワーピン54、56、58
をそれぞれ有している。同様に、IC48、50、52のそれぞ
れの接地ピン62、64、66は接地ノード68に接続されてい
る。第３図に示されるように、IC48の出力70は、回路の
信号ノード74でIC50の入力72に接続される。同様にIC50
の出力76は回路の信号ノード80でIC52の入力78に接続さ
れる。IC52の出力はこの回路内の１個以上の別のICまた
は他の部品に接続できる。
第４図は、第３図に示すトポロジーで接続されたIC4
8、50、52についての第２図に示す等価回路を示す回路
図であり、IC48、50、52ののうちIC52が回路に逆向きに
接続されている点だけが異なっている。本発明の検査装
置は、ダイオード接合88（集積回路48の接地ピン62と出
力ピン70の間）およびダイオード接合90（集積回路50の
接地ピン64と入力ピン72の間）を順方向バイアスするの
に十分な10〜20ミリアンペアのバイアス電流を発生する
信号源84を用いる。ダイオード接合88は寄生ダイオード
であり、ダイオード接合90は保護ダイオードであ。ダイ
オード88、90を介して流れる電流は、信号ノード74にお
いて、単一ダイオード接合電圧降下（−VD）を発生し、
これは電圧計92によって測定される。同時に、約1.4ボ
ルトの電圧（ほぼ２個のダイオード電圧降下（2VD）に
等しい）がパワーノード60に印加される。パワーノード
60上のこの電圧は、パワーノード60と信号ノード74との
間の信号路に直列に接続された抵抗のために、その間の
半導体48または50のダイオードを順方向バイアスするに
は不十分である。したがって、負のダイオード１個分の
電圧降下（−VD）が電圧計92によって測定されることに
よって、信号ノード74に結合された半導体48、50に両方
とも正しい方向で回路に接続されていることが示され
る。勿論、半導体48.50のような任意の数の半導体を信
号ノード74のような単一の信号ノードに結合できる。ま
た、第４図に示された回路から容易にわかるように、半
導体48、50のいずれかを除いてもよく、この場合でも、
本発明の装置は同様に動作する。結局、部品が欠落して
も本発明の性能を低下させることはない。
8、50、52についての第２図に示す等価回路を示す回路
図であり、IC48、50、52ののうちIC52が回路に逆向きに
接続されている点だけが異なっている。本発明の検査装
置は、ダイオード接合88（集積回路48の接地ピン62と出
力ピン70の間）およびダイオード接合90（集積回路50の
接地ピン64と入力ピン72の間）を順方向バイアスするの
に十分な10〜20ミリアンペアのバイアス電流を発生する
信号源84を用いる。ダイオード接合88は寄生ダイオード
であり、ダイオード接合90は保護ダイオードであ。ダイ
オード88、90を介して流れる電流は、信号ノード74にお
いて、単一ダイオード接合電圧降下（−VD）を発生し、
これは電圧計92によって測定される。同時に、約1.4ボ
ルトの電圧（ほぼ２個のダイオード電圧降下（2VD）に
等しい）がパワーノード60に印加される。パワーノード
60上のこの電圧は、パワーノード60と信号ノード74との
間の信号路に直列に接続された抵抗のために、その間の
半導体48または50のダイオードを順方向バイアスするに
は不十分である。したがって、負のダイオード１個分の
電圧降下（−VD）が電圧計92によって測定されることに
よって、信号ノード74に結合された半導体48、50に両方
とも正しい方向で回路に接続されていることが示され
る。勿論、半導体48.50のような任意の数の半導体を信
号ノード74のような単一の信号ノードに結合できる。ま
た、第４図に示された回路から容易にわかるように、半
導体48、50のいずれかを除いてもよく、この場合でも、
本発明の装置は同様に動作する。結局、部品が欠落して
も本発明の性能を低下させることはない。
回路中に、逆向きで配置された半導体はやや異なった
態様で検出される。第４図の半導体52に関してパワーノ
ート60に印加された電圧はほぼ２個のダイオード電圧降
下、すなわち約1.4ボルトである。半導体52は逆向きに
あるから、ダイオード接合89は半導体52の接地ピン66と
出力ピン82の間に結合される。その結果、ダイオード89
はパワーノード60に印加された電圧によって順方向バイ
アスされる。パワーダイオード60に印加されるダイオー
ド２個分の電圧降下である電圧（＋2VD）は、便宜上使
用されるものである。当然ながら、パワーノード60の電
圧レベルが、ある半導体が回路内で正しい方向に置かれ
たときにパワーノード60と任意の信号ノードとの間のダ
イオードを順方向バイアスするのに必要な電圧レベルよ
り低いことを条件として、その半導体（IC）が回路内で
逆向きに置かれたときに単一のダイオード接合を順方向
バイアスするのに十分な電圧レベルならどんなレベルで
もよい。ダイオード接合89は順方向バイアスされるか
ら、パワーノード60上の電圧が信号ノード80に現われ
る。これによって保護ダイオード89の両端にダイオード
接合１個分の電圧降下が生じるので、＋VDの電圧レベル
が電圧計94によって信号ノード80で検出される。結局、
半導体部品52のような任意の半導体部品が回路内で逆向
きに置かれた場合、＋VDの電圧が信号ノード80で検出さ
れる。一方、全ての半導体が正しい方向に置かれた場合
には、信号ノード74のような信号ノードに−VDの電圧が
現われる。接続関係を示すチャートと不良ノードの比較
によって、回路内のどのICが逆向きに置かれているかと
いう情報が得られる。
態様で検出される。第４図の半導体52に関してパワーノ
ート60に印加された電圧はほぼ２個のダイオード電圧降
下、すなわち約1.4ボルトである。半導体52は逆向きに
あるから、ダイオード接合89は半導体52の接地ピン66と
出力ピン82の間に結合される。その結果、ダイオード89
はパワーノード60に印加された電圧によって順方向バイ
アスされる。パワーダイオード60に印加されるダイオー
ド２個分の電圧降下である電圧（＋2VD）は、便宜上使
用されるものである。当然ながら、パワーノード60の電
圧レベルが、ある半導体が回路内で正しい方向に置かれ
たときにパワーノード60と任意の信号ノードとの間のダ
イオードを順方向バイアスするのに必要な電圧レベルよ
り低いことを条件として、その半導体（IC）が回路内で
逆向きに置かれたときに単一のダイオード接合を順方向
バイアスするのに十分な電圧レベルならどんなレベルで
もよい。ダイオード接合89は順方向バイアスされるか
ら、パワーノード60上の電圧が信号ノード80に現われ
る。これによって保護ダイオード89の両端にダイオード
接合１個分の電圧降下が生じるので、＋VDの電圧レベル
が電圧計94によって信号ノード80で検出される。結局、
半導体部品52のような任意の半導体部品が回路内で逆向
きに置かれた場合、＋VDの電圧が信号ノード80で検出さ
れる。一方、全ての半導体が正しい方向に置かれた場合
には、信号ノード74のような信号ノードに−VDの電圧が
現われる。接続関係を示すチャートと不良ノードの比較
によって、回路内のどのICが逆向きに置かれているかと
いう情報が得られる。
再言すると、半導体部品50、52のいずれかが回路から
欠落していても、本発明の装置の性能は低下することは
ない。なんとなれば、信号ノードに＋VDなる電圧の読取
値を発生させるのは、回路内で逆方向に置かれた半導体
部品のみであるからである。これは、曲がったピンや部
品の欠落によって影響される従来の装置に対する大きな
利点である。
欠落していても、本発明の装置の性能は低下することは
ない。なんとなれば、信号ノードに＋VDなる電圧の読取
値を発生させるのは、回路内で逆方向に置かれた半導体
部品のみであるからである。これは、曲がったピンや部
品の欠落によって影響される従来の装置に対する大きな
利点である。
結局、本発明によって、ある半導体部品が回路内で逆
向きに置かれたかどうかを判別するために製造欠陥分析
器を補助するのに用いることのできる簡単かつ安価な装
置が提供される。結果は明確な態様で得られ、部品の欠
落や曲がったピンに影響されない。正しい向きになって
いる半導体の保護ダイオードおよび寄生ダイオードを順
方向バイアスするためには、電流が信号源から引き出さ
れるので、信号ノードについてのガード技術は必要な
い。信号ノードに接続されるインピーダンスは、通常、
これらのダイオードを順方向バイアスするのに充分な電
流を信号ノードから吸い込むのを妨げるのに充分なほど
大きい。従来技術の装置では必要であったところのガー
ドの必要がなくなるので、本発明の実施することが大い
に簡単になる。
向きに置かれたかどうかを判別するために製造欠陥分析
器を補助するのに用いることのできる簡単かつ安価な装
置が提供される。結果は明確な態様で得られ、部品の欠
落や曲がったピンに影響されない。正しい向きになって
いる半導体の保護ダイオードおよび寄生ダイオードを順
方向バイアスするためには、電流が信号源から引き出さ
れるので、信号ノードについてのガード技術は必要な
い。信号ノードに接続されるインピーダンスは、通常、
これらのダイオードを順方向バイアスするのに充分な電
流を信号ノードから吸い込むのを妨げるのに充分なほど
大きい。従来技術の装置では必要であったところのガー
ドの必要がなくなるので、本発明の実施することが大い
に簡単になる。
【図面の簡単な説明】 第１図は本発明による回路板検査装置の全体を示す概略
図、第２図は回路板に実装される半導体回路の一部電気
的回路部、第３図は回路板上に実装される複数個の半導
体回路の配置状況を示した図、第４図は、第３図の回路
の一部電気的等価回路図である。
図、第２図は回路板に実装される半導体回路の一部電気
的回路部、第３図は回路板上に実装される複数個の半導
体回路の配置状況を示した図、第４図は、第３図の回路
の一部電気的等価回路図である。
Claims (4)
- 【請求項１】以下のステップ（ａ）ないし（ｃ）を設
け、回路中の共通の信号ノードおよび共通の電源ノード
に接続されている１個または複数個の半導体部品の前記
回路に対する接続の向きを判定する回路板検査方法： （ａ）前記電源ノードを第１の電圧レベルに維持する：
前記第１の電圧レベルは、前記半導体部品が前記回路に
対して正しい向きに接続されている場合においては、前
記半導体部品中の前記電源ノードと前記信号ノードの間
のどのダイオード接続に対してもそれを順方向にバイア
スするのに必要な電圧レベルよりも小さく、前記半導体
部品が前記回路に対して逆向きに接続されている場合に
おいては、前記半導体部品中の前記電源ノードと前記信
号ノードの間のダイオード接続を順方向バイアスするの
に充分な電圧レベルである； （ｂ）電流を前記信号ノードに供給する：前記電流は、
前記半導体部品が前記回路に対して正しい向きに接続さ
れている場合においては、前記半導体部品中の前記回路
の接地ノードと前記信号ノードの間に接続されているダ
イオード接続を順方向バイアスするのに充分な値であ
る； （ｃ）前記信号ノードの電圧を測定して、前記半導体部
品の前記回路中での接続の向きの指示を提供する：前記
接続の向きの指示に当たっては、前記信号ノードに第１
の予め定められた出力電圧があることによって、前記半
導体部品が正しい向きに接続されていることが表わさ
れ、前記信号ノードに第２の予め定められた出力電圧が
あることによって、前記回路中の少なくとも１つの前記
半導体部品が逆向きに接続されていることが表わされ
る、ということに基づく。 - 【請求項２】以下の（ａ）ないし（ｇ）を設け、信号接
続子と電源接続子と接地接続子を有する１個または複数
個の半導体部品の回路中における接続の向きを判定する
回路板検査装置： （ａ）前記半導体部品の前記信号接続子についての前記
回路に対する共通信号接続を提供する信号ノード手段； （ｂ）前記半導体部品の前記電源接続子についての前記
回路に対する共通電源供給接続を提供する電源ノード手
段； （ｃ）前記半導体部品の前記接地接続子についての前記
回路に対する共通接地接続を提供する接地ノード手段； （ｄ）前記電源接続子と前記信号接続子との間に接続さ
れた前記半導体部品の第１のダイオード接合手段； （ｅ）前記接地接続子と前記信号接続子との間に接続さ
れた前記半導体部品の第２のダイオード接合手段； （ｆ）前記電源ノード手段に予め定められた給電電圧を
印加する電圧供給手段：前記給電電圧は、前記半導体部
品の少なくとも１つが前記回路に対して逆向きに接続さ
れている場合には第１の予め定められた電圧が前記信号
ノード手段に現れるように、前記第２のダイオード接合
手段を順方向バイアスするのに充分な値である； （ｇ）前記信号ノード手段に予め定められた電流を供給
する電流供給手段：前記予め定められた電流は、前記信
号ノード手段に接続された前記半導体部品が前記回路に
対して正しい向きに接続されている場合には第２の予め
定められた電圧が前記信号ノード手段に現れるように、
前記第２のダイオード接合手段を順方向バイアスするの
に充分な値である。 - 【請求項３】以下の（ａ）ないし（ｈ）を設け、信号接
続子と電源接続子と接地接続子を有する１個または複数
個の半導体部品の回路中における接続の向きを判定する
回路板検査装置： （ａ）前記半導体部品の前記信号接続子についての前記
回路中での共通信号接続を提供する信号ノード手段； （ｂ）前記半導体部品の前記電源接続子についての前記
回路中での共通電源供給接続を提供する電源ノード手
段； （ｃ）前記半導体部品の前記接続子についての前記回路
中での共通接地接続を提供する接地ノード手段； （ｄ）前記電源接続子と前記信号接続子との間に接続さ
れた前記半導体部品の第１のダイオード接合手段； （ｅ）前記接地接続子と前記信号接続子との間に接続さ
れた前記半導体部品の第２のダイオード接合手段； （ｆ）前電源ノード手段に予め定められた給電電圧を維
持する電圧供給手段：前記給電電圧は、前記電源ノード
手段と前記信号ノード手段との間の前記第１のダイオー
ド接合手段を順方向バイアスするのには不充分である
が、前記接地ノード手段と前記信号ノード手段との間の
前記第２のダイオード接合手段を順方向バイアスするの
には充分な値である； （ｇ）前記信号ノード手段に予め定められた電流を供給
する電流供給手段：前記予め定められた電流は、前記接
地ノード手段と前記信号ノード手段との間及び前記電源
ノード手段と前記信号ノード手段との間の前記第２のダ
イオード接合手段を順方向バイアスするのには充分であ
るが、前記接地ノード手段の前記信号ノード手段との間
及び前記電源ノード手段と前記信号ノード手段との間と
前記第１のダイオード接合手段を順方向バイアスするの
には不充分な値である； （ｈ）検出手段：前記検出手段は、前記半導体部品が前
記回路中で第１の向きに接続されている場合に前記第１
のダイオード接合手段を通して流れる前記電流供給手段
からの電流によって前記信号ノード手段に引き起こされ
る第１の出力電圧を計測し、また前記半導体部品の少な
くとも１つが前記回路中で第２の向きに接続されている
場合に前記予め定められた給電電圧が前記第２のダイオ
ード接合手段を順方向バイアすることによって前記信号
ノード手段に引き起こされる第２の出力電圧を計測す
る。 - 【請求項４】前記予め定められた給電電圧はダイオード
接合２個分の電圧降下にほぼ等しく、前記第１の出力電
圧は絶対値がダイオード接合１個分の電圧降下で符号が
負の値に等しく、前記第２の出力電圧は絶対値がダイオ
ード接合１個分の電圧降下で符号が正の値にほぼ等しい
ことを特徴とする請求項３記載の回路板検査装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/089,638 US4779043A (en) | 1987-08-26 | 1987-08-26 | Reversed IC test device and method |
| US089,638 | 1987-08-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01112179A JPH01112179A (ja) | 1989-04-28 |
| JP2664429B2 true JP2664429B2 (ja) | 1997-10-15 |
Family
ID=22218754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63212337A Expired - Fee Related JP2664429B2 (ja) | 1987-08-26 | 1988-08-26 | 回路板検査装置および方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4779043A (ja) |
| EP (1) | EP0305148B1 (ja) |
| JP (1) | JP2664429B2 (ja) |
| KR (1) | KR920002874B1 (ja) |
| DE (1) | DE3877862T2 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4964737A (en) * | 1989-03-17 | 1990-10-23 | Ibm | Removable thermocouple template for monitoring temperature of multichip modules |
| US5045782A (en) * | 1990-01-23 | 1991-09-03 | Hewlett-Packard Company | Negative feedback high current driver for in-circuit tester |
| KR920007535B1 (ko) * | 1990-05-23 | 1992-09-05 | 삼성전자 주식회사 | 식별회로를 구비한 반도체 집적회로 칩 |
| US5265099A (en) * | 1991-02-28 | 1993-11-23 | Feinstein David Y | Method for heating dynamic memory units whereby |
| US5132612A (en) * | 1991-03-14 | 1992-07-21 | The United States Of America As Represented By The Secretary Of The Air Force | Apparatus for electrostatic discharge (ESD) stress/testing |
| DE4110551C1 (ja) * | 1991-03-30 | 1992-07-23 | Ita Ingenieurbuero Fuer Testaufgaben Gmbh, 2000 Hamburg, De | |
| JP2969391B2 (ja) * | 1991-05-24 | 1999-11-02 | 株式会社新川 | ボンド点極性設定装置 |
| US5426361A (en) * | 1991-09-09 | 1995-06-20 | Simmons; Selwyn D. | Electronic reconfigurable interconnect system |
| US5355082A (en) * | 1992-03-27 | 1994-10-11 | Tandy Corporation | Automatic transistor checker |
| GB9212646D0 (en) * | 1992-06-15 | 1992-07-29 | Marconi Instruments Ltd | A method of and equipment for testing the electrical conductivity of a connection |
| DE4319710C1 (de) * | 1993-06-15 | 1994-09-29 | Ita Ingb Testaufgaben Gmbh | Testverfahren für einen auf einer Platine eingelöteten IC und Testvorrichtung zum Durchführen des Testverfahrens |
| US5521513A (en) * | 1994-10-25 | 1996-05-28 | Teradyne Inc | Manufacturing defect analyzer |
| US6429670B2 (en) * | 1995-07-18 | 2002-08-06 | Murata Manufacturing Co., Ltd. | Method of examining posture of an electronic part |
| US5811980A (en) * | 1995-08-21 | 1998-09-22 | Genrad, Inc. | Test system for determining the orientation of components on a circuit board |
| US5786700A (en) * | 1996-05-20 | 1998-07-28 | International Business Machines Corporation | Method for determining interconnection resistance of wire leads in electronic packages |
| US5818251A (en) * | 1996-06-11 | 1998-10-06 | National Semiconductor Corporation | Apparatus and method for testing the connections between an integrated circuit and a printed circuit board |
| US6005385A (en) * | 1996-06-24 | 1999-12-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Test board circuit for detecting tester malfunction and protecting devices under test |
| KR100479501B1 (ko) * | 1997-09-13 | 2005-07-08 | 삼성전자주식회사 | 엘씨디구동용인쇄회로기판의테스트시스템 |
| EP0928971A1 (en) * | 1997-12-29 | 1999-07-14 | Deutsche Thomson Brandt | Automatically adapting forward or reversed biased photodiode detection circuit |
| EP0927888B1 (en) * | 1997-12-29 | 2004-09-29 | Deutsche Thomson Brandt | Automatically adapting forward or reversed biased photodiode detection circuit |
| DE50001151D1 (de) * | 1999-08-12 | 2003-02-27 | Siemens Ag | Verfahren zum erkennen der lage oder der oberflächenstruktur eines gegenstands und anwendung des verfahrens sowie eine maschine zur verarbeitung von gegenständen |
| KR100684842B1 (ko) * | 2004-12-10 | 2007-02-20 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그 검사 방법 |
| NL2009490C2 (en) * | 2012-09-19 | 2014-03-20 | Prodrive B V | Testing device for printed circuit boards. |
| DE102013208690A1 (de) | 2013-05-13 | 2014-11-13 | Robert Bosch Gmbh | Verfahren und Vorrichtung zum Erkennen einer Polung einer Freilaufdiode, Aktuatorschaltung und Sicherheitsvorrichtung für ein Fahrzeug |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1376595A (en) * | 1970-10-29 | 1974-12-04 | Gen Electric Co Ltd | Methods of testing electric circuit arrangements |
| US3995215A (en) * | 1974-06-26 | 1976-11-30 | International Business Machines Corporation | Test technique for semiconductor memory array |
| US3969670A (en) * | 1975-06-30 | 1976-07-13 | International Business Machines Corporation | Electron beam testing of integrated circuits |
| GB1512950A (en) * | 1975-07-28 | 1978-06-01 | Plessey Co Ltd | Electrical testing apparatus |
| JPS6010400B2 (ja) * | 1980-10-09 | 1985-03-16 | 富士通株式会社 | 半導体集積回路装置 |
| US4418403A (en) * | 1981-02-02 | 1983-11-29 | Mostek Corporation | Semiconductor memory cell margin test circuit |
| JPS5853775A (ja) * | 1981-09-26 | 1983-03-30 | Fujitsu Ltd | Ｉｃメモリ試験方法 |
| JPS5891594A (ja) * | 1981-11-27 | 1983-05-31 | Fujitsu Ltd | ダイナミツク型半導体記憶装置 |
| US4502140A (en) * | 1983-07-25 | 1985-02-26 | Mostek Corporation | GO/NO GO margin test circuit for semiconductor memory |
| GB8428405D0 (en) * | 1984-11-09 | 1984-12-19 | Membrain Ltd | Automatic test equipment |
| US4719418A (en) * | 1985-02-19 | 1988-01-12 | International Business Machines Corporation | Defect leakage screen system |
| EP0195839B1 (en) * | 1985-03-29 | 1989-08-09 | Ibm Deutschland Gmbh | Stability testing of semiconductor memories |
-
1987
- 1987-08-26 US US07/089,638 patent/US4779043A/en not_active Expired - Lifetime
-
1988
- 1988-08-23 DE DE8888307805T patent/DE3877862T2/de not_active Expired - Fee Related
- 1988-08-23 EP EP88307805A patent/EP0305148B1/en not_active Expired - Lifetime
- 1988-08-25 KR KR1019880010811A patent/KR920002874B1/ko not_active IP Right Cessation
- 1988-08-26 JP JP63212337A patent/JP2664429B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01112179A (ja) | 1989-04-28 |
| US4779043A (en) | 1988-10-18 |
| DE3877862D1 (de) | 1993-03-11 |
| EP0305148A1 (en) | 1989-03-01 |
| KR890004171A (ko) | 1989-04-20 |
| DE3877862T2 (de) | 1993-08-26 |
| EP0305148B1 (en) | 1993-01-27 |
| KR920002874B1 (ko) | 1992-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2664429B2 (ja) | 回路板検査装置および方法 | |
| KR920002875B1 (ko) | 집적 회로 전송 검사 시스템 및 방법 | |
| US5025344A (en) | Built-in current testing of integrated circuits | |
| US4894605A (en) | Method and on-chip apparatus for continuity testing | |
| US5736862A (en) | System for detecting faults in connections between integrated circuits and circuit board traces | |
| US5818251A (en) | Apparatus and method for testing the connections between an integrated circuit and a printed circuit board | |
| US5280237A (en) | Method for testing semiconductor integrated circuits soldered to boards and use of a transistor tester for this method | |
| EP0714032A2 (en) | Manufacturing defect analyzer | |
| JP3195800B2 (ja) | 半導体素子試験システム及び半導体素子試験方法 | |
| US6894524B1 (en) | Daisy chain gang testing | |
| KR920002876B1 (ko) | 회로-내 트랜지스터 베타 검사 장치 및 방법 | |
| JPS61165672A (ja) | 自動試験装置に適するデバイス配向試験方法 | |
| US9097758B2 (en) | Connection quality verification for integrated circuit test | |
| JP3163265B2 (ja) | フラットケーブルと多層基板の検査装置及び検査方法 | |
| JP2966185B2 (ja) | 故障検出方法 | |
| JPS6371669A (ja) | 電子回路装置の検査方法 | |
| JPH10142281A (ja) | 回路基板検査方法 | |
| JPH0658989A (ja) | 配線基板のショート検出試験方法 | |
| JPH07287042A (ja) | インサーキット検査方法 | |
| JPH05264633A (ja) | 試験ボード配線導通試験回路 | |
| JPH0829472A (ja) | 信号配線の良否検査方法 | |
| JPH07191079A (ja) | 半導体集積回路の評価方法及び評価治具 | |
| Hashizume et al. | Test Circuit for Vectorless Open Lead Detection of CMOS ICs | |
| JPS62182677A (ja) | 集積回路のソケツト***不良検知方法 | |
| JPH02198372A (ja) | プリント板のアセンブリ接続チェック方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |