JPH07130650A - 半導体基板上に集積回路パターンを形成する方法および構造 - Google Patents

半導体基板上に集積回路パターンを形成する方法および構造

Info

Publication number
JPH07130650A
JPH07130650A JP6162908A JP16290894A JPH07130650A JP H07130650 A JPH07130650 A JP H07130650A JP 6162908 A JP6162908 A JP 6162908A JP 16290894 A JP16290894 A JP 16290894A JP H07130650 A JPH07130650 A JP H07130650A
Authority
JP
Japan
Prior art keywords
layer
silicon
forming
semiconductor substrate
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6162908A
Other languages
English (en)
Inventor
Bernard J Roman
バーナード・ジョン・ロマン
Bich-Yen Nguyen
ビッチ−イエン・ヌグエン
Chandrasekaram Ramiah
チャンドラスカラム・ラミア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH07130650A publication Critical patent/JPH07130650A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/7055—Exposure light control in all parts of the microlithographic apparatus, e.g. pulse length control or light interruption
    • G03F7/70583—Speckle reduction, e.g. coherence control or amplitude/wavefront splitting
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/952—Utilizing antireflective layer

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structural Engineering (AREA)
  • Architecture (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【目的】 半導体基板１２上の反射性材料に生成される
フォトレジスト・パターン２２の反射性ノッチングは、
シリコンに富む窒化シリコンの反射防止層２０を用いる
ことにより最小限に抑えられる。 【構成】 シリコンに富む窒化シリコンの層が反射性材
料上に形成され、次にフォトレジストの層がシリコンに
富む窒化シリコン上に形成される。次にフォトレジスト
層がパターニングされて、集積回路パターン２２を形成
する。シリコンに富む窒化シリコン層は、０．２５より
大きい吸光率を有し、これによってこのシリコン層を、
紫外線および深紫外線露光波長を有するフォトリソグラ
フィック・パターニング・システムと共に反射防止層と
して用いることができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般に、半導体装置に関
し、さらに一般的には、半導体基板上に集積回路パター
ンを形成する工程に関する。
【０００２】
【従来の技術】半導体産業がより小型の幾何学形状を有
する集積回路に進みつつあるために、多結晶シリコン，
アルミニウムおよびケイ化金属などの高反射性金属が普
及のと共に、より多くのフォトリソグラフィック・パタ
ーニングの問題を起こしている。フォトレジスト・パタ
ーニング工程中にこれらの下地材料から望ましくない反
射が起こるために、結果として得られるフォトレジスト
・パターンが歪んでしまう。紫外線（ＵＶ）露光および
深紫外線（ＤＵＶ）露光波長を有するフォトリソグラフ
ィック画像化ツールを用いてフォトレジスト・パターン
を生成する場合には、この問題はさらに大きくなる。画
像化波長を短くすると、回折限界を最小限にすることに
より解像度が改善されるが、その結果として、フォトレ
ジスト中に生成されるパターンは、この波長において下
地の反射性金属の光学的な金属的性質が大きくなるため
に、下地材料からの制御されない反射の影響を受け易
い。さらに、フォトレジスト・パターンは、下地の反射
性材料の形態が変わる部分では特に悪化する。このよう
な段差のある部分では、下地材料からの反射強度が強く
なることが多く、段差のある部分付近に「反射性ノッチ
ング」または部分的に歪んだフォトレジスト・パターン
ができる。そのために、半導体基板上にミクロン単位以
下のフォトレジスト・パターンを形成することが困難に
なり、その結果として、ミクロン以下の幾何学形状を有
する高度な集積回路の作成が制限される。
【発明が解決しようとする課題】従って、半導体基板上
に見られる可変する形状と高反射性材料の上にあるフォ
トレジスト層内にミクロン以下の集積回路パターンを形
成する方法が必要である。
【０００３】
【課題を解決するための手段】半導体基板上に集積回路
パターンを形成する既存の方法に伴う前述の問題点は、
本発明により克服される。本発明のある実施例において
は、半導体基板が設けられる。次に半導体基板の主表面
の上にデバイス層が形成される。次に、ある吸光率（ab
sorptive index）を有する反射防止層が、デバイス層上
に形成される。この反射防止層は、シリコンおよび窒素
を含有する無機誘電材料である。次に、反射防止層の上
にフォトレジスト層が形成される。このフォトレジスト
層は選択された波長の電磁放射でパターニングされて、
集積回路パターンを形成するが、このとき反射防止層の
吸光率は選択された波長において０．０５より大きい。
本発明の他の側面では、集積回路を作成するのに有用な
デバイス構造が含まれる。これらおよびその他の特徴お
よび利点は、以下の詳細な説明と添付の図面とからさら
に明確に理解されよう。図面は必ずしも一定の尺度で描
かれていないことと、特に図示されていない本発明の他
の実施例もあることに留意することが重要である。
【０００４】
【実施例】図１ないし図３は、本発明のある実施例によ
る工程段階を断面図で示したもので、半導体基板上に集
積回路パターンが形成される。図１には、半導体基板１
２と、半導体基板１２の主表面上にある誘電層１６と、
誘電層１６の上にあるデバイス層１８とによって構成さ
れる集積回路構造の部分１０が図示される。半導体基板
１２は、単結晶シリコン基板，絶縁体上シリコン（ＳＯ
Ｉ：silicon on insulator）基板，サファイア上シリコ
ン（ＳＯＳ：silicon on sapphire ）基板，ヒ化ガリウ
ム基板などでよい。誘電層１６は、熱成長二酸化シリコ
ン，ドーピング二酸化シリコン，非ドーピング二酸化シ
リコン，酸窒化物，窒化シリコンなどでよく、従来の付
着または酸化法を用いて形成することができる。デバイ
ス層１８は、スパタリング，化学蒸着またはプラズマ付
着などの従来の付着法を用いて半導体基板１２上に形成
される。さらに、用途によっては、誘電層１６は任意と
することができ、その場合はデバイス層１８を主表面１
４上に直接形成する。デバイス層１８は、多結晶シリコ
ン，タングステン，ケイ化タングステン，ケイ化チタン
またはケイ化コバルトなどの導電性材料であることが好
ましい。あるいは、デバイス層１８は、アルミニウム，
アルミニウム合金または多結晶シリコン層に載ったケイ
化金属からなる複合層でもよい。
【０００５】次に図２では、シリコンおよび窒素を含有
する無機誘電材料がデバイス層１８上に付着されて反射
防止層２０を形成する。反射防止層２０は、下地のデバ
イス層１８の反射率を下げ、ある吸光率（ｋ）を有する
が、この吸光率はその後のフォトレジスト・パターニン
グ工程で用いられる露光波長（ｌ）に依存する。吸光率
（ｋ）は、ここでは屈折率の虚部と定義される。選択さ
れた露光波長に関して、反射防止層２０は０．０５より
大きい吸光率を有し、好ましくは０．２５より大きい吸
光率を有する。また反射防止層２０は、５ナノメータよ
り大きい厚み（ｔ）も有する。反射防止層２０の最適な
厚みは、以下の等式によっても近似値を得ることができ
る：
【０００６】
【数１】 ｔ＝（２ｍ＋１）ｌ／４ｎ ただし： ｔ＝反射防止層の厚み ｌ＝露光波長 ｎ＝ｌにおける反射防止層の屈折率 ｍ＝０または１，２，３．．．などの正の整数 このように、反射防止層２０の吸光率と厚みの両方を用
いて、下地のデバイス層１８の反射率を小さくすること
ができる。反射防止層２０は、好ましくは、アンモニア
（ＮＨ3 ）およびジクロロシラン（ＳｉＣｌ2 Ｈ2 ）を
用いて化学蒸着されたシリコンに富む窒化シリコン膜で
ある。約１ないし６のアンモニア（１７ｓｃｃｍ）対ジ
クロロシラン（１００ｓｃｃｍ）流量比，約摂氏７２０
度の付着温度および約３００ミリトールの付着圧を用い
ると、シリコンに富む窒化シリコン膜を、０．０５より
大きい吸光率で付着することができる。また、適切な吸
光率を有するシリコンに富む窒化シリコン膜は、他の付
着条件およびシラン（ＳｉＨ4 ）などの付着ガスを用い
ても付着することができる。さらに、適切な吸光率を持
つシリコンに富む窒化シリコン膜は、プラズマ法を用い
て付着することもできる。たとえば、プラズマ付着工程
を用いて、アルミニウムまたはアルミニウム合金層の上
にシリコンに富む窒化シリコンの層を形成することがで
きる。前述のように、反射防止層２０の吸光率と厚みを
両方とも用いて、下地材料の反射率を最小限に抑えるこ
とができる。たとえば、２４８ナノメータの露光波長に
おいて、約０．３４の吸光率を有する約５００オングス
トロームのシリコンに富む窒化シリコンは、多結晶シリ
コンおよびタングステン・ポリサイドなどの下地材料の
反射率を、フォトレジスト層の底面において１５パーセ
ント未満まで小さくする。また、２４８ナノメータの露
光波長において、約０．３４の吸光率を有する約２５０
オングストロームのシリコンに富む窒化シリコンは、多
結晶シリコンおよびタングステン・ポリサイドなどの下
地材料の反射率を、フォトレジスト層の底面において５
パーセント未満まで小さくする。
【０００７】次に図３では、フォトレジスト層が反射防
止層２０の上に形成される。このフォトレジスト層は従
来のスピン−コーティング法を用いて付着されることが
好ましい。あるいは、他の方法を用いてフォトレジスト
層を付着してもよい。付着後に、フォトレジスト層は従
来のフォトリソグラフィック法を用いてパターニングさ
れ、これによって集積回路パターン２２が形成される。
集積回路パターン２２は、４３６，３６５または２４８
ナノメータなどの４４０ナノメータ未満の露光波長を有
する電磁放射を用いて形成されることが好ましい。これ
が形成されると、集積回路パターン２２は集積回路の作
成中にマスクとして用いられる。たとえば、集積回路パ
ターン２２をエッチ・マスクとして用いて、反射防止層
２０およびデバイス層１８をパターニングすることがで
きる。さらに、集積回路パターン２２をイオン注入マス
クとして用いることもできる。
【０００８】図４は、本発明の代替の実施例を断面図で
示す。図４には、集積回路パターン２０の形成に先立ち
反射防止層２０上に絶縁層２４が形成される集積回路構
造の部分１５が図示される。絶縁層２４は、ドーピング
二酸化シリコン，非ドーピング二酸化シリコンなどでよ
く、従来の付着または酸化法を用いて形成される。
【０００９】図５は、本発明の別の代替の実施例を断面
図で示す。図５には、反射防止層２０の形成に先立ちデ
バイス層１８上に絶縁層２６が形成される集積回路構造
の部分１７が図示される。絶縁層２６は、熱成長二酸化
シリコン，ドーピング二酸化シリコン，非ドーピング二
酸化シリコンなどでよく、従来の付着または酸化法を用
いて形成される。
【００１０】本件に含まれる上記の説明および図面は、
本発明に伴う多くの利点を実証する。特にシリコンおよ
び窒素を含有する反射防止層を用いて、集積回路をフォ
トリソグラフィックにパターニングすることができる。
さらに詳しく述べると、シリコンに富む窒化シリコンを
用いて、多結晶シリコン，金属およびケイ化金属などの
下地材料の反射率を５％未満まで小さくすることができ
る。さらに、シリコンに富む窒化シリコンの吸光率を大
きくすることにより、２４８ナノメータなどの短い露光
波長においてこの窒化シリコンを反射防止層として有効
に用いることができる。そのために、シリコンに富む窒
化シリコンを用いて、紫外線露光および深紫外線露光を
用いて生成されるミクロン以下のフォトレジスト・パタ
ーンにおいてパターンの歪みすなわち「反射性ノッチン
グ」を減らすことができるので、ミクロン以下のフォト
リソグラフィック・パターニング工程と共存できる。さ
らに、シリコンに富む窒化シリコンは非導電性であるの
で、余分な処理段階で除去する必要がない。また、シリ
コンに富む窒化シリコンは、従来のエッチング方法でエ
ッチングすることができる。そのために、シリコンに富
む窒化シリコンの反射防止層は、既存の半導体作成工程
と共存できる。さらに、化学蒸着により付着されたシリ
コンに富む窒化シリコンは水素含有率も低い。そのため
に、高濃度の水素を含有する膜により悪影響を受けるこ
とが知られているミクロン以下のトランジスタの形成に
も用いることができる。また、化学蒸着されたシリコン
に富む窒化シリコンは同形であり、半導体基板全体で１
０％未満の厚みの均一度をもって付着することができ
る。そのために、最小限の「反射性ノッチング」または
パターンの歪みをもつフォトレジスト・パターンを半導
体基板全体に均一の生成することができる。
【００１１】以上、本発明により前述の必要性と利点と
を完全に満足させる、半導体基板お上に集積回路パター
ンを形成する方法が提供されたことは明かである。本発
明は特定の実施例に関して説明および図示されている
が、本発明はこれらの実施例に限られるものではない。
当業者には、本発明の精神から逸脱することなく修正お
よび変形が可能であることが理解頂けよう。たとえば、
１ないし６以外のアンモニア対ジクロロシラン流量比を
用いても、適切な吸光率を持つシリコンに富む窒化シリ
コンを形成することができる。そのため、本発明は引用
された特定の付着条件にいかなる場合も限られるもので
はない。さらに、本発明はアンモニアおよびジクロロシ
ランの使用に限られない。他の付着ガスを用いてシリコ
ンに富む窒化シリコン膜を形成することもできる。本発
明はいかなる場合にも、化学蒸着されたシリコンに富む
窒化シリコン膜に限られない。これらの膜は、プラズマ
付着法を用いても付着することができる。さらに、４３
６，３６５，２４８ナノメータなどの特定の露光波長が
記述されているが、本発明はこれらの露光波長に限られ
ない。それゆえ本発明は、添付の請求項の範囲に入るこ
のような変形および修正をすべて包含するものとする。
【図面の簡単な説明】
【図１】本発明のある実施例による工程段階を断面図で
示したものである。
【図２】本発明のある実施例による工程段階を断面図で
示したものである。
【図３】本発明のある実施例による工程段階を断面図で
示したものである。
【図４】本発明の代替の実施例による工程段階を断面図
で示したものである。
【図５】本発明の別の代替の実施例による工程段階を断
面図で示したものである。
【符号の説明】
１０ 集積回路構造の部分 １２ 半導体基板 １６ 誘電層 １８ デバイス層 ２０ 反射防止層 ２２ 集積回路パターン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 チャンドラスカラム・ラミア アメリカ合衆国テキサス州オースチン、ア ボセット・ドライブ8201

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板（１２）上に集積回路パター
    ン（２２）を形成する方法であって：主表面（１４）を
    有する半導体基板（１２）を設ける段階；前記半導体基
    板（１２）の前記主表面（１４）上にデバイス層（１
    ８）を形成する段階；前記デバイス層（１８）の上に、
    ある吸光率を有する反射防止層（２０）を形成する段階
    であって、前記反射防止層（２０）がシリコンおよび窒
    素を含有する無機誘電材料である段階；前記反射防止層
    （２０）の上にフォトレジスト層を形成する段階；およ
    び前記フォトレジスト層の部分を電磁放射に露光して前
    記集積回路パターン（２２）を形成する段階であって、
    前記電磁放射がある露光波長と、前記露光波長において
    ０．０５より大きい反射防止層（２０）の吸光率とを有
    する段階；によって構成されることを特徴とする方法。
  2. 【請求項２】 半導体基板（１２）上に集積回路パター
    ン（２２）を形成する方法であって：主表面（１４）を
    有する半導体基板（１２）を設ける段階；前記半導体基
    板（１２）の前記主表面（１４）上にデバイス層（１
    ８）を形成する段階；前記デバイス層（１８）の上に、
    ある吸光率を有する反射防止層（２０）を形成する段階
    であって、前記反射防止層（２０）がシリコンおよび窒
    素を含有する無機誘電材料である段階；前記反射防止層
    （２０）の上にフォトレジスト層を形成する段階；およ
    び前記フォトレジスト層の部分を電磁放射に露光して前
    記集積回路パターン（２２）を形成する段階であって、
    前記電磁放射がある露光波長と、前記露光波長において
    ０．２５より大きい反射防止層（２０）の吸光率とを有
    する段階；によって構成されることを特徴とする方法。
  3. 【請求項３】 半導体基板（１２）上に集積回路パター
    ン（２２）を形成する方法であって：主表面（１４）を
    有する半導体基板（１２）を設ける段階；前記半導体基
    板（１２）の前記主表面（１４）上に導電層（１８）を
    形成する段階；前記導電層（１８）の上に、ある吸光率
    を有するシリコンに富む窒化シリコンの反射防止層（２
    ０）を形成する段階；シリコンに富む窒化シリコンの前
    記反射防止層（２０）の上にフォトレジスト層を形成す
    る段階；および前記フォトレジスト層の部分を電磁放射
    に露光して前記集積回路パターン（２２）を形成する段
    階であって、前記電磁放射がある露光波長と、前記露光
    波長において０．０５より大きいシリコンに富む窒化シ
    リコンの反射防止層（２０）の吸光率とを有する段階；
    によって構成されることを特徴とする方法。
  4. 【請求項４】 半導体基板（１２）上に集積回路パター
    ン（２２）を形成する方法であって：主表面（１４）を
    有する半導体基板（１２）を設ける段階；前記半導体基
    板（１２）の前記主表面（１４）上に導電層（１８）を
    形成する段階；前記導電層（１８）の上に、ある吸光率
    を有するシリコンに富む窒化シリコンの反射防止層（２
    ０）を形成する段階；シリコンに富む窒化シリコンの前
    記反射防止層（２０）の上にフォトレジスト層を形成す
    る段階；および前記フォトレジスト層の部分を電磁放射
    に露光して前記集積回路パターン（２２）を形成する段
    階であって、前記電磁放射がある露光波長と、前記露光
    波長において０．２５より大きいシリコンに富む窒化シ
    リコンの反射防止層（２０）の吸光率とを有する段階；
    によって構成されることを特徴とする方法。
  5. 【請求項５】 半導体基板（１２）上に集積回路パター
    ン（２２）を形成する方法であって：主表面（１４）を
    有する半導体基板（１２）を設ける段階；前記半導体基
    板（１２）の前記主表面（１４）上に多結晶シリコン層
    （１８）を形成する段階；前記多結晶シリコン層（１
    ８）の上に、ある吸光率を有するシリコンに富む窒化シ
    リコンの反射防止層（２０）を形成する段階；シリコン
    に富む窒化シリコンの前記反射防止層（２０）の上にフ
    ォトレジスト層を形成する段階；および前記フォトレジ
    スト層の部分を電磁放射に露光して前記集積回路パター
    ン（２２）を形成する段階であって、前記電磁放射があ
    る露光波長と、前記露光波長において０．０５より大き
    いシリコンに富む窒化シリコンの反射防止層（２０）の
    吸光率とを有する段階；によって構成されることを特徴
    とする方法。
JP6162908A 1993-07-06 1994-06-22 半導体基板上に集積回路パターンを形成する方法および構造 Pending JPH07130650A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US086268 1987-08-26
US08/086,268 US5378659A (en) 1993-07-06 1993-07-06 Method and structure for forming an integrated circuit pattern on a semiconductor substrate

Publications (1)

Publication Number Publication Date
JPH07130650A true JPH07130650A (ja) 1995-05-19

Family

ID=22197423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6162908A Pending JPH07130650A (ja) 1993-07-06 1994-06-22 半導体基板上に集積回路パターンを形成する方法および構造

Country Status (4)

Country Link
US (3) US5378659A (ja)
EP (1) EP0638922A1 (ja)
JP (1) JPH07130650A (ja)
KR (1) KR100300258B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006516823A (ja) * 2003-01-29 2006-07-06 フリースケール セミコンダクター インコーポレイテッド 半導体デバイスのためのａｒｃ層

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2791525B2 (ja) * 1992-04-16 1998-08-27 三菱電機株式会社 反射防止膜の選定方法およびその方法により選定された反射防止膜
US5580815A (en) * 1993-08-12 1996-12-03 Motorola Inc. Process for forming field isolation and a structure over a semiconductor substrate
KR100366910B1 (ko) * 1994-04-05 2003-03-04 소니 가부시끼 가이샤 반도체장치의제조방법
US5441914A (en) * 1994-05-02 1995-08-15 Motorola Inc. Method of forming conductive interconnect structure
TW388083B (en) * 1995-02-20 2000-04-21 Hitachi Ltd Resist pattern-forming method using anti-reflective layer, resist pattern formed, and method of etching using resist pattern and product formed
US5525542A (en) * 1995-02-24 1996-06-11 Motorola, Inc. Method for making a semiconductor device having anti-reflective coating
US5918147A (en) * 1995-03-29 1999-06-29 Motorola, Inc. Process for forming a semiconductor device with an antireflective layer
US6022799A (en) * 1995-06-07 2000-02-08 Advanced Micro Devices, Inc. Methods for making a semiconductor device with improved hot carrier lifetime
US5710067A (en) * 1995-06-07 1998-01-20 Advanced Micro Devices, Inc. Silicon oxime film
US5750442A (en) * 1995-09-25 1998-05-12 Micron Technology, Inc. Germanium as an antireflective coating and method of use
JPH09129732A (ja) * 1995-10-31 1997-05-16 Nec Corp 半導体装置の製造方法
US5672243A (en) * 1995-11-28 1997-09-30 Mosel Vitelic, Inc. Antireflection coating for highly reflective photolithographic layers comprising chromium oxide or chromium suboxide
KR970051923A (ja) * 1995-12-29 1997-07-29
FR2749973B1 (fr) * 1996-06-13 1998-09-25 France Telecom Procede de gravure de la grille en technologie mos utilisant un masque dur a base de sion
KR100252038B1 (ko) * 1996-08-21 2000-04-15 윤종용 반도체 장치 제조 방법
US5841179A (en) * 1996-08-28 1998-11-24 Advanced Micro Devices, Inc. Conductive layer with anti-reflective surface portion
KR100243266B1 (ko) * 1996-10-24 2000-03-02 윤종용 (Ge,Si)Nx반사방지막및이를이용한패턴형성방법
US5948598A (en) * 1996-10-31 1999-09-07 Taiwan Semiconductor Manufacturing Company Ltd. Anti-reflective silicon nitride film using in-situ deposition
US6562544B1 (en) * 1996-11-04 2003-05-13 Applied Materials, Inc. Method and apparatus for improving accuracy in photolithographic processing of substrates
JP3019021B2 (ja) * 1997-03-31 2000-03-13 日本電気株式会社 半導体装置及びその製造方法
US6117345A (en) * 1997-04-02 2000-09-12 United Microelectronics Corp. High density plasma chemical vapor deposition process
US6090686A (en) * 1997-06-18 2000-07-18 Lucent Technologies, Inc. Locos isolation process using a layered pad nitride and dry field oxidation stack and semiconductor device employing the same
US6501188B1 (en) * 1997-07-03 2002-12-31 Micron Technology, Inc. Method for improving a stepper signal in a planarized surface over alignment topography
US5926740A (en) * 1997-10-27 1999-07-20 Micron Technology, Inc. Graded anti-reflective coating for IC lithography
US6121133A (en) * 1997-08-22 2000-09-19 Micron Technology, Inc. Isolation using an antireflective coating
US5851927A (en) * 1997-08-29 1998-12-22 Motorola, Inc. Method of forming a semiconductor device by DUV resist patterning
US5924000A (en) * 1997-09-19 1999-07-13 Vanguard International Semiconductor Corporation Method for forming residue free patterned polysilicon layer containing integrated circuit structures
US6013582A (en) * 1997-12-08 2000-01-11 Applied Materials, Inc. Method for etching silicon oxynitride and inorganic antireflection coatings
US6291356B1 (en) 1997-12-08 2001-09-18 Applied Materials, Inc. Method for etching silicon oxynitride and dielectric antireflection coatings
US6066567A (en) * 1997-12-18 2000-05-23 Advanced Micro Devices, Inc. Methods for in-situ removal of an anti-reflective coating during an oxide resistor protect etching process
US6184073B1 (en) 1997-12-23 2001-02-06 Motorola, Inc. Process for forming a semiconductor device having an interconnect or conductive film electrically insulated from a conductive member or region
KR19990055188A (ko) * 1997-12-27 1999-07-15 김영환 감광막 패턴 형성을 위한 반사방지막
US6117619A (en) 1998-01-05 2000-09-12 Micron Technology, Inc. Low temperature anti-reflective coating for IC lithography
US7804115B2 (en) * 1998-02-25 2010-09-28 Micron Technology, Inc. Semiconductor constructions having antireflective portions
US6274292B1 (en) * 1998-02-25 2001-08-14 Micron Technology, Inc. Semiconductor processing methods
TW392206B (en) 1998-03-25 2000-06-01 Vanguard Int Semiconduct Corp Oxynitride anti-reflective coating for a polysilicon substrate
US6174810B1 (en) 1998-04-06 2001-01-16 Motorola, Inc. Copper interconnect structure and method of formation
US6461970B1 (en) * 1998-06-10 2002-10-08 Micron Technology, Inc. Method of reducing defects in anti-reflective coatings and semiconductor structures fabricated thereby
US6187667B1 (en) 1998-06-17 2001-02-13 Cypress Semiconductor Corp. Method of forming metal layer(s) and/or antireflective coating layer(s) on an integrated circuit
US6297170B1 (en) 1998-06-23 2001-10-02 Vlsi Technology, Inc. Sacrificial multilayer anti-reflective coating for mos gate formation
US6121098A (en) * 1998-06-30 2000-09-19 Infineon Technologies North America Corporation Semiconductor manufacturing method
US6281100B1 (en) 1998-09-03 2001-08-28 Micron Technology, Inc. Semiconductor processing methods
US6294459B1 (en) 1998-09-03 2001-09-25 Micron Technology, Inc. Anti-reflective coatings and methods for forming and using same
US6268282B1 (en) * 1998-09-03 2001-07-31 Micron Technology, Inc. Semiconductor processing methods of forming and utilizing antireflective material layers, and methods of forming transistor gate stacks
DE19852852A1 (de) * 1998-11-11 2000-05-18 Inst Halbleiterphysik Gmbh Lithographieverfahren zur Emitterstrukturierung von Bipolartransistoren
US6821883B1 (en) 1998-11-25 2004-11-23 Advanced Micro Devices, Inc. Shallow trench isolation using antireflection layer
US6255717B1 (en) 1998-11-25 2001-07-03 Advanced Micro Devices, Inc. Shallow trench isolation using antireflection layer
US7061075B1 (en) 1998-11-25 2006-06-13 Advanced Micro Devices, Inc. Shallow trench isolation using antireflection layer
US6297092B1 (en) * 1998-12-02 2001-10-02 Micron Technology, Inc. Method and structure for an oxide layer overlaying an oxidation-resistant layer
US6326231B1 (en) * 1998-12-08 2001-12-04 Advanced Micro Devices, Inc. Use of silicon oxynitride ARC for metal layers
US6828683B2 (en) * 1998-12-23 2004-12-07 Micron Technology, Inc. Semiconductor devices, and semiconductor processing methods
US7235499B1 (en) * 1999-01-20 2007-06-26 Micron Technology, Inc. Semiconductor processing methods
KR100881472B1 (ko) 1999-02-04 2009-02-05 어플라이드 머티어리얼스, 인코포레이티드 소정 기판 상에 놓여져 있는 패턴화된 마스크 표면 위로 적층 구조물을 증착하기 위한 방법
US6245669B1 (en) 1999-02-05 2001-06-12 Taiwan Semiconductor Manufacturing Company High selectivity Si-rich SiON etch-stop layer
US6153541A (en) * 1999-02-23 2000-11-28 Vanguard International Semiconductor Corporation Method for fabricating an oxynitride layer having anti-reflective properties and low leakage current
US6444588B1 (en) 1999-04-26 2002-09-03 Micron Technology, Inc. Anti-reflective coatings and methods regarding same
US6214721B1 (en) * 1999-05-27 2001-04-10 National Semiconductor Corp. Method and structure for suppressing light reflections during photolithography exposure steps in processing integrated circuit structures
US6235653B1 (en) 1999-06-04 2001-05-22 Taiwan Semiconductor Manufacturing Company Ar-based si-rich oxynitride film for dual damascene and/or contact etch stop layer
KR100541671B1 (ko) * 1999-06-23 2006-01-12 주식회사 하이닉스반도체 반도체 소자의 제조방법
US6258734B1 (en) 1999-07-16 2001-07-10 Vanguard International Semiconductor Corporation Method for patterning semiconductor devices on a silicon substrate using oxynitride film
US6355546B1 (en) * 1999-08-11 2002-03-12 Advanced Micro Devices, Inc. Thermally grown protective oxide buffer layer for ARC removal
US6107177A (en) * 1999-08-25 2000-08-22 Siemens Aktienesellschaft Silylation method for reducing critical dimension loss and resist loss
US7067414B1 (en) * 1999-09-01 2006-06-27 Micron Technology, Inc. Low k interlevel dielectric layer fabrication methods
JP3498022B2 (ja) * 1999-10-15 2004-02-16 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US7192836B1 (en) * 1999-11-29 2007-03-20 Advanced Micro Devices, Inc. Method and system for providing halo implant to a semiconductor device with minimal impact to the junction capacitance
US20040030598A1 (en) * 1999-11-30 2004-02-12 Boal Steven R. Electronic coupon distribution system
US20020015910A1 (en) * 2000-01-12 2002-02-07 William Roberts Anti-reflective coating conformality control
US6395644B1 (en) * 2000-01-18 2002-05-28 Advanced Micro Devices, Inc. Process for fabricating a semiconductor device using a silicon-rich silicon nitride ARC
US6440860B1 (en) 2000-01-18 2002-08-27 Micron Technology, Inc. Semiconductor processing methods of transferring patterns from patterned photoresists to materials, and structures comprising silicon nitride
EP1174911A3 (en) * 2000-06-05 2003-09-10 Applied Materials, Inc. Silicon nitride as anti-reflective coating
JP2002164518A (ja) * 2000-11-28 2002-06-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
US7172960B2 (en) * 2000-12-27 2007-02-06 Intel Corporation Multi-layer film stack for extinction of substrate reflections during patterning
US6424009B1 (en) * 2001-05-04 2002-07-23 Advanced Micro Devices, Inc. Polysilicon insulator material in semiconductor-on-insulator (SOI) structure
US20020197835A1 (en) * 2001-06-06 2002-12-26 Sey-Ping Sun Anti-reflective coating and methods of making the same
US6841491B1 (en) * 2001-11-08 2005-01-11 Cypress Semiconductor Corporation In situ deposition of a nitride layer and of an anti-reflective layer
US6664177B1 (en) 2002-02-01 2003-12-16 Taiwan Semiconductor Manufacturing Company Dielectric ARC scheme to improve photo window in dual damascene process
US20030228755A1 (en) * 2002-06-07 2003-12-11 Esry Thomas Craig Method for metal patterning and improved linewidth control
US7211479B2 (en) * 2004-08-30 2007-05-01 Micron Technology, Inc. Silicon rich barrier layers for integrated circuit devices
US6903425B2 (en) * 2002-08-05 2005-06-07 Micron Technology, Inc. Silicon rich barrier layers for integrated circuit devices
US7887875B2 (en) * 2002-09-30 2011-02-15 Texas Instruments Incorporated Method to reduce photoresist poisoning
US7365014B2 (en) * 2004-01-30 2008-04-29 Applied Materials, Inc. Reticle fabrication using a removable hard mask
DE102004007414A1 (de) * 2004-02-16 2005-09-08 Infineon Technologies Ag EUV-Lithographieverfahren mit Verwendung von Absorberschichten
US7915175B1 (en) 2004-06-25 2011-03-29 Cypress Semiconductor Corporation Etching nitride and anti-reflective coating
US7504652B2 (en) * 2005-07-13 2009-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Phase change random access memory
US7884023B1 (en) * 2005-09-12 2011-02-08 National Semiconductor Corporation System and method for using siliciding PECVD silicon nitride as a dielectric anti-reflective coating and hard mask
KR100840660B1 (ko) * 2006-09-08 2008-06-24 동부일렉트로닉스 주식회사 ＫｒＦ 광원을 이용한 반도체 소자의 제조 방법
DE102009012546A1 (de) 2009-03-10 2010-09-23 X-Fab Semiconductor Foundries Ag Modifizierte Siliziumnitridschicht mit multivalentemn Eigenschaften zur Anwendung bei der Fertigung von fotoempfindlichen Bauelementen
US10050035B2 (en) * 2014-01-17 2018-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making protective layer over polysilicon structure
KR20210094462A (ko) * 2020-01-20 2021-07-29 에이에스엠 아이피 홀딩 비.브이. 전처리를 사용하여 실리콘 질화물 층을 증착하는 방법, 상기 방법을 사용하여 형성된 구조체, 및 상기 방법을 수행하기 위한 시스템

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5846635A (ja) * 1981-09-14 1983-03-18 Toshiba Corp 半導体素子パタ−ン形成法
JPS596540A (ja) * 1982-07-05 1984-01-13 Toshiba Corp 半導体装置の製造方法
US4592128A (en) * 1984-06-04 1986-06-03 Inmos Corporation Method for fabricating integrated circuits with polysilicon resistors
US5072275A (en) * 1986-02-28 1991-12-10 Fairchild Semiconductor Corporation Small contactless RAM cell
JPS61290721A (ja) * 1985-06-19 1986-12-20 Matsushita Electronics Corp 半導体装置の製造方法
US4652339A (en) * 1986-02-24 1987-03-24 The United States Of America As Represented By The Secretary Of The Air Force CCD gate definition process
US4818715A (en) * 1987-07-09 1989-04-04 Industrial Technology Research Institute Method of fabricating a LDDFET with self-aligned silicide
DE58909269D1 (de) * 1989-01-23 1995-07-06 Siemens Ag Verfahren zum Herstellen einer Siliziumnitridschicht, wie sie als Antireflexschicht in Photolithographieprozessen bei der Herstellung hochintegrierter Halbleiterschaltungen verwendet wird.
US5106786A (en) * 1989-10-23 1992-04-21 At&T Bell Laboratories Thin coatings for use in semiconductor integrated circuits and processes as antireflection coatings consisting of tungsten silicide
US4971655A (en) * 1989-12-26 1990-11-20 Micron Technology, Inc. Protection of a refractory metal silicide during high-temperature processing using a dual-layer cap of silicon dioxide and silicon nitride
US5126289A (en) * 1990-07-20 1992-06-30 At&T Bell Laboratories Semiconductor lithography methods using an arc of organic material
US5135877A (en) * 1990-10-09 1992-08-04 Eastman Kodak Company Method of making a light-emitting diode with anti-reflection layer optimization
JPH0574958A (ja) * 1991-09-13 1993-03-26 Nec Corp 半導体装置およびその製造方法
JP2791525B2 (ja) * 1992-04-16 1998-08-27 三菱電機株式会社 反射防止膜の選定方法およびその方法により選定された反射防止膜
TW363146B (en) * 1992-08-20 1999-07-01 Sony Corp An anti-reflective layer and a method of forming a photoresist pattern

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006516823A (ja) * 2003-01-29 2006-07-06 フリースケール セミコンダクター インコーポレイテッド 半導体デバイスのためのａｒｃ層
JP4712686B2 (ja) * 2003-01-29 2011-06-29 フリースケール セミコンダクター インコーポレイテッド 半導体デバイス製造方法

Also Published As

Publication number Publication date
US5378659A (en) 1995-01-03
US5539249A (en) 1996-07-23
EP0638922A1 (en) 1995-02-15
US5639687A (en) 1997-06-17
KR100300258B1 (ko) 2001-11-30
KR950004370A (ko) 1995-02-17

Similar Documents

Publication Publication Date Title
JPH07130650A (ja) 半導体基板上に集積回路パターンを形成する方法および構造
US6297170B1 (en) Sacrificial multilayer anti-reflective coating for mos gate formation
JP4302231B2 (ja) 銅相互接続構造の形成方法
US5525542A (en) Method for making a semiconductor device having anti-reflective coating
US5441914A (en) Method of forming conductive interconnect structure
JP3321100B2 (ja) 半導体デバイスにおける反射防止層の形成方法
US6653735B1 (en) CVD silicon carbide layer as a BARC and hard mask for gate patterning
US6365320B1 (en) Process for forming anti-reflective film for semiconductor fabrication using extremely short wavelength deep ultraviolet photolithography
US6258725B1 (en) Method for forming metal line of semiconductor device by (TiA1)N anti-reflective coating layer
JP3545180B2 (ja) （Ｇｅ，Ｓｉ）Ｎｘ反射防止膜及びこれを用いたパターン形成方法
US6614085B2 (en) Antireflective coating layer
JP2003506854A (ja) 半導体製造方法、半導体電気回路、及びゲートスタック
US6133613A (en) Anti-reflection oxynitride film for tungsten-silicide substrates
US6153541A (en) Method for fabricating an oxynitride layer having anti-reflective properties and low leakage current
US6479401B1 (en) Method of forming a dual-layer anti-reflective coating
US20060071301A1 (en) Silicon rich dielectric antireflective coating
JPH1092742A (ja) ゲルマニウムを含有する反射防止用の組成物及びそれを用いたパターン形成方法
US6117619A (en) Low temperature anti-reflective coating for IC lithography
US6017816A (en) Method of fabricating A1N anti-reflection coating on metal layer
JPS5846635A (ja) 半導体素子パタ−ン形成法
JPH07201990A (ja) パターン形成方法
US6903007B1 (en) Process for forming bottom anti-reflection coating for semiconductor fabrication photolithography which inhibits photoresist footing
US6924196B1 (en) Anti-reflective coating and process using an anti-reflective coating
JP2001196376A (ja) 半導体装置の製造方法
US6221558B1 (en) Anti-reflection oxynitride film for polysilicon substrates