JPS61290721A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61290721A JPS61290721A JP60131999A JP13199985A JPS61290721A JP S61290721 A JPS61290721 A JP S61290721A JP 60131999 A JP60131999 A JP 60131999A JP 13199985 A JP13199985 A JP 13199985A JP S61290721 A JPS61290721 A JP S61290721A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light
- photoresist
- wavelength
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
半導体装置、特に高反射率を有する材料からなる層のパ
ターン形成方法に関するものである。
ターン形成方法に関するものである。
（従来の技術）
半導体装置として最も集積化が進んでいる分野では・ぐ
ターン形成方法としてｇ線やｉ線による単波長光の縮小
投影型露光装置が広く用いられている。単波長光による
露光の特徴として、第２図（、）に示すように、定在波
ができることはよく知られている。定在波は、入射光と
フォトレジスト層１の下層表面でのはね返９反射光との
干渉によっておこるもので、寸法ばらつきや解像力の劣
化の原因となシ、特に、高反射率を有する材料層３の微
細ノやターン形成の大きな妨げとなっている。その対策
として、反射光を特殊な材料で吸収してしまう方法やフ
ォトレジスト層の膜厚を厚くし定在波を弱める方法など
がある。
ターン形成方法としてｇ線やｉ線による単波長光の縮小
投影型露光装置が広く用いられている。単波長光による
露光の特徴として、第２図（、）に示すように、定在波
ができることはよく知られている。定在波は、入射光と
フォトレジスト層１の下層表面でのはね返９反射光との
干渉によっておこるもので、寸法ばらつきや解像力の劣
化の原因となシ、特に、高反射率を有する材料層３の微
細ノやターン形成の大きな妨げとなっている。その対策
として、反射光を特殊な材料で吸収してしまう方法やフ
ォトレジスト層の膜厚を厚くし定在波を弱める方法など
がある。
（発明が解決しようとする問題点）
高反射率を有する材料層の上にレジスト・母ターンを形
成する場合、レジストの薄い膜が残ったシ、レジス）
ｉ４ターンの底部で裾を引いたシする現象が発生する。
成する場合、レジストの薄い膜が残ったシ、レジス）
ｉ４ターンの底部で裾を引いたシする現象が発生する。
それらの原因としては、反射面から立つ定在波のエネル
ギーの弱い部分の節が第２図（、）に示すように反射面
上にあることが考えられる。
ギーの弱い部分の節が第２図（、）に示すように反射面
上にあることが考えられる。
（問題点を解決するための手段）
上記の問題点を解決するために、高反射率を有する材料
層上に、光透過性の材料層を、その屈折率ｎ、と単波長
光の波長λと自然数ｍとから与えられる膜厚（２ｍ＋１
）λ／４ｎ１に形成した後、フォトレジスト層を、その
屈折率ｎ２と自然数ｍと単波長光の波長λとから与えら
れる膜厚（２ｍ＋１）λ／４ｎ２に形成し、上記単波長
光によりレジストのパターン形成を行う。
層上に、光透過性の材料層を、その屈折率ｎ、と単波長
光の波長λと自然数ｍとから与えられる膜厚（２ｍ＋１
）λ／４ｎ１に形成した後、フォトレジスト層を、その
屈折率ｎ２と自然数ｍと単波長光の波長λとから与えら
れる膜厚（２ｍ＋１）λ／４ｎ２に形成し、上記単波長
光によりレジストのパターン形成を行う。
（作用）
高反射率を有する材料層とフォトレジスト層間に、膜厚
が（ｚｍ＋１）λ／４ｎ、の光透過性材料層が挿入され
ているため、第２図（ｂ）に示すように、レジストツク
ターンの底部のエネルギ分布が強くなることで、レジス
トの薄い膜が残ったり、レジストツクターンの底部で裾
を引いたシする現象がなくなるとともに、フォトレジス
ト層の膜厚が（２ｎｒｔ−１）〆如。
が（ｚｍ＋１）λ／４ｎ、の光透過性材料層が挿入され
ているため、第２図（ｂ）に示すように、レジストツク
ターンの底部のエネルギ分布が強くなることで、レジス
トの薄い膜が残ったり、レジストツクターンの底部で裾
を引いたシする現象がなくなるとともに、フォトレジス
ト層の膜厚が（２ｎｒｔ−１）〆如。
であるために、第２図Ｇ）に示すように、フォトレジス
ト層の表面の部分が定在波のエネルギ分布の弱い部分の
節となシ、未露光部のレジスト膜減シを防ぐことができ
、精度の良いレジスト・母ターンが高反射率を有する材
料層上に形成される。
ト層の表面の部分が定在波のエネルギ分布の弱い部分の
節となシ、未露光部のレジスト膜減シを防ぐことができ
、精度の良いレジスト・母ターンが高反射率を有する材
料層上に形成される。
（実施例）
以下、本発明の一実施例を第１図を用いて説明する。
第１図（、）において、Ｓｉ基板７上に、高反射率を有
する材料層としてポリシリコンロを４００ ｎｍ、光透
過性の材料層として５ｉ０２５を７５ ｎｍ、フォトレ
ジスト層としてポジ型フォトレジスト４を２００ ｎｍ
順次積層する。露光は、波長λ＝４３６ｎｍの縮小投影
露光装置を用いて選択的に行ない、現像することによっ
て前述のように高精度なレジストパターンを形成する。
する材料層としてポリシリコンロを４００ ｎｍ、光透
過性の材料層として５ｉ０２５を７５ ｎｍ、フォトレ
ジスト層としてポジ型フォトレジスト４を２００ ｎｍ
順次積層する。露光は、波長λ＝４３６ｎｍの縮小投影
露光装置を用いて選択的に行ない、現像することによっ
て前述のように高精度なレジストパターンを形成する。
次に第１図（ｂ）に示したように、形成されたレジス）
ｚ？ターシをマスクとしてドライエツチングし、Ｓ
ｉＯ２パターンを形成する。
ｚ？ターシをマスクとしてドライエツチングし、Ｓ
ｉＯ２パターンを形成する。
さらに第１図（ｃ）に示したように、形成された５ｉ０
２ノぐターン又はその上に残したレジストパターンをマ
スクとしてポリシリコンロをドライエツチングし、ポリ
シリコン／−Ｐターンを形成する。なお、高反射率を有
する材料層はＡｔ、 Ｍｏ 、 Ｗ等の金属およびＭｏ
５ｔ２＃ ＷＳｉ２等のシリサイドであっても良く、さ
、らに光透過性の材料層がＳ ｉ ５Ｎ４やシラノール
誘導体により形成されたものであっても何ら影響はない
。
２ノぐターン又はその上に残したレジストパターンをマ
スクとしてポリシリコンロをドライエツチングし、ポリ
シリコン／−Ｐターンを形成する。なお、高反射率を有
する材料層はＡｔ、 Ｍｏ 、 Ｗ等の金属およびＭｏ
５ｔ２＃ ＷＳｉ２等のシリサイドであっても良く、さ
、らに光透過性の材料層がＳ ｉ ５Ｎ４やシラノール
誘導体により形成されたものであっても何ら影響はない
。
（発明の効果）
以上説明したように、本発明によれば、単波長光を用い
かつ高反射率を有する材料層上での微細なレジストパタ
ーンを高精度に形成することができ、従って、高反射率
を有する半導体集積回路の配線およびダート材料の微細
加工の精度をより高めることができる効果がある。
かつ高反射率を有する材料層上での微細なレジストパタ
ーンを高精度に形成することができ、従って、高反射率
を有する半導体集積回路の配線およびダート材料の微細
加工の精度をより高めることができる効果がある。
第１図は、本発明の一実施例の工程断面図、第２図は、
従来方法（ａ）と一本発明方法（ｂ）の原理を説明する
図であシ、それぞれ左側のグラフは縦軸にレジストの厚
さ、横軸に光のエネルギ分布を示し、右側の図は、断面
構造図で、光エネルギ分布に従って形成されるレジスト
の断面形状を示したものである。 １・・・フォトレジスト層（屈折率ｎ２）、２・・・光
透過性の材料層（屈折率ｎ１）、３・・・高反射率を有
する材料層、４・・・ポジ型フォトレジスト、５・・・
Ｓ ｓ Ｏ２，６・・・プリシリコン、７＝Ｓｉ基板。 第１図 ４・・・ホ゛ジ型１イトレジズト ５・・・Ｓバ諏 ６・・・ざυルソコン ７・・・ｓｐｙ鰍 第２図 １・・・ フ傳トレジ′又ト畳
従来方法（ａ）と一本発明方法（ｂ）の原理を説明する
図であシ、それぞれ左側のグラフは縦軸にレジストの厚
さ、横軸に光のエネルギ分布を示し、右側の図は、断面
構造図で、光エネルギ分布に従って形成されるレジスト
の断面形状を示したものである。 １・・・フォトレジスト層（屈折率ｎ２）、２・・・光
透過性の材料層（屈折率ｎ１）、３・・・高反射率を有
する材料層、４・・・ポジ型フォトレジスト、５・・・
Ｓ ｓ Ｏ２，６・・・プリシリコン、７＝Ｓｉ基板。 第１図 ４・・・ホ゛ジ型１イトレジズト ５・・・Ｓバ諏 ６・・・ざυルソコン ７・・・ｓｐｙ鰍 第２図 １・・・ フ傳トレジ′又ト畳
Claims (3)
- （１）高反射率を有する材料からなる層の上に、光透過
性材料からなる層を、その屈折率ｎ＿１と単波長光の波
長λと自然数ｍとから与えられる膜厚（２ｍ＋１）λ／
４ｎ＿１に形成した後、フォトレジスト層を積層し、前
記単波長光により露光、現像してフォトレジストパター
ンを形成することを特徴とする半導体装置の製造方法。 - （２）形成されたフォトレジストパターンをマスクとし
て、光透過性の材料からなる層と高反射率を有する材料
からなる層をエッチングし、パターン形成を行なうこと
を特徴とする特許請求の範囲第（１）項記載の半導体装
置の製造方法。 - （３）フォトレジスト層の膜厚が、フォトレジストの屈
折率ｎ＿２と単波長光の波長λと自然数ｍとから与えら
れる膜厚（２ｍ＋１）λ／４ｎ＿２であることを特徴と
する特許請求の範囲第（１）項記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60131999A JPS61290721A (ja) | 1985-06-19 | 1985-06-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60131999A JPS61290721A (ja) | 1985-06-19 | 1985-06-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61290721A true JPS61290721A (ja) | 1986-12-20 |
Family
ID=15071186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60131999A Pending JPS61290721A (ja) | 1985-06-19 | 1985-06-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61290721A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01290244A (ja) * | 1988-05-18 | 1989-11-22 | Sony Corp | 半導体装置の製造方法 |
| US5378659A (en) * | 1993-07-06 | 1995-01-03 | Motorola Inc. | Method and structure for forming an integrated circuit pattern on a semiconductor substrate |
| JP2015015277A (ja) * | 2013-07-03 | 2015-01-22 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
-
1985
- 1985-06-19 JP JP60131999A patent/JPS61290721A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01290244A (ja) * | 1988-05-18 | 1989-11-22 | Sony Corp | 半導体装置の製造方法 |
| US5378659A (en) * | 1993-07-06 | 1995-01-03 | Motorola Inc. | Method and structure for forming an integrated circuit pattern on a semiconductor substrate |
| US5539249A (en) * | 1993-07-06 | 1996-07-23 | Motorola, Inc. | Method and structure for forming an integrated circuit pattern on a semiconductor substrate |
| US5639687A (en) * | 1993-07-06 | 1997-06-17 | Motorola Inc. | Method for forming an integrated circuit pattern on a semiconductor substrate using silicon-rich silicon nitride |
| JP2015015277A (ja) * | 2013-07-03 | 2015-01-22 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5358808A (en) | Exposure mask, method of manufacturing the same, and exposure method using the same | |
| JP2837816B2 (ja) | リソグラフィ露光マスクの製造方法 | |
| EP0601887B1 (en) | Method for forming pattern | |
| TWI338814B (en) | Multiple resist layer phase shift mask (psm) blank and psm formation method | |
| US5902493A (en) | Method for forming micro patterns of semiconductor devices | |
| JP4613364B2 (ja) | レジストパタン形成方法 | |
| KR20010051185A (ko) | 비 흡수 레티클 및 이를 제조하는 방법 | |
| JPS61290721A (ja) | 半導体装置の製造方法 | |
| JP2810061B2 (ja) | 半導体装置の製造方法 | |
| KR950001940A (ko) | 반도체 소자의 패턴형성용 마스크 제조방법 | |
| JP2859894B2 (ja) | 露光用マスク、露光用マスクの製造方法およびこれを用いた露光方法 | |
| JP2697746B2 (ja) | 投影露光装置用光学マスク | |
| JP3135508B2 (ja) | パターン形成方法およびデバイス生産方法 | |
| JP3046631B2 (ja) | 位相シフトフォトマスクの製造方法 | |
| KR101095050B1 (ko) | 위상 반전 마스크 및 그의 제조 방법 | |
| JPH0580534A (ja) | パターン形成方法 | |
| JPH0594945A (ja) | パターン形成方法 | |
| JPH04239116A (ja) | 半導体装置の製造方法 | |
| JP3072917B2 (ja) | 位相シフト層を有するレクチルの製造方法 | |
| KR100772784B1 (ko) | 이유브이 노광 공정용 위상반전 마스크 및 그 제조 방법 | |
| KR970016782A (ko) | 포토마스크 및 그의 제조방법 | |
| JPH05333524A (ja) | 位相シフトマスクおよびその製造方法 | |
| KR100399889B1 (ko) | 반도체소자의감광층패턴형성방법 | |
| JPH05121285A (ja) | パターン形成方法 | |
| JP3108172B2 (ja) | レジストパターン形成方法 |