JP3545180B2 - （Ｇｅ，Ｓｉ）Ｎｘ反射防止膜及びこれを用いたパターン形成方法 - Google Patents
（Ｇｅ，Ｓｉ）Ｎｘ反射防止膜及びこれを用いたパターン形成方法 Download PDFInfo
- Publication number
- JP3545180B2 JP3545180B2 JP31002097A JP31002097A JP3545180B2 JP 3545180 B2 JP3545180 B2 JP 3545180B2 JP 31002097 A JP31002097 A JP 31002097A JP 31002097 A JP31002097 A JP 31002097A JP 3545180 B2 JP3545180 B2 JP 3545180B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- film
- material layer
- forming
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Materials For Photolithography (AREA)
- Mutual Connection Of Rods And Tubes (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置に係り、詳細にはフォトリソグラフィー工程で用いられる反射防止膜及びこれを用いたパターン形成方法に関する。
【０００２】
【従来の技術】
半導体基板上に素子を形成するためにはフォトレジストパターンをマスクとして基板を食刻したりイオン注入を行うべきである。この時、フォトレジストパターン形成のための露光時に下地膜から反射されてフォトレジスト膜内に入射される光により様々な問題が生ずる。
【０００３】
詳しくは、前記入射された光がフォトレジスト膜内で多重干渉を起こしながらフォトレジストパターンに波模様のリップルを形成する。該リップルは正確な線幅の制御において難題となる。PEB(Post Exposure Bake)によってこのようなリップルを取り除いてもフォトレジストパターンのテールやアンダーカット現象がよく生ずる。
【０００４】
さらに、前記多重干渉現象によって同一の露光エネルギーを用いた場合もフォトレジストに実吸収された光の量がフォトレジストの厚さによって周期的に変わるスイング効果が生じ、よって線幅を望む範囲内で制御し難い。
ひいては半導体装置の製造過程中生じた下地膜の段差部位から発生する反射光によりフォトレジストパターンのノッチングまたはブリッジング現象が生じる。半導体装置の高集積化に伴ってウェーハ上の構造は多様なトポグラフィーを有するため、前記問題は一層深刻となる。
【０００５】
図１及び図２は従来の半導体装置のパターン形成方法を説明するための断面図であって、半導体基板1上にトランジスタなどを含む下部構造物との絶縁のための絶縁層3を形成し、その上にパターンを形成しようとする物質層5とフォトレジスト膜7を形成する(図１)。次いで、フォトマスク9を用いてフォトレジスト膜7を露光した後現像することで、フォトレジストパターン11を形成する(図２)。
【０００６】
図１及び図２に示したように、前記絶縁層3の表面には下部構造によって段差が形成され、これによって前記物質層5上に塗布されるフォトレジスト膜7はその厚さが全面にかけて不揃いとなる(図１)。さらに、フォトマスク9を用いた露光及び現像工程の以後には、前記光の多重干渉によりフォトレジストパターン11の線幅が段差の低い部位と高い部位で相異なり、その結果、ノッチング又はブリッジングが生じてしまう。
前述したような問題点はパターンを形成しようとする物質層5がアルミニウムのような高反射物質よりなる場合に一層深刻となる。
【０００７】
このような問題を解決するための一つの方法として、フォトレジスト膜7の下部に形成された物質層5から反射された光がフォトレジストの内部に入射されないようにフォトレジストと物質層5との間に反射防止膜を形成する方法が知られている。
このような反射防止膜は有機反射防止膜と無機反射防止膜とに大別される。有機反射防止膜は有機物質をスピンコ−ティング方法で塗布することによって得られ、無機反射防止膜はTiNx、SiNxなどのような物質をスパッタリング法、CVD法又はPECVD法などで塗布することによって得られる。
【０００８】
前記二つの反射防止膜のいずれによっても物質層5から反射される光による問題点を解決し得るものの、次のような長短所を各々抱えている。即ち、有機反射防止膜の場合は、フォトレジストパターンをマスクとして食刻又はイオン注入工程を行った後、O2プラズマを用いたフォトレジストアッシング工程によって残りの反射防止膜とフォトレジストが容易に取り除ける長所があるが、スピンコーティング法を用いるため段差部位で反射防止膜の厚さを均一にし得ない一方、フォトレジストと有機反射防止膜の食刻選択比がほぼないため有機反射防止膜食刻時フォトレジストパターンが過酷に損失される短所がある。他方、無機反射防止膜の場合、前述した有機反射防止膜の短所は克服できるが、残り反射防止膜を取り除き難い短所がある。
【０００９】
本発明の発明者の一人は前記無機反射防止膜の問題点を解決するためにゲルマニウムニトリド(GeNx)を用いた反射防止膜を見出した。
その詳細は、前記ゲルマニウムニトリドを用いた反射防止膜はゲルマニウムを含むことを特徴とする所で、このような反射防止膜は他の膜質との食刻選択比の調節が容易であり、且つフォトレジストパターンをマスクとして用いた食刻工程やイオン注入工程完了後、残りフォトレジストと反射防止膜を容易に取り除ける長所がある。
【００１０】
しかし、前記反射防止膜はその光学的特性に優れてはいるものの、現像工程で用いられる水に溶けてしまう短所がある。現在大部分の半導体装置の製造工程でTMAH(Tetra Methyl Ammonium Hydroxide)を現像液として用い、洗浄は水で行われる。このように用いられる前記現像液及び洗浄液に水が含まれているが、この水がフォトレジストパターンを通じて露出されている反射防止膜を溶かしてしまう。特に、半導体装置の製造工程で主に用いられる現像液はアルカリ水溶液であって、現像後洗浄液として水を用いるので前記問題点はさらに深刻となる。
反射防止膜を構成するGeNx物質が水に溶けて取り除かれてしまうとフォトレジストパターンが下部膜から離脱するフォトレジストリフティング現象が生ずる。
【００１１】
【発明が解決しようとする課題】
従って、本発明はGeNx反射防止膜自体の水溶性を制御することによって工程を単純化すると共に、前記水溶性が一層確実に制御される反射防止膜及びこれを用いたパターン形成方法を提供することにその目的がある。
【００１２】
【課題を解決するための手段】
前記目的を達成するために本発明は、半導体装置の製造時下地膜から反射されてフォトレジスト膜に入射される光を防止するために用いられるGe入り反射防止膜において、前記Ge入り反射防止膜がSi成分をさらに含むことを特徴とする反射防止膜を提供する。
望ましくは、前記反射防止膜はGeNx物質にSiが添加された(Ge、Si)Nx物質よりなり、半導体装置の製造工程で多用される酸素、錫、鉛、炭素、水素またはフッ素などの他の元素を少なくとも一つ以上含有できる。
【００１３】
前記混合されるSi成分は本発明の反射防止膜で次のように作用する。まず、GeとSiは元素周期率表の同一族にあるのでその光学的特性が類似している。従って、本発明のSi成分が混合された(Ge、Si)Nx反射防止膜はGe成分を含む反射防止膜の特性をそのまま保ち得る。
【００１４】
即ち本発明の反射防止膜を利用して露光及び現像を行うと、段差部位におけるフォトレジスト膜の厚さ変化にも関わらずに線幅変化がなくかつノッチングがないフォトレジストパターンを生成することができ、スパッタリング方法を用いて反射防止膜を形成し得るのでスピンコーティング方法を用いる有機反射防止膜に比べて段差部位で厚さが均一な反射防止膜が得られる。また、残余反射防止膜を加熱された硫酸/過酸化水素水混合液で容易に除去できる。
前述したように、Ge入り反射防止膜の特性に加えてSiNxが水に溶けないのでSiがGeNxに混合された(Ge、Si)Nx反射防止膜はSiの量によりその水溶性が制御される。
【００１５】
前記の目的を達成するために本発明は、段差の形成された下部構造物を覆う第１物質層を形成する第１段階と、前記第１物質層上にパターンを形成しようとする第２物質層を形成する第2段階と、前記第２物質層上に(Ge、Si)Nxよりなる反射防止膜を形成する第３段階と、前記反射防止膜上にフォトレジスト膜を形成する第４段階と、前記フォトレジスト膜を露光及び現像してフォトレジストパターンを形成する第５段階と、前記フォトレジストパターンをマスクとして前記反射防止膜及び第２物質層を食刻することによって、反射防止膜パターン及び第２物質層パターンを順次に形成する第６段階と、前記フォトレジストパターンを取り除く第７段階と、前記反射防止膜パターンを取り除く第８段階とを含めてなることを特徴とする半導体装置のパターン形成方法を提供する。
【００１６】
望ましくは、前記反射防止膜はRFスパッタリング法により形成される。詳しくは、マルチターゲットまたはGeSiターゲットを用いてアルゴン/窒素ガスが混合された雰囲気でRFスパッタリング法で蒸着される。
前記RFスパッタリング時、アルゴン及び窒素ガスの流量とRFパワーを調節することによって(Ge、Si)Nx反射防止膜の吸光係数(absorptivity coefficient)と屈折率を調節できる。望ましい反射防止膜の屈折率は1.5以上であり、吸光係数は0.05以上である。
【００１７】
一方、前記反射防止膜パターンは加熱された硫酸と過酸化水素水とが混合された溶液を利用して取り除けるだけではなく、現像工程で水に溶け難い水不溶性を有する。
前記反射防止膜を形成する段階後、高温熱処理工程を施して反射防止膜の膜質を改善したり、RFプラズマ処理を施して反射防止膜の表面状態を改善し得る。
【００１８】
【発明の実施の形態】
以下、添付した図面に基づき本発明に係る好ましい実施の形態を詳細に説明する。
図３は本発明の第１の実施の形態による反射防止膜を説明するための断面図である。
図３を参照すれば、半導体基板50上にトランジスタなどを含む下部構造物(図示せず)を覆う第１物質層52が形成されており、前記第１物質層52上にパターンを形成しようとする第２物質層（下地膜）54が形成されている。また、前記第２物質層54に入射された光が反射されないよう(Ge、Si)Nxよりなる反射防止膜56が前記第２物質層54上に形成されており、フォトレジスト膜58が前記反射防止膜56上に形成されている。前記第２物質層54のパターン形成時マスクとして用いられるフォトレジストパターンを形成するために、フォトマスク60を利用して前記フォトレジスト膜58を露光する。
【００１９】
本発明による反射防止膜56は、他の膜質との食刻選択比の調節が容易であり、湿式食刻により取り除かれやすく、且つ前記フォトレジストパターンを形成する露光及び現像工程で水に溶けない。
一方、本発明による前記反射防止膜56はスパッタリング法または化学気相蒸着法で蒸着されるのでその厚さが均一になる。
【００２０】
以下、前記反射防止膜56の反射防止作用について説明する。
第２物質層54からフォトレジスト膜58に反射される光はフォトレジスト膜58と反射防止膜56との境界面から反射された光E1と反射防止膜56と第２物質層54との境界面から反射された光E2との和となる。
従って、第２物質層54からフォトレジスト膜58に反射される光を減らすためには、フォトレジスト膜58と反射防止膜56との境界面から反射された光E1と、反射防止膜56と第２物質層54との境界面から反射された光E2が互いに180゜の位相差を有することによって消滅干渉が生じたり、又は入射された光が反射防止膜56を通過する過程で殆ど吸収されることによって反射防止膜56と第２物質層54との境界面から反射された光E2がフォトレジスト膜58にほとんど反射されないとするべきである。ここで、前者の場合を干渉型反射防止膜といい、後者の場合を吸収型反射防止膜という。
【００２１】
通常、干渉型反射防止膜の厚さ(d)はλ/4nの奇数倍近辺の厚さを持つべきである。ここで、λは露光波長、nは露光波長における反射防止膜の屈折率を示す。干渉型反射防止膜の正確な最適厚さは露光波長で前記反射防止膜の屈折率とその上下部に形成される膜などの屈折率を考慮した反射率計算を通じて決定される。このように、干渉型反射防止膜は、厚さを調節し易く且つ均一な厚さで蒸着できる物質よりなるべきである。
【００２２】
これに対して、吸収型反射防止膜として使用するためには入射した光が反射防止膜を通過しながら吸収できるように十分なる厚さを有する反射防止膜を用いるべきである。
本発明による前記(Ge、Si)Nx反射防止膜56はスパッタリングまたは化学気相蒸着法より形成されるので、段差部位でその厚さが均一であり、その厚さを容易に調節し得るので、干渉型または吸収型反射防止膜として用いられる。
【００２３】
図４乃至図９は本発明の望ましい実施の形態によるパターン形成方法を説明するための断面図である。
図４はフォトレジスト膜58を形成する段階を示す。
半導体基板50上にトランジスタなどを含む下部構造物(図示せず)を形成し、その上に下部構造物を覆う第１物質層52、例えば絶縁層を形成する。第1物質層52上にパターンを形成しようとする物質を蒸着して第２物質層54を形成した後、第２物質層54に入射された光が反射されないように(Ge、Si)Nxよりなる反射防止膜56を形成する。次いで、前記反射防止膜56上にフォトレジストを塗布してフォトレジスト膜58を形成する。
【００２４】
ここで、前記第１物質層52とは、不純物がドープされないシリコン酸化物、不純物がドープされたシリコン酸化物、熱酸化により成長されたシリコン酸化物、オキシニトリド又はシリコンニトリドよりなる透明又は半透明絶縁層をいう。
さらに、前記パターンを形成しようとする第２物質層54は高反射率を有する高反射物質層であって、タングステン、タングステンシリサイド、チタンシリサイド、コバルトシリサイド、ポリシリコン、アルミニウム、アルミニウム合金又はポリシリコン層上に蒸着された金属シリサイドなどよりなる。
高反射物質層の前記第２物質層54はスパッタリング、CVDまたはPECVD法などの通常の方法よりなる。
【００２５】
本発明の(Ge、Si)Nx反射防止膜56はマルチターゲットまたはGeSiターゲットを用いて窒素ガスまたは窒素ガスとアルゴンガスとが混合された雰囲気でRFスパッタリング法で形成したり、CVD法、PECVD法、ゾルーゲル法又はレーザーアブレーション法より形成される。従って、スピンコーティングを用いる従来の有機反射防止膜に比べて段差部位で均一な厚さが得られる。
【００２６】
下記の表１は本発明の(Ge、Si)Nx反射防止膜56をRFスパッタリング法で蒸着する際の蒸着条件を示したものである。
【表 1】
【００２７】
本発明の(Ge、Si)Nx反射防止膜56は、同一の露光波長でゲルマニウム及びシリコンの含有量によって吸光係数(k)が変わる。従って前記表１で示したように、RFパワーと窒素ガスの流量を適切に選択することによって反射防止膜56の吸光係数を調節できる。
一方、前記反射防止膜56を形成した後、アニーリングのような高温熱処理を行うことによって反射防止膜56の膜質を向上させることができ、RFプラズマ処理を施すことによって反射防止膜56の表面状態を改善させ得る。
【００２８】
図５はフォトレジストパターン62を形成する段階を示す。
フォトマスク60を利用して前記フォトレジスト膜58を露光及び現像することによって前記反射防止膜56上にフォトレジストパターン62を形成する。前記フォトレジストパターン62を形成するに用いられるフォトレジストはポジ型のフォトレジストである。
図５から判るように、本発明の(Ge、Si)Nx反射防止膜56は現像過程で用いられる水に溶けない。
【００２９】
図６は反射防止膜パターン56'及び第2物質層パターン54'を形成する段階を示したものである。
詳しくは、前記フォトレジストパターン62を食刻マスクとして前記反射防止膜56及び第２物質層54を食刻することよって反射防止膜パターン56'と第２物質層パターン54'を順に形成する。
この時、本発明の反射防止膜56はフォトレジストとの食刻選択比が大きいのでフォトレジストパターン62が損失されない。
【００３０】
図７はフォトレジストパターン62及び反射防止膜パターン56'を取り除く段階を示したものである。
前記フォトレジストパターン62を、例えばO2プラズマを用いたフォトレジストアッシング工程で取り除いた後、前記反射防止膜パターン56'を加熱された硫酸と過酸化水素水との混合液を用いて取り除く。
【００３１】
一方、本発明によるパターン形成方法は前記第１の実施の形態のように、パターンを形成しようとする第２物質層54上に反射防止膜56を直接に形成する場合の他に、第２の実施の形態として第２物質層54上に露光波長に対して透明又は半透明の第３物質層55を形成し、その上に反射防止膜56を形成する場合(図８参照)や第３の実施の形態としてフォトレジスト膜58と反射防止膜56との間に露光波長に対して透明又は半透明の第３物質層55を形成する場合(図９参照)のいずれにも適用できる。ここで、露光波長に対して透明又は半透明な前記第３物質層55は不純物のドープされないシリコン酸化物、不純物のドープされたシリコーン酸化物、熱酸化により成長されたシリコン酸化物、オキシニトリド又はシリコンニトリドを用いて形成し得る。
【００３２】
図１０は現像工程を行った後の本発明の(Ge、Si)Nx反射防止膜56の断面をSEMの顕微鏡写真で示したものである。詳しくは、本発明の反射防止膜56の上、下部には各々シリコン基板とフォトレジストパターン62が存在する。図１０から判るように、Siが添加された(Ge、Si)Nx膜はその露出された表面がほとんど食刻されない。これより、本発明の反射防止膜56は現像工程中に用いられる水にほとんど影響されないことが判る。
【００３３】
図１１は本発明の(Ge、Si)Nx反射防止膜56の露光波長による屈折率(n)を示したものである。詳しくは、前記表１に記載したサンプル反射防止膜YGSN0001乃至YGSN0009の波長による屈折率を示した。図１１から判るように、前記表１のサンプルYGSN0003を除いては波長によって全ての試料が類似した分布を有し、露光波長が248nmで2以上の屈折率を有する。
【００３４】
図１２は本発明の(Ge、Si)Nx反射防止膜56の露光波長による吸光係数(k)を示したものである。詳しくは、サンプルk3を除いては全てのサンプルの吸光係数が類似していることと、露光波長が248nmで0.25以上の吸光係数を有することが判る。ただし、図１２において、サンプルk1からk9はそれぞれ表１中のYGSN0001からYGSN0009に対応する。
【００３５】
図１３は前記表１に示した本発明の第１の実施の形態のサンプルでの屈折率と吸光係数を共に示したグラフである。詳しくは、露光波長が248nmでの各試料の屈折率と共に吸光係数を示す。図１３から判るように、サンプルのうち、YGSN0004、YGSN0007、YGSN0008が優れた特性を示す。ただし、これらは図１３においてYGSN4、YGSN7、YGSN8として示している。
【００３６】
下記表２はGeNx膜と本発明の(Ge、Si)Nx反射防止膜56の組成を各々XPS(X-ray Photoelectron Spectroscopy)法で分析、比較したものである。下記表２に示した数値は各原子の原子%を示す。
【表２】
前記表２から本発明の(Ge、Si)Nx反射防止膜56内のSi含有量が0.8原子%となることが判る。
【００３７】
本発明は前記実施の形態に限定されるものではなく、当業者によって多様な変形が可能である。例えば、本発明の実施の形態で説明したスパッタリング法はCVD法に取り替えられる。CVD法を利用する時には本発明の反射防止膜56がSiH4とGeH4を原料ガスとしてN2、Arガス雰囲気で蒸着される。
さらに、本発明の望ましい実施の形態で半導体集積回路がその主な対象として説明されたが、ディスクリート(discrete)素子または太陽電池などの半導体基板を使用する全ての製品の製造に本発明の反射防止膜56が適用されることも明白である。前記半導体基板は単結晶シリコン基板、SOI(Silicon On Insulator)基板、SOS(Silicon On Sapphire)基板またはガリウム砒素基板などの半導体基板を全て含む意味として解釈されるべきである。
【００３８】
【発明の効果】
前述したように本発明によれば、GeNx反射防止膜の水溶性が制御されることで現像工程時に用いられる水によって反射防止膜が溶ける短所が改善される。
【図面の簡単な説明】
【図１】従来の半導体装置のパターン形成方法を説明するための断面図である。
【図２】従来の半導体装置のパターン形成方法を説明するための断面図である。
【図３】本発明の第１の実施の形態に係る反射防止膜を説明するための断面図である。
【図４】本発明の望ましい第１の実施の形態によるパターン形成方法を説明するための断面図である。
【図５】本発明の望ましい第１の実施の形態によるパターン形成方法を説明するための断面図である。
【図６】本発明の望ましい第１の実施の形態によるパターン形成方法を説明するための断面図である。
【図７】本発明の望ましい第１の実施の形態によるパターン形成方法を説明するための断面図である。
【図８】本発明の望ましい第２の実施の形態によるパターン形成方法を説明するための断面図である。
【図９】本発明の望ましい第３の実施の形態によるパターン形成方法を説明するための断面図である。
【図１０】現像工程を行った後の本発明の反射防止膜の断面を示したＳＥＭの顕微鏡写真である。
【図１１】本発明に係る反射防止膜の露光波長と屈折率との関係を示したグラフである。
【図１２】本発明に係る反射防止膜の露光波長と吸光係数との関係を示したグラフである。
【図１３】本発明の実施の形態に係る反射防止膜サンプルの露光波長による屈折率と吸光係数を共に示したグラフである。
【符号の説明】
５２ 第１物質層
５４ 第２物質層（下地膜）
５４’第２物質層パターン
５５ 第３物質層
５６ 反射防止膜
５６’反射防止膜パターン
５８ フォトレジスト膜
６２ フォトレジストパターン
【発明の属する技術分野】
本発明は半導体装置に係り、詳細にはフォトリソグラフィー工程で用いられる反射防止膜及びこれを用いたパターン形成方法に関する。
【０００２】
【従来の技術】
半導体基板上に素子を形成するためにはフォトレジストパターンをマスクとして基板を食刻したりイオン注入を行うべきである。この時、フォトレジストパターン形成のための露光時に下地膜から反射されてフォトレジスト膜内に入射される光により様々な問題が生ずる。
【０００３】
詳しくは、前記入射された光がフォトレジスト膜内で多重干渉を起こしながらフォトレジストパターンに波模様のリップルを形成する。該リップルは正確な線幅の制御において難題となる。PEB(Post Exposure Bake)によってこのようなリップルを取り除いてもフォトレジストパターンのテールやアンダーカット現象がよく生ずる。
【０００４】
さらに、前記多重干渉現象によって同一の露光エネルギーを用いた場合もフォトレジストに実吸収された光の量がフォトレジストの厚さによって周期的に変わるスイング効果が生じ、よって線幅を望む範囲内で制御し難い。
ひいては半導体装置の製造過程中生じた下地膜の段差部位から発生する反射光によりフォトレジストパターンのノッチングまたはブリッジング現象が生じる。半導体装置の高集積化に伴ってウェーハ上の構造は多様なトポグラフィーを有するため、前記問題は一層深刻となる。
【０００５】
図１及び図２は従来の半導体装置のパターン形成方法を説明するための断面図であって、半導体基板1上にトランジスタなどを含む下部構造物との絶縁のための絶縁層3を形成し、その上にパターンを形成しようとする物質層5とフォトレジスト膜7を形成する(図１)。次いで、フォトマスク9を用いてフォトレジスト膜7を露光した後現像することで、フォトレジストパターン11を形成する(図２)。
【０００６】
図１及び図２に示したように、前記絶縁層3の表面には下部構造によって段差が形成され、これによって前記物質層5上に塗布されるフォトレジスト膜7はその厚さが全面にかけて不揃いとなる(図１)。さらに、フォトマスク9を用いた露光及び現像工程の以後には、前記光の多重干渉によりフォトレジストパターン11の線幅が段差の低い部位と高い部位で相異なり、その結果、ノッチング又はブリッジングが生じてしまう。
前述したような問題点はパターンを形成しようとする物質層5がアルミニウムのような高反射物質よりなる場合に一層深刻となる。
【０００７】
このような問題を解決するための一つの方法として、フォトレジスト膜7の下部に形成された物質層5から反射された光がフォトレジストの内部に入射されないようにフォトレジストと物質層5との間に反射防止膜を形成する方法が知られている。
このような反射防止膜は有機反射防止膜と無機反射防止膜とに大別される。有機反射防止膜は有機物質をスピンコ−ティング方法で塗布することによって得られ、無機反射防止膜はTiNx、SiNxなどのような物質をスパッタリング法、CVD法又はPECVD法などで塗布することによって得られる。
【０００８】
前記二つの反射防止膜のいずれによっても物質層5から反射される光による問題点を解決し得るものの、次のような長短所を各々抱えている。即ち、有機反射防止膜の場合は、フォトレジストパターンをマスクとして食刻又はイオン注入工程を行った後、O2プラズマを用いたフォトレジストアッシング工程によって残りの反射防止膜とフォトレジストが容易に取り除ける長所があるが、スピンコーティング法を用いるため段差部位で反射防止膜の厚さを均一にし得ない一方、フォトレジストと有機反射防止膜の食刻選択比がほぼないため有機反射防止膜食刻時フォトレジストパターンが過酷に損失される短所がある。他方、無機反射防止膜の場合、前述した有機反射防止膜の短所は克服できるが、残り反射防止膜を取り除き難い短所がある。
【０００９】
本発明の発明者の一人は前記無機反射防止膜の問題点を解決するためにゲルマニウムニトリド(GeNx)を用いた反射防止膜を見出した。
その詳細は、前記ゲルマニウムニトリドを用いた反射防止膜はゲルマニウムを含むことを特徴とする所で、このような反射防止膜は他の膜質との食刻選択比の調節が容易であり、且つフォトレジストパターンをマスクとして用いた食刻工程やイオン注入工程完了後、残りフォトレジストと反射防止膜を容易に取り除ける長所がある。
【００１０】
しかし、前記反射防止膜はその光学的特性に優れてはいるものの、現像工程で用いられる水に溶けてしまう短所がある。現在大部分の半導体装置の製造工程でTMAH(Tetra Methyl Ammonium Hydroxide)を現像液として用い、洗浄は水で行われる。このように用いられる前記現像液及び洗浄液に水が含まれているが、この水がフォトレジストパターンを通じて露出されている反射防止膜を溶かしてしまう。特に、半導体装置の製造工程で主に用いられる現像液はアルカリ水溶液であって、現像後洗浄液として水を用いるので前記問題点はさらに深刻となる。
反射防止膜を構成するGeNx物質が水に溶けて取り除かれてしまうとフォトレジストパターンが下部膜から離脱するフォトレジストリフティング現象が生ずる。
【００１１】
【発明が解決しようとする課題】
従って、本発明はGeNx反射防止膜自体の水溶性を制御することによって工程を単純化すると共に、前記水溶性が一層確実に制御される反射防止膜及びこれを用いたパターン形成方法を提供することにその目的がある。
【００１２】
【課題を解決するための手段】
前記目的を達成するために本発明は、半導体装置の製造時下地膜から反射されてフォトレジスト膜に入射される光を防止するために用いられるGe入り反射防止膜において、前記Ge入り反射防止膜がSi成分をさらに含むことを特徴とする反射防止膜を提供する。
望ましくは、前記反射防止膜はGeNx物質にSiが添加された(Ge、Si)Nx物質よりなり、半導体装置の製造工程で多用される酸素、錫、鉛、炭素、水素またはフッ素などの他の元素を少なくとも一つ以上含有できる。
【００１３】
前記混合されるSi成分は本発明の反射防止膜で次のように作用する。まず、GeとSiは元素周期率表の同一族にあるのでその光学的特性が類似している。従って、本発明のSi成分が混合された(Ge、Si)Nx反射防止膜はGe成分を含む反射防止膜の特性をそのまま保ち得る。
【００１４】
即ち本発明の反射防止膜を利用して露光及び現像を行うと、段差部位におけるフォトレジスト膜の厚さ変化にも関わらずに線幅変化がなくかつノッチングがないフォトレジストパターンを生成することができ、スパッタリング方法を用いて反射防止膜を形成し得るのでスピンコーティング方法を用いる有機反射防止膜に比べて段差部位で厚さが均一な反射防止膜が得られる。また、残余反射防止膜を加熱された硫酸/過酸化水素水混合液で容易に除去できる。
前述したように、Ge入り反射防止膜の特性に加えてSiNxが水に溶けないのでSiがGeNxに混合された(Ge、Si)Nx反射防止膜はSiの量によりその水溶性が制御される。
【００１５】
前記の目的を達成するために本発明は、段差の形成された下部構造物を覆う第１物質層を形成する第１段階と、前記第１物質層上にパターンを形成しようとする第２物質層を形成する第2段階と、前記第２物質層上に(Ge、Si)Nxよりなる反射防止膜を形成する第３段階と、前記反射防止膜上にフォトレジスト膜を形成する第４段階と、前記フォトレジスト膜を露光及び現像してフォトレジストパターンを形成する第５段階と、前記フォトレジストパターンをマスクとして前記反射防止膜及び第２物質層を食刻することによって、反射防止膜パターン及び第２物質層パターンを順次に形成する第６段階と、前記フォトレジストパターンを取り除く第７段階と、前記反射防止膜パターンを取り除く第８段階とを含めてなることを特徴とする半導体装置のパターン形成方法を提供する。
【００１６】
望ましくは、前記反射防止膜はRFスパッタリング法により形成される。詳しくは、マルチターゲットまたはGeSiターゲットを用いてアルゴン/窒素ガスが混合された雰囲気でRFスパッタリング法で蒸着される。
前記RFスパッタリング時、アルゴン及び窒素ガスの流量とRFパワーを調節することによって(Ge、Si)Nx反射防止膜の吸光係数(absorptivity coefficient)と屈折率を調節できる。望ましい反射防止膜の屈折率は1.5以上であり、吸光係数は0.05以上である。
【００１７】
一方、前記反射防止膜パターンは加熱された硫酸と過酸化水素水とが混合された溶液を利用して取り除けるだけではなく、現像工程で水に溶け難い水不溶性を有する。
前記反射防止膜を形成する段階後、高温熱処理工程を施して反射防止膜の膜質を改善したり、RFプラズマ処理を施して反射防止膜の表面状態を改善し得る。
【００１８】
【発明の実施の形態】
以下、添付した図面に基づき本発明に係る好ましい実施の形態を詳細に説明する。
図３は本発明の第１の実施の形態による反射防止膜を説明するための断面図である。
図３を参照すれば、半導体基板50上にトランジスタなどを含む下部構造物(図示せず)を覆う第１物質層52が形成されており、前記第１物質層52上にパターンを形成しようとする第２物質層（下地膜）54が形成されている。また、前記第２物質層54に入射された光が反射されないよう(Ge、Si)Nxよりなる反射防止膜56が前記第２物質層54上に形成されており、フォトレジスト膜58が前記反射防止膜56上に形成されている。前記第２物質層54のパターン形成時マスクとして用いられるフォトレジストパターンを形成するために、フォトマスク60を利用して前記フォトレジスト膜58を露光する。
【００１９】
本発明による反射防止膜56は、他の膜質との食刻選択比の調節が容易であり、湿式食刻により取り除かれやすく、且つ前記フォトレジストパターンを形成する露光及び現像工程で水に溶けない。
一方、本発明による前記反射防止膜56はスパッタリング法または化学気相蒸着法で蒸着されるのでその厚さが均一になる。
【００２０】
以下、前記反射防止膜56の反射防止作用について説明する。
第２物質層54からフォトレジスト膜58に反射される光はフォトレジスト膜58と反射防止膜56との境界面から反射された光E1と反射防止膜56と第２物質層54との境界面から反射された光E2との和となる。
従って、第２物質層54からフォトレジスト膜58に反射される光を減らすためには、フォトレジスト膜58と反射防止膜56との境界面から反射された光E1と、反射防止膜56と第２物質層54との境界面から反射された光E2が互いに180゜の位相差を有することによって消滅干渉が生じたり、又は入射された光が反射防止膜56を通過する過程で殆ど吸収されることによって反射防止膜56と第２物質層54との境界面から反射された光E2がフォトレジスト膜58にほとんど反射されないとするべきである。ここで、前者の場合を干渉型反射防止膜といい、後者の場合を吸収型反射防止膜という。
【００２１】
通常、干渉型反射防止膜の厚さ(d)はλ/4nの奇数倍近辺の厚さを持つべきである。ここで、λは露光波長、nは露光波長における反射防止膜の屈折率を示す。干渉型反射防止膜の正確な最適厚さは露光波長で前記反射防止膜の屈折率とその上下部に形成される膜などの屈折率を考慮した反射率計算を通じて決定される。このように、干渉型反射防止膜は、厚さを調節し易く且つ均一な厚さで蒸着できる物質よりなるべきである。
【００２２】
これに対して、吸収型反射防止膜として使用するためには入射した光が反射防止膜を通過しながら吸収できるように十分なる厚さを有する反射防止膜を用いるべきである。
本発明による前記(Ge、Si)Nx反射防止膜56はスパッタリングまたは化学気相蒸着法より形成されるので、段差部位でその厚さが均一であり、その厚さを容易に調節し得るので、干渉型または吸収型反射防止膜として用いられる。
【００２３】
図４乃至図９は本発明の望ましい実施の形態によるパターン形成方法を説明するための断面図である。
図４はフォトレジスト膜58を形成する段階を示す。
半導体基板50上にトランジスタなどを含む下部構造物(図示せず)を形成し、その上に下部構造物を覆う第１物質層52、例えば絶縁層を形成する。第1物質層52上にパターンを形成しようとする物質を蒸着して第２物質層54を形成した後、第２物質層54に入射された光が反射されないように(Ge、Si)Nxよりなる反射防止膜56を形成する。次いで、前記反射防止膜56上にフォトレジストを塗布してフォトレジスト膜58を形成する。
【００２４】
ここで、前記第１物質層52とは、不純物がドープされないシリコン酸化物、不純物がドープされたシリコン酸化物、熱酸化により成長されたシリコン酸化物、オキシニトリド又はシリコンニトリドよりなる透明又は半透明絶縁層をいう。
さらに、前記パターンを形成しようとする第２物質層54は高反射率を有する高反射物質層であって、タングステン、タングステンシリサイド、チタンシリサイド、コバルトシリサイド、ポリシリコン、アルミニウム、アルミニウム合金又はポリシリコン層上に蒸着された金属シリサイドなどよりなる。
高反射物質層の前記第２物質層54はスパッタリング、CVDまたはPECVD法などの通常の方法よりなる。
【００２５】
本発明の(Ge、Si)Nx反射防止膜56はマルチターゲットまたはGeSiターゲットを用いて窒素ガスまたは窒素ガスとアルゴンガスとが混合された雰囲気でRFスパッタリング法で形成したり、CVD法、PECVD法、ゾルーゲル法又はレーザーアブレーション法より形成される。従って、スピンコーティングを用いる従来の有機反射防止膜に比べて段差部位で均一な厚さが得られる。
【００２６】
下記の表１は本発明の(Ge、Si)Nx反射防止膜56をRFスパッタリング法で蒸着する際の蒸着条件を示したものである。
【表 1】
本発明の(Ge、Si)Nx反射防止膜56は、同一の露光波長でゲルマニウム及びシリコンの含有量によって吸光係数(k)が変わる。従って前記表１で示したように、RFパワーと窒素ガスの流量を適切に選択することによって反射防止膜56の吸光係数を調節できる。
一方、前記反射防止膜56を形成した後、アニーリングのような高温熱処理を行うことによって反射防止膜56の膜質を向上させることができ、RFプラズマ処理を施すことによって反射防止膜56の表面状態を改善させ得る。
【００２８】
図５はフォトレジストパターン62を形成する段階を示す。
フォトマスク60を利用して前記フォトレジスト膜58を露光及び現像することによって前記反射防止膜56上にフォトレジストパターン62を形成する。前記フォトレジストパターン62を形成するに用いられるフォトレジストはポジ型のフォトレジストである。
図５から判るように、本発明の(Ge、Si)Nx反射防止膜56は現像過程で用いられる水に溶けない。
【００２９】
図６は反射防止膜パターン56'及び第2物質層パターン54'を形成する段階を示したものである。
詳しくは、前記フォトレジストパターン62を食刻マスクとして前記反射防止膜56及び第２物質層54を食刻することよって反射防止膜パターン56'と第２物質層パターン54'を順に形成する。
この時、本発明の反射防止膜56はフォトレジストとの食刻選択比が大きいのでフォトレジストパターン62が損失されない。
【００３０】
図７はフォトレジストパターン62及び反射防止膜パターン56'を取り除く段階を示したものである。
前記フォトレジストパターン62を、例えばO2プラズマを用いたフォトレジストアッシング工程で取り除いた後、前記反射防止膜パターン56'を加熱された硫酸と過酸化水素水との混合液を用いて取り除く。
【００３１】
一方、本発明によるパターン形成方法は前記第１の実施の形態のように、パターンを形成しようとする第２物質層54上に反射防止膜56を直接に形成する場合の他に、第２の実施の形態として第２物質層54上に露光波長に対して透明又は半透明の第３物質層55を形成し、その上に反射防止膜56を形成する場合(図８参照)や第３の実施の形態としてフォトレジスト膜58と反射防止膜56との間に露光波長に対して透明又は半透明の第３物質層55を形成する場合(図９参照)のいずれにも適用できる。ここで、露光波長に対して透明又は半透明な前記第３物質層55は不純物のドープされないシリコン酸化物、不純物のドープされたシリコーン酸化物、熱酸化により成長されたシリコン酸化物、オキシニトリド又はシリコンニトリドを用いて形成し得る。
【００３２】
図１０は現像工程を行った後の本発明の(Ge、Si)Nx反射防止膜56の断面をSEMの顕微鏡写真で示したものである。詳しくは、本発明の反射防止膜56の上、下部には各々シリコン基板とフォトレジストパターン62が存在する。図１０から判るように、Siが添加された(Ge、Si)Nx膜はその露出された表面がほとんど食刻されない。これより、本発明の反射防止膜56は現像工程中に用いられる水にほとんど影響されないことが判る。
【００３３】
図１１は本発明の(Ge、Si)Nx反射防止膜56の露光波長による屈折率(n)を示したものである。詳しくは、前記表１に記載したサンプル反射防止膜YGSN0001乃至YGSN0009の波長による屈折率を示した。図１１から判るように、前記表１のサンプルYGSN0003を除いては波長によって全ての試料が類似した分布を有し、露光波長が248nmで2以上の屈折率を有する。
【００３４】
図１２は本発明の(Ge、Si)Nx反射防止膜56の露光波長による吸光係数(k)を示したものである。詳しくは、サンプルk3を除いては全てのサンプルの吸光係数が類似していることと、露光波長が248nmで0.25以上の吸光係数を有することが判る。ただし、図１２において、サンプルk1からk9はそれぞれ表１中のYGSN0001からYGSN0009に対応する。
【００３５】
図１３は前記表１に示した本発明の第１の実施の形態のサンプルでの屈折率と吸光係数を共に示したグラフである。詳しくは、露光波長が248nmでの各試料の屈折率と共に吸光係数を示す。図１３から判るように、サンプルのうち、YGSN0004、YGSN0007、YGSN0008が優れた特性を示す。ただし、これらは図１３においてYGSN4、YGSN7、YGSN8として示している。
【００３６】
下記表２はGeNx膜と本発明の(Ge、Si)Nx反射防止膜56の組成を各々XPS(X-ray Photoelectron Spectroscopy)法で分析、比較したものである。下記表２に示した数値は各原子の原子%を示す。
【表２】
【００３７】
本発明は前記実施の形態に限定されるものではなく、当業者によって多様な変形が可能である。例えば、本発明の実施の形態で説明したスパッタリング法はCVD法に取り替えられる。CVD法を利用する時には本発明の反射防止膜56がSiH4とGeH4を原料ガスとしてN2、Arガス雰囲気で蒸着される。
さらに、本発明の望ましい実施の形態で半導体集積回路がその主な対象として説明されたが、ディスクリート(discrete)素子または太陽電池などの半導体基板を使用する全ての製品の製造に本発明の反射防止膜56が適用されることも明白である。前記半導体基板は単結晶シリコン基板、SOI(Silicon On Insulator)基板、SOS(Silicon On Sapphire)基板またはガリウム砒素基板などの半導体基板を全て含む意味として解釈されるべきである。
【００３８】
【発明の効果】
前述したように本発明によれば、GeNx反射防止膜の水溶性が制御されることで現像工程時に用いられる水によって反射防止膜が溶ける短所が改善される。
【図面の簡単な説明】
【図１】従来の半導体装置のパターン形成方法を説明するための断面図である。
【図２】従来の半導体装置のパターン形成方法を説明するための断面図である。
【図３】本発明の第１の実施の形態に係る反射防止膜を説明するための断面図である。
【図４】本発明の望ましい第１の実施の形態によるパターン形成方法を説明するための断面図である。
【図５】本発明の望ましい第１の実施の形態によるパターン形成方法を説明するための断面図である。
【図６】本発明の望ましい第１の実施の形態によるパターン形成方法を説明するための断面図である。
【図７】本発明の望ましい第１の実施の形態によるパターン形成方法を説明するための断面図である。
【図８】本発明の望ましい第２の実施の形態によるパターン形成方法を説明するための断面図である。
【図９】本発明の望ましい第３の実施の形態によるパターン形成方法を説明するための断面図である。
【図１０】現像工程を行った後の本発明の反射防止膜の断面を示したＳＥＭの顕微鏡写真である。
【図１１】本発明に係る反射防止膜の露光波長と屈折率との関係を示したグラフである。
【図１２】本発明に係る反射防止膜の露光波長と吸光係数との関係を示したグラフである。
【図１３】本発明の実施の形態に係る反射防止膜サンプルの露光波長による屈折率と吸光係数を共に示したグラフである。
【符号の説明】
５２ 第１物質層
５４ 第２物質層（下地膜）
５４’第２物質層パターン
５５ 第３物質層
５６ 反射防止膜
５６’反射防止膜パターン
５８ フォトレジスト膜
６２ フォトレジストパターン
Claims (20)
- 半導体装置製造時下地膜から反射されてフォトレジスト膜に入射される光を防止するために用いられるGe入り反射防止膜において、前記Ge入り反射防止膜が(Ge、Si)Nxよりなることを特徴とする半導体装置製造用の反射防止膜。
- 前記(Ge、Si)Nxよりなる反射防止膜が酸素、錫、鉛、炭素、水素及びフッ素よりなる群から選択された少なくとも一つをさらに含むことを特徴とする請求項１に記載の半導体装置製造用の反射防止膜。
- 前記下地膜は高反射物質よりなることを特徴とする請求項１に記載の半導体装置製造用の反射防止膜。
- 前記高反射物質はタングステン、タングステンシリサイド、チタンシリサイド、コバルトシリサイド、ポリシリコン、アルミニウム、アルミニウム合金及びポリシリコンと金属シリサイドとが積層されたポリサイドよりなる群から選択された少なくとも一つであることを特徴とする請求項３に記載の半導体装置製造用の反射防止膜。
- 前記(Ge、Si)Nxよりなる反射防止膜の厚さが5nm以上であることを特徴とする請求項１に記載の半導体装置製造用の反射防止膜。
- 前記(Ge、Si)Nxよりなる反射防止膜は450nm以下の露光波長で屈折率が1.5以上であり、吸光係数が0.05以上であることを特徴とする請求項１に記載の半導体装置製造用の反射防止膜。
- 前記(Ge、Si)Nxよりなる反射防止膜に含まれるGeとSiの含量比率が0.01乃至100であることを特徴とする請求項１に記載の半導体装置製造用の反射防止膜。
- 前記(Ge、Si)Nxよりなる反射防止膜はSiを0.8原子%含有することを特徴とする請求項１に記載の半導体装置製造用の反射防止膜。
- 段差の形成された下部構造物を覆う第１物質層を形成する第１段階と、
前記第１物質層上にパターンを形成しようとする第２物質層を形成する第２段階と、
前記第２物質層上に(Ge、Si)Nxよりなる反射防止膜を形成する第３段階と、
前記反射防止膜上にフォトレジスト膜を形成する第４段階と、
前記フォトレジスト膜を露光及び現像してフォトレジストパターンを形成する第５段階と、
前記フォトレジストパターンをマスクとして前記反射防止膜及び第２物質層を食刻することによって、反射防止膜パターン及び第２物質層パターンを順次に形成する第６段階と、
前記フォトレジストパターンを取り除く第７段階と、
前記反射防止膜パターンを除去する第８段階とを含めてなることを特徴とする半導体装置のパターン形成方法。 - 前記(Ge、Si)Nxよりなる反射防止膜はマルチターゲットを用いてアルゴンガスと窒素ガスとが混合された雰囲気でRFスパッタリング法より形成することを特徴とする請求項９に記載の半導体装置のパターン形成方法。
- 前記アルゴンガスと前記窒素ガスの混合比は0.5乃至2.5であることを特徴とする請求項１０に記載の半導体装置のパターン形成方法。
- 前記RFスパッタリング時、窒素ガスの流量とRFパワーを調節して前記(Ge、Si)Nx反射防止膜の吸光係数を0.05以上に調節することを特徴とする請求項１０に記載の半導体装置のパターン形成方法。
- 前記(Ge、Si)Nxよりなる反射防止膜に含まれるGeとSiの比率が0.01乃至100であることを特徴とする請求項９に記載の半導体装置のパターン形成方法。
- 前記(Ge、Si)Nxよりなる反射防止膜がSiを0.8原子%含有することを特徴とする請求項９に記載の半導体装置のパターン形成方法。
- 前記反射防止膜パターンは加熱された硫酸と過酸化水素水との混合溶液を利用して取り除くことを特徴とする請求項９に記載の半導体装置のパターン形成方法。
- 前記反射防止膜を形成する段階後、高温熱処理工程を施す段階をさらに含むことを特徴とする請求項９に記載の半導体装置のパターン形成方法。
- 前記反射防止膜を形成する段階後、RFプラズマ処理を施す段階をさらに含むことを特徴とする請求項９に記載の半導体装置のパターン形成方法。
- 前記第２段階後、前記第２物質層上に露光波長に対して透明又は半透明な第３物質層を形成する段階と、
前記第６段階で反射防止膜パターンを形成した後、第２物質層を形成する前に前記露光波長に対して透明又は半透明な第３物質層パターンを形成する段階と、前記第８段階後、前記第３物質層パターンを取り除く段階とをさらに含むことを特徴とする請求項９に記載の半導体装置パターン形成方法。 - 前記第３物質層は不純物のドープされないシリコン酸化物、不純物のドープされたシリコン酸化物、オキシニトリド及びシリコンニトリドよりなる群から選択された少なくとも一つであることを特徴とする請求項１８に記載の半導体装置のパターン形成方法。
- 前記反射防止膜はスパッタリング法、化学気相蒸着(CVD)法、プラズマ処理された化学気相蒸着(PECVD)法、ゾルーゲル(sol−gel)法又はレーザーアブレーション(laser ablation)法より形成することを特徴とする請求項９に記載の半導体装置のパターン形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960048139A KR100243266B1 (ko) | 1996-10-24 | 1996-10-24 | (Ge,Si)Nx반사방지막및이를이용한패턴형성방법 |
| KR199648139 | 1996-10-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10163107A JPH10163107A (ja) | 1998-06-19 |
| JP3545180B2 true JP3545180B2 (ja) | 2004-07-21 |
Family
ID=19478828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31002097A Expired - Fee Related JP3545180B2 (ja) | 1996-10-24 | 1997-10-24 | （Ｇｅ，Ｓｉ）Ｎｘ反射防止膜及びこれを用いたパターン形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5986318A (ja) |
| JP (1) | JP3545180B2 (ja) |
| KR (1) | KR100243266B1 (ja) |
| CN (1) | CN2323117Y (ja) |
| TW (1) | TW413865B (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5926740A (en) * | 1997-10-27 | 1999-07-20 | Micron Technology, Inc. | Graded anti-reflective coating for IC lithography |
| KR19990019538A (ko) * | 1997-08-29 | 1999-03-15 | 윤종용 | 하이드로 카본계의 가스를 사용한 반사방지막 형성방법 |
| US7804115B2 (en) | 1998-02-25 | 2010-09-28 | Micron Technology, Inc. | Semiconductor constructions having antireflective portions |
| US6274292B1 (en) * | 1998-02-25 | 2001-08-14 | Micron Technology, Inc. | Semiconductor processing methods |
| US6316167B1 (en) * | 2000-01-10 | 2001-11-13 | International Business Machines Corporation | Tunabale vapor deposited materials as antireflective coatings, hardmasks and as combined antireflective coating/hardmasks and methods of fabrication thereof and application thereof |
| US6268282B1 (en) | 1998-09-03 | 2001-07-31 | Micron Technology, Inc. | Semiconductor processing methods of forming and utilizing antireflective material layers, and methods of forming transistor gate stacks |
| US6828683B2 (en) | 1998-12-23 | 2004-12-07 | Micron Technology, Inc. | Semiconductor devices, and semiconductor processing methods |
| KR100307629B1 (ko) * | 1999-04-30 | 2001-09-26 | 윤종용 | 하이드로 카본계의 가스를 이용한 반사방지막의 형성 및 적용방법 |
| US6890448B2 (en) * | 1999-06-11 | 2005-05-10 | Shipley Company, L.L.C. | Antireflective hard mask compositions |
| US7060584B1 (en) | 1999-07-12 | 2006-06-13 | Zilog, Inc. | Process to improve high performance capacitor properties in integrated MOS technology |
| KR100304708B1 (ko) * | 1999-07-14 | 2001-11-01 | 윤종용 | 이중층 반사방지막을 갖는 반도체소자 및 그 제조방법 |
| US6440860B1 (en) * | 2000-01-18 | 2002-08-27 | Micron Technology, Inc. | Semiconductor processing methods of transferring patterns from patterned photoresists to materials, and structures comprising silicon nitride |
| US6423474B1 (en) * | 2000-03-21 | 2002-07-23 | Micron Technology, Inc. | Use of DARC and BARC in flash memory processing |
| JP3698984B2 (ja) * | 2000-11-10 | 2005-09-21 | ヤマウチ株式会社 | シュープレス用ベルト |
| KR100563819B1 (ko) * | 2003-07-03 | 2006-03-28 | 동부아남반도체 주식회사 | 반도체소자의 반사방지막 제조방법 |
| JP4189822B2 (ja) * | 2003-07-22 | 2008-12-03 | エルジー エレクトロニクス インコーポレーテッド | 指紋センサシステム |
| JP5151312B2 (ja) * | 2007-08-21 | 2013-02-27 | 大日本印刷株式会社 | カラーフィルタの製造方法 |
| JP5151344B2 (ja) * | 2007-09-19 | 2013-02-27 | 大日本印刷株式会社 | カラーフィルタの製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4870322A (en) * | 1986-04-15 | 1989-09-26 | Hoya Corporation | Electroluminescent panel having a layer of germanium nitride between an electroluminescent layer and a back electrode |
| JP2843331B2 (ja) * | 1988-03-25 | 1999-01-06 | ソニー株式会社 | レジスト膜の露光方法 |
| US5834125A (en) * | 1993-06-16 | 1998-11-10 | Integrated Device Technology, Inc. | Non-reactive anti-reflection coating |
| US5378659A (en) * | 1993-07-06 | 1995-01-03 | Motorola Inc. | Method and structure for forming an integrated circuit pattern on a semiconductor substrate |
| US5418019A (en) * | 1994-05-25 | 1995-05-23 | Georgia Tech Research Corporation | Method for low temperature plasma enhanced chemical vapor deposition (PECVD) of an oxide and nitride antireflection coating on silicon |
| TW388083B (en) * | 1995-02-20 | 2000-04-21 | Hitachi Ltd | Resist pattern-forming method using anti-reflective layer, resist pattern formed, and method of etching using resist pattern and product formed |
| US5750442A (en) * | 1995-09-25 | 1998-05-12 | Micron Technology, Inc. | Germanium as an antireflective coating and method of use |
| US5741626A (en) * | 1996-04-15 | 1998-04-21 | Motorola, Inc. | Method for forming a dielectric tantalum nitride layer as an anti-reflective coating (ARC) |
| US5841179A (en) * | 1996-08-28 | 1998-11-24 | Advanced Micro Devices, Inc. | Conductive layer with anti-reflective surface portion |
-
1996
- 1996-10-24 KR KR1019960048139A patent/KR100243266B1/ko not_active IP Right Cessation
-
1997
- 1997-06-28 TW TW086109080A patent/TW413865B/zh not_active IP Right Cessation
- 1997-10-23 US US08/956,776 patent/US5986318A/en not_active Expired - Lifetime
- 1997-10-24 JP JP31002097A patent/JP3545180B2/ja not_active Expired - Fee Related
- 1997-10-29 CN CN97229514U patent/CN2323117Y/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980028944A (ko) | 1998-07-15 |
| US5986318A (en) | 1999-11-16 |
| TW413865B (en) | 2000-12-01 |
| CN2323117Y (zh) | 1999-06-09 |
| KR100243266B1 (ko) | 2000-03-02 |
| JPH10163107A (ja) | 1998-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3545180B2 (ja) | （Ｇｅ，Ｓｉ）Ｎｘ反射防止膜及びこれを用いたパターン形成方法 | |
| KR100300258B1 (ko) | 집적회로패턴을반도체기판상에형성하기위한방법및구조 | |
| JP3320685B2 (ja) | 微細パターン形成方法 | |
| US6297170B1 (en) | Sacrificial multilayer anti-reflective coating for mos gate formation | |
| JPH08255752A (ja) | 反射防止被膜を有する半導体素子およびその製造方法 | |
| US6878646B1 (en) | Method to control critical dimension of a hard masked pattern | |
| JP3422580B2 (ja) | 半導体装置の製造方法 | |
| WO2005122254A2 (en) | Gate stack and gate stack etch sequence for metal gate integration | |
| US6693345B2 (en) | Semiconductor wafer assemblies comprising photoresist over silicon nitride materials | |
| US6245682B1 (en) | Removal of SiON ARC film after poly photo and etch | |
| JP3284687B2 (ja) | 配線パターンの製造方法 | |
| KR100219550B1 (ko) | 반사방지막 및 이를 이용한 패턴형성방법 | |
| US6300671B1 (en) | Semiconductor wafer assemblies comprising photoresist over silicon nitride materials | |
| US6117619A (en) | Low temperature anti-reflective coating for IC lithography | |
| US4810619A (en) | Photolithography over reflective substrates comprising a titanium nitride layer | |
| JPS5846635A (ja) | 半導体素子パタ−ン形成法 | |
| US6924196B1 (en) | Anti-reflective coating and process using an anti-reflective coating | |
| KR100326954B1 (ko) | 반도체기기 제조방법 | |
| JP2843331B2 (ja) | レジスト膜の露光方法 | |
| US20030160208A1 (en) | Methods and compositions for removal of anti-reflective layers using fluorine containing compounds, oxidants, and water | |
| KR20030043027A (ko) | 패턴 형성 방법 | |
| JPH07130598A (ja) | 反射防止膜の製造方法 | |
| JPH08339953A (ja) | 半導体装置の製造方法 | |
| JPH10233386A (ja) | ドライエッチング方法 | |
| JPS60177627A (ja) | パタ−ン形成法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040223 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040309 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040407 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |