JPH07119788B2 - 経時絶縁破壊測定用素子 - Google Patents
経時絶縁破壊測定用素子Info
- Publication number
- JPH07119788B2 JPH07119788B2 JP2036331A JP3633190A JPH07119788B2 JP H07119788 B2 JPH07119788 B2 JP H07119788B2 JP 2036331 A JP2036331 A JP 2036331A JP 3633190 A JP3633190 A JP 3633190A JP H07119788 B2 JPH07119788 B2 JP H07119788B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric breakdown
- capacitors
- package
- dielectric
- measurement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Relating To Insulation (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、薄膜の経時絶縁破壊（TDDB:Time Dependent
Dielectric Breakdown）を測定するための素子に関する
ものであり、特に、MOSデバイスのゲート酸化膜等に使
用する絶縁体薄膜の経時絶縁破壊を測定するのに適した
経時絶縁破壊測定用の素子に関するものである。
Dielectric Breakdown）を測定するための素子に関する
ものであり、特に、MOSデバイスのゲート酸化膜等に使
用する絶縁体薄膜の経時絶縁破壊を測定するのに適した
経時絶縁破壊測定用の素子に関するものである。
（従来の技術） MOSデバイスのゲート酸化膜の膜厚はVLSIの高集積化に
伴い益々薄くなる傾向にある。しかし、電源電圧の低減
化はデバイスの互換性、動作マージンの確保、高速化の
要求などから比較的ゆるやかにしか進行していない。し
たがって、MOSデバイスのゲート酸化膜にかかる電界強
度は実質的には増大しているということができる。更
に、薄膜化によってゲート酸化膜自体の寿命が短くなっ
ていると考えられ、ゲート酸化膜の信頼性を評価するに
当たっては、従来から行われていた絶縁耐圧の測定と共
に、経時破壊も測定する必要がある。
伴い益々薄くなる傾向にある。しかし、電源電圧の低減
化はデバイスの互換性、動作マージンの確保、高速化の
要求などから比較的ゆるやかにしか進行していない。し
たがって、MOSデバイスのゲート酸化膜にかかる電界強
度は実質的には増大しているということができる。更
に、薄膜化によってゲート酸化膜自体の寿命が短くなっ
ていると考えられ、ゲート酸化膜の信頼性を評価するに
当たっては、従来から行われていた絶縁耐圧の測定と共
に、経時破壊も測定する必要がある。
従来は、このような絶縁膜の経時変化における信頼性を
評価するに当たっては、基板上にMOSFETなどの半導体装
置を形成し、これをパッケージ内に密封して完成した製
品をサンプリングしてTDDB測定を行っていた。TDDB測定
は、サンプリングしたそれぞれのパッケージの中に収納
されている半導体装置のキャパシタ構造から配線を取り
出して、これらに同時に一定時間に亙って電界ストレス
を加え、絶縁膜の経時破壊の有無をチェックしている。
評価するに当たっては、基板上にMOSFETなどの半導体装
置を形成し、これをパッケージ内に密封して完成した製
品をサンプリングしてTDDB測定を行っていた。TDDB測定
は、サンプリングしたそれぞれのパッケージの中に収納
されている半導体装置のキャパシタ構造から配線を取り
出して、これらに同時に一定時間に亙って電界ストレス
を加え、絶縁膜の経時破壊の有無をチェックしている。
（発明が解決しようとする課題） しかし、絶縁膜破壊試験は統計的現象であるため試験の
信頼度を上げるには数多くのサンプルを測定しなければ
ならず、上述した従来の方法では、半導体装置をパッケ
ージに収納した後の製品をサンプリングして測定してい
るため、サンプル数と同じ数のパッケージがTDDB測定の
ために必要となる。しかし、半導体素子のパッケージは
そのほとんどがセラミック製であり、高価であると共
に、半導体装置をパッケージ内に密封するのにも多大な
手間がかかる。したがって、TDDB測定のために高価でか
つ製造に手間のかかるセラミックパッケージを多数消費
してしまい測定コストが上昇する結果となる。
信頼度を上げるには数多くのサンプルを測定しなければ
ならず、上述した従来の方法では、半導体装置をパッケ
ージに収納した後の製品をサンプリングして測定してい
るため、サンプル数と同じ数のパッケージがTDDB測定の
ために必要となる。しかし、半導体素子のパッケージは
そのほとんどがセラミック製であり、高価であると共
に、半導体装置をパッケージ内に密封するのにも多大な
手間がかかる。したがって、TDDB測定のために高価でか
つ製造に手間のかかるセラミックパッケージを多数消費
してしまい測定コストが上昇する結果となる。
また、サンプル数が多いため、測定の自動化が望まれる
が、このためには多数のサンプルの測定を時分割的に行
うことができる専用スキャナが必要となり、この装置も
複雑かつ高価である。
が、このためには多数のサンプルの測定を時分割的に行
うことができる専用スキャナが必要となり、この装置も
複雑かつ高価である。
本発明は、少数のセラミックパッケージで多数のサンプ
ルの経時絶縁破壊を測定することができ、また複雑かつ
高価なスキャナを用いることなく、絶縁破壊の有無の測
定を容易に行い得るTDDB測定用素子を提供するものであ
る。
ルの経時絶縁破壊を測定することができ、また複雑かつ
高価なスキャナを用いることなく、絶縁破壊の有無の測
定を容易に行い得るTDDB測定用素子を提供するものであ
る。
（課題を解決するための手段） 上記課題を解決するために、本発明の経時絶縁破壊測定
用素子は、経時絶縁破壊特性を評価すべき絶縁体薄膜と
同じ絶縁体薄膜を誘電体とする多数のキャパシタを基板
上に形成し、これらのキャパシタの各々を、前記誘電体
として使用した絶縁体薄膜に絶縁破壊が生じたときに流
れる大電流によって熔断されるように形成された配線枝
路を介して２個の共通配線路間に並列に接続し、前記基
板をパッケージに収納するとともに前記２個の共通配線
路をパッケージ外への接続を行うための２個の端子に接
続したことを特徴とするものである。
用素子は、経時絶縁破壊特性を評価すべき絶縁体薄膜と
同じ絶縁体薄膜を誘電体とする多数のキャパシタを基板
上に形成し、これらのキャパシタの各々を、前記誘電体
として使用した絶縁体薄膜に絶縁破壊が生じたときに流
れる大電流によって熔断されるように形成された配線枝
路を介して２個の共通配線路間に並列に接続し、前記基
板をパッケージに収納するとともに前記２個の共通配線
路をパッケージ外への接続を行うための２個の端子に接
続したことを特徴とするものである。
（作用） 上述した通り、本発明では、評価すべき絶縁体薄膜とは
別個に、これと同じ絶縁体薄膜を誘電体としたキャパシ
タを共通の基板上に多数形成し、この多数のキャパシタ
を１個のパッケージ内に収納してTDDB測定を行うように
している。したがって、多数の絶縁体薄膜のTDDBの測定
に必要とするパッケージの数を極めて少ないものとする
ことできる。これらのキャパシタは、枝路を介して共通
路に並列に接続されており、これらの枝路は絶縁膜に破
壊が生じた時にキャパシタに流れる電流で切断（溶断）
される程度の寸法に形成されている。TDDB測定は各キャ
パシタに一定の電圧を印加し、誘電体として使用した絶
縁膜に絶縁破壊が生じた時にキャパシタの電極が導通し
てキャパシタに大電流が流れることを検出して行う。大
電流が流れる時に前記枝路は切断（溶断）されるため、
この電流は一時的に流れるだけである。大電流が流れた
時点と回数をチェックすることによってTDDB測定を行う
ことができる。多数のキャパシタは並列に接続されてい
るため、１のキャパシタで絶縁破壊が起こって枝路が切
断されても、他のキャパシタには測定電圧をそのまま印
加することができ、したがって従来のように複雑なスキ
ャナを用いる必要はない。
別個に、これと同じ絶縁体薄膜を誘電体としたキャパシ
タを共通の基板上に多数形成し、この多数のキャパシタ
を１個のパッケージ内に収納してTDDB測定を行うように
している。したがって、多数の絶縁体薄膜のTDDBの測定
に必要とするパッケージの数を極めて少ないものとする
ことできる。これらのキャパシタは、枝路を介して共通
路に並列に接続されており、これらの枝路は絶縁膜に破
壊が生じた時にキャパシタに流れる電流で切断（溶断）
される程度の寸法に形成されている。TDDB測定は各キャ
パシタに一定の電圧を印加し、誘電体として使用した絶
縁膜に絶縁破壊が生じた時にキャパシタの電極が導通し
てキャパシタに大電流が流れることを検出して行う。大
電流が流れる時に前記枝路は切断（溶断）されるため、
この電流は一時的に流れるだけである。大電流が流れた
時点と回数をチェックすることによってTDDB測定を行う
ことができる。多数のキャパシタは並列に接続されてい
るため、１のキャパシタで絶縁破壊が起こって枝路が切
断されても、他のキャパシタには測定電圧をそのまま印
加することができ、したがって従来のように複雑なスキ
ャナを用いる必要はない。
このように構成すると、多数のサンプルのTDDB測定を少
数のパッケージで行うことができるため、測定に必要と
するパッケージの数を従来の測定方法に比して大幅に減
らすことが可能であり、したがってパッケージにかける
コストを節減することができる。また、絶縁破壊が生じ
たか否かは電流の変化をチェックすることで測定するこ
とができるため、各キャパシタをスキャンする必要がな
く、したがって、複雑かつ高価なスキャナを用いる必要
もない。
数のパッケージで行うことができるため、測定に必要と
するパッケージの数を従来の測定方法に比して大幅に減
らすことが可能であり、したがってパッケージにかける
コストを節減することができる。また、絶縁破壊が生じ
たか否かは電流の変化をチェックすることで測定するこ
とができるため、各キャパシタをスキャンする必要がな
く、したがって、複雑かつ高価なスキャナを用いる必要
もない。
（実施例） 以下に、本発明の実施例を図面に基づいて説明する。
第１図は、本発明のTDDB測定用素子の線図的断面図、第
２図は本発明の素子を用いてTDDB測定を行うための装置
の構造を示す回路図である。
２図は本発明の素子を用いてTDDB測定を行うための装置
の構造を示す回路図である。
第１図に示すように、基板１の表面前面に第１電極とし
て作用する導電体層２を形成し、該導電体層２の表面に
例えば酸化シリコン（SiO2）等、評価すべき絶縁膜と同
じ絶縁材料からなり、同じ膜厚を有する絶縁膜より成る
誘電体３を数十〜数百個として形成する。それぞれの誘
電体３の表面に更に第２電極４を形成し、基板１上に多
数のキャパシタを各別に構成する。それぞれの第２電極
４はアルミ配線枝路6aを介して共通アルミ配線路6bに接
続する。本発明においては、アルミ配線枝路6aは誘電体
３が絶縁破壊を起こしたときにそのキャパシタに流れる
大きな短路電流により切断（溶断）される程度の断面積
を有するものとする。尚、第１電極２は基板１の表面全
面に形成されており、全キャパシタについて共通の電極
を構成しており、共通アルミ配線路6cに接続する。この
ように、構成したTDDB側測定用素子をパッケージ７に収
容し、共通のアルミ配線路6b及び6cを外部接点へ接続し
て経時絶縁破壊測定用素子を完成する。第２図に示すよ
うにこれらのパッケージ７を複数個並列につないで定電
圧電源５に接続する。パッケージ７の周囲温度は約150
〜200℃に設定する。これらのパッケージ７と定電圧電
源５との間に電流計８を配設し、各素子の共通アルミ配
線路6b,6cに流れる電流を測定する。
て作用する導電体層２を形成し、該導電体層２の表面に
例えば酸化シリコン（SiO2）等、評価すべき絶縁膜と同
じ絶縁材料からなり、同じ膜厚を有する絶縁膜より成る
誘電体３を数十〜数百個として形成する。それぞれの誘
電体３の表面に更に第２電極４を形成し、基板１上に多
数のキャパシタを各別に構成する。それぞれの第２電極
４はアルミ配線枝路6aを介して共通アルミ配線路6bに接
続する。本発明においては、アルミ配線枝路6aは誘電体
３が絶縁破壊を起こしたときにそのキャパシタに流れる
大きな短路電流により切断（溶断）される程度の断面積
を有するものとする。尚、第１電極２は基板１の表面全
面に形成されており、全キャパシタについて共通の電極
を構成しており、共通アルミ配線路6cに接続する。この
ように、構成したTDDB側測定用素子をパッケージ７に収
容し、共通のアルミ配線路6b及び6cを外部接点へ接続し
て経時絶縁破壊測定用素子を完成する。第２図に示すよ
うにこれらのパッケージ７を複数個並列につないで定電
圧電源５に接続する。パッケージ７の周囲温度は約150
〜200℃に設定する。これらのパッケージ７と定電圧電
源５との間に電流計８を配設し、各素子の共通アルミ配
線路6b,6cに流れる電流を測定する。
第３図は、共通アルミ配線路6b,6cに流れる電流の大き
さを示すグラフである。パッケージ７内に収納した基板
１上に形成した或るキャパシタの誘電体（絶縁膜）３に
経時変化により絶縁破壊が生じると、当該キャパシタに
大電流が流れ、電流計８にてこれを検出することができ
る。上述した通り、各キャパシタの第２電極に接続した
アルミ配線枝路6aはこのとき流れる大電流によって切断
（溶断）されるように構成されているため、第３図に示
すように、電流計８に流れる大電流は一時的なものに留
まる。各キャパシタは並列に接続されているので、或る
キャパシタに絶縁破壊が生じても他のキャパシタの測定
に影響を与えることはない。電流計８に流れた電流を記
録装置（図示せず）に記録して、この記録をチェックす
ることによって絶縁破壊を起こした時点及び絶縁膜３が
破壊されたキャパシタの数を知ることができる。
さを示すグラフである。パッケージ７内に収納した基板
１上に形成した或るキャパシタの誘電体（絶縁膜）３に
経時変化により絶縁破壊が生じると、当該キャパシタに
大電流が流れ、電流計８にてこれを検出することができ
る。上述した通り、各キャパシタの第２電極に接続した
アルミ配線枝路6aはこのとき流れる大電流によって切断
（溶断）されるように構成されているため、第３図に示
すように、電流計８に流れる大電流は一時的なものに留
まる。各キャパシタは並列に接続されているので、或る
キャパシタに絶縁破壊が生じても他のキャパシタの測定
に影響を与えることはない。電流計８に流れた電流を記
録装置（図示せず）に記録して、この記録をチェックす
ることによって絶縁破壊を起こした時点及び絶縁膜３が
破壊されたキャパシタの数を知ることができる。
（発明の効果） 上記に詳細に述べたとおり、本発明によれば、１つのパ
ッケージ内に多数のキャパシタを収納し、これらキャパ
シタの誘電体を経時絶縁破壊を測定すべき絶縁膜と同じ
絶縁膜で形成し、各キャパシタを、短絡電流によって切
断される配線枝路を介して一対の共通配線路間に並列に
接続し、これら共通配線路を２端子を介して外部測定回
路に接続できるようにした構成としたので、外部測定回
路に設けた電流計で測定した電流の変化をチェックする
ことのみで多数のキャパシタの絶縁膜を複雑なスキャナ
を使用することなく同時にかつ自動的に試験することが
でき、高価で製造に手間のかかるパッケージを節約する
ことができ、測定に要するコストおよび作業を軽減する
ことができる。
ッケージ内に多数のキャパシタを収納し、これらキャパ
シタの誘電体を経時絶縁破壊を測定すべき絶縁膜と同じ
絶縁膜で形成し、各キャパシタを、短絡電流によって切
断される配線枝路を介して一対の共通配線路間に並列に
接続し、これら共通配線路を２端子を介して外部測定回
路に接続できるようにした構成としたので、外部測定回
路に設けた電流計で測定した電流の変化をチェックする
ことのみで多数のキャパシタの絶縁膜を複雑なスキャナ
を使用することなく同時にかつ自動的に試験することが
でき、高価で製造に手間のかかるパッケージを節約する
ことができ、測定に要するコストおよび作業を軽減する
ことができる。
第１図は、本発明に係るTDDB測定用素子の線図的断面
図、 第２図は、本発明に係るTDDB測定を行うための装置の回
路図、 第３図は、第２図に示す回路に流れる電流の測定値を示
すグラフである。 １……基板、２……第１電極 ３……絶縁膜、４……第２電極 ５……定電圧電源 6a……アルミ配線枝路 6b、6c……共通アルミ配線路 ７……パッケージ、８……電流計
図、 第２図は、本発明に係るTDDB測定を行うための装置の回
路図、 第３図は、第２図に示す回路に流れる電流の測定値を示
すグラフである。 １……基板、２……第１電極 ３……絶縁膜、４……第２電極 ５……定電圧電源 6a……アルミ配線枝路 6b、6c……共通アルミ配線路 ７……パッケージ、８……電流計
Claims (1)
- 【請求項１】経時絶縁破壊特性を評価すべき絶縁体薄膜
と同じ絶縁体薄膜を誘電体とする多数のキャパシタを基
板上に形成し、これらのキャパシタの各々を、前記誘電
体として使用した絶縁体薄膜に絶縁破壊が生じたときに
流れる大電流によって熔断されるように形成された配線
枝路を介して２個の共通配線路間に並列に接続し、前記
基板をパッケージに収納するとともに前記２個の共通配
線路をパッケージ外への接続を行うための２個の端子に
接続したことを特徴とする経時絶縁破壊測定用素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2036331A JPH07119788B2 (ja) | 1990-02-19 | 1990-02-19 | 経時絶縁破壊測定用素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2036331A JPH07119788B2 (ja) | 1990-02-19 | 1990-02-19 | 経時絶縁破壊測定用素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03239973A JPH03239973A (ja) | 1991-10-25 |
| JPH07119788B2 true JPH07119788B2 (ja) | 1995-12-20 |
Family
ID=12466851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2036331A Expired - Fee Related JPH07119788B2 (ja) | 1990-02-19 | 1990-02-19 | 経時絶縁破壊測定用素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07119788B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7109722B2 (en) | 2004-06-10 | 2006-09-19 | International Business Machines Corporation | Apparatus and method for PCB smoke and burn detection and prevention |
| CN113049921B (zh) * | 2019-12-10 | 2024-04-19 | 中芯国际集成电路制造(上海)有限公司 | Tddb测试结构、tddb测试***及其测试方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5879273U (ja) * | 1981-11-25 | 1983-05-28 | 日本電気株式会社 | コンデンサの負荷試験回路 |
| JPS58175475U (ja) * | 1982-05-19 | 1983-11-24 | 日本電気株式会社 | 半導体試験装置 |
| JPS6279374A (ja) * | 1985-10-02 | 1987-04-11 | Hitachi Ltd | 絶縁体薄膜検査装置 |
-
1990
- 1990-02-19 JP JP2036331A patent/JPH07119788B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03239973A (ja) | 1991-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100476900B1 (ko) | 테스트 소자 그룹 회로를 포함하는 반도체 집적 회로 장치 | |
| US10241151B2 (en) | Die crack detector and method therefor | |
| KR20060119719A (ko) | 피검사체의 전기적 특성을 검사하는 검사 방법 및 검사장치 | |
| US3882391A (en) | Testing the stability of MOSFET devices | |
| US7863922B2 (en) | Evaluation method of insulating film and measurement circuit thereof | |
| JP5529611B2 (ja) | 半導体装置及び抵抗測定方法 | |
| JPH07119788B2 (ja) | 経時絶縁破壊測定用素子 | |
| JP3736740B2 (ja) | 絶縁膜容量評価装置および絶縁膜容量評価方法 | |
| Raja et al. | Impedance spectroscopy studies of moisture uptake in low-k dielectrics and its relation to reliability | |
| JP2634286B2 (ja) | 半導体装置の電気特性検査用ハンドラ装置 | |
| KR100430419B1 (ko) | 반도체 소자의 전기적 특성 검사방법 | |
| US3478260A (en) | Testing for the presence of a contaminant in an insulating or semiconducting medium | |
| JPH0455771A (ja) | 半導体素子及びその経時絶縁破壊試験方法 | |
| JP2584093B2 (ja) | 絶縁膜の信頼性評価方法 | |
| JPS6225431A (ja) | 半導体装置 | |
| JPS61253847A (ja) | 高信頼度を有する半導体装置 | |
| TW563220B (en) | Method for picking defected dielectric in semiconductor device | |
| JPH05243356A (ja) | 半導体集積回路装置及びその試験方法 | |
| JPS6143441A (ja) | 半導体装置のテスト方法 | |
| JP2755220B2 (ja) | 半導体集積回路装置及びその検査方法 | |
| JPS6118144A (ja) | 半導体デバイス測定装置 | |
| JPH05335396A (ja) | 試験用半導体装置及びその試験方法 | |
| Prodn | Electrocomponent Sci. Technol. 8, 3 (1981) This paper describes the thin film technology used for | |
| JPH04146644A (ja) | 半導体評価装置およびそれを用いたｔｄｄｂ試験方法 | |
| JPH05267426A (ja) | 半導体装置及びその検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |